

TPS7H6101-SEP 200V、10A GaN 半桥功率级

1 特性

- 辐射性能：
 - 电离辐射总剂量 (TID) 特性 ⁽¹⁾
 - 通过了总电离剂量 (TID) 为 50krad(Si) 的辐射批次验收测试 (RLAT)
 - 单粒子效应 (SEE) 特性 ⁽²⁾
 - 单粒子瞬变 (SET)、单粒子烧毁 (SEB) 和单粒子栅穿 (SEGR) 对于线性能量传递 (LET) 的抗扰度高达 43MeV-cm²/mg
 - 单粒子瞬变 (SET) 和单粒子故障中断 (SEFI) 的特征值高达 (LET) = 43MeV-cm²/mg
- 200V 增强模式 (e 模式) GaN FET 半桥
 - 15mΩ R_{DS(ON)} (典型值)
 - 高达 2MHz 的运行频率
- LGA 封装：
 - 带有散热焊盘的热优化 12mm × 9mm LGA 封装
 - 集成式栅极驱动电阻器
 - 低共源电感封装
 - 电气隔离式高侧和低侧
- 适用于各种半桥和两种开关电源拓扑的灵活控制
 - 低传播延迟
 - 两种工作模式
 - 具有可调死区时间的单个 PWM 输入
 - 两个独立输入
 - 可编程的死区时间控制
 - 在独立输入模式下提供可选输入互锁保护
 - 5V 栅极驱动电源，可实现稳定的 FET 运行

- 参阅 [TPS7H6101-SEP TID 报告](#)
- 参阅 [TPS7H6101-SEP SEE 报告](#)

2 应用

- 卫星电力系统 (EPS)
- 电机驱动器


3 说明

TPS7H6101 是一款集成了栅极驱动器的抗辐射 200V e 模式 GaN 功率 FET 半桥。集成 e 模式 GaN FET 和栅极驱动器可简化设计、减少元件数量并减小电路板空间。支持半桥和两个独立开关拓扑、可配置死区时间和可配置击穿互锁保护，有助于为各种应用和实现提供支持。


封装信息

器件型号 ⁽¹⁾ ⁽²⁾	等级	封装尺寸 ⁽³⁾
TPS7H6101MNPRTSEPM	SEP	NPR (LGA, 64) 12.00mm × 9.00mm 质量 = 264mg

- 有关更多信息，请参阅[器件选项表](#)。
- 有关更多信息，请参阅[机械、封装和可订购信息](#)。
- 尺寸和质量值为标称值。



典型应用电路



内容

1 特性	1	8.2 功能方框图	23
2 应用	1	8.3 特性说明	24
3 说明	1	8.4 器件功能模式	30
4 器件选项表	3	9 应用和实施	31
5 引脚配置和功能	4	9.1 应用信息.....	31
6 规格	7	9.2 典型应用.....	31
6.1 绝对最大额定值.....	7	9.3 电源相关建议.....	37
6.2 ESD 等级.....	7	9.4 布局.....	37
6.3 建议运行条件.....	7	10 器件和文档支持	40
6.4 热性能信息.....	8	10.1 文档支持.....	40
6.5 电气特性.....	8	10.2 接收文档更新通知.....	40
6.6 开关特性.....	10	10.3 支持资源.....	40
6.7 典型特性.....	12	10.4 商标.....	40
7 参数测量信息	20	10.5 静电放电警告.....	40
7.1 时序测量.....	20	10.6 术语表.....	40
7.2 死区时间测量信息.....	22	11 修订历史记录	40
8 详细说明	23	12 机械、封装和可订购信息	41
8.1 概述.....	23		

4 器件选项表

通用器件型号	辐射等级 ⁽¹⁾	GRADE ⁽²⁾	封装	可订购器件型号
TPS7H6101-SEP	TID 为 50krad(Si) RLAT, 无 DSEE (达 48MeV-cm ² /mg)	增强型航天塑料	64 引脚 NPR	TPS7H6101MNPRTSEPM ⁽³⁾

(1) TID 是总电离剂量, DSEE 是破坏性单粒子效应。每个产品的关联 TID 报告和 SEE 报告中提供了额外信息。

(2) 有关器件等级的更多信息, 请查阅 TI 的 [器件等级](#)。

(3) 该器件包含封装元件, 锡 (Sn) 的纯度大于 97%。请参阅 [可靠性报告](#) 以了解详情。

5 引脚配置和功能




图 5-1. NPR 封装
64 引脚 LGA
(顶视图)

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
BOOT	3	I	高侧线性稳压器的输入电压电源。外部自举电容器放在 BOOT 和 SW_HS 之间。外部自举二极管的阴极连接至该引脚。BOOT 和 SW_HS 之间的齐纳二极管钳位可针对超过最大电气额定值的情况提供补充保护。
BP5H	58-59	P	高侧 5V 线性稳压器输出。在 BP5H 和 SW_HS 之间尽可能靠近封装处连接一个 1 μ F 陶瓷电容器，同时通过宽 PCB 布线连接 BP5H 和焊 PB5H。安装在 PCB 的另一侧时，将电容器放置在焊盘 BP5H 下方，并使用多个焊盘过孔最大限度地减小寄生电感。
BP5L	26-27	P	低侧 5V 线性稳压器输出。在 BP5L 和 GND 之间尽可能靠近封装处连接一个 1 μ F 陶瓷电容器，同时通过宽 PCB 布线连接 BP5L 和焊 PB5L。安装在 PCB 的另一侧时，将电容器放置在焊盘 BP5L 下方，并使用多个焊盘过孔最大限度地减小寄生电感。
BP7L	12	P	低侧 7V 线性稳压器输出。从 BP7L 到 GND 之间需要最低 1 μ F 电容。
BST	11	O	对于利用内部自举开关的自举充电，该引脚用作自举二极管阳极连接点。外部高侧自举电容器可以通过该引脚使用施加到 VIN 的输入电压、内部自举开关和外部自举二极管进行充电。
DLH	16	I	低侧至高侧死区时间设定。在 PWM 模式下，从 DLH 到 GND 之间的电阻设定了低侧关断与高侧导通之间的死区时间。对于 PWM 模式下的半桥应用，将 35.7k Ω R _{DLH} 连接到 GND。可以配置备选 R _{DLH} 值，但需要通过额外的测试和分析来验证开关行为是否正确。在独立输入模式 (IIM) 下，DLH 用于配置驱动器的输入互锁保护。对于启用互锁的 IIM，在 DLH 和 GND 之间连接一个值在 100k Ω 和 220k Ω 之间的电阻器。在禁用互锁的 IIM 中，DLH 连接到 BP5L。
DHL	15	I	高侧至低侧死区时间设定。在 PWM 模式下，从 DHL 到 AGND 之间的电阻设定了高侧关断与低侧导通之间的死区时间。对于 PWM 模式下的半桥应用，将 57.6k Ω R _{DHL} 连接到 GND。可以配置备选 R _{DHL} 值，但需要通过额外的测试和分析来验证开关行为是否正确。在独立输入模式 (IIM) 下，DHL 用于配置驱动器的输入互锁保护。在启用互锁的 IIM 中，DHL 连接到 BP5L。对于禁用互锁的 IIM，在 DHL 和 GND 之间连接一个值在 100k Ω 和 220k Ω 之间的电阻器。
EN_HI	18	I	使能输入或高侧驱动器控制输入。在 PWM 模式下，该引脚用作使能引脚。在独立输入模式 (IIM) 下，该引脚用作高侧驱动器的控制输入。
GND	14、21 - 25、 29 - 33、35 - 40	—	低侧驱动器信号回路。内部连接到焊盘 GND 和低侧 GaN FET 源极端子 (引脚 67、68 和 70)。引脚 14、21-25 和 29 不直接位于高电流路径中；引脚 29-33 和 35-40 位于高电流路径中。
HSG	57	NC	高侧栅极引脚。此引脚用于访问高侧 GaN FET 的栅极以进行调试和测试。当配置为半桥拓扑时，在 HSG 与 SW_HS 之间连接一个 10k Ω 电阻器。
HVIN	45-50、52 - 56	P	在内部连接到焊盘 HVIN (67-68) 和高侧 GaN FET 漏极端子；这些引脚直接位于高电流路径中。
LSG	28	NC	低侧栅极引脚。此引脚用于访问低侧 GaN FET 的栅极以进行调试和测试。当配置为半桥拓扑时，在 LSG 与 GND 之间连接一个 10k Ω 电阻器。
NC1	1	NC	用于将封装固定到 PCB 上。引脚必须焊接至 PCB 着陆焊盘。PCB 着陆焊盘是阻焊层限定焊盘；此引脚未在内部连接，建议连接到高侧基准电压 (SW_LS) 以防止电荷积聚；但是，该引脚也可以保持开路。
NC2	2	NC	无连接。此引脚未在内部连接。建议将引脚 NC2 连接到 SW_HS，以防止电荷积聚；但是，该引脚也可以保持开路。
NC3	20	NC	用于将封装固定到 PCB 上。引脚必须焊接至 PCB 着陆焊盘。PCB 着陆焊盘是阻焊层限定焊盘；此引脚未在内部连接，建议连接到接地端 (GND) 以防止电荷积聚；但是，该引脚也可以保持开路。
NC4	34	NC	用于将封装固定到 PCB 上。引脚必须焊接至 PCB 着陆焊盘。PCB 着陆焊盘是阻焊层限定焊盘；此引脚未在内部连接，建议连接到接地端 (GND) 以防止电荷积聚；但是，该引脚也可以保持开路。
NC5	51	NC	用于将封装固定到 PCB 上。引脚必须焊接至 PCB 着陆焊盘。PCB 着陆焊盘是阻焊层限定焊盘；此引脚未在内部连接，建议连接到高压输入 (HVIN) 以防止电荷积聚；但是，该引脚也可以保持开路。
PAD BP5H	74	P	BP5H 焊盘为高侧稳压器 BP5H 提供低电阻路径；焊盘 BP5H 在内部连接到 BP5H 引脚 (58-59)。

表 5-1. 引脚功能 (续)

引脚		类型 ⁽¹⁾	说明
名称	编号		
PAD BP5L	69	P	BP5L 焊盘为高侧稳压器 BP5L 提供低电阻路径；焊盘 BP5L 在内部连接到 BP5L 引脚 26-27。
PAD_GND	67、68、70	—	电源接地焊盘用作高电流路径，连接到高侧 GaN FET 源极端子以实现低侧驱动器信号返回。PAD_GND 引脚 70 在内部连接到低侧 FET 源极端子，用作低侧开关的主要热提取路径。
焊盘 HVIN	73	—	电源 HVIN 焊盘用作高电流路径，连接到高侧 GaN FET 漏极端子以进行热提取。焊盘 HVIN 在内部连接到 HVIN 引脚 45-50、52-56。
焊盘 SW_HS	65、66、72	—	电源 SW_HS 焊盘用作高电流路径，连接到高侧 GaN FET 源极端子。还在内部连接到引脚 SW_HS 9-10、44-45 和 60-64。TPS7H6101-SEP 具有两个电气隔离式 GaN FET 和驱动器；要形成半桥配置，请连接到 SW_LS 焊盘和引脚。
焊盘 SW_LS	71	—	电源 SW_LS 焊盘用作高电流路径，连接到低侧 GaN FET 漏极端子。在内部连接到引脚 SW_LS (41-42)。TPS7H6101-SEP 具有两个电气隔离式 GaN FET 和驱动器；要形成半桥，连接到 SW_HS 焊盘和引脚。
PGOOD	17	O	电源正常引脚。当任何低侧内部线性稳压器或 VIN 进入欠压锁定状态时，置位低电平。需要一个 10k Ω 上拉电阻器连接到 BP5L。
PWM_LI	19	I	PWM 输入或低侧驱动器控制输入。在 PWM 模式下，该引脚用作栅极驱动器的 PWM 输入。在独立输入模式 (IIM) 下，该引脚用作低侧驱动器的控制输入。
SW_HS	4 - 10、44 - 45、60 - 64	P	高侧驱动器信号回路。SW_HS 在内部连接到焊盘 SW_HS 和高侧 GaN FET 源极端子 (65、66 和 72)。引脚 4-10 和引脚 60-64 不直接属于高电流路径；引脚 44-45 位于高电流路径中。
SW_LS	41-42	P	在内部连接到焊盘 SW_LS 和低侧 GaN FET 漏极端子；连接到 PCB 上的 SW_LS；这些引脚是大电流路径的组成部分。
VIN	13	I	栅极驱动器输入电压电源。输入电压范围为 10V 至 14V。该引脚用作低侧线性稳压器和内部自举开关的输入。为了直接从输入电压进行自举充电，VIN 还用作自举二极管阳极连接点。

(1) I = 输入，O = 输出，G = 接地，P = 电源，NC = 无连接，— = 其他

6 规格

6.1 绝对最大额定值

在工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
输入电压	HVIN	-0.3	200	V
	VIN、EN_HI、PWM_LI、DLH、DHL	-0.3	16	
	BOOT	0	216	
	PGOOD	-0.3	5.5	
输出电压	BP7L	-0.3	8	V
	BP5L	-0.3	7	
	SW_HS	-10	200	
	SW_LS	-10	200	
	BST	-0.3	16	
输入电压 (以 SW_HS 为基准)	BOOT	-0.3	16	V
	HVIN	-10	200	
输出电压 (以 SW_HS 为基准)	BP5H	-0.3	7	V
灌电流	持续漏源电流, $I_{OUT(Cont)}$		18	A
	单脉冲漏极电流 $t_p \leq 80 \mu s$, $T_A = 25^\circ C$, $I_{OUT(PULSE)}$		72	A
	BST 电流 ($3\mu s$ 瞬态脉冲, 非重复), I_{BST}		4	A
工作结温		-55	150	$^\circ C$
贮存温度, T_{stg}		-65	150	

(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。绝对最大额定值并不意味着器件在这些条件下或在建议工作条件以外的任何其他条件下能够正常运行。如果超出建议工作条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能, 并缩短器件寿命。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准, 所有引脚 ⁽¹⁾	± 1000	V
$V_{(ESD)}$	静电放电	充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准, 所有引脚 ⁽²⁾	± 250	V

(1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

		最小值	标称值	最大值	单位
输入电压	HVIN			150	V
	VIN	10		14	
	EN_HI、PWM_LI	0		14	
	BOOT 至 SW_HS	$V_{SW_HS} + 8$		$V_{SW_HS} + 14$	
输出电压	SW_HS	-10		150	V
	SW_LS	-10		150	
	低侧漏源电压 (SW_LS 至 GND)			150	
	高侧漏源电压 (HVIN 至 SW_HS)			150	
输出电流	持续输出电流, I_{OUT}			10	A

6.3 建议运行条件 (续)

		最小值	标称值	最大值	单位
压摆率	VIN 压摆率, SR_{VIN}			0.03	V/ns
	SW 压摆率, SR_{SW}			100	
	PWM_LI 压摆率, SR_{PWM_LI}	2			V/ μ s
	EN_HI 压摆率, SR_{EN_HI}	2			
工作结温	T_J	-55		125	$^{\circ}$ C

6.4 热性能信息

热指标		TPS7H6101-SEP	单位
		LGA	
		74 引脚	
$R_{\theta JA}$	结至环境热阻	23.1	$^{\circ}$ C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	15.8	$^{\circ}$ C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	7.2	$^{\circ}$ C/W
$R_{\theta JC(HS)}$	结至外壳高侧 FET (焊盘 HVIN)	2.4	$^{\circ}$ C/W
$R_{\theta JC(LS)}$	结至外壳低侧 FET (焊盘 GND)	4.6	$^{\circ}$ C/W
$R_{\theta JB}$	结至电路板热阻	5	$^{\circ}$ C/W
$\Psi_{\theta JT}$	结至顶部特征参数	5.1	$^{\circ}$ C/W
$\Psi_{\theta JB}$	结至电路板特征参数	4.9	$^{\circ}$ C/W

6.5 电气特性

环境温度工作范围 $T_A = -55^{\circ}$ C 至 125° C, $V_{IN} = 10V$ 至 $14V$, $HVIN = V_{SW_LS} = 5V$, $V_{SW_HS} = GND = 0V$, $I_{DS(HS)} = I_{DS(LS)} = 1mA$ (除非另有说明)。

参数		测试条件		最小值	典型值	最大值	单位
GAN 功率 FET							
R _{DS(on)(ls)}	漏源导通电阻 - 低侧	V _{PWM_LI} = 5V I _{D(LS)} = 2A	T _A = -55°C	12		mΩ	
			T _A = 25°C	16			
			T _A = 125°C	24			
V _{SD(ls)}	低侧源漏 (GND 至 SW_LS) 第三象限电压	I _{D(LS)} = -0.5A		1.8		V	
		I _{D(LS)} = -1A		2			
I _{DSS(ls)}	低侧漏极 (SW_LS 至 GND) 漏电流	V _{DS(LS)} = 150V V _{PWM_LI} = 0V	T _A = 25°C	15	150	μA	
			T _A = 125°C	300			
R _{DS(on)(hs)}	漏源导通电阻 - 高侧	V _{EN_HI} = 5V I _{D(HS)} = 2A	T _A = -55°C	12		mΩ	
			T _A = 25°C	16			
			T _A = 125°C	24			
V _{SD(hs)}	高侧源漏 (SW_HS 至 HVIN) 第三象限电压	I _{D(HS)} = 0.5A		1.8		V	
		I _{D(HS)} = 1A		2			
I _{DSS(hs)}	高侧漏极 (HVIN 至 SW_HS) 漏电流	V _{DS(HS)} = 150V V _{EN_HI} = 0V	T _A = 25°C	15	150	μA	
			T _A = 125°C	300			
电源电流							
I _{Q_LS}	低侧关断电流 (在 VIN 上测得)	EN = 0V , VIN = 12V BOOT = 10V	模式 = PWM	5	6.8	mA	
			模式 = IIM	5	8		

6.5 电气特性 (续)

环境温度工作范围 $T_A = -55^{\circ}\text{C}$ 至 125°C , $V_{IN} = 10\text{V}$ 至 14V , $HVIN = V_{SW_LS} = 5\text{V}$, $V_{SW_HS} = \text{GND} = 0\text{V}$, $I_{DS(HS)} = I_{DS(LS)} = 1\text{mA}$ (除非另有说明)。

参数		测试条件		最小值	典型值	最大值	单位	
I _{Q_HS}	高侧关断电流 (在 BOOT 上测得)	EN = 0V VIN = 12V BOOT = 10V	模式 = PWM		5	6.3	mA	
		EN = 0V VIN = 12V BOOT = 10V	模式 = IIM		5	6.3	mA	
I _{Q_BG}	BOOT 至 GND 关断漏电流	V _{SW_HS} = V _{SW_LS} = 100V , BOOT = 110V			50		μA	
I _{OP_BG}	BOOT 至 GND 工作漏电流	V _{SW_HS} = V _{SW_LS} = 100V , BOOT = 110V			50		μA	
I _{OP_LS}	低侧工作电流	模式 = PWM	f = 500kHz		9	12	mA	
			f = 1Mhz		13	16		
			f = 2Mhz		21	25		
		模式 = IIM	f = 500kHz		9	12		
			f = 1Mhz		13	16		
			f = 2Mhz		21	25		
I _{OP_HS}	高侧工作电流	模式 = PWM	f = 500kHz		9	12	mA	
			f = 1Mhz		13	16		
			f = 2Mhz		21	25		
		模式 = IIM	f = 500kHz		9	12		
			f = 1Mhz		13	16		
			f = 2Mhz		21	25		
内部稳压器								
V _{BP5L}	低侧 5V 稳压器输出电压	C _{BP5L} = 1μF			4.75	5.0	5.175	V
V _{BP5H}	高侧 5V 稳压器输出电压	C _{BP5H} = 1μF			4.75	5.0	5.175	V
V _{BP7L}	7V 稳压器输出电压	C _{BP7L} = 1μF			6.65	7	7.35	V
欠压保护								
BP5H _R	BP5H UVLO 上升阈值	C _{BP5H} = 1μF			4.1			V
BP5H _F	BP5H UVLO 下降阈值				3.9			V
BP5H _H	BP5H UVLO 迟滞				0.25			V
BP5L _R	BP5L UVLO 上升阈值	C _{BP5L} = 1μF			4.1			V
BP5L _F	BP5L UVLO 下降阈值				3.9			V
BP5L _H	BP5L UVLO 迟滞				0.25			V
BP7L _R	BP7L UVLO 上升阈值	C _{BP7L} = 1μF			6.4			V
BP7L _F	BP7L UVLO 下降阈值				6.1			V
BP7L _H	BP7L UVLO 迟滞				0.3			V
VIN _R	VIN UVLO 上升阈值				8.0	8.6	9.0	V
VIN _F	VIN UVLO 下降阈值				7.5	8.1	8.5	V
VIN _H	VIN UVLO 迟滞				0.52			V
BOOT _R	BOOT UVLO 上升阈值				6.6	7.1	7.4	V
BOOT _F	BOOT UVLO 下降阈值				6.2	6.65	7	V
BOOT _H	启动 UVLO 迟滞				0.41			V
输入引脚 (EN_HI、PWM_LI)								
V _{IR}	输入上升沿阈值				1.85		2.85	V

6.5 电气特性 (续)

环境温度工作范围 $T_A = -55^{\circ}\text{C}$ 至 125°C , $V_{IN} = 10\text{V}$ 至 14V , $HVIN = V_{SW_LS} = 5\text{V}$, $V_{SW_HS} = \text{GND} = 0\text{V}$, $I_{DS(HS)} = I_{DS(LS)} = 1\text{mA}$ (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
V_{IF}	输入下降沿阈值		0.95		1.95	V
V_{IHYS}	输入迟滞			0.9		V
R_{PD}	输入下拉电阻	输入端施加 $V = 2.15\text{V}$ 电压 (EN_HI 或 PWM_LI)	100		400	$k\Omega$
可编程死区时间						
t_{DLH}	死区时间低侧下降至高侧 ⁽¹⁾	模式 = PWM 从 $V_{LSG} = 0.48\text{V}$ 至 $V_{HSG} = 0.48\text{V}$ $100\text{kHz} < f \leq 2\text{MHz}$	RLH = 35.7k Ω	20	30	39
t_{DHL}	死区时间高侧下降至低侧 ⁽¹⁾	模式 = PWM 从 $V_{HSG} = 0.48\text{V}$ 至 $V_{LSG} = 0.48\text{V}$ $100\text{kHz} < f \leq 2\text{MHz}$	RHL = 57.6k Ω	36	44	55
自举二极管开关						
R_{BST_SW}	自举二极管开关电阻	$I_{BST_SW} = 100\text{mA}$		0.4		Ω
	自举二极管开关并联电阻	$I_{BST_RP} = 1\text{mA}$	0.8	1	1.2	$k\Omega$
电源正常						
V_{PG_OL}	逻辑低电平输出	$I_{FLT} = 1\text{mA}$			0.4	V
R_{PG}	PGOOD 内部电阻	$BP5L = 5\text{V}$, $BP7L = 7\text{V}$, $V_{IN} = 12\text{V}$	0.6	1	1.8	$m\Omega$
$V_{BP7L_MIN_PG}$	有效 PGOOD 所需的最小 BP7L 电压			3	4.5	V

(1) 请参阅死区时间测量图表。

6.6 开关特性

环境温度工作范围 $T_A = -55^{\circ}\text{C}$ 至 125°C , $V_{IN} = 10\text{V}$ 至 14V , $HVIN = V_{SW_LS} = 5\text{V}$, $V_{SW_HS} = \text{GND} = 0\text{V}$, $I_{DS(HS)} = I_{DS(LS)} = 1\text{mA}$ (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
栅极驱动时序						
$t_{p(off)(ls)}$	低侧关断传播延迟 ⁽¹⁾	从 $V_{PWM_LI} = V_{IR}$ 至 $V_{LSG} = 2.5\text{V}$ $I_D = 400\text{mA}$	模式 = PWM	41	67	ns
		从 $V_{PWM_LI} = V_{IF}$ 至 $V_{LSG} = 2.5\text{V}$ $I_D = 400\text{mA}$	模式 = IIM	33	58	
$t_{p(on)(ls)}$	低侧导通栅极驱动传播延迟 ⁽¹⁾	从 $V_{PWM_LI} = V_{IR}$ 至 $V_{LSG} = 2.5\text{V}$ $I_D = 400\text{mA}$	模式 = IIM	33	60	ns
$t_{p(off)(hs)}$	高侧关断传播延迟 ⁽¹⁾	从 $V_{PWM_LI} = V_{IF}$ 至 $V_{HSG} = 2.5\text{V}$ $I_D = 400\text{mA}$	模式 = PWM	35	58	ns
		从 $V_{EN_HI} = V_{IF}$ 至 $V_{HSG} = 2.5\text{V}$ $I_D = 400\text{mA}$	模式 = IIM	35	60	
$t_{p(on)(hs)}$	高侧导通传播延迟 ⁽¹⁾	从 $V_{EN_HI} = V_{IR}$ 至 $V_{HSG} = 2.5\text{V}$ $I_D = 400\text{mA}$	模式 = IIM	35	60	ns
$t_{d(on)(ls)}$	低侧导通延迟 ⁽¹⁾	从 $V_{PWM_LI} = V_{IF}$ 至 $V_{DS(ls)} = 4\text{V}$ $I_D = 400\text{mA}$	模式 = PWM	95	120	ns
		从 $V_{PWM_LI} = V_{IR}$ 至 $V_{DS(ls)} = 4\text{V}$ $I_D = 400\text{mA}$	模式 = IIM	45	60	
$t_{d(off)(ls)}$	低侧关断延迟 ⁽¹⁾	从 $V_{PWM_LI} = V_{IR}$ 至 $V_{DS(ls)} = 1\text{V}$ $I_D = 400\text{mA}$	模式 = PWM	51	79	ns
		从 $V_{PWM_LI} = V_{IF}$ 至 $V_{DS(ls)} = 1\text{V}$ $I_D = 400\text{mA}$	模式 = IIM	45	60	

6.6 开关特性 (续)

环境温度工作范围 $T_A = -55^{\circ}\text{C}$ 至 125°C , $V_{IN} = 10\text{V}$ 至 14V , $HVIN = V_{SW_LS} = 5\text{V}$, $V_{SW_HS} = \text{GND} = 0\text{V}$, $I_{DS(HS)} = I_{DS(LS)} = 1\text{mA}$ (除非另有说明)。

参数		测试条件		最小值	典型值	最大值	单位
t _{d(on)(hs)}	高侧导通延迟 ⁽¹⁾	从 V _{PWM_LI} = V _{IR} 至 V _{DS(hs)} = 1V I _D = 400mA	模式 = PWM	39	65	ns	
		从 V _{EN_HI} = V _{IR} 至 V _{DS(hs)} = 1V I _D = 400mA	模式 = IIM	39	65		
t _{d(off)(hs)}	高侧关断延迟 ⁽¹⁾	从 V _{PWM_LI} = V _{IF} 至 V _{DS(hs)} = 4V I _D = 400mA	模式 = PWM	45	65	ns	
		从 V _{EN_HI} = V _{IF} 至 V _{DS(hs)} = 4V I _D = 400mA	模式 = IIM	45	65		
t _{MON}	延迟匹配低侧导通和高侧关断 ⁽²⁾	模式 = IIM		5	9	ns	
t _{MOFF}	延迟匹配低侧关断和高侧导通 ⁽²⁾	模式 = IIM		5	10	ns	
t _{PW(IIM)}	最小输入脉冲宽度 (导通)	模式 = IIM		5	8	ns	
t _{PW(IIM)(OFF)}	最小输入脉冲宽度 (关断)	模式 = IIM		12	18	ns	
t _{PW(PWM)}	目标死区时间所需的最小输入脉冲宽度 ⁽³⁾	模式 = PWM R _{DHL} = 11.9kΩ R _{DLH} = 13.3kΩ DT 降低 ≤ 2ns ⁽⁴⁾		12		ns	
t _{PW(PWM)}	目标死区时间所需的最小输入脉冲宽度 ⁽³⁾	模式 = PWM , R _{DHL} = 21kΩ R _{DLH} = 23.7kΩ DT 降低 ≤ 3ns ⁽⁴⁾		30		ns	
GAN FET							
C _{OSS(Ls)}	输出电容 - 低侧	f = 1MHz V _{SW_LS} = 100V V _{PWM_LI} = 0V		250		pF	
C _{OSS(hs)}	输出电容 - 高侧	f = 1MHz V _{HVIN} = 100V V _{EN_HI} = 0V		250		pF	

- (1) 有关测量配置和波形图的信息, 请参阅[时序测量](#)部分。
(2) 此参数的规格限值表示为绝对值。
(3) 根据设计确定; 未经生产测试。
(4) 所施加的死区时间低于指定的最小输入脉冲宽度会增加死区时间的缩短幅度。

6.7 典型特性

环境温度工作范围 $T_A = 25^\circ\text{C}$, $V_{IN} = 10\text{V}$, $HVIN = V_{SW_LS} = 5\text{V}$, $V_{SW_HS} = \text{GND} = 0\text{V}$, $I_{DS(HS)} = I_{DS(LS)} = 1\text{mA}$ (除非另有说明)。




图 6-1. 导通电阻与结温间的关系 (高侧和低侧)




图 6-2. 高侧和低侧输出电容与漏源电压间的关系




图 6-3. 低侧稳压器 BP5L 输出电压与 V_{IN} 电压间的关系




图 6-4. 高侧稳压器 BP5H 输出电压与 V_{IN} 电压间的关系




图 6-5. 低侧关断传播延迟与 V_{IN} 电压间的关系 (PWM 模式)




图 6-6. 低侧关断传播延迟与 V_{IN} 电压间的关系 (IIM)

6.7 典型特性 (续)

环境温度工作范围 $T_A = 25^\circ\text{C}$, $V_{IN} = 10\text{V}$, $HV_{IN} = V_{SW_LS} = 5\text{V}$, $V_{SW_HS} = \text{GND} = 0\text{V}$, $I_{DS(HS)} = I_{DS(LS)} = 1\text{mA}$ (除非另有说明)。




图 6-7. 低侧导通传播延迟与 V_{IN} 电压间的关系 (IIM)




图 6-8. 高侧关断传播延迟与 V_{IN} 电压间的关系 (PWM)




图 6-9. 高侧关断传播延迟与 V_{IN} 电压间的关系 (IIM)




图 6-10. 高侧导通传播延迟与 V_{IN} 电压间的关系 (IIM)




图 6-11. 低侧导通延迟与输入电压 V_{IN} 间的关系 (IIM)




图 6-12. 低侧导通延迟与输入电压 V_{IN} 间的关系 (PWM)

6.7 典型特性 (续)

环境温度工作范围 $T_A = 25^\circ\text{C}$, $V_{IN} = 10\text{V}$, $HV_{IN} = V_{SW_LS} = 5\text{V}$, $V_{SW_HS} = \text{GND} = 0\text{V}$, $I_{DS(HS)} = I_{DS(LS)} = 1\text{mA}$ (除非另有说明)。




图 6-13. 低侧关断延迟与输入电压 V_{IN} 间的关系 (IIM)




图 6-14. 低侧关断延迟与输入电压 V_{IN} 间的关系 (PWM)




图 6-15. 高侧导通延迟与输入电压间的关系 (IIM)




图 6-16. 高侧导通延迟与输入电压间的关系 (PWM)




图 6-17. 高侧关断延迟与输入电压间的关系 (IIM)




图 6-18. 高侧关断延迟电压与输入电压间的关系 (PWM)

6.7 典型特性 (续)

环境温度工作范围 $T_A = 25^\circ\text{C}$, $V_{IN} = 10\text{V}$, $HVIN = V_{SW_LS} = 5\text{V}$, $V_{SW_HS} = \text{GND} = 0\text{V}$, $I_{DS(HS)} = I_{DS(LS)} = 1\text{mA}$ (除非另有说明)。




图 6-19. 高电平到低电平死区时间 T_{DHL} 与 V_{IN} 电压间的关系




图 6-20. 高电平到低电平死区时间 T_{DHL} 与开关频率间的关系




图 6-21. 低电平到高电平死区时间 T_{DLH} 与 V_{IN} 电压间的关系




图 6-22. 延迟匹配低侧关断和高侧导通与输入电压间的关系




图 6-23. 延迟匹配低侧导通和高侧关断与输入电压间的关系




图 6-24. 低电平到高电平死区时间与开关频率间的关系

6.7 典型特性 (续)

环境温度工作范围 $T_A = 25^\circ\text{C}$, $V_{IN} = 10\text{V}$, $HVIN = V_{SW_LS} = 5\text{V}$, $V_{SW_HS} = \text{GND} = 0\text{V}$, $I_{DS(HS)} = I_{DS(LS)} = 1\text{mA}$ (除非另有说明)。




图 6-25. 输入上升沿阈值与输入电压间的关系 (EN_HI)




图 6-26. 输入上升沿阈值与输入电压间的关系 (PWM_LI)




图 6-27. 输入下降沿阈值与输入电压间的关系 (EN_HI)




图 6-28. 输入下降沿阈值与输入电压间的关系 (PWM_LI)




图 6-29. BP5L UVLO 上升阈值与 VIN 电压间的关系




图 6-30. BP5L UVLO 下降阈值与 VIN 电压间的关系

6.7 典型特性 (续)

环境温度工作范围 $T_A = 25^\circ\text{C}$, $V_{IN} = 10\text{V}$, $HV_{IN} = V_{SW_LS} = 5\text{V}$, $V_{SW_HS} = \text{GND} = 0\text{V}$, $I_{DS(HS)} = I_{DS(LS)} = 1\text{mA}$ (除非另有说明)。




图 6-31. BP5H UVLO 上升阈值与 BOOT 电压间的关系




图 6-32. BP5H UVLO 下降阈值与 BOOT 电压间的关系




图 6-33. BP7L UVLO 上升阈值与 VIN 电压间的关系




图 6-34. BP7L UVLO 下降阈值与 VIN 电压间的关系




图 6-35. VIN UVLO 上升阈值与温度间的关系




图 6-36. VIN UVLO 下降阈值与温度间的关系

6.7 典型特性 (续)

环境温度工作范围 $T_A = 25^\circ\text{C}$, $V_{IN} = 10\text{V}$, $HV_{IN} = V_{SW_LS} = 5\text{V}$, $V_{SW_HS} = \text{GND} = 0\text{V}$, $I_{DS(HS)} = I_{DS(LS)} = 1\text{mA}$ (除非另有说明)。




图 6-37. BOOT UVLO 上升阈值与温度间的关系






图 6-38. BOOT UVLO 下降阈值与温度间的关系




PWM 模式

图 6-39. 低侧工作电流与输入电压间的关系




IIM 模式

图 6-40. 低侧工作电流与输入电压间的关系



PWM 模式

图 6-41. 高侧工作电流与输入电压间的关系



IIM 模式

图 6-42. 高侧工作电流与输入电压间的关系

6.7 典型特性 (续)

环境温度工作范围 $T_A = 25^\circ\text{C}$, $V_{IN} = 10\text{V}$, $HVIN = V_{SW_LS} = 5\text{V}$, $V_{SW_HS} = \text{GND} = 0\text{V}$, $I_{DS(HS)} = I_{DS(LS)} = 1\text{mA}$ (除非另有说明)。




图 6-43. 100V 至 28V 效率




图 6-44. 100V 至 28V 效率




图 6-45. 100V 至 28V 效率

7 参数测量信息

7.1 时序测量

图 7-1 显示了在 PWM 模式下用于测量时序特性的电路配置。在 PWM 模式下，FET 配置为具有独立测试电源的“双低侧”拓扑。图 7-2 和图 7-3 显示了配置为 PWM 模式时的传播、导通和关断延迟的测量波形。




图 7-1. 时序测量：PWM 模式




图 7-2. 低侧时序测量波形：PWM 模式




图 7-3. 高侧时序测量波形：PWM 模式

图 7-4 展示了在独立输入模式 (IIM) 下用于测量时序特性的电路配置。在 IIM 模式下，FET 配置为具有独立测试电源的“双低侧”拓扑。图 7-5 和图 7-6 显示了配置为 IIM 时的传播、导通和关断延迟的测量波形。




图 7-4. 时序测量：IIM




图 7-5. 低侧时序测量波形：IIM




图 7-6. 高侧时序测量波形：IIM

7.2 死区时间测量信息

当配置为 PWM 模式时，按下图测量可配置的死区时间。




图 7-7. 死区时间时序测量

8 详细说明

8.1 概述

TPS7H6101 是一款高度集成的 200V e 模式 GaN 功率 FET 半桥，适用于同步降压转换器、双通道低侧拓扑和电机驱动器。TPS7H6101 使用 12mm x 9mm LGA 封装将半桥功率 FET 和隔离式栅极驱动器组合在一起，最大限度地减少了结至外壳热阻、寄生共模电感和欧姆损耗。

该驱动器可在高达 2MHz 的频率下运行，可用在基于 GaN 的高频、高效率电源转换器设计中。该驱动器设计有 35ns (典型值) 的传播延迟和 5.5ns (典型值) 的高侧至低侧延迟匹配。

栅极驱动器需要外部自举二极管，因此用户能够根据应用优化二极管。驱动器包含一个与自举二极管串联的内部开关，可用于防止自举电容器过充并降低二极管中的反向恢复损耗。

栅极驱动器有两种工作模式：PWM 模式和独立输入模式 (IIM)。双模式工作允许栅极驱动器与许多 PWM 控制器一起使用，以实现同步整流器控制和 GaN FET 兼容性。用户还可以选择在 IIM 中启用输入互锁保护，从而在同步降压和半桥拓扑中实现防击穿保护。

8.2 功能方框图




图 8-1. 功能方框图

8.3 特性说明

8.3.1 栅极驱动器输入电压

在稳态运行期间，TPS7H6101 的栅极驱动器输入电压必须介于 10V 和 14V 之间。该电压用作两个低侧线性稳压器 BP5L 和 BP7L 的输入。外部高侧自举电容器也从 VIN 充电（请参阅[自举充电](#)）。为了获得出色性能，请在 VIN 和 GND 之间添加一个旁路电容器。将该旁路电容器尽可能靠近栅极驱动器放置。

8.3.2 线性稳压器运行

TPS7H6101 包含三个内部线性稳压器：BP5L、BP7L 和 BP5H。BP5L 和 BP7L 包含在驱动器的低侧。这些线性稳压器分别提供 5V 和 7V 的标称输出电压。

BP5L 用于为低侧逻辑电路以及低侧栅极驱动电压供电。BP5L 稳压器的精度为 $5V +3.5\%/-5\%$ ，可为驱动 GaN FET 提供合适的电压。

BP7L 为驱动器内的低侧发送器供电。BP7L 引脚到 GND 还需要一个极小的 $1\mu F$ 电容器，PAD GND 必须从外部连接，并尽可能靠近 TPS7H6101-SEP 封装放置。

在高侧，BOOT 上的电压用作高侧线性稳压器 BP5H 的输入。与低侧的 BP5L 类似，该稳压器用于为高侧逻辑电路供电，同时为高侧 FET 提供 $5V +3.5\%/-5\%$ 高侧栅极电压。从 BP5H 到 PSW 之间需要极小的 $1\mu F$ 电容。对于所有内部线性稳压器，除本文所示以外，建议不要在外部加载这些稳压器。

8.3.3 自举运行

为了给半桥配置中使用的高侧栅极驱动器电路发电，栅极驱动器需要使用自举电路。TPS7H6101 自举元件的选择对于栅极驱动器的正常运行至关重要。该器件还可以使用各种自举电容器充电方法。

8.3.3.1 自举充电方法

TPS7H6101 为用户提供多种自举电容器充电选项。这种灵活性使其能够与各种 PWM 控制器配合运行，还允许用户在权衡后选择最适合特定应用的方案。这两种情况下，建议使用自举电阻器来限制初始启动期间的自举电流。自举电阻器和电容器需要精心挑选，以便提供足够的时间为特定应用中的电容器重新充电。

8.3.3.1.1 内部自举充电

[图 8-2](#) 显示了通过驱动器的内部自举开关为自举电容器充电。自举开关从内部连接在 VIN 和 BST 引脚之间，自举二极管从外部连接在 BST（阳极）和 BOOT（阴极）之间。自举开关仅在低侧驱动器输出导通时导通。通过在转换器死区时间内禁止自举充电，可以降低自举电容器上的最大电压。内部自举开关有 $1k\Omega$ 并联电阻，允许在低侧 FET 导通之前的启动时间对自举电容器缓慢充电。




图 8-3 展示了如何直接从 VIN 为自举电容器充电。这是一种搭配半桥驱动器使用的更为传统的方法。许多用例中都可以考虑该选项，但在低侧 FET 无法立即导通的情况下尤其有用。当使用 TPS7H6101 与具有集成同步整流输出的 TPS7H500x-SP 或 TPS7H500x-SEP 系列的控制器之一时，就是这种情况。同步整流输出在软启动期间禁用，因此在实现同步降压拓扑时，不能通过驱动器的内部自举开关为自举电容器充电。自举开关确实有助于缓慢充电的并联电阻器，但转换器的时序控制和/或启动要求可能最终决定了充电速度需要更快。使用直接 VIN 充电时，防止自举电容器过充的选项包括，添加一个与自举电容器串联的电阻器，添加一个与自举电容器并联的齐纳二极管，亦或两者方法的结合。使用齐纳二极管时必须考虑它在正常运行期间产生的相关泄漏电流，这会增加转换器的总损耗。



8.3.3.1.3 双自举充电

图 8-4 显示了双充电选项，它结合了自举开关和直接 VIN 充电方法。这种方法的好处是，可以规避启动期间由于低侧 FET 未导通而导致的任何潜在自举充电问题，同时还可以利用内部开关在正常运行期间降低自举电压的能力。在直接 VIN 充电路径中与自举二极管一起使用的串联电阻必须高于内部自举开关的电阻，以促进在正常运行期间通过自举开关进行充电。这个较高的电阻值也有效地降低了正常运行期间的齐纳电流。这种配置的代价是器件数增加。




图 8-4. 双自举充电配置

8.3.3.1.4 双开关公共接地基准

对于两个独立的开关拓扑，其中 SW_HS 和 GND 以公共接地为基准（例如推挽式拓扑，请参阅图 8-5）；建议 BOOT 和 BST 引脚采用以下配置。




图 8-5. 共用接地为基准的自举配置

8.3.3.2 自举电容器

驱动器所需的外部自举电容器连接在 **BOOT** 和 **SW_LS** 之间。自举电容器电压用作高侧线性稳压器 **BP5H** 的输入，为高侧 **GaN FET** 提供栅极驱动电压。选择自举电容器的一般原则是，指定的电容至少比所驱动的高侧 **GaN FET** 栅极电容大 10 倍：

选择 $1\ \mu\text{F}$ 的 C_{BOOT} 电容器值可满足 [方程式 1](#)。

$$C_{\text{BOOT}} \geq 10 \times C_{\text{ISS}} \quad (1)$$

其中：

- $C_{\text{ISS}} = 600\text{pF}$ (典型值)，高侧 **GaN FET** 的栅极电容

下面显示了使用 [方程式 2](#) 更具体地计算出所需的最小自举电容：

$$C_{\text{BOOT}} \geq \frac{Q_{\text{total}}}{\Delta V_{\text{BOOT}}} \quad (2)$$

$$Q_{\text{total}} = Q_{\text{G}} + I_{\text{QBG}} \times \frac{D_{\text{MAX}}}{f_{\text{SW}}} + \frac{I_{\text{QHS}}}{f_{\text{SW}}} \quad (3)$$

其中：

- $Q_{\text{G}} = 5\text{nC}$ (典型值)，高侧 **GaN FET** 的总栅极电荷
- I_{QBG} 是 **BOOT** 至 **GND** 静态电流
- D_{MAX} 是最大占空比
- I_{QHS} 是高侧静态电流
- f_{SW} 为开关频率

ΔV_{BOOT} 是为了正常运行 **BOOT** 上允许的最大压降：

$$\Delta V_{\text{BOOT}} = V_{\text{IN}} - (n \times V_{\text{F}}) - (I_{\text{BOOT}} \times (R_{\text{BOOT}} + R_{\text{SW}})) - V_{\text{BOOT_UVLO}} \quad (4)$$

其中：

- V_{IN} 是栅极驱动器输入电压
- I_{BOOT} 是自举充电电流
- R_{SW} 是内部自举开关的电阻
- R_{BOOT} 是外部自举电阻器的电阻
- n 是串联的外部自举二极管的数量
- V_{F} 是自举二极管的正向压降
- $V_{\text{BOOT_UVLO}}$ 是 **BOOT** 的下降欠压锁定阈值 (典型值为 6.4V)

对于不使用内部自举开关的应用，在计算中可省略 R_{SW} 项。建议选择具有低 **ESR** 和 **ESL** 的自举电容器。包括自举电容器的额定电压，在最大预期自举电压之上有足够的裕量。

8.3.3.3 自举二极管

无论采用何种方法为自举电容器充电，**TPS7H6101** 都需要一个外部自举二极管，其额定值可承受施加到半桥配置中的转换器功率级上的输入电压。选择外部自举二极管时必须谨慎。自举二极管需要能够处理启动期间出现的峰值瞬态电流。选择自举电路中的快速恢复二极管。用户需要检查所选二极管的 **I-V** 特性，以验证预期工作条件下的正向电压不会过大而触发 **BP5H** 稳压器的欠压锁定。总体而言，用户需要满足 [方程式 5](#) 的条件：

$$V_{\text{IN}} - (n \times V_{\text{F}}) - [I_{\text{BOOT}} \times (R_{\text{BOOT}} + R_{\text{SW}})] \geq V_{\text{BOOT_UVLO}} \quad (5)$$

其中：

- V_{IN} 是栅极驱动器输入电压

- I_{BOOT} 是自举充电电流
- R_{BOOT} 是外部自举电阻器的电阻
- R_{SW} 是内部自举开关的电阻
- n 是串联的外部自举二极管的数量
- V_F 是自举二极管的正向压降
- V_{BOOT_UVLO} 是 **BOOT** 的下降欠压锁定阈值 (典型值为 6.4V)

对于不使用内部自举开关的应用, 在计算中可省略 R_{SW} 项。

8.3.3.4 自举电阻

自举电阻器主要用于限制栅极驱动器启动期间的峰值电流和, 其次是控制启动时的压摆率 (dv/dt)。在初始充电期间, 流经自举二极管和通过 **BST** 开关 (如果使用) 的峰值电流可能会变得过高。此外, **BOOT** 处过大的压摆率可能会导致启动期间 **BP5H** 电压发生轻微过冲。为了缓解这些问题, 建议使用至少 $2\ \Omega$ 的自举电阻器。

虽然自举电阻器确实能够缓解峰值电流和压摆率问题, 但该电阻器与自举电容器结合使用会引入时间常数 τ :

$$\tau = \frac{R_{BOOT} \times C_{BOOT}}{D} \quad (6)$$

其中:

- R_{BOOT} 是自举电阻器值, 单位为欧姆
- C_{BOOT} 是自举电容器值, 单位为法拉
- D 为开关转换器的占空比

需要根据时间常数来检查自举电容器充电和刷新充电所需的时间。最后, 电阻器在初始充电期间可能会出现高功耗。选择在此充电期间可处理这种能量的电阻器:

$$E = \frac{1}{2} \times C_{BOOT} \times V_{BOOT}^2 \quad (7)$$

其中:

- C_{BOOT} 是自举电容器值, 单位为法拉
- V_{BOOT} 是自举电容器的最终电压

8.3.4 高侧驱动器启动

为了让高侧正常启动, **BOOT** 至 **SW_HS** 电压必须高于 6.65V (典型值) 的 **BOOT UVLO** 上升阈值。在输出端存在预偏置电压的半桥转换器配置中, 自举电容器无法在输出电压充分放电之前从 **VIN** 充分充电。在 **VIN** 欠压期间也可看到同样的行为, 此时输入电压会暂时降至 **VIN UVLO** 下降阈值以下。恢复后, 低侧驱动器开始恢复正常运行, 但由于转换器上存在输出电压, 所以高侧驱动器的导通延迟。这是半桥栅极驱动器固有的问题。转换器输出端的放电电路可以帮助缓解该问题, 方法是仅在栅极驱动尝试启动之后强制输出变为低电压。

8.3.5 PWM_LI 和 EN_HI

TPS7H6101 的输入引脚为 **PWM_LI** 和 **EN_HI**。其中每个引脚都有一个约 $200\text{k}\Omega$ (典型值) 的内部下拉电阻。这些引脚的功能取决于所选的栅极驱动器工作模式, 如 [器件功能模式](#) 中所述。在 **PWM** 模式下, **PWM_LI** 将作为驱动器的单个 **PWM** 控制信号输入引脚, **EN_HI** 将作为驱动器的使能引脚。在独立输入模式下, **PWM_LI** 用作低侧输入, **EN_HI** 用作高侧输入。输入能够承受高达 14V 的电压, 这使得它们能够直接连接至电源电压小于或等于 14V 的模拟 **PWM** 控制器的输出。如果在独立输入模式下工作并且两个输入通道 **PWM_LI** 和 **EN_HI** 均未使用, 则将未使用的输入连接到 **GND**。

8.3.6 死区时间

在 **PWM** 模式下运行时, **DLH** 和 **DHL** 上都需要连接到 **GND** 的电阻器来设定死区时间。**DHL** 电阻器设定高侧栅极 (V_{HSG}) 关断到低侧栅极 (V_{LSG}) 输出导通之间的死区时间。同理, **DLH** 上的电阻器设定低侧栅极 (V_{LSG}) 关断到高侧 (V_{HSG}) 导通之间的死区时间。对于 R_{DHL} , 建议使用 $57.6\text{k}\Omega$; 对于 R_{DLH} , 建议使用 $35.7\text{k}\Omega$ 。但是, 可以

选择不同的死区时间设置电阻器来配置不同的死区时间。电阻器可用于设置从大约 0.8ns 的最小值到最高 100ns 的死区时间。两个引脚上必须安装该电阻器，才能在这种模式下运行器件。请参阅图 7-7 图表。可以配置备选 RDHL 值，但需要通过额外的测试和分析来验证开关行为是否正确。

选择的死区时间值至关重要，因为这些值会直接影响这些期间转换器中发生的损耗。精心选择死区时间，以避免高侧 FET 和低侧 FET 之间的跨导，同时还能更大幅度地缩短 GaN FET 的第三象限导通时间。选择 T_{DLH} 和 T_{DHL} 以尽可能缩短第三象限时间并避免跨导事件。

方程式 8 和 方程式 9 可用于通过下面选择的最接近的 E192 电阻值获得典型死区时间电阻值。

R_{DHL} :

$$R_{DHL} = 1.246 \times T_{DHL} + 5.13 = (1.246 \times 42.5\text{ns}) + 5.13 = 58.05\text{k}\Omega \quad (8)$$

对于 R_{DHL} ，选择了值 57.6k Ω 。

R_{DLH} :

$$R_{DLH} = 1.046 \times T_{DLH} - 1.355 = (1.064 \times 35\text{ns}) - 1.355 = 35.3\text{k}\Omega \quad (9)$$

35.7k Ω 的电阻器值用于 R_{DLH} 。

8.3.7 输入互锁保护

TPS7H6101 可配置为在独立输入模式 (IIM) 下提供输入互锁保护。要在 IIM 中激活输入互锁保护，DHL 必须连接到 5V，同时 DLH 在该引脚和 GND 之间连接有一个电阻器（值在 100k Ω 和 220k Ω 之间）。该保护功能可防止半桥配置中的 GaN FET 击穿，从而提高与驱动器配合使用的功率级的稳健性和可靠性。只要启用保护且两个输入都为逻辑高电平，那么内部逻辑就会关断两个输出。两个输出都保持关断，直到一个输入变为低电平，此时输出继续遵从输入逻辑。该功能没有固定时间的抗尖峰脉冲，因此 IIM 不会影响驱动器的传播延迟和死区时间。驱动器输入端的小型滤波器可用于在易受噪声干扰的应用中提高稳健性。




图 8-6. 互锁输入保护

8.3.8 欠压锁定和电源正常 (PGOOD)

TPS7H6101 的 BP5L、BP7L、BP5H、BOOT 和 VIN 上有欠压锁定 (UVLO)。当任何低侧线性稳压器或 VIN 上的输出电压低于 UVLO 阈值 (BP5L 线性稳压器的 4.05V，BP7L 线性稳压器的 6.25V，VIN 的 8V) 时，PWM 输入会被忽略，以防止 GaN FET 局部导通。在这种情况下，UVLO 主动将低侧栅极和高侧栅极拉低。当低侧稳压器和 VIN 均高于相应的 UVLO 阈值，但触发了其中一个高侧 UVLO (BP5H 的 4.05V 和/或 BOOT 的 6.4V) 时，只会把高侧栅极拉至低电平。

栅极驱动器还有一个电源正常 (PGOOD) 引脚, 可指示任何低侧线性稳压器何时进入欠压锁定状态。当所有低侧稳压器和 VIN 均超过各自的上升 UVLO 阈值时, 该引脚进入逻辑高电平状态。如果其中任何一个线性稳压器或 VIN 降至相应的下降 UVLO 阈值以下, 则该引脚会变为或保持逻辑低电平。当 PGOOD 引脚处于逻辑高电平状态时, 该引脚有一个 $1\text{M}\Omega$ 的内部下拉电阻。建议在 PGOOD 到 BP5L 之间连接一个 $10\text{k}\Omega$ 上拉电阻。

8.3.9 开关节点负电压瞬变

尽管 e 模式 GaN FET 不像硅 FET 那样包含体二极管, 但由于采用对称器件结构, 这些器件能够反向导通。在反向导通期间, 集成式 GaN FET 的源漏电压通常为 2.1V , 高于传统硅 FET 中的源漏电压。因此, 驱动器的开关节点引脚 (SW_HS 和 SW_LS 在外部连接在一起, 统称为 SW) 存在负电压。由于 BOOT 始终以 SW 为基准, 所以这种负瞬变可能会导致自举电压过大。此外, 印刷电路板布局布线和器件寄生电感可以进一步加强负电压瞬变。建议的自举电路实现方式有助于降低 BOOT 到 SW 负电压过大的可能性。在高于绝对最大值 14V 的自举电压下运行可能会对栅极驱动器产生不利影响, 因此必须注意验证不超过 BOOT 至 SW 的最大电压差。通常, BOOT 瞬间追随 SW, 以免 BOOT 至 SW 电压显著过冲。但是, 为了进一步确保 Boot 引脚上不存在过大的电压, 可以在 BOOT 和 SW 之间使用外部齐纳二极管, 从而在运行期间将自举电压钳位到可接受的值。

8.3.10 电平转换器

集成 TX 和 RX 电平转换器连接在低侧输入与以高压开关节点 (SW_HS) 为基准的高侧驱动器级之间。电平转换器支持控制高侧栅极输出。高侧和低侧信号路径中的电平转换器相同, 提供出色的延迟匹配 (典型值为 5ns)。

8.4 器件功能模式

TPS7H6101 的工作模式由 DHL 和 DLH 引脚的状态决定。器件运行期间不能更改这些引脚的配置。工作模式有两种: PWM 和独立输入模式。在 PWM 模式下, EN_HI 引脚用于启用器件, PWM_LI 上需要单个 PWM 输入信号, 内部栅极驱动器为低侧和高侧生成互补输出信号。由于此模式的主要应用是同步降压转换器, 因此高侧开关生成主输出, 低侧开关执行同步整流。从 DHL 到 GND 和从 DLH 到 GND 之间连接电阻器, 以设定高侧和低侧输出之间的死区时间。有关在 PWM 模式下要使用的可接受电阻值, 请参阅 [死区时间](#) 详细说明部分。

在独立输入模式 (IIM) 下, PWM_LI 和 EN_HI 上需要单独的 PWM 输入信号。TPS7H6101 的相应输出直接从这些输入驱动。在禁用互锁的 IIM 中, DLH 连接到 BP5L 而且 DHL 有一个电阻器连接到 GND。要在启用互锁的 IIM 中工作, 请在 DLH 和 GND 之间连接一个电阻器, 同时将 DHL 连接到 BP5L。对于 IIM 中的两种工作模式选项, 使用的电阻值必须在 $100\text{k}\Omega$ 和 $220\text{k}\Omega$ 之间。

表 8-1 显示了每种工作模式的配置。请注意, 这些是唯一有效的驱动器工作模式, DLH 和 DHL 的连接必须遵从其中一种配置才能正常工作。

表 8-1. TPS7H6101 工作模式选择

运行模式	DLH	DHL
PWM	电阻器至 GND	电阻器至 GND
独立输入模式 - 输入互锁禁用	BP5L	电阻器至 GND ($100\text{k}\Omega$ 至 $220\text{k}\Omega$)
独立输入模式 - 输入互锁启用	电阻器至 GND ($100\text{k}\Omega$ 至 $220\text{k}\Omega$)	BP5L

TPS7H6101-SEP 真值表 显示了 TPS7H6101-SEP 每种功能模式的真值表。

表 8-2. TPS7H6101-SEP 真值表

输入		PWM 模式		IIM - 互锁禁用		IIM - 互锁启用	
EN_HI	PWM_LI	HS 栅极	LS 栅极	HS 栅极	LS 栅极	HS 栅极	LS 栅极
0	0	0	0	0	0	0	0
0	1	0	0	0	1	0	1
1	0	0	1	1	0	1	0
1	1	1	0	1	1	0	0

9 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

9.1 应用信息

TPS7H6101 是一款耐辐射 GaN FET 半桥功率级，具有电气隔离式高侧和低侧栅极驱动器以及 GaN FET。典型应用示例展示了 TPS7H6101 作为降压转换器，将 100V 主总线转换为输出电流为 10A 的 28V 电源轨；下面的示例是开环示例，但通过添加 TPS7H5005-SEP 之类的 PWM 控制器可以获得闭环实现。

9.2 典型应用




图 9-1. 100V 至 28V 10A 卫星总线应用

9.2.1 设计要求

表 9-1. 电气性能规格

设计参数	设计值
输入特性	
输入电压 V_{IN}	100V
输出特性	
输出电压, V_{OUT}	28V
输出电流 I_{OUT}	10A
系统特性	
开关频率, F_{SW}	100kHz
满载效率, η_{FL_28} ($V_O = 28V$, $V_{IN} = 100V$, $I_O = 10A$)	90%

9.2.2 详细设计过程

100V 至 28V 卫星总线如图 9-1 所示；下面的设计程序为自举二极管的选择、死区时间电阻器的选择以及 LSG 和 HSG 引脚上的下拉电阻器的使用提供了指导。

9.2.2.1 自举电容器和旁路电容器

9.2.2.1.1 自举电容器

在正常运行期间，外部自举电容器需要保持在 **BOOT UVLO** 下降阈值以上运行。最佳设计实践是，调整电容器的大小，以便留出比 **BOOT UVLO** 下降阈值高的显著裕度。确定自举电容值的第一步是计算 ΔV_{BOOT} 。这是自举电容器上的最大允许压降：

$$\Delta V_{\text{BOOT}} \cong V_{\text{IN}} - (n \times V_{\text{F}}) - V_{\text{BOOT_UVLO}} = 12\text{V} - (1 \times 0.9\text{V}) - 6.65\text{V} = 4.35\text{V} \quad (10)$$

其中：

- n 是串联的自举二极管的数量
- V_{F} 是所选自举二极管的压降
- $V_{\text{BOOT_UVLO}}$ 是 **BOOT UVLO** 下降阈值电压

为了保持显著的裕度并考虑所用自举电阻器上的任何额外压降以及负载瞬变，可按照 $1.5V \Delta V_{\text{BOOT}}$ 计算电容值。参考 [节 8.3.3.2](#) 部分，需要首先确定 Q_{total} 的值，随后可以计算 C_{BOOT} ：

$$Q_{\text{total}} = Q_{\text{g}} + I_{\text{QBG}} \times \frac{D_{\text{Max}}}{f_{\text{SW}}} + \frac{I_{\text{QHS}}}{f_{\text{SW}}} = 5\text{nC} + 50\mu\text{s} \times \frac{0.28}{100\text{kHz}} + \frac{5\text{mA}}{100\text{kHz}} = 55\text{nC} \quad (11)$$

$$C_{\text{BOOT}} \geq \frac{Q_{\text{total}}}{\Delta V_{\text{BOOT}}} = \frac{55\text{nC}}{1.5\text{V}} = 36.7\text{nF} \quad (12)$$

该设计需要的最小值是 **36.7nF**。但是，考虑到电容可能会随温度和施加的电压而变化，以及意外的电路行为（例如影响自举充电时间的负载瞬变），因此选择 **100nF X7R** 电容器。

9.2.2.1.2 输入电容

选择的 V_{IN} 电容器必须大于自举电容器。一般建议该电容至少是自举电容值的十倍，因此在这种情况下可提供 **1 μF** 电容。对于评估设置，在 V_{IN} 处使用了三个 **3.3 μF** 电容器和九个 **100nF** 电容器，这两个都是陶瓷 **X7R** 型电容器。建议将这些电容器和自举电容器尽可能靠近各自的引脚放置。选择额定电压充分大于最大施加电压的电容器（例如，可能的话超过两倍）。

9.2.2.1.3 内部稳压器电容器

最后，如 [节 8.3.2](#) 部分中所述，选择用于 **BP5H**、**BP5L** 和 **BP7L** 输出的高质量 **1 μF X7R** 陶瓷电容器。将这些电容器靠近相应的引脚放置。


9.2.2.2 自举二极管

自举二极管需要有足够的额定电压来阻止同步降压应用中电源转换器的功率级输入电压。根据所选二极管的类型，如果功率级输入电压较高，则需要串联二极管。如 [节 8.3.3.3](#) 详细说明中所述，二极管还需要能够处理栅极驱动器启动期间的峰值电流，并呈现低正向压降、低结电容和快速恢复时间。对于高频应用，请考虑使用肖特基二极管。评估设置选择了额定 **150V**、**5A** 且结电容为 **100pF** 的肖特基二极管。请注意，选择用于评估的二极管仅用于实验室测试，TI 建议选择满足所有系统性能和辐射需求的二极管。

9.2.3 应用结果

[图 6-43](#) 至 [图 6-45](#) 图中显示了 TPS7H6101 在 **100kHz** 和 **500kHz** 开关频率下产生的效率性能；两种配置均显示效率高于 **95%**。

[图 9-2](#) 和 [图 9-3](#) 显示了 TPS7H6101EVM 上的开关节点行为。



9.2.4.1 双脉冲测试测量

图 9-4. 低侧双脉冲测试配置

提交文档反馈 33

English Data Sheet: [SNOSDG7](#)




图 9-5. 高侧双脉冲测试配置

9.2.4.2 双脉冲测试结果

表 9-2 显示了 TPSH6101 的驱动器和电源部分在 10A 双脉冲测试期间的性能。

表 9-2. 双脉冲特性

参数	测试条件	最小值	典型值	最大值	单位
$t_{p(on)(ls)}$	低侧导通栅极驱动传播延迟 从 $V_{PWM_LI} = V_{IR}$ 至 $V_{gate(ls)} = 0.5V$ $V_{SW_SW} = V_{BUS} = 100V$ $I_D = 10A$		30		ns
$t_{d(on)(ls)}$	低侧导通延迟 从 $V_{PWM_LI} = V_{IR}$ 至 $V_{DS} = 80V$ $V_{SW_SW} = V_{BUS} = 100V$ $I_D = 10A$		64		ns
$t_{d(off)(ls)}$	低侧关断延迟 从 $V_{PWM_LI} = V_{IF}$ 至 $V_{DS(ls)} = 20V$ $V_{SW_LS} = V_{BUS} = 100V$ $I_D = 10A$		64		ns
$t_{r(ls)}$	低侧 FET 下降时间 从 $I_{SW_LS} = 80V$ 至 $V_{SW_LS} = 20V$ $V_{SW_LS} = V_{BUS} = 100V$ $I_D = 10A$		4		ns
$t_{f(ls)}$	低侧 FET 上升时间 从 $V_{SW_LS} = 20V$ 至 $V_{SW_LS} = 80V$ $V_{SW_LS} = V_{BUS} = 100V$ $I_D = 10A$		5		ns
$E_{ON(ls)}$	低侧导通能量 $V_{SW_LS} = V_{BUS} = 100V$ $I_D = 10A$		16		μJ

表 9-2. 双脉冲特性 (续)

参数	测试条件	最小值	典型值	最大值	单位
$E_{OFF(1s)}$ 低侧关断能量	$V_{SW_LS} = V_{BUS} = 100V$ $I_D = 10A$		3		μJ
$t_{p(on)(hs)}$ 高侧导通栅极驱动传播延迟	从 $V_{EN_HI} = V_{IR}$ 至 $V_{gate(hs)} = 0.5V$ $V_{HVIN} = V_{BUS} = 100V$ $I_D = 10A$		30		ns
$t_{d(on)(hs)}$ 高侧导通延迟	从 $V_{EN_HI} = V_{IR}$ 至 $V_{HVIN} = 80V$ $V_{HVIN} = V_{BUS} = 100V$ $I_D = 10A$		64		ns
$t_{d(off)(hs)}$ 高侧关断延迟	从 $V_{EN_HI} = V_{IF}$ 至 $V_{HVIN} = 20V$ $V_{HVIN} = V_{BUS} = 100V$ $I_D = 10A$		64		ns
$t_{r(hs)}$ 高侧 FET 下降时间	从 $V_{HVIN} = 80V$ 至 $V_{HVIN} = 20V$ $V_{HVIN} = V_{BUS} = 100V$ $I_D = 10A$		4		ns
$t_{f(hs)}$ 高侧 FET 上升时间	从 $V_{HVIN} = 20V$ 至 $V_{HVIN} = 80V$ $V_{HVIN} = V_{BUS} = 100V$ $I_D = 10A$		5		ns
$E_{ON(hs)}$ 高侧导通能量	$V_{HVIN} = V_{BUS} = 100V$ $I_D = 10A$		16		μJ
$E_{OFF(hs)}$ 高侧关断能量	$V_{HVIN} = V_{BUS} = 100V$ $I_D = 10A$		3		μJ

图 9-6 展示了 TPS7H6101 的导通和关断 (E_{ON} 和 E_{OFF} 开关损耗)。




图 9-6. 双脉冲开关损耗

9.2.5 热特性

TPS7H6101 的瞬态热阻抗曲线如 图 9-7 所示；包括 Foster 模型，其中显示了高侧 (HS) 和低侧 (LS) 曲线的高度拟合。图 9-8 显示了实施的 Foster RC 热模型网络，其参数如下方的 图 9-8 所示。

9.2.5.1 Foster RC 热模型

Foster RC 热模型网络是一种广泛使用的电气模拟电路，用于对电子元件和系统中的热阻抗进行建模。在这种方法中，热行为由一系列串联的并联 RC (电阻器-电容器) 分支表示，其中每个电阻器表示热阻，每个电容器表示热电容。Foster 模型特别有效，因为 Foster 模型可以准确捕获半导体器件和散热器中常见的热瞬态响应的多指数性质。网络中的每个 RC 时间常数对应于不同时间尺度下发生的不同物理热现象，从快速结热到通过包装材料和散热器实现的较慢热扩散。图 9-8 提供从热瞬态有限元分析中提取的模型参数。最终的网络提供了一种计算效率高的方法来预测随时间变化的温升和热阻抗，使 Foster 模型成为电子系统热设计、优化和可靠性分析的无价辅助工具。

9.2.5.2 应用 Foster 热网络

将 Foster 网络与额外的系统热阻或阻抗网络相结合可提高整体系统模型的保真度，从而改进结温建模。在 图 9-8 中应用网络，然后将电流源施加到对应于建模功率耗散曲线的输入终端 (RC_1)；然后添加外部系统热阻/阻抗 (板连接焊料、PCB、机箱连接等)。在常见电气仿真平台中实施该网络是一种快速、高效确定总体系统性能的方法。





图 9-7. 瞬态热阻抗



Foster 网络参数：

	HS		LS	
	R _{THi} (°C/W)	τ _i (s)	R _{THi} (°C/W)	τ _i (s)
1	237m	1 μ	450m	1 μ
2	135m	19 μ	271m	19 μ
3	118m	19 μ	223m	19 μ
4	232m	422 μ	437m	438 μ
5	284m	422 μ	594m	445 μ
6	10m	411 μ	10m	411 μ
7	293m	422 μ	620m	447 μ
8	349m	422 μ	814m	456 μ
9	326m	422 μ	732m	452 μ
10	400m	700 μ	400m	700 μ

图 9-8. Foster 网络

9.3 电源相关建议

TPS7H6101 的建议辅助电源电压范围为 10V 至 14V。TPS7H6101 设计为使用经过良好调节的输入电压。为高侧驱动器供电的 BOOT 电压需要介于 8V 至 14V 之间。最大限度地减小自举充电路径上的压降对于防止高侧驱动器在正常运行期间意外进入欠压锁定状态至关重要。

VIN 和 GND 引脚之间必须放置一个本地旁路电容器。在允许的范围内将自举电容器尽可能靠近器件放置。TI 建议在 VIN 和 BOOT 处连接低 ESR、低 ESL 的陶瓷表面贴装电容器 (X7R 或更好的器件)。

9.4 布局

9.4.1 布局指南

为了最大限度地发挥快速开关的效率优势，优化电路板布局布线以尽可能减小电源环路阻抗。如果使用多层电路板 (2 层以上)，可通过减小到达输入电容器的返回路径 (VIN 与 GND 之间) 并使其位于第一层正下方来尽可能降低电源环路寄生阻抗。有关这些建议的实际布局，请参阅 TPS7H6101EVM。

9.4.1.1 散热过孔

散热焊盘 73 (PAD_HVIN) 和 70 (PAD_GND) 是高侧和低侧 GaN FET 的主要散热路径。节 12 提供了电路板布局以及过孔放置的示例，该示例代表与标准机械钻孔兼容的基线。当结合使用高密度过孔样式与微过孔时，可以进一步增强焊盘 73 和 70 下的 PCB 热特性。

9.4.1.2 HVIN 平面

尽可能将 HVIN 平面延伸到超出 TPS7H6101 的水平，以便从高侧 GaN FET 实现额外的热电容和散热。将 HVIN 平面连接到外部导热表面 (冷板，热自举等) 需要将外部导热表面进行电气隔离，并能够承受相对于外部导热表面的表面电势所施加的 HVIN 电压。

9.4.1.3 阻焊层限定焊盘

阻焊层限定焊盘是印刷电路板 (PCB) 制造中一种焊盘设计类型，最终的焊盘尺寸和形状由阻焊层开口而不是铜焊盘决定。

9.4.2 布局示例




图 9-9. TPS7H6101EVM 的 3D 视图




图 9-10. TPS7H6101EVM 的布局示例

10 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

10.1 文档支持

10.1.1 相关文档

- [TPS7H6101EVM](#) 评估模块和用户指南
- [TPS7H6101-SEP](#) 总电离剂量 (TID) 报告
- [TPS7H6101-SEP](#) 单粒子效应 (SEE) 辐射报告
- [TPS7H6101-SEP](#) 中子位移损伤 (NDD) 辐射报告
- [TPS7H6005-SEP](#) 总电离剂量 (TID) 报告
- [TPS7H6005-SEP](#)、[TPS7H6015-SEP](#) 和 [TPS7H6025-SEP](#) 位移损伤 (NDD) 表征报告
- [TPS7H60X5-SEP](#) 单粒子效应 (SEE) 报告
- [可靠性报告](#)

10.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

10.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

10.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

10.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

10.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

11 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (May 2025) to Revision A (March 2026)	Page
• 将数据表状态从“预告信息”更改为“量产数据”	1
• 更新了 <i>特性、说明、引脚配置和功能、规格、详细说明、应用和实施以及建议布局</i> 部分。	1
• 添加了效率图	12
• 添加了双脉冲测量数据	33
• 添加了瞬态热特性	36

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PTPS7H6101MNPRNSEP	Active	Preproduction	LGA (NPR) 64	250 SMALL T&R	-	Call TI	Call TI	-55 to 125	
TPS7H6101MNPRTSEPM	Active	Production	LGA (NPR) 64	250 SMALL T&R	No	Call TI	Call TI	-55 to 125	TPS7H6101

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



4230331/C 04/2024

NOTES:




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

NPR0064A

LGA - 1.05 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER MASK DETAILS

4230331/C 04/2024


NOTES: (continued)

- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

NPR0064A

LGA - 1.05 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 8X

PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

COVERED BY AREA
PADS 65 & 68: 77%

PADS 66 & 67: 85%

PADS 69 & 74: 82%

PADS 70 & 73: 72%

PADS 71 & 72: 84%

4230331/C 04/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月