
TPS54J061 具有 D-CAP3™ 控制模式和 0.6V 基准电压的 4V$_{IN}$ 至 16V$_{IN}$、6A 同步降压转换器

1 特性

- 输入范围为 2.7V 至 16V 时，外部偏置范围为 3.3V 至 3.6V
- 输入范围为 4V 至 16V 时，无外部偏置
- 集成 MOSFET 支持 6A 持续输出电流
- 在 D-CAP3™ 控制模式下可提供快速负载阶跃响应
- 支持所有陶瓷输出电容器
- 基准电压为 600mV，±1% 容差（在 –40°C 至 +125°C 的结温范围内）
- 0.6V 至 5.5V 输出电压范围
- 自动跳跃 Eco-mode 可实现高轻负载效率
- 可编程电流限制（利用外部电阻器）
- 可选择频率设置（600kHz、1100kHz、2200kHz）
- 内部固定、外部可调软启动
- 安全预偏置启动功能
- 内置电路允许缓慢输出放电
- 开漏电源正常状态输出
- 针对 OC、UV 故障的自启动断续模式
- 完全符合 RoHS 标准
- 2mm × 3mm，14 引脚 HotRod™ 封装，间距为 0.5mm



简化原理图

2 应用

- 服务器和云计算 POL
- 宽带、网络和光学模块
- 无线基础设施
- 工业 PC
- IP 网络摄像头

3 说明

TPS54J061 器件是一款具有自适应导通时间 D-CAP3 控制模式的高效率、小尺寸同步降压转换器。此器件简单易用，具有较少的外部元件数量，适用于空间受限的电源系统。


它不仅具有高性能的集成 MOSFET、精度为 ±1% 的 600mV 基准电压以及 -40°C 至 +125°C 的结温范围，还包括以下具有竞争力的特性：超低的外部元件数量、快速的负载瞬态响应、精确的负载调整和线路调整、以自动跳跃或 FCCM 模式运行、可调节的软启动控制，并且无需外部补偿即可支持所有陶瓷电容器设计。

TPS54J061 采用 14 引脚 QFN 封装。

封装信息

器件型号	封装(1)	封装尺寸(2)
TPS54J061	RPG（VQFN-HR，14）	3mm × 2mm

(1) 有关更多信息，请参阅节 10。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。



典型效率（V_{OUT} = 1.8V，f_{SW} = 600kHz）

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

内容

1 特性.....1
2 应用.....1
3 说明.....1
4 引脚配置和功能.....3
5 规格.....4
5.1 绝对最大额定值.....4
5.2 ESD 等级.....4
5.3 建议运行条件.....4
5.4 热性能信息.....5
5.5 电气特性.....5
5.6 典型特性.....8
6 详细说明.....11
6.1 概述.....11
6.2 功能方框图.....11
6.3 特性说明.....12
6.4 器件功能模式.....17
7 应用和实施.....18
7.1 应用信息.....18
7.2 典型应用.....18
7.3 电源相关建议.....30
7.4 布局.....30
8 器件和文档支持.....33
8.1 文档支持.....33
8.2 支持资源.....33
8.3 接收文档更新通知.....33
8.4 商标.....33
8.5 术语表.....33
8.6 静电放电警告.....33
9 修订历史记录.....33
10 机械、封装和可订购信息.....34

Copyright © 2024 Texas Instruments Incorporated

4 引脚配置和功能




图 4-1. 14 引脚 VQFN-HR、RPG 封装（顶视图）




图 4-2. 14 引脚 VQFN-HR、RPG 封装（底视图）

表 4-1. 引脚功能

引脚		类型(1)	说明
编号	名称		
1、14	PGND	G	内部低侧 MOSFET 的电源接地端。
2、11	SW	O	电源转换器的输出开关端子。将该引脚连接到输出电感器。
3	VIN	I	集成功率 MOSFET 对和内部稳压器的电源输入引脚。将去耦输入电容器尽可能靠近 VIN 引脚放置。
4	TRIP	I/O	电流限值设置引脚。将一个电阻接地即可设置电流限制跳闸点。请参阅 *节 6.3.7*，了解详细的 OCP 设置。
5	EN	I	使能引脚。使能引脚可开启或关闭直流/直流开关转换器。不建议将 EN 引脚悬空。
6	FB	I	输出反馈输入。从 VOUT 到 AGND（抽头至 FB 引脚）的电阻分压器可设置输出电压。
7	AGND	G	模拟接地引脚，内部控制电路的基准点
8	SS/REFIN	I/O	内部基准电压可由该引脚上的外部电压源覆盖以用于跟踪应用。将电容器连接到 AGND 可增加软启动时间。
9	PGOOD	O	开漏电源正常状态信号。高电压表示 FB 电压已移到指定的限值内。
10	BOOT	I/O	高侧栅极驱动器（升压端子）的电源轨。从该引脚到 SW 节点之间连接自举电容器。
12	MODE	I	MODE 引脚可设置强制连续导通模式 (FCCM) 或跳跃模式的工作模式。该引脚还可以选择工作频率。
13	VCC	I/O	内部 3V LDO 输出。可将电压为 3.3V ±5% 的外部辅助电源连接到该引脚以减少内部 LDO 上的功率损耗。该引脚上的电压源为内部电路和栅极驱动器供电。为了去耦，建议使用一个尽可能靠近 VCC 引脚的 1μF 陶瓷电容器。

(1) I = 输入，O = 输出，P = 电源，G = 接地

Copyright © 2024 Texas Instruments Incorporated

5 规格

5.1 绝对最大额定值

在工作结温范围内测得（除非另有说明）(1)

			最小值	最大值	单位
引脚电压(2)	VIN		-0.3	18	V
	VIN – SW	DC	-0.3	18	V
	SW – PGND	DC	-0.3	18	V
	VIN – SW	瞬态值 < 20ns	-4.0	25	V
	SW – PGND	瞬态值 < 20ns	-5.0	21.5	V
	BOOT – SW		-0.3	6	V
	BOOT – PGND		-0.3	24	V
	EN、PGOOD		-0.3	6	V
	TRIP、MODE、SS/REFIN、FB		-0.3	6	V
	VCC		-0.3	6	V
引脚电压差分值	AGND – PGND		-0.3	0.3	V
工作结温范围，T_J			-40	150	°C
贮存温度范围，T_{stg}			-55	150	°C

(1) 应力超出*绝对最大额定值*下所列的值可能会对器件造成永久损坏。这些列出的值仅仅是应力等级，这并不表示器件在这些条件下以及在*建议运行条件*以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
(2) 所有电压都是相对于网络接地端的电压。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准(1)	±2000	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准(2)	±500	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。若部署必要的预防措施，则可以在低于 500V HBM 时进行生产。
(2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在工作结温范围内测得（除非另有说明）

		最小值	最大值	单位
V_{IN}	VCC 使用高达 3.6V 的外部辅助电源时的 VIN(1)	2.7	16	V
	使用内部辅助电源时的 VIN	4	16	V
	使用内部辅助电源启用转换器所需的 VIN	3.3		V
引脚电压	SW – PGND	-0.1	16	V
	BOOT – SW	-0.1	5.3	V
	TRIP、SS/REFIN、FB	-0.1	1.5	V
	MODE	-0.1	VCC	V
	EN、PGOOD	-0.1	5.5	V
	VCC	3.0	3.6	V
引脚电压差分值	AGND – PGND	-0.1	0.1	V
结温，T_J	工作结温	-40	125	°C

(1) 确保在上述条件的任何组合中，器件上的应力均不超过“绝对最大额定值”中指定的值。

Copyright © 2024 Texas Instruments Incorporated

5.4 热性能信息

热指标(1)		TPS54J060 RPG (QFN) 14 引脚	单位
$R_{\theta JA}$	结至环境热阻 (JEDEC)	64	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻 (JEDEC)	40	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻 (JEDEC)	16.2	°C/W
$R_{\theta JB}$	结至电路板热阻 (JEDEC)	16.2	°C/W
$R_{\theta JA(EVM)}$	结至环境热阻 (EVM)	43.5	°C/W
Ψ_{JT}	结至顶部特征参数 (EVM)	1.7	°C/W
Ψ_{JB}	结至电路板特征参数 (EVM)	21	°C/W

(1) 有关新旧热指标的更多信息，请参阅*半导体和 IC 封装热指标*

5.5 电气特性

T_J = –40°C 至 +125°C，VCC = 3V（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
电源						
$I_{Q(VIN)}$	VIN 工作非开关电源电流	V_{EN} = 2V，V_{FB} = V_{INTREF} + 50mV，V_{IN} = 12V，VCC 引脚上无外部辅助电源		750	900	µA
$I_{Q(VCC)}$	外部 VCC 辅助电源电流(1)	VCC 引脚上有 3.3V 外部辅助电源，$f_{SW(FCCM)}$ = 600kHz		3		mA
		VCC 引脚上有 3.3V 外部辅助电源，$f_{SW(FCCM)}$ = 1100kHz		5.5		mA
		VCC 引脚上有 3.3V 外部辅助电源，$f_{SW(FCCM)}$ = 2200kHz		10		mA
I_{SD_VIN}	VIN 关断电源电流	V_{EN} = 0V，V_{IN} = 12V，VCC 引脚上无外部辅助电源		10		µA
$VIN_{UVLO(R)}$	VIN UVLO 上升阈值电压	VIN 上升，VCC = 外部 3.3V 偏置	2.1	2.4	2.7	V
$VIN_{UVLO(F)}$	VIN UVLO 下降阈值电压	VIN 下降，VCC = 外部 3.3V 偏置	1.55	1.85	2.15	V
ENABLE						
V_{ENH}	EN 使能阈值电压（上升）		1.17	1.22	1.27	V
V_{ENL}	EN 禁用阈值电压（下降）		0.97	1.02	1.07	V
V_{ENHYST}	EN 迟滞电压			0.2		V
V_{ENLEAK}	EN 输入漏电流	V_{EN} = 3.3V	-5	0	5	µA
	EN 内部下拉电阻	EN 引脚至 AGND。		6500		kΩ
内部 LDO						
VCC	内部 LDO 输出电压	V_{IN} = 12V，$I_{VCC(LOAD)}$ = 5mA	2.90	3.00	3.10	V
VCC_{UVLO}	VCC 欠压锁定 (UVLO) 阈值电压	VCC 上升	2.80	2.85	2.90	V
		VCC 下降	2.65	2.70	2.75	V
VCC_{UVLO}	VCC 欠压锁定 (UVLO) 阈值电压	VCC 迟滞		0.15		V
VCC_{DO}	LDO 低压降电压	V_{IN} = 3.3V，$I_{VCC(LOAD)}$ = 20mA，T_J = 25°C			310	mV
	LDO 过流限制	所有 VIN，所有温度	30	60		mA
REFERENCE						
V_{INTREF}	内部 REF 电压	T_J = 25°C		600		mV
	内部 REF 电压容差	T_J = 0°C 至 70°C	597		603	mV
	内部 REF 电压容差	T_J = -40°C 至 125°C	594		606	mV
I_{FB}	FB 输入电流	V_{FB} = V_{INTREF}			100	nA
开关频率						
$f_{SW(FCCM)}$	VO 开关频率，FCCM 工作模式(1)	V_{IN} = 12V，V_{OUT} = 1.2V，R_{MODE} = 0Ω 至 AGND，无负载	935	1100	1265	kHz

Copyright © 2024 Texas Instruments Incorporated

5.5 电气特性（续）

T_J = –40°C 至 +125°C，VCC = 3V（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$f_{SW(FCCM)}$	VO 开关频率，FCCM 工作模式(1)	V_{IN} = 12V，V_{OUT} = 2.5V，R_{MODE} = 30.1kΩ 至 AGND，无负载	1870	2200	2530	kHz
$f_{SW(FCCM)}$	VO 开关频率，FCCM 工作模式	V_{IN} = 12V，V_{OUT} = 1.2V，R_{MODE} = 60.4kΩ 至 AGND，无负载	536	630	724	kHz
$t_{ON(min)}$	最短导通时间	VIN = 12V，VOUT = 1V，第一个脉冲		70	95	ns
$t_{OFF(min)}$	最短关断时间	T_J = 25°C，HS FET 栅极下降至上升			220	ns
STARTUP						
	EN 至第一个开关延迟，内部 LDO	使用内部 3.0V LDO 时，从 EN 变为高电平到第一个 SW 上升沿的延迟。对于典型值，VCC 旁路电容 = 1uF，对于最大值，VCC 旁路电容 = 2.2uF。$C_{SS/REFIN}$ = 1nF		0.85	2	ms
	EN 至第一个开关延迟，外部 VCC 辅助电源	使用 VCC 外部 3.3V 辅助电源时，从 EN 变为高电平到第一个 SW 上升沿的延迟。$C_{SS/REFIN}$ = 1nF		500	700	µs
t_{SS}	内部软启动时间	V_O 从 0V 上升到最终设定点的 95%，$C_{SS/REFIN}$ = 1nF	1	1.5		ms
	SS/REFIN 拉电流	$V_{SS/REFIN}$ = 0V		9		µA
	SS/REFIN 灌电流	$V_{SS/REFIN}$ = 1V		3		µA
	SSREFIN 检测阈值	VIN = 4V - 16V，VCC = 3.0V - 5.3V，–40°C - 125°C，TPS54J061		800		mV
	SS/REFIN 至 FB 匹配	$V_{SS/REFIN}$ = 0.5V	-5	0	5	mV
功率级						
$R_{DS(on)HS}$	高侧 MOSFET 导通电阻	T_J = 25°C，BOOT-SW = 3V，I_O = 3A		22		mΩ
$R_{DS(on)LS}$	低侧 MOSFET 导通电阻	T_J = 25°C，VCC = 3V，I_O = 3A		8.5		mΩ
升压电路						
$I_{VBST-SW}$	VBST-SW 漏电流	T_J = 25°C，$V_{VBST-SW}$ = 3.3V		28		µA
	BOOT UVLO(1)	T_J = 25°C，电压上升		2.35		V
	BOOT UVLO 迟滞(1)	T_J = 25°C		0.32		V
电流检测						
	电流限制钳位	LS FET 上的谷值电流，0Ω ≤ R_{TRIP} ≤ 3.16kΩ	8.1	9.5		A
R_{TRIP}	TRIP 引脚电阻范围		3.74		30.1	kΩ
I_{OCL}	电流限制阈值	LS FET 上的谷值电流，R_{TRIP} = 4.99kΩ	5.1	6.0	6.9	A
K_{OCL}	RTRIP 公式的 K_{OCL} 常数			30000		
	K_{OCL} 容差	3.74kΩ ≤ R_{TRIP} ≤ 4.99kΩ	-10		10	%
	K_{OCL} 容差	10kΩ = R_{TRIP}	-16.5		16.5	%
I_{NOCL}	负电流限制阈值	所有 VIN	-4.3	-3.5	-2.8	A
I_{ZC}	过零检测电流阈值，开环	V_{IN} = 12V，VCC = 3V	0	200	730	mA
欠压和过压保护						
V_{OVP}	过压保护（OVP）阈值电压		113	116	119	%
V_{UVP}	欠压保护 (UVP) 阈值电压		77	80	83	%
$t_{delay(OVP)}$	OVP 响应延迟	具有 100mV 过驱		300		ns
$t_{delay(UVP)}$	UVP 滤波器延迟			64		µs
$t_{delay(hiccup)}$	断续延迟时间	VIN = 12V，VCC = 3V		14		ms
电源正常						
V_{PGTH}	PGOOD 阈值	FB 上升，PGOOD 从低电平转换到高电平	89	92.5	95	%
		FB 上升，PGOOD 从高电平转换到低电平	113	116	119	
		FB 下降，PGOOD 从高电平转换到低电平	77	80	83	
V_{OOB}	PGOOD 和越界阈值	FB 上升	102.5	105	107.5	%
I_{PG}	PGOOD 灌电流	V_{PGOOD} = 0.4V，V_{IN} = 12V，VCC = 3V			5.5	mA

Copyright © 2024 Texas Instruments Incorporated

5.5 电气特性（续）

T_J = –40°C 至 +125°C，VCC = 3V（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
I_{PG}	PGOOD 低电平输出电压	I_{PGOOD} = 5.5mA，V_{IN} = 12V，VCC = 3V			400	mV
$t_{delay(PG)}$	PGOOD 延迟时间	PGOOD 从低电平到高电平的延迟		1	1.25	ms
		PGOOD 从高电平到低电平的延迟		2	5	µs
$I_{lkg(PG)}$	PGOOD 拉至高电平时的漏电流	T_J = 25°C，V_{PGOOD} = 3.3V，V_{FB} = V_{INTREF}			5	µA
	PGOOD 钳位低电平输出电压	V_{IN} = 0V，VCC = 0V，V_{EN} = 0V，PGOOD 通过 100kΩ 电阻上拉至 3.3V		750	1100	mV
		V_{IN} = 0V，VCC = 0V，V_{EN} = 0V，PGOOD 通过 10kΩ 电阻上拉至 3.3V		950	1250	mV
	有效 PGOOD 输出的最小 VCC				1.5	V
输出放电						
R_{Dischg}	输出放电电阻	V_{IN} = 12V，VCC = 3V，禁用电源转换		80		Ω
热关断						
T_{SDN}	热关断阈值(1)	温度上升	155	170		°C
	热关断迟滞(1)			38		°C

(1) 根据设计确定。未经生产测试。

Copyright © 2024 Texas Instruments Incorporated

5.6 典型特性




图 5-1. 高侧 FET RdsON




图 5-2. 低侧 FET RdsON




图 5-3. 过流限值




图 5-4. 负过流限制




图 5-5. 使能电压




图 5-6. Vref

Copyright © 2024 Texas Instruments Incorporated




图 5-7. VIN UVLO




图 5-8. VCC UVLO




图 5-9. PGOOD 阈值




图 5-10. PGOOD 灌电流




图 5-11. 过零阈值




图 5-12. 软启动拉电流

Copyright © 2024 Texas Instruments Incorporated




图 5-13. 非开关电源电流






图 5-14. 关断电源电流




VOUT = 1.2 V L = 1µH MODE = FCCM

图 5-15. 600kHz 开关频率与负载电流间的关系




VOUT = 1.2 V L = 1µH MODE = FCCM

图 5-16. 1100kHz 开关频率与负载电流间的关系



VOUT = 2.5 V L = 0.47µH MODE = FCCM

图 5-17. 2200kHz 开关频率与负载电流间的关系



VOUT = 1.2 V L = 1µH MODE = DCM

图 5-18. 1100kHz 开关频率与负载电流间的关系 – DCM


Copyright © 2024 Texas Instruments Incorporated

6 详细说明

6.1 概述

TPS54J061 器件是一款高效的单通道小型同步降压转换器。该器件适用于服务器、存储和类似计算应用中输出电流高达 6A 的低输出电压负载点应用。TPS54J061 具有专有的 D-CAP3 控制模式和自适应导通时间架构。这种组合以理想的方式构建具有低占空比和超快速负载阶跃响应的现代直流/直流转换器。输出电压范围为 0.6V 至 5.5V。转换输入电压范围为 2.7V 至 16V，且 VCC 输入电压范围为 3V 至 3.6V。D-CAP3 控制模式使用模拟电流信息来控制调制。该控制方案的一个优势是其不需要外部的相位补偿网络，这使得该器件易于使用，并且所需的外部组件数量较少。该控制方案的另一个优势是其支持采用所有陶瓷输出电容器实现稳定运行。自适应导通时间控制功能可在宽输入和输出电压范围内跟踪预设开关频率，同时可在负载阶跃瞬态期间根据需要增大开关频率。

6.2 功能方框图



6.3 特性说明

6.3.1 使能和内部 LDO

TPS54J061 具有内部 3V LDO 特性，并使用 VIN 输入和 VCC 输出。当 VIN 电压上升至高于 VIN_{UVLO} 上升阈值（通常为 2.4V）且 EN 电压上升至高于使能阈值（通常为 1.22V）时，内部 LDO 将启用并向 VCC 引脚输出电压。VCC 电压为内部模拟电路提供偏置电压。VCC 电压还为栅极驱动器提供电源电压。

当 EN 引脚电压上升至高于使能阈值电压且 VCC 上升至高于 VCC_{UVLO} 上升阈值（通常为 2.85V）时，该器件进入其启动序列。然后，该器件使用前 400 µs 来校准连接到 MODE 引脚的 MODE 设置电阻，并在内部设置开关频率。在此期间，MODE 引脚电阻也决定了运行模式。当 EN 引脚因标称值为 6.5MΩ 的内部下拉电阻而悬空时，该器件保持禁用状态。

内部有一个 2µs 滤波器可滤除 EN 引脚上的噪声。如果该引脚保持低电平的时间比滤波器长，则相应 IC 将关断。如果 EN 引脚在关断后再次变为高电平，则相应序列将再次开始，就像 EN 首次变为高电平一样。

6.3.2 双电源和外部 LDO

TPS54J061 还可以使用外部提供的 VCC 运行。在应用至少一个 VIN 或 EN 信号之前，必须施加外部 VCC 电压 (3.3V ±5%) 并准备就绪，这一点很重要。这样可以避免从内部 LDO 灌入电流的可能性，从而确保了平滑的上电序列。

一种良好的上电序列是 VIN_{UVLO} 上升阈值或 EN 上升阈值的至少其中之一晚于 VCC_{UVLO} 上升阈值得到满足。一个实际示例是：首先施加 VIN，然后施加外部辅助电源，然后 EN 信号变为高电平。当 EN 引脚电压上升至高于使能阈值电压时，该器件将进入上述启动序列。良好的断电序列相反，VIN_{UVLO} 下降阈值或 EN 下降阈值早于 VCC_{UVLO} 下降阈值得到满足。

6.3.3 输出电压设置

输出电压由分压器电阻 R_{FB_HS} 和 R_{FB_LS} 进行编程（如方程式 1 所示）。在 FB 引脚和负载的正节点之间连接 R_{FB_HS}，并在 FB 引脚和 AGND 之间连接 R_{FB_LS}。TI 建议 R_{FB_LS} 的值介于 1kΩ 到 20kΩ 之间。在确定 R_{FB_HS} 的值时应使用方程式 1。

$$R_{FB_HS} = \frac{V_O - V_{INTREF}}{V_{INTREF}} \times R_{FB_LS} \quad (1)$$

R_{FB_HS} 和 R_{FB_LS} 必须尽可能靠近器件。

6.3.4 软启动和输出电压跟踪

TPS54J061 实现了一个支持内部固定软启动和外部可调软启动的电路。内部软启动时间通常为 1.5ms，最小值为 1ms。可通过在 SS/REFIN 和 AGND 之间添加 SS 电容器来增加内部软启动时间。SS 电容器的容值可通过方程式 2 确定。请注意，任何使用软启动时间小于 1.5ms 的 C_{SS} 计算都会被内部软启动时间电路忽略。因此，选择一个小于或等于 22nF 的电容器将产生内部默认的 1.5ms 软启动时间（节 7.2.2.7）。

$$C_{SS} = \frac{I_{SS} \times t_{SS}}{V_{INTREF}} \quad (2)$$

SS/REFIN 引脚也可用作模拟输入以接受外部基准。当一个外部电压信号施加到 SS/REFIN 引脚时将用作基准电压，因此 FB 电压会跟随这个外部电压信号。应在软启动之前将外部基准应用到 SS/REFIN 引脚。为确保软启动期间的电源正常阈值正确无误，外部基准电压必须等于或高于内部基准电平。在应用外部基准的情况下，内部固定软启动功能可控制启动期间的输出电压斜坡。

软启动后，外部基准电压信号的范围可在 0.5V 至 1.2V 之间。

使用外部电阻分压器驱动 SS/REFIN 引脚时，电阻必须足够低，以便外部电压源可以过驱内部电流源。请注意，内部电流源会保持有效状态。

Copyright © 2024 Texas Instruments Incorporated

启用 TPS54J061 后，一个内部放电电阻会接通以便对 SS/REFIN 引脚上的外部电容进行放电，并确保从 0V 开始软启动。在启用器件时，如果 VIN 和 EN 都高于上升阈值，从 SS/REFIN 引脚到接地端之间会连接一个 100Ω 电阻。在器件检测到 VCC 引脚处于稳压状态后，放电电阻会增加到 300Ω。300Ω 放电电阻连接至 SS/REFIN，直到 MODE 检测时间结束。MODE 检测时间结束后，TPS54J061 会检测是否连接了外部基准。

6.3.5 频率和工作模式选择

TPS54J061 可提供强制 CCM 工作模式以支持窄输出纹波应用，并提供自动跳跃 Eco-Mode 以提高轻负载效率。该器件允许用户使用 MODE 引脚选择开关频率和工作模式。表 6-1 列出了用于选择开关频率和工作模式的电阻值。TI 建议使用容差为 1% 且典型温度系数为 ±100ppm/°C 的电阻。

在 MODE 引脚校准时间内会设置和锁存 MODE 状态。在校准时间过后更改 MODE 引脚电阻不会改变该器件的状态。

为了确保内部电路正确检测到所需的设置，*请勿* 在 MODE 引脚上放置任何电容器。

表 6-1. MODE 引脚选择

MODE 引脚连接	轻负载条件下的工作模式	开关频率 (f_{SW}) (kHz)
短接至 VCC	跳跃模式	1100
243kΩ ± 10% 至 AGND	跳跃模式	2200
121kΩ ± 10% 至 AGND	跳跃模式	600
60.4kΩ ± 10% 至 AGND	强制 CCM	600
30.1kΩ ± 10% 至 AGND	强制 CCM	2200
短接至 AGND	强制 CCM	1100

6.3.6 D-CAP3™ 控制模式

TPS54J061 使用 D-CAP3 控制模式来实现快速负载瞬态，同时保持易用性。D-CAP3 控制模式架构包括一个内部纹波生成网络，支持使用 ESR 非常低的输出电容器，例如多层陶瓷电容器 (MLCC)。使用 D-CAP3 控制模式架构时无需外部电流检测网络或电压补偿器。内部纹波生成网络的作用是模拟电感器电流信息的纹波分量，然后将其与电压反馈信号相结合以调节环路。斜坡的幅度由内部电路的 R-C 时间常数决定。在不同的开关频率 (f_{SW}) 下，R-C 时间常数会发生变化，以便保持内部产生的纹波幅度相对恒定。此外，该器件使用内部电路来消除由注入的斜坡引起的直流偏移，从而显著降低由输出纹波电压引起的直流偏移。

对于任何不支持外部补偿设计的控制拓扑，输出滤波器的最小值范围或最大值范围（或两者）适用。与 TPS54J061 搭配使用的输出滤波器是一个低通 L-C 电路。此 L-C 滤波器具有方程式 3 中所示的双极点。

$$f_P = \frac{1}{2 \times \pi \times \sqrt{L_{OUT} \times C_{OUT}}} \tag{3}$$

在低频率下，整体环路增益是由输出设定点电阻分压器网络和 TPS54J061 的内部增益设定的。低频 L-C 双极点具有 180 度同相压降。在输出滤波器频率下，增益以每十倍频程 –40dB 的速率滚降，且相位快速下降。内部纹波生成网络引入了高频零点，可将增益滚降从每十倍频程 –40dB 降低到 –20dB，并在零点频率以上将相位增加每十倍频程 90 度。

为输出滤波器选择的电感器和电容器必须确保方程式 3 的双极点位于内部零点以下，以便由内部零点提供的相位提升可提供足够的相位裕度来满足环路稳定性要求。

表 6-2. 内部零点频率

开关频率 (f_{SW}) (kHz)	零点 (f_Z) 频率 (kHz)
600	10
1100	20

Copyright © 2024 Texas Instruments Incorporated

表 6-2. 内部零点频率（续）

开关频率 (f_{SW}) (kHz)	零点 (f_Z) 频率 (kHz)
2200	50

确定应用要求后，在设计中采用的输出电感值必须使电感器峰峰值纹波电流大约介于最大输出电流的 20% 与 40% 之间。在表 6-2 中可以根据所选开关频率找到内部零点频率。通常，在需要合理（或更小）输出电容的情况下，可以将 L-C 双极点频率设置为低于内部零点频率来确定稳定运行所需的输出电容。

如果使用 MLCC 输出电容器，则必须考虑降额特性来确定设计的最终输出电容。例如，当使用规格为 10µF、X5R 和 6.3V 的 MLCC 时，直流偏置和交流偏置的降额分别为 80% 和 50%。实际降额是这两个系数（在本例中为 40% 和 4µF）的乘积。如需了解所用电容器的具体特性，请咨询电容器制造商。

对于 2V 或以上的高输出电压，在基于固定导通时间拓扑的工作模式中，由于高输出电压（导通时间 (t_{ON}) 长）设置的相位延迟/损耗，可能需要进一步提升相位来确保足够的相位裕度。

与 R_{FB_HS} 并联的前馈电容器对于提升环路交叉频率下的相位裕度非常有效。请参阅*采用前馈电容器优化内部补偿直流/直流转换器的瞬态响应*应用报告以了解详细信息。

6.3.7 电流检测和正过流保护

对于降压转换器，在高侧 FET 的导通阶段，开关电流以线性速率增加，此速率由输入电压、输出电压和输出电感值决定。在低侧 FET 的导通阶段，此电流以线性速率降低，此速率由输出电压和输出电感值决定。电感器电流的平均值等于负载电流 I_{OUT}。

TPS54J061 中的输出过流限制 (OCL) 由逐周期谷值检测控制电路实施。在关断状态期间会监测电感器电流，方法是测量低侧 FET 漏源电流。如果测得的低侧 FET 漏源电流高于电流限制，则低侧 FET 将保持导通状态，直到电流电平低于 OCL 电平。这种类型的行为会降低该器件提供的平均输出电流。在过流情况下，流向负载的电流超过流向输出电容器的电流，且输出电压趋于下降。最终，当输出电压降至低于欠压保护阈值 (80%) 时，UVP 比较器会在 64µs 的等待时间后关断该器件。该器件将锁存在关断状态下（高侧和低侧 FET 均会锁闭），然后在大约 14ms 的延迟后重新启动。如果故障情况依然存在，则会重复执行检测、关断和重启这一系列操作，直到故障情况消失。

如果在启动期间发生 OCL 情况，则器件会完成软启动电容器的充电，然后在软启动完成时进行 UV 跳闸。这种情况下将出现如上所述的延迟和重启尝试。

从 TRIP 引脚连接到 AGND 的电阻 R_{TRIP} 可设置谷值电流限制阈值。方程式 4 根据给定的过流限制阈值计算 R_{TRIP}。

$$R_{TRIP} = \frac{30000}{I_{LIM_VALLEY}} \tag{4}$$

其中

- I_{LIM_VALLEY} 是谷值电流限制阈值（单位为 A）
- R_{TRIP} 是 TRIP 电阻值（单位为 Ω）

如果使用小于 3.74kΩ 的 RTRIP 值，TPS54J061 将默认使用内部确定的电流限制钳位值。

6.3.8 低侧 FET 负电流限制

该器件具有固定的逐周期负电流限制。与正过流限制类似，在关断状态期间会监测电感器电流。为了防止过大的负电流流经低侧 FET，当低侧 FET 检测到 –3.5A 电流（典型阈值）时，该器件会关断低侧 FET，然后导通高侧 FET 并保持适当的导通时间（此时间由 V_{IN}、V_{OUT} 和 f_{SW} 确定）。高侧 FET 导通时间结束后，低侧 FET 再次导通。

Copyright © 2024 Texas Instruments Incorporated

6.3.9 电源正常

该器件具有电源正常信号输出，可在转换器输出处于目标范围内时指示为高电平。电源正常信号输出是一个开漏输出，必须通过上拉电阻（通常为 10kΩ）从外部上拉。建议的电源正常信号上拉电阻值为 1kΩ 至 100kΩ。软启动操作完成后，电源正常功能将激活。

在启动期间，PGOOD 在软启动完成后转换为高电平，并且输出介于 UV 和 OV 阈值之间。如果 FB 电压降至 V_{INTREF} 电压的 80% 或超过 V_{INTREF} 电压的 116%，则电源正常信号会在 5µs 的内部延迟后锁存到低电平。当使用外部基准时，电源正常阈值基于外部基准电压。仅当重新切换 EN 或 VCC 复位后，电源正常信号才会再次拉至高电平。

如果输入电源无法为器件供电，则在通过外部电阻上拉 PGOOD 时，电源正常信号会自行钳位到低电平。

6.3.10 过压和欠压保护

TPS54J061 会监测 FB 电压以检测过压和欠压。当 FB 电压低于 V_{INTREF} 电压的 80% 时，UVP 比较器会检测到这种欠压情况，内部 UVP 延迟计数器开始计数。在 64µs UVP 延迟时间后，该器件会锁闭高侧和低侧 FET 驱动器。UVP 功能在软启动周期完成后启用。

当 FB 电压高于 V_{INTREF} 电压的 116% 时，OVP 比较器会检测到这种过压情况，而相应电路会锁闭高侧 MOSFET 驱动器，并导通低侧 MOSFET，直至达到负电流限值 I_{NOCL}。在达到负电流限值时，低侧 FET 将关断，高侧 FET 将再次导通，持续的导通时间由 V_{IN}、V_{OUT} 和 f_{SW} 确定。该器件在此周期内运行，直至输出电压拉至低于 UVP 阈值电压的时间达到 64µs。在 64µs UVP 延迟时间后，高侧和低侧 FET 都会锁闭。清除故障的方法是复位输入电压或重新切换 EN 引脚。

在 UVP 延迟时间内，如果输出电压变为高于 UV 阈值（因此不再符合 UV 事件的要求），计时器将复位为零。当输出电压再次触发 UV 阈值时，UVP 延迟计时器会重新启动。

6.3.11 越界 (OOB) 运行

TPS54J061 有一个越界 (OOB) 过压保护电路，可在比 V_{INTREF} 电压高 5% 的过压阈值下保护输出负载。OOB 保护功能不会触发过压故障，因此该器件在 OOB 事件后处于非锁存模式。OOB 保护功能用作一种早期无故障过压保护机制。在 OOB 运行期间，控制器以强制 CCM 模式运行。低侧 FET 导通，使电感器电流放电至零电流阈值以下，使输出电容器放电，并将输出电压拉至设定点。在运行期间，还会激活逐周期负电流限制，从而确保内部 FET 的安全运行。

6.3.12 输出电压放电

当通过 EN 禁用该器件时，它将启用输出电压放电模式。该模式强制高侧和低侧 FET 锁闭，并会导通从 SW 到 PGND 之间连接的大约 80Ω 的放电 FET 以使输出电压放电。一旦 FB 电压降至 100mV 以下，便会将内部 LDO 和放电 FET 均关断。

输出电压放电模式由以下任一故障事件激活：

1. EN 引脚变为低电平以禁用转换器。
2. 触发热关断 (OTP)。
3. 触发 VCC UVLO（下降）。
4. 触发 VIN UVLO（下降）。

在离开上述任何状态后，放电 FET 将保持导通状态 128µs。

6.3.13 UVLO 保护

该器件监测 VIN 和 VCC 引脚上的电压。如果 VCC 引脚电压低于 VCC_{UVLO} 关断阈值电压，该器件将关闭。如果 VCC 电压增加到超过 VCC_{UVLO} 导通阈值电压，该器件将重新开启。VCC UVLO 是一种非锁存保护机制。

如果 VIN 引脚电压低于 VIN_{UVLO} 下降阈值电压但 VCC 引脚电压仍高于 VCC_{UVLO} 导通阈值电压，该器件将停止开关并使 SS 放电。如果 VIN 电压增加到超过 VIN_{UVLO} 上升阈值电压，该器件将执行软启动并再次进行开关。VIN UVLO 是一种非锁存保护机制。

Copyright © 2024 Texas Instruments Incorporated

6.3.14 热关断

如果内部结温超过阈值（通常为 170°C），该器件将停止开关并使 SS 放电。当温度降至阈值以下约 38°C 时，该器件会发起软启动以重新开启。热关断是一种非锁存保护机制。

Copyright © 2024 Texas Instruments Incorporated

6.4 器件功能模式

6.4.1 自动跳跃 Eco-Mode 轻负载运行模式

当 MODE 引脚直接拉至 VCC 或通过大于 121kΩ 的电阻连接至 AGND 引脚时，该器件会在轻负载条件下自动降低开关频率以保持高效率。本节详细介绍该运行模式。

随着输出电流从重负载条件下减小，电感器电流也会减小，直到电感器电流的纹波谷值达到过零检测电流阈值 I_{ZC}。I_{ZC} 是连续导通模式和不连续导通模式之间的边界。当检测到该电感器电流为零时，同步 MOSFET 会关断。随着负载电流进一步降低，转换器会进入不连续导通模式 (DCM)。连续 16 次检测到过零后，TPS54J061 进入 Eco-Mode，并且开关频率开始降低。导通时间保持在与连续导通模式运行期间大致相同的水平，因此以较小的负载电流将输出电容器放电至基准电压电平需要更多的时间。轻负载运行条件下的 $I_{OUT(LL)}$ 的转换点（例如，连续导通模式和不连续导通模式之间的阈值）的计算方法如方程式 5 所示。

$$I_{OUT(LL)} = \frac{1}{2 \times L \times f_{SW}} \times \frac{(V_{IN} - V_{OUT}) \times V_{OUT}}{V_{IN}} \quad (5)$$

其中

- f_{SW} 是 PWM 开关频率

建议在自动跳跃模式下仅使用陶瓷电容器。

6.4.2 强制连续导通模式

当 MODE 引脚通过小于 60.4kΩ 的电阻连接到 AGND 引脚时，控制器会在轻负载条件下以连续导通模式 (CCM) 运行。在 CCM 期间，开关频率在整个负载范围内维持在一个几乎恒定的水平，因此适用于需要严格控制开关频率的应用，但其代价是效率较低。

6.4.3 预偏置启动

当 TPS54J061 开始软启动时，内部电路会检测输出端是否已存在电压。出现这种情况的原因可能是为输出电容器充电的多轨系统中存在漏电流路径。如果预偏置电压大于软启动电压确定的输出电压，则 TPS54J061 会在软启动上升期间以脉冲跳跃模式运行。当软启动电压确定的输出电压大于预偏置电压时，会发生正常开关。

Copyright © 2024 Texas Instruments Incorporated

7 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客 户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

TPS54J061 是一款高效的单通道小型同步降压转换器。该器件适用于服务器、存储和类似计算应用中输出电流为 6A 或更低的低输出电压负载点应用。该器件具有专有的 D-CAP3 控制模式和自适应导通时间架构。这种组合以理想的方式构建具有低占空比和超快速负载阶跃响应的现代直流/直流转换器。输出电压范围为 0.9V 至 5.5V。转换输入电压范围为 2.7V 至 16V，且 VCC 输入电压范围为 3.0V 至 3.6V。D-CAP3 控制模式使用模拟电流信息来控制调制。该控制方案的一个优势是其不需要外部的相位补偿网络，这使得该器件易于使用，并且所需的外部组件数量较少。该控制方案的另一个优势是其支持采用所有陶瓷输出电容器实现稳定运行。自适应导通时间控制功能可在宽输入和输出电压范围内跟踪预设开关频率，同时可在负载阶跃瞬态期间根据需要增大开关频率。

7.2 典型应用

此设计示例介绍了具有集成 MOSFET 的 D-CAP3 型 6A 同步降压转换器。此器件通过 12V 输入总线在高达 6A 的电流下提供固定 1.8V 输出。




图 7-1. 应用电路图

Copyright © 2024 Texas Instruments Incorporated

7.2.1 设计要求

此设计使用表 7-1 中列出的参数。

表 7-1. 设计示例规格

设计参数		条件	最小值	典型值	最大值	单位
V_{IN}	电压范围		8	12	16	V
V_{OUT}	输出电压			1.8		V
I_{LOAD}	输出负载电流				6	A
V_{RIPPLE}	输出电压直流纹波	V_{IN} = 12V，I_{OUT} = 6A (CCM)		10		mV_{PP}
V_{TRANS}	负载阶跃后的输出电压下冲和过冲	I_{OUT} = 25% 至 75% 阶跃，1 A/µs 压摆率		18		mV
I_{OUT_LIM}	输出过流限制	V_{IN} = 8 V		6.6		A
t_{SS}	软启动时间			1.5		ms
f_{SW}	开关频率			1100		kHz

7.2.2 详细设计过程

外部元件的选择是一个使用 D-CAP3 控制模式的简单过程。请按照以下步骤选择外部元件。

7.2.2.1 选择开关频率和工作模式（MODE 引脚）

开关频率和轻负载工作模式由 MODE 引脚上的电阻进行配置。根据表 6-1，MODE 引脚连接到 VCC 以设置 1100kHz 的开关频率，在轻负载时启用不连续导通模式和跳跃模式。

选择降压转换器的开关频率时，必须考虑最短导通时间和最短关断时间。方程式 6 可计算受最短导通时间限制前的最大 f_{SW}。当达到具有 D-CAP3 控制模式的转换器的最短导通时间限制时，有效开关频率将改变以保持输出电压稳定。此计算忽略转换器中的电阻压降以提供最坏情况下的估算值。

$$f_{SW}(max) = \frac{V_{OUT}}{V_{IN}(max)} \times \frac{1}{t_{ON_MIN}(max)} = \frac{1.8\ V}{16\ V} \times \frac{1}{95\ ns} = 1180\ kHz \tag{6}$$

方程式 7 可计算受最短关断时间限制前的最大 f_{SW}。当达到具有 D-CAP3 控制模式的转换器的最短关断时间限制时，工作占空比将达到最大值，而输出电压将开始随输入电压下降。该公式需要用到电感器的直流电阻 R_{DCR}（在以下步骤中选择），在该初步计算中假定电阻为 10mΩ。如果在受最短关断时间限制的最大 f_{SW} 附近工作，则在使用方程式 7 时必须考虑电阻随温度的变化。所选的 1100kHz f_{SW} 低于两个计算得出的最大值。

$$f_{SW}(max) = \frac{V_{IN}(min) - V_{OUT} - I_{OUT}(max) \times \left(R_{DCR} + R_{DS(ON)_HS}\right)}{t_{OFF_MIN}(max) \times \left(V_{IN}(min) - I_{OUT}(max) \times \left(R_{DS(ON)_HS} - R_{DS(ON)_LS}\right)\right)}$$

$$f_{SW}(max) = \frac{8\ V - 1.8\ V - 6\ A \times (10\ m\Omega + 25\ m\Omega)}{220\ ns \times (8\ V - 6\ A \times (25\ m\Omega - 9.2\ m\Omega))} = 3360\ kHz \tag{7}$$

Copyright © 2024 Texas Instruments Incorporated

7.2.2.2 选择输出电感器 (L)

使用方程式 8 计算电感值，将纹波电流设置为输出电流的大约 0.3 倍。较大的纹波电流将改善瞬态响应并提高信噪比，但代价是导致稳态输出电压纹波增大。较小的纹波电流将减小稳态输出电压纹波，但代价是会降低瞬态响应速度并可能增加抖动。目标纹波电流必须介于 0.6A 和 3A 之间。根据方程式 8 的计算结果，选择的是 1 µH 标准电感值。

$$L = \frac{(V_{IN}(max) - V_{OUT}) \times V_{OUT}}{I_{RIPPLE} \times V_{IN}(max) \times f_{SW}} = \frac{(16\ V - 1.8\ V) \times 1.8\ V}{0.3 \times 6\ A \times 16\ V \times 1100\ kHz} = 0.81\ \mu H \quad (8)$$

方程式 9 以所选的电感计算纹波电流。方程式 10 可计算电感器中的峰值电流值，电感器的饱和电流额定值必须大于此值。在选择电感器时，还必须考虑电感器在电流限制条件下峰值电流处的饱和行为。方程式 11 可计算电感器中的 RMS 电流值，电感器的温升电流必须大于此值。

$$I_{RIPPLE} = \frac{(V_{IN}(max) - V_{OUT}) \times V_{OUT}}{L \times V_{IN}(max) \times f_{SW}} = \frac{(16\ V - 1.8\ V) \times 1.8\ V}{1\ \mu H \times 16\ V \times 1100\ kHz} = 1.45\ A \quad (9)$$

$$I_{L(PEAK)} = I_{OUT} + \frac{I_{RIPPLE}}{2} = 6\ A + \frac{1.45\ A}{2} = 6.73\ A \quad (10)$$

$$I_{L(RMS)} = \sqrt{I_{OUT}^2 + I_{RIPPLE}^2} = \sqrt{6\ A^2 + 1.45\ A^2} = 6.17\ A \quad (11)$$

选择的电感为 CMLE063T-1R0。该电感器的饱和电流额定值为 14A，RMS 电流额定值为 16A，DCR 最大值为 6.5mΩ。选择该电感器的原因是它具有低 DCR，可以获得高效率。

7.2.2.3 设置电流限制 (TRIP)

R_{TRIP} 电阻可设置谷值电流限制。方程式 12 用于计算建议的电流限制目标。这包括电感器的容差以及电流限制阈值容差的系数 0.85。方程式 13 可计算用于设置电流限制的 R_{TRIP} 电阻。典型的谷值电流限制目标为 6A，R_{TRIP} 最接近的标准值为 4.99kΩ。

$$I_{LIM_VALLEY} = \left(I_{OUT} - \frac{1}{2} \times \frac{(V_{IN}(min) - V_{OUT}) \times V_{OUT}}{L \times (1 + L_{TOL}) \times V_{IN}(min) \times f_{SW}} \right) \times \frac{1}{0.85}$$

$$I_{LIM_VALLEY} = \left(6\ A - \frac{1}{2} \times \frac{(8\ V - 1.8\ V) \times 1.8\ V}{1\ \mu H \times (1 + 0.2) \times 8\ V \times 1100\ kHz} \right) \times \frac{1}{0.85} = 6.44\ A \quad (12)$$

$$R_{TRIP} = \frac{30000}{I_{LIM_VALLEY}} = \frac{30000}{6\ A} = 5.0\ k\Omega \quad (13)$$

设置电流限制后，方程式 14 可计算电流限制下的典型最大输出电流。方程式 15 可计算电流限制下的典型峰值电流。如节 7.2.2.2 所述，必须考虑电流限制期间峰值电流下的电感器饱和行为。对于最坏情况的计算，必须考虑电感和电流限制的容差。

$$I_{OUT_LIM}(min) = I_{LIM_VALLEY} + \frac{1}{2} \times \frac{(V_{IN}(min) - V_{OUT}) \times V_{OUT}}{L \times V_{IN}(min) \times f_{SW}} = 6\ A + \frac{1}{2} \times \frac{(8\ V - 1.8\ V) \times 1.8\ V}{1\ \mu H \times 8\ V \times 1100\ kHz} = 6.6\ A \quad (14)$$

$$I_{L(PEAK)} = I_{LIM_VALLEY} + \frac{(V_{IN}(max) - V_{OUT}) \times V_{OUT}}{L \times V_{IN}(max) \times f_{SW}} = 6\ A + \frac{(16\ V - 1.8\ V) \times 1.8\ V}{1\ \mu H \times 16\ V \times 1100\ kHz} = 7.45\ A \quad (15)$$

Copyright © 2024 Texas Instruments Incorporated

7.2.2.4 选择输出电容器 (C_{OUT})

选择输出电容值时，需要考虑三点：

1. 稳定性
2. 稳态输出电压纹波
3. 稳压器对负载电流变化的瞬态响应

首先，必须根据这三个要求计算最小输出电容。方程式 16 可计算使 LC 双极点低于 f_{SW} 的 1/30 的最小电容，从而满足稳定性要求。满足该要求有助于使 LC 双极点保持在接近内部零点的位置。请参阅表 6-2，了解内部零点的位置。方程式 17 可计算满足 10mV 稳态输出电压纹波要求的最小电容。此计算适用于 CCM 工作模式，不包括由输出电容器的 ESR 或 ESL 引起的输出电压纹波部分。

$$C_{OUT_STABILITY} > \left(\frac{15}{\pi \times f_{SW}}\right)^2 \times \frac{1}{L} = \left(\frac{15}{\pi \times 1100\ kHz}\right)^2 \times \frac{1}{1\ \mu H} = 19\ \mu F \tag{16}$$

$$C_{OUT_RIPPLE} > \frac{I_{RIPPLE}}{8 \times V_{RIPPLE} \times f_{SW}} = \frac{1.45\ A}{8 \times 10\ mV \times 1100\ kHz} = 16.5\ \mu F \tag{17}$$

方程式 18 和方程式 19 可计算满足 18mV 瞬态响应要求（阶跃为 3A）的最小电容。这些公式计算当电感器电流在负载阶跃后斜升或斜降时保持输出电压稳定所需的输出电容。

$$C_{OUT_UNDERSHOOT} > \frac{L \times I_{STEP}^2 \times \left(\frac{V_{OUT}}{V_{IN}(min) \times f_{SW}} + t_{OFF_MIN}(max)\right)}{2 \times V_{TRANS} \times V_{OUT} \times \left(\frac{V_{IN}(min) - V_{OUT}}{V_{IN}(min) \times f_{SW}} - t_{OFF_MIN}(max)\right)}$$

$$C_{OUT_UNDERSHOOT} > \frac{1\ \mu H \times 3\ A^2 \times \left(\frac{1.8\ V}{8\ V \times 1100\ kHz} + 220\ ns\right)}{2 \times 18\ mV \times 1.8\ V \times \left(\frac{8\ V - 1.8\ V}{8\ V \times 1100\ kHz} - 220\ ns\right)} = 122\ \mu F \tag{18}$$

$$C_{OUT_OVERSHOOT} > \frac{L \times I_{STEP}^2}{2 \times V_{TRANS} \times V_{OUT}} = \frac{1\ \mu H \times 3\ A^2}{2 \times 18\ mV \times 1.8\ V} = 139\ \mu F \tag{19}$$

满足过冲要求所需的输出电容是最高值，因此这将设置本例所需的最小输出电容。稳定性要求还可以限制最大输出电容，方程式 20 可计算建议的最大输出电容。此计算使 LC 双极点保持在 f_{SW} 的 1/100 以上。可以使用更大的输出电容，但必须通过波特图或瞬态响应测量来检查稳定性。选择的输出电容为 6 x 47µF 0805 6.3V 陶瓷电容器。使用陶瓷电容器时，由于直流和交流偏置效应，电容必须降额。选择的电容器降额至其标称值的 60%，即有效总电容为 169µF。该实际电容值满足最小值和最大值要求。

$$C_{OUT_STABILITY} < \left(\frac{50}{\pi \times f_{SW}}\right)^2 \times \frac{1}{L} = \left(\frac{50}{\pi \times 1100\ kHz}\right)^2 \times \frac{1}{1\ \mu H} = 209\ \mu F \tag{20}$$

该应用全部使用陶瓷电容器，因此忽略了 ESR 对纹波和瞬态的影响。如果使用非陶瓷电容器，则 ESR 一开始必须低于方程式 21 中计算的值以满足纹波要求，并低于方程式 22 中计算的值以满足瞬态要求。为了进行更准确的计算或如果使用的是混合的输出电容器，必须使用输出电容器的阻抗来确定是否可以满足纹波和瞬态要求。

$$R_{ESR_RIPPLE} < \frac{V_{RIPPLE}}{I_{RIPPLE}} = \frac{10\ mV}{1.45\ A} = 6.9\ m\Omega \tag{21}$$

Copyright © 2024 Texas Instruments Incorporated

$$R_{ESR_TRANS} < \frac{V_{TRANS}}{I_{STEP}} = \frac{18\ mV}{3\ A} = 6.0\ m\Omega \quad (22)$$

7.2.2.5 选择输入电容器 (C_{IN})

TPS54J061 要求在 VIN 和 PGND 引脚之间使用输入旁路电容器来旁路掉功率级。在布局允许的情况下，旁路电容器必须尽可能靠近 IC 的引脚放置。至少需要 10μF 的陶瓷电容和 0.01μF 至 0.1μF 的高频陶瓷旁路电容器。高频旁路电容器可更大限度减小功率级上的高频电压过冲。陶瓷电容器必须采用 X5R 或 X7R 的高质量电介质来实现高电容体积比并在工作温度范围内保持稳定特性。除此之外，根据应用的不同，输入端可能需要更大的大容量电容，以便尽可能减小瞬态条件下输入电压的变化。

达到特定输入纹波目标所需的输入电容可通过方程式 23 计算得出。建议的目标输入电压纹波为最小输入电压的 5%，在本例中为 400mV。计算得出的输入电容为 2.4μF，最小输入电容 10μF 超过了此值。本例采用两个 4.7μF 0603 25V 陶瓷电容器和两个 10μF 1206 25V 陶瓷电容器，满足这两个要求。

$$C_{IN} > \frac{V_{OUT} \times I_{OUT} \times \left(1 - \frac{V_{OUT}}{V_{IN}(min)}\right)}{f_{SW} \times V_{IN}(min) \times V_{IN_RIPPLE}} = \frac{1.8\ V \times 6\ A \times \left(1 - \frac{1.8\ V}{8\ V}\right)}{1100\ kHz \times 8\ V \times 400\ mV} = 2.4\ \mu F \quad (23)$$

此外，电容器的 RMS 电流等级还必须大于应用中的最大输入 RMS 电流。输入电容器必须支持的输入 RMS 电流根据方程式 24 进行计算，在本例中的计算结果为 2.5A。陶瓷输入电容器的额定电流远大于此值。

$$I_{CIN(RMS)} = I_{OUT} \times \sqrt{\frac{V_{OUT}}{V_{IN}(min)} \times \frac{(V_{IN}(min) - V_{OUT})}{V_{IN}(min)}} = 6\ A \times \sqrt{\frac{1.8\ V}{8\ V} \times \frac{(8\ V - 1.8\ V)}{8\ V}} = 2.5\ A \quad (24)$$

对于需要大容量输入电容的应用，例如具有低输入电压和大电流的应用，建议使用此文章中介绍的选择过程。

7.2.2.6 反馈网络（FB 引脚）

输出电压由分压电阻 R_{FB_T} 和 R_{FB_B} 进行编程（如方程式 25 所示）。在 FB 引脚和输出端之间连接 R_{FB_T}，并在 FB 引脚和 AGND 之间连接 R_{FB_B}。建议的 R_{FB_B} 值为 499Ω 至 20kΩ。R_{FB_T} 的计算公式为方程式 25。

$$R_{FB_T} = R_{FB_B} \times \left(\frac{V_{OUT}}{V_{REF}} - 1\right) = 499\ \Omega \times \left(\frac{1.8\ V}{0.6\ V} - 1\right) = 1.00\ k\Omega \quad (25)$$

Copyright © 2024 Texas Instruments Incorporated

在大多数应用中，建议将前馈电容器 (C_{FF}) 与 R_{FB_T} 并联。C_{FF} 可以改善瞬态响应并增加相位裕度。如果输出电压大于 1.8V 或 LC 双极点频率低于 $f_{SW}/60$，则可能需要 C_{FF} 才能获得足够的相位裕度。此应用的 LC 双极点的频率根据方程式 26 计算得出为 12.2kHz。此值小于 f_{SW} / 60，因此使用 C_{FF}。

$$f_{LC} = \frac{1}{2\pi \times \sqrt{L \times C_{OUT}}} = \frac{1}{2\pi \times \sqrt{1\ \mu H \times 169\ \mu F}} = 12.2\ kHz \tag{26}$$

C_{FF} 的建议值可通过方程式 27 计算得出。该公式选择 C_{FF} 将零点置于 f_{LC} × 3 位置。在本例中计算得出的值为 4340pF，因此使用标准值 4700pF。对于更高的输出电压，C_{FF} 的零点必须更靠近 LC 双极点。例如，对于 5V 应用，C_{FF} 的零点必须置于 LC 双极点或甚至低于 LC 双极点。

$$C_{FF} = \frac{1}{2\pi \times R_{FB_T} \times 3 \times f_{LC}} = \frac{1}{2\pi \times 1.00\ k\Omega \times 3 \times 12.2\ kHz} = 4340\ pF \tag{27}$$

7.2.2.7 软启动电容器 (SS/REFIN 引脚)

放置在 SS/REFIN 引脚上的电容器可用于延长软启动时间，使其超过内部 1.5ms 软启动时间。本例使用 1.5ms 软启动时间，所需的外部电容可通过方程式 28 计算得出。本例使用一个 22nF 的电容器。

$$C_{SS} = \frac{I_{SS} \times t_{SS}}{V_{REF}} = \frac{9\ \mu A \times 1.5\ ms}{0.6\ V} = 22.5\ nF \tag{28}$$

备注

为帮助旁路掉噪声，SS/REFIN 引脚上需要 1nF 的最小电容值。此外，SS/REFIN 电容器必须使用 AGND 引脚实现接地。请注意，任何使用软启动时间小于 1.5ms 的 C_{SS} 计算都会被内部软启动时间电路忽略。因此，选择一个小于或等于 22nF 的电容器将产生内部默认的 1.5ms 软启动时间。

7.2.2.8 EN 引脚电阻分压器

EN 引脚上的电阻分压器可用于增加输入电压，以便转换器开始其启动序列。增加转换器启动时的输入电压在高输出电压应用中很有用。可以选择电阻分压器，以便转换器在输入电压大于输出电压后开始开关。如果输出电压在输入电压足够高之前上升，则 UVP 可能会跳闸并导致转换器锁闭。

要设置启动电压，首先选择底部电阻 (R_{EN_B})。建议的值介于 1kΩ 和 100kΩ 之间。有一个标称值为 6MΩ 的内部下拉电阻，为了获得准确的计算结果，必须包含该电阻值。当底部电阻值较高 (接近 100kΩ) 时，这一点尤为重要。本例使用一个与内部电阻并联的 100kΩ 电阻，可得出等效底部电阻为 98.4kΩ。目标启动电压的顶部电阻值通过方程式 29 计算得出。本例为 R_{EN_T} 选择最接近的标准值 499kΩ。

$$R_{EN_T} = \frac{R_{EN_B} \times V_{START}}{V_{ENH}} - R_{EN_B} = \frac{98.4\ k\Omega \times 7.4\ V}{1.22\ V} - 98.4\ k\Omega = 498\ k\Omega \tag{29}$$

对于选择的 EN 电阻分压器，启动电压和停止电压可通过方程式 28 和方程式 31 计算得出。

$$V_{START} = V_{ENH} \times \frac{R_{EN_B} + R_{EN_T}}{R_{EN_B}} = 1.22\ V \times \frac{98.4\ k\Omega + 499\ k\Omega}{98.4\ k\Omega} = 7.41\ V \tag{30}$$

$$V_{STOP} = V_{ENL} \times \frac{R_{EN_B} + R_{EN_T}}{R_{EN_B}} = 1.02\ V \times \frac{98.4\ k\Omega + 499\ k\Omega}{98.4\ k\Omega} = 6.19\ V \tag{31}$$

7.2.2.9 VCC 旁路电容器

VCC 引脚上至少需要一个 1μF 的陶瓷旁路电容器，在布局允许的情况下应尽可能靠近该引脚放置。

Copyright © 2024 Texas Instruments Incorporated

7.2.2.10 BOOT 电容器

BOOT 和 SW 引脚之间至少需要一个 0.1μF 的陶瓷旁路电容器，在布局允许的情况下应尽可能靠近引脚放置。

7.2.2.11 串联 BOOT 电阻和 RC 缓冲器

串联 BOOT 电阻有助于减少 SW 引脚上的过冲。建议在 12V 或更高输入应用的设计中使用一个 0Ω 串联 BOOT 电阻。如果 PCB 布局中的寄生电感导致过冲高于正常值，则可使用 BOOT 电阻将 SW 引脚上的电压过冲降低到*绝对最大额定值* 范围内。随着 SW 节点过冲增加，建议在使用外部 VCC 时提供一个 0Ω BOOT 电阻。降低 SW 引脚过冲的建议 BOOT 电阻值为 4.7Ω。


SW 引脚上的 RC 缓冲器还有助于降低 SW 引脚上的高频电压尖峰和振铃。建议的缓冲器值为 6.8Ω 和 220pF。这些元件的最佳值可能因布局不同而异，但这些建议值应该可以作为良好的起点。为了使 RC 缓冲器尽可能有效，必须将其放置在与 IC 同一侧，尽可能靠近 SW 引脚，并降低返回到 PGND 引脚的阻抗。

7.2.2.12 PGOOD 上拉电阻器

PGOOD 引脚为开漏引脚，因此在使用该引脚时需要一个上拉电阻。建议的值介于 1kΩ 和 100kΩ 之间。


Copyright © 2024 Texas Instruments Incorporated

7.2.3 应用曲线




V_{OUT} = 1.8 V　　f_{SW} = 1100 kHz　　MODE = FCCM
VCC = 内部 3.0V

图 7-2. 效率 – 1100kHz，FCCM




V_{OUT} = 1.8 V　　f_{SW} = 1100 kHz　　MODE = DCM
VCC = 内部 3.0V

图 7-3. 效率 – 1100kHz，DCM




V_{OUT} = 1.8 V　　f_{SW} = 1100 kHz　　MODE = FCCM
VCC = 外部 3.3V　　R_{BOOT} = 4.7 Ω

图 7-4. 效率 – 1100kHz，FCCM，外部 3.3V VCC，4.7 Ω R_{BOOT}




V_{OUT} = 1.8 V　　f_{SW} = 1100 kHz　　MODE = FCCM
VCC = 外部 3.3V　　R_{BOOT} = 0 Ω

图 7-5. 效率 – 1100kHz，FCCM，外部 3.3V VCC，0 Ω R_{BOOT}



V_{OUT} = 1.8 V　　f_{SW} = 1100 kHz　　MODE = DCM
VCC = 外部 3.3V　　R_{BOOT} = 4.7 Ω


图 7-6. 效率 – 1100kHz，DCM，外部 3.3V VCC，4.7 Ω R_{BOOT}



V_{OUT} = 1.8 V　　f_{SW} = 1100 kHz　　MODE = DCM
VCC = 外部 3.3V　　R_{BOOT} = 0 Ω


图 7-7. 效率 – 1100kHz，DCM，外部 3.3V VCC，0 Ω R_{BOOT}

Copyright © 2024 Texas Instruments Incorporated




V_{OUT} = 1.8 V f_{SW} = 600 kHz MODE = FCCM
VCC = 内部 3.0V

图 7-8. 效率 – 600kHz , FCCM




V_{OUT} = 1.8 V f_{SW} = 600 kHz MODE = DCM
VCC = 内部 3.0V

图 7-9. 效率 – 600kHz , DCM




V_{OUT} = 1.8 V f_{SW} = 1100 kHz MODE = FCCM

图 7-10. 输出电压与输出电流间的关系 – FCCM




V_{OUT} = 1.8 V f_{SW} = 1100 kHz MODE = DCM

图 7-11. 输出电压与输出电流间的关系 – DCM



V_{OUT} = 1.8 V f_{SW} = 1100 kHz


图 7-12. 输出电压与输入电压间的关系



V_{OUT} = 1.8 V f_{SW} = 1100 kHz MODE = FCCM


图 7-13. 开关频率与输出电流间的关系 – 1100kHz

Copyright © 2024 Texas Instruments Incorporated




V_{OUT} = 1.8 V f_{SW} = 600 kHz MODE = FCCM

图 7-14. 开关频率与输出电流间的关系 – 600kHz




V_{IN} = 12V R_{LOAD} = 0.3 Ω

图 7-15. EN 启动




V_{IN} = 12V R_{LOAD} = 0.3 Ω

图 7-16. EN 启动




V_{IN} = 12V I_{OUT} = 0A MODE = DCM

图 7-17. EN 启动 – DCM



V_{IN} = 12V R_{LOAD} = 0.3 Ω


图 7-18. EN 关断



R_{LOAD} = 0.3 Ω


图 7-19. V_{IN} 启动

Copyright © 2024 Texas Instruments Incorporated




R_{LOAD} = 0.3 Ω

图 7-20. V_{IN} 关断




V_{IN} = 12V　　0.1A 至 3.1A 阶跃　　1A/µsec
MODE = FCCM

图 7-21. 负载瞬态 – FCCM




V_{IN} = 12V　　0.1A 至 3.1A 阶跃　　1A/µsec
MODE = DCM

图 7-22. 负载瞬态 – DCM




V_{IN} = 12V　　I_{OUT} = 6A

图 7-23. 波特图



V_{IN} = 12V　　I_{LOAD} = 0.1 A　　MODE = FCCM


图 7-24. 输出电压纹波



V_{IN} = 12V　　I_{LOAD} = 0.1 A　　MODE = DCM


图 7-25. 输出电压纹波 – DCM

Copyright © 2024 Texas Instruments Incorporated




V_{IN} = 12V I_{LOAD} = 6 A

图 7-26. 输出电压纹波




V_{IN} = 12V I_{OUT} = 0A 预偏置 = 1.0V

图 7-27. 以预偏置进行 EN 启动




V_{IN} = 12V I_{OUT} = 7.5A 恒定电流

图 7-28. 过流响应




V_{IN} = 12V I_{OUT} = 7.5A 恒定电流

图 7-29. 过流响应



V_{IN} = 12V I_{OUT} = 短路


图 7-30. 短路响应



V_{IN} = 12V I_{OUT} = 7.5A 恒定电流

图 7-31. 过流进入断续模式

Copyright © 2024 Texas Instruments Incorporated



V_{IN} = 12V　　I_{OUT} = 7.5A 恒定电流

图 7-32. 过流退出断续模式

7.3 电源相关建议

这些器件可在 2.7V 至 16V 的输入电源电压范围内工作。如果您使用的输入电压低于 4.0V，则 VCC 引脚需要外部偏置。除了 PCB 布局和接地方案外，对输入电源 (VIN) 和内部 LDO (VCC) 进行正确旁路对于噪声性能也至关重要。请参阅 *节 7.4* 中的建议。

7.4 布局

7.4.1 布局指南

在开始使用该器件进行设计之前，请注意以下事项：

- 为了对高频噪声进行去耦并帮助减少开关节点振铃，必须在尽可能靠近 VIN 和 PGND 引脚的位置放置一个 0402 封装 0.01µF 至 0.1µF 的去耦电容器。为了进一步减小输入交流电流环路，必须尽可能靠近该电容器后方的 VIN 和 PGND 引脚放置较大的 VIN 去耦电容器。
- 将功率元件（包括输入和输出电容器、电感器和 IC）放置在 PCB 的焊接面。为了屏蔽小信号布线并使其与有噪声的电源线隔离，请至少插入一个内部平面并接地。
- 所有敏感的模拟布线和元件（例如 FB、PGOOD、TRIP、MODE 和 SS/REFIN）必须远离高压开关节点（例如 SW 和 BOOT）放置，以免发生耦合。应使用内部层作为接地平面，并屏蔽反馈布线以使其与电源布线和功率元件隔离开。
- 将反馈电阻放置在器件附近以尽可能缩短 FB 布线距离。
- 将 OCP 设置电阻 (R_{TRIP}) 和模式设置电阻 (R_{MODE}) 靠近器件放置。使用公共 AGND 过孔将这些电阻连接到内部 VCC PGND 平面（如果适用）。
- 将 VCC 去耦电容器尽可能靠近器件放置。如果使用多个去耦电容器，请为每个去耦电容器提供 PGND 过孔，并确保返回路径尽可能短。
- 保持引脚 2 和 11 与电感器之间的开关节点连接尽可能短且宽。
- 使用单独的布线将 SW 节点连接到自举电容器和 RC 缓冲器（如使用），而不是将这些布线合并为一条连接。为实现低电感和更佳性能，应保持 BOOT 和缓冲器路径尽可能短。此外，为了尽可能减小电感，应避免在 RC 缓冲器布线中使用过孔，并使用非常宽的布线。为了提高效率，RC 缓冲器必须连接在较大的 SW 覆铜形状和较大的 PGND 覆铜形状之间，与 TPS54J061 位于 PCB 同一侧。
- 避免在大电流路径中将 AGND 连接到 PCB 接地平面 (PGND)，否则可能导致 IR 和 L*dI/dt 显著下降。

Copyright © 2024 Texas Instruments Incorporated

7.4.2 布局示例




图 7-33. 顶层布局




图 7-34. 信号层 1 布局




图 7-35. 信号层 2 布局




图 7-36. 底层布局（顶视图）

Copyright © 2024 Texas Instruments Incorporated

8 器件和文档支持

8.1 文档支持

8.1.1 相关文档

*采用前馈电容器优化内部补偿直流/直流转换器的瞬态响应*应用手册

8.2 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的使用条款。

8.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击*通知* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.4 商标

D-CAP3™, HotRod™, and TI E2E™ are trademarks of Texas Instruments.
所有商标均为其各自所有者的财产。

8.5 术语表

TI 术语表　　本术语表列出并解释了术语、首字母缩略词和定义。

8.6 静电放电警告

静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (June 2021) to Revision B (June 2024)	Page
• 更新了商标信息	1
• 将 JEDEC 规范从 JESD22-C101 更改为 ANSI/ESDA/JEDEC JS-002	4
• 从 VCC = 3.3V 更改为 VIN 上升，VCC = 外部 3.3V 偏置	5
• 添加了 VIN UVLO 下降阈值电压	5
• 从 VCC = 3.3V 更改为 VIN 下降，VCC = 外部 3.3V 偏置	5

Changes from Revision * (October 2020) to Revision A (June 2021)	Page
• 将 VIN - SW 瞬态值 < 20ns 的最小值更改为 -4.0	4
• 更新了节 6.3.4 关于软启动电容器的说明	12
• 更新了节 7.2.2.7 关于软启动电容器的说明	23

Copyright © 2024 Texas Instruments Incorporated

10 机械、封装和可订购信息

以下页中包括机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

Copyright © 2024 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS54J061RPGR	Active	Production	VQFN-HR (RPG) | 14	3000 | LARGE T&R	Yes	Call TI | Sn	Level-2-260C-1 YEAR	-40 to 125	54J061
TPS54J061RPGR.A	Active	Production	VQFN-HR (RPG) | 14	3000 | LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	54J061
TPS54J061RPGR.B	Active	Production	VQFN-HR (RPG) | 14	3000 | LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	54J061

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers


QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS54J061RPGR	VQFN-HR	RPG	14	3000	180.0	8.4	2.25	3.25	1.05	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS54J061RPGR	VQFN-HR	RPG	14	3000	210.0	185.0	35.0

PACKAGE OUTLINE

RPG0014A


VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK- NO LEAD




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.



LAND PATTERN EXAMPLE
SCALE: 20X



SOLDER MASK DETAILS

4224340/B 06/2018


NOTES: (continued)

3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK- NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL

EXPOSED PAD
SCALE: 20X

4224340/B 06/2018

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 TI 销售条款)、TI 通用质量指南 或 ti.com 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。 除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月