

TPS23730 具有高效直流/直流控制器的 IEEE 802.3bt 3 类 PoE PD

1 特性

- 完整的 IEEE 802.3bt 3 类 (1-6 级) PoE PD 解决方案
 - 具有 EA 第 2 代标识 (PoE 2 PD 控制器)
 - 可靠的 100V、 0.3Ω (典型值) 热插拔 MOSFET
 - 支持高达 60W 运行的功率级别
 - 分配了电源指示灯输出 - 可以选择并行或串行编码
- 集成式 PWM 控制器，可实现反激式或有源钳位正向配置
 - 具有初级侧调节功能的反激式控制
 - 支持 CCM 运行
 - $\pm 1.5\%$ (典型值, 5V 输出) 负载调节 (0-100% 负载范围) - 具有同步 FET
 - 还支持次级侧调节
 - 具有高级启动和断续模式过载保护功能的软启动控制
 - 软停关断
 - 具有同步功能的可调频率
 - 用于 EMI 的可编程频率抖动
- 自动维持功率特征 (MPS)
 - 通过自动扩展来自动调节以适应 PSE 类型和负载电流
 - 主适配器优先级输入
 - -40°C 至 125°C 的结温范围

2 应用

- 视频和 VoIP 电话
- 接入点
- 直通系统
- 监控摄像头
- 冗余电源或功率共享

3 说明

TPS23730 器件将以太网供电 (PoE) 供电设备 (PD) 接口和针对反激式和有源钳位正向 (ACF) 开关稳压器设计进行了优化的电流模式直流/直流控制器组合在一起。对于反激式配置，支持使用初级侧调节 (PSR)。针对 PD 输入端需要最高 51W 或更低功率的应用，PoE 接口支持 IEEE 802.3bt 标准。

提供了可编程扩频频率抖动 (SSFD)，以更大程度地减小 EMI 滤波器的尺寸并降低成本。具有可调软启动功能的高级启动有助于使用偏置超小的电容器，同时简化转换器的启动和间断设计，还确保满足 IEEE 802.3bt 启动要求。

软停止功能可以更大限度地减小开关功率 FET 的应力，从而降低 FET BOM 成本。

直流/直流控制器的 PSR 功能通过辅助绕组的反馈来控制输出电压，无需外部并联稳压器和光耦合器。该器件针对连续导通模式 (CCM) 进行了优化，可进行次级侧同步整流，从而在多个输出上实现出色的效率、调节精度和阶跃负载响应。


直流/直流控制器具有斜坡补偿和消隐功能。典型的开关频率为 250kHz。

自动 MPS 支持具有低功耗模式或多电源供电的应用。它会根据 PSE 类型和系统条件自动调节其脉冲电流幅度和持续时间，从而在更大程度降低消耗的同时保持供电。

器件信息⁽¹⁾

器件型号	封装	封装尺寸 (标称值)
TPS23730	VQFN (45)	7.00mm × 5.00mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



简化版应用



本文档旨在为方便起见，提供有关 TI 产品中文版本的信息，以确认产品的概要。有关适用的官方英文版本的最新信息，请访问 www.ti.com，其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前，请务必参考最新版本的英文版本。

内容

1 特性	1	8.4 器件功能模式.....	27
2 应用	1	9 应用和实施	42
3 说明	1	9.1 应用信息.....	42
4 修订历史记录	2	9.2 典型应用.....	42
5 器件比较表	3	10 电源相关建议	46
6 引脚配置和功能	3	11 布局	47
7 规格	6	11.1 布局指南.....	47
7.1 绝对最大额定值	6	11.2 布局示例.....	47
7.2 ESD 等级	6	11.3 EMI 遏制.....	47
7.3 建议运行条件	7	11.4 散热注意事项和 OTSD.....	47
7.4 热性能信息	7	11.5 ESD.....	47
7.5 电气特性：直流/直流控制器部分	8	12 器件和文档支持	48
7.6 电气特性 PoE	11	12.1 文档支持.....	48
7.7 典型特性	14	12.2 支持资源.....	48
8 详细说明	18	12.3 商标.....	48
8.1 概述	18	12.4 静电放电警告.....	48
8.2 功能模块图	19	12.5 术语表.....	48
8.3 特性描述	20	13 机械、封装和可订购信息	48

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (September 2020) to Revision B (November 2020)	Page
• 更新了器件信息表中的封装类型.....	1
• 更新了引脚排列图标题中的封装类型.....	3
• 更新了热性能信息表中的封装类型.....	6

Changes from Revision * (May 2020) to Revision A (September 2020)	Page
• 更新了整个文档的表、图和交叉参考的编号格式.....	1
• 将状态从“预告信息”更改为“量产数据”	1

5 器件比较表

主要特性	TPS23730	TPS23731	TPS23734
分级	1-6	1-4	1-4
支持 ACF	是	否	是
SSFD	是	是	是
软停止	是	是	是
高级启动	是	是	是
PSR (反激式)	是	是	是
自动 MPS	是	是	是
PPD	是	无	无
APD	是	是	是
PoE 分配了电源和辅助电源指示灯	TPH/TPL (并行) 或 TPL (串行)	T2P、APDO	T2P、APDO

6 引脚配置和功能




图 6-1. RMT 封装 45 引脚 VQFN 俯视图

表 6-1. 引脚功能

引脚		I/O	说明
编号	名称		
1	CS	I/O	直流/直流控制器电流感应输入。直接连接到外部电源电流感应电阻。
2	AGND	-	AGND 是直流/直流转换器模拟回路。绑定到电路板上的 RTN 和 GND。
3	DTHR	O	用于扩频频率抖动。从 DTHR 到 RTN 连接一个电容器（确定调制频率）以及从 DTHR 到 FRS 连接一个电阻（确定抖动量）。如果未使用抖动，请将 DTHR 短接到 VB 引脚。
4	FRS	I	此引脚控制直流/直流转换器的开关频率。可通过在该引脚和 RTN 之间绑定一个电阻器来设置频率。
5	APD	I	初级辅助电源检测输入。提升至比 RTN 高 1.5V，从而禁用导通 MOSFET，并关闭分级。如果不使用 APD，应将其连接到 RTN。
7、8、9	RTN	-	RTN 是 PoE 热插拔的输出和直流/直流控制器的参考接地。
11	EMPS	I	自动 MPS 启用输入，以 RTN 为基准，在内部上拉至 5V 内部电源轨。绑定到 RTN 以禁用自动 MPS。
12	BT	O	表示已识别到应用 IEEE802.3bt (3 类或 4 类) 相互识别方案的 PSE。开漏输出，低电平有效（以 RTN 为基准）。如果通过 APD 或 PPD 输入检测到辅助电源适配器，则 BT 状态保持不变。如果 SCDIS 为低电平，则也会禁用 BT。
13	TPH	O	TPH/TPL 二进制代码指示 PSE 分配的功率输出。开漏输出，低电平有效（以 RTN 为基准）。默认操作是使用并行二进制代码。此外，每当通过 APD 输入或 PPD 输入检测到辅助电源适配器时，TPH 和 TPL 都将拉至低电平。通过将 SCDis 引脚绑定到 VSS，也可以启用 TPL 上的串行代码。在本例中，TPH 变为高阻抗。
14	TPL	O	
17	REF	O	内部 1.25V 电压基准。在 REF 至 VSS 之间连接精度为 1% 的 49.9kΩ 电阻。
18	SCDIS	I	TPL 串行代码禁用，以 VSS 为基准。保持断开，以便选择并行 TPH/TPL 配置。绑定到 VSS 以选择串行代码。
19	PPD	I	将 V _{PPD-VSS} 上升至高于 2.5V，启用热插拔 MOSFET，激活 TPH 和 TPL 并关闭分级。将 PPD 绑定到 VSS，或在未使用时浮动。
20	CLSB	O	在 CLSB 至 VSS 之间连接一个电阻可设定第二分级电流。
21	CLSA	O	在 CLSA 至 VSS 之间连接一个电阻可设定第一分级电流。
23	VDD	—	PoE 接口电路的正输入电源轨和直流/直流转换器启动电流源。通过 0.1μF 电容旁路至 VSS 并使用 TVS 来保护。
24	DEN	I/O	在 DEN 至 VDD 之间连接一个 25.5kΩ 电阻可提供 PoE 检测特征。在供电运行期间将此引脚拉至 VSS 会导致内部热插拔 MOSFET 关闭。
27, 28	VSS	-	源自 PoE 源的负电源轨。
30	测试	O	内部使用，仅用于测试目的。保持断开。
31	DT	I	在 DT 和 AGND 之间连接一个电阻可设定 GATE 至 GAT2 死区时间。将 DT 绑定到 VB 以禁用 GAT2 运行。
32	I_STP	I	此引脚在软停止事件期间设定 SST 放电电流，独立于在常规软启动事件期间使用的设置。可通过在此引脚和 AGND 之间连接一个电阻器来设定直流/直流软停止速率。
33	SST	I/O	SST 至 RTN 引脚的电容器设定直流/直流转换器的软启动 (I_{SSC} 充电电流) 和间断计时器 (I_{SSD} 放电电流)。可通过在此引脚和 RTN 之间连接一个电容器来设定直流/直流启动速率。
34	FB	I	转换器误差放大器反向（反馈）输入。如果反激式配置具有初级侧调节，它通常由辅助绕组上的分压器和电容器驱动，FB 也连接到 COMP 补偿网络，与 CP 引脚一起工作。如果启用了光耦合器反馈，则将 FB 绑定到 VB。
35	COMP	I/O	直流/直流转换器误差放大器的补偿输出或 PWM 的控制回路输入。如果使用了内部误差放大器，请将补偿网络从这个引脚连接到 FB 引脚以补偿转换器。如果启用了光耦合器反馈，则光耦合器及其上拉至 VB 的网络直接驱动 COMP 引脚。
36	EA_DIS	I	误差放大器禁用输入，以 AGND 为基准，在内部上拉至 5V 内部电源轨。保持 EA_DIS 断开可禁用误差放大器，例如，启用光耦合器反馈。否则，连接至 AGND。
37	VB	O	直流/直流控制电路和反馈光耦合器（在使用时）的 5V 偏置轨。可通过在此引脚和 AGND 之间连接一个 0.1μF 电容器来提供旁路。
38	LINEUV	I	LINEUV 用于监测大容量电容电压，在 APD 为低电平时如果检测到欠压情况，则触发软停止事件。如果不使用，则将 LINEUV 连接到 VB 引脚。

表 6-1. 引脚功能 (continued)

引脚		I/O	说明
编号	名称		
39	PSRS	I	PSR 同步启用输入，以 AGND 为基准，在内部上拉至 5V 内部电源轨。PSRS 与 CP 引脚配合使用，使用初级侧调节来支持反激式架构。如果反激式输出级配置了同步整流和使用 PSR，则使 PSRS 保持断开。如果使用了二极管整流，或用于不使用 PSR 的应用，则将 PSRS 连接到 AGND。
40	VBG	O	开关 FET 栅极驱动器电路的 5V 偏置轨。仅供内部使用。通过 0.1 μF 陶瓷电容器旁路至 GND 引脚。
41	GAT2	O	第二个直流/直流转换器开关 MOSFET 的栅极驱动输出。
42	VCC	I/O	直流/直流转换器偏置电压。内部启动电流源和转换器偏置绕组输出为此引脚供电。将一个最低 1μF 的陶瓷电容器连接至 RTN。
43	GATE	O	主直流/直流转换器开关 MOSFET 的栅极驱动输出
44	CP	O	CP 为初级侧调节环路提供钳位。将此引脚连接至反激式变压器的偏置绕组的下端。
45	GND	-	反激式电源 FET 栅极驱动器和 CP 所用的电源接地。连接至 RTN。
6、10、 15、16、 22、25、 26、29	NC	-	无连接引脚。保持断开。
47	PAD_S	-	外露散热焊盘必须连接到 VSS。需要一个较大的填充面积来帮助散热。
46	PAD_G	-	外露散热焊盘必须连接到 RTN。需要一个较大的填充面积来帮助散热。

7 规格

7.1 绝对最大额定值

电压均以 V_{SS} 为基准 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
输入电压	VDD、DEN、GND、AGND、RTN ⁽²⁾	- 0.3	100	V
	VDD 至 RTN	- 0.3	100	
	APD、FB、CS、EA_DIS、LINEUV、PSRS、EMPS，全部至 RTN	-0.3	6.5	
输入电压	PPD、SCDIS ⁽³⁾	-0.3	6.5	V
电压	FRS ⁽³⁾ 、COMP、VB ⁽³⁾ 、VBG ⁽³⁾ 、I_STP ⁽³⁾ 、DTHR ⁽³⁾ 、SST ⁽³⁾ 、DT ⁽³⁾ BT，全部至 RTN	-0.3	6.5	V
	VCC 至 RTN	- 0.3	19	
	GATE ⁽³⁾ 、GAT2 ⁽³⁾ ，全部至 RTN	- 0.3	VCC+0.3	
	CP 至 GND	- 0.3	60	
	GND、AGND，全部至 RTN	-0.3	0.3	
	REF ⁽³⁾ 、CLSA ⁽³⁾ 、CLSB ⁽³⁾	-0.3	6.5	
	TPH、TPL，全部至 RTN	-0.3	19	
拉电流	VB、VBG、VCC	受内部限制		mA
	COMP	受内部限制		
	REF	受内部限制		
拉电流	CLSA、CLSB		65	mA
灌电流	RTN	受内部限制		mA
	DEN		1	
	COMP	受内部限制		
灌电流	TPH、TPL、BT		10	mA
峰值拉电流	CP		2	A
峰值灌电流	CP		0.7	A
$T_J(max)$	最大结温	受内部限制		°C
T_{stg}	贮存温度	- 65	150	°C

(1) 应力超出绝对最大额定值下所列的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值，这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

(2) 在 $V_{RTN} > 80V$ 时， $I_{RTN} = 0$ 。

(3) 不要对这些引脚施加电压。

7.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±2000	V
		充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±500	
		IEC 61000-4-2 接触放电 ⁽³⁾	±8000	
		IEC 61000-4-2 气隙放电 ⁽³⁾	±15000	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

(3) 依据 EN61000-4-2, 1999 的浪涌应用于 TPS23730、TPS23730EVM-093 评估模块的 RJ-45 和输出接地之间以及适配器输入和输出接地之间（网上提供了文档）。这些是测试级别，而非故障阈值。

7.3 建议运行条件

电压以 V_{SS} 为基准 (除非另有说明)

		最小值	标称值	最大值	单位
输入电压范围	VDD、RTN、GND、AGND	0	60		V
	VCC 至 RTN	0	16		
	APD、EA_DIS、LINEUV、PSRS、FB，全部至 RTN	0	VB		
	CS 至 RTN	0	2		
	CP 至 GND	0	45		
输入电压范围	PPD	0	5	V	
电压范围	COMP、BT 全部至 RTN			VB	V
电压范围	TPH、TPL，全部至 RTN	0	VCC	V	
灌电流	RTN			1.2	A
灌电流	TPH、TPL、BT			3	mA
拉电流	VCC			20	mA
	VB			5	
电容	VB、VBG ⁽¹⁾	0.08	0.1	1	μF
	VCC	0.7	1	100	
电阻	I_STOP	16.5	499		k Ω
电阻	CLSA、CLSB ⁽¹⁾	30			Ω
	REF ⁽¹⁾	48.9	49.9	50.9	k Ω ,
	同步脉宽输入 (使用时)	35			ns
T _J	工作结温	-40	125		°C

(1) 电压不应从外部施加到该引脚。

7.4 热性能信息

	热指标	TPS23730	单位
	RMT (VQFN)		
	45 引脚		
R _{θ JA} ⁽¹⁾	结至环境热阻	38.5	°C/W
R _{θ JC(top)}	结至外壳 (顶部) 热阻	23.6	
R _{θ JB} ⁽¹⁾	结至电路板热阻	19.3	
Ψ _{JT} ⁽¹⁾	结至顶部特征参数	6.8	
Ψ _{JB} ⁽¹⁾	结至电路板特征参数	19.3	
R _{θ JC(bot_POE)}	结至外壳 (底部 PAD_S 焊盘) 热阻	3.9	
R _{θ JC(bot_DCDC)}	结至外壳 (底部 PAD_G 焊盘) 热阻	9.1	

(1) 热指标不是 JEDEC 标准值，而是基于 TPS23731EVM-095 评估板。

7.5 电气特性：直流/直流控制器部分

除非另有说明，否则 $V_{VDD} = 48V$ ； $R_{DEN} = 25.5k\Omega$ ； $R_{FRS} = 60.4k\Omega$ ； $R_{I_STP} = 499k\Omega$ ；CLSA、CLSB、TPH、TPL、 \overline{BT} 、SCDIS 和 PSRS 打开；CS、EA_DIS、APD、EMPS、AGND 和 GND 连接到 RTN；FB、LINEUV、DT 和 DTHR 连接到 VB；PPD 连接到 VSS； $C_{VB} = C_{VBG} = 0.1\mu F$ ； $C_{VCC} = 1\mu F$ ； $C_{SST} = 0.047\mu F$ ； $R_{REF} = 49.9k\Omega$ ； $8.5V \leq V_{VCC} \leq 16V$ ； $-40^\circ C \leq T_J \leq 125^\circ C$ 。除非另有说明，否则正电流进入引脚。典型值为 $25^\circ C$ 。

[$V_{VSS} = V_{RTN}$]，除非另有说明，否则所有电压指的是 V_{RTN} 、 V_{AGND} 和 V_{GND} 。

参数	测试条件	最小值	典型值	最大值	单位
直流/直流电源 (VCC)					
V_{CUVLO_R}	欠压锁定	V_{VCC} 上升	8	8.25	8.5
V_{CUVLO_F}		V_{VCC} 下降， $V_{FB} = V_{RTN}$	5.85	6.1	6.35
V_{CUVLO_H}		迟滞 ⁽¹⁾	2	2.15	2.3
I_{RUN}	工作 电流	$V_{VCC} = 10V$, $V_{FB} = V_{RTN}$, $R_{DT} = 24.9k\Omega$, 带 $2k\Omega$ 负载的 CP 上拉至 $30V$	1.2	2	2.4
I_{VC_ST}	启动源电流	$V_{APD} = 2.5V$			
		$V_{VDD} \geq 28V$, $V_{VCC} = 11.7V$	21.5	30	34
		$V_{VDD} = 10.2V$, $V_{VCC} = 8.6V$	1	6	17.5
		$V_{VDD} = 10.2V$, $V_{VCC} = 6.8V$	8	16	32
t_{ST}	启动时间， $C_{VCC} = 1\mu F$	$V_{VDD} = 10.2V$, $V_{VCC}(0) = 0V$, 测量时间直至 V_{CUVLO_R}	0.25	0.7	1.15
		$V_{VDD} = 35V$, $V_{VCC}(0) = 0V$, 测量时间直至 V_{CUVLO_R}	0.24	0.35	0.48
V_{VC_ST}	VCC 启动电压	测量启动期间的 V_{VCC} , $I_{VCC} = 0mA$	11	12.5	14
		测量启动期间的 V_{VCC} , $I_{VCC} = 21.5mA$	11	12.5	14
V_{VC_SSTP}	VCC 软停止电压	$V_{LINEUV} < V_{LIUVF}$, 测量软停止期间的 V_{VCC} , $I_{VCC} = 0mA$	11	12.5	14
		$V_{LINEUV} < V_{LIUVF}$, 测量软停止期间的 V_{VCC} , $I_{VCC} = 21.5mA$	11	12.5	14
V_B					
	电压	$V_{FB} = V_{RTN}$, $8.5V \leq V_{VCC} \leq 16V$, $0 \leq I_{VB} \leq 5mA$	4.75	5.0	5.25
直流/直流定时 (FRS)					
f_{SW}	开关频率	$V_{FB} = V_{RTN}$, 在栅极测量	223	248	273
D_{MAX}	占空比	$V_{FB} = V_{RTN}$, $R_{DT} = 24.9k\Omega$, 在栅极测量	74.5%	78.5%	82.5%
V_{SYNC}	同步	输入阈值	2	2.2	2.4
频率抖动斜坡发生器 (DTHR)					
I_{DTRCH}	充电电流 (拉电流)	$0.5V < V_{DTHR} < 1.5V$	3 x I_{FRS}		μA
			47.2	49.6	52.1
I_{DTRDC}	放电电流 (灌电流)	$0.5V < V_{DTHR} < 1.5V$	3 x I_{FRS}		μA
			47.2	49.6	52.1
V_{DTUT}	抖动上限阈值	V_{DTHR} 上升 , 直至 $I_{DTHR} > 0$	1.41	1.513	1.60
V_{DTLT}	抖动下限阈值	V_{DTHR} 下降 , 直至 $I_{DTHR} < 0$	0.43	0.487	0.54
V_{DTPP}	抖动峰至峰幅度		1.005	1.026	1.046
误差信号放大器 (FB, COMP)					
V_{REFC}	反馈调整电压		1.723	1.75	1.777
I_{FB_LK}	FB 泄漏电流 (拉电流或灌电流)	$V_{FB} = 1.75V$		0.5	μA
G_{BW}	小信号单位带宽增益积		0.9	1.2	MHz
A_{OL}	开放式环路电压增益		70	80	db

7.5 电气特性：直流/直流控制器部分 (continued)

除非另有说明，否则 $V_{VDD} = 48V$; $R_{DEN} = 25.5k\Omega$; $R_{FRS} = 60.4k\Omega$; $R_{I_STP} = 499k\Omega$; CLSA、CLSB、TPH、TPL、 \overline{BT} 、SCDIS 和 PSRS 打开；CS、EA_DIS、APD、EMPS、AGND 和 GND 连接到 RTN；FB、LINEUV、DT 和 DTHR 连接到 VB；PPD 连接到 VSS； $C_{VB} = C_{VBG} = 0.1 \mu F$ ； $C_{VCC} = 1 \mu F$ ； $C_{SST} = 0.047 \mu F$ ； $R_{REF} = 49.9k\Omega$ ； $8.5V \leq V_{VCC} \leq 16V$ ； $-40^\circ C \leq T_J \leq 125^\circ C$ 。除非另有说明，否则正电流进入引脚。典型值为 $25^\circ C$ 。

[$V_{VSS} = V_{RTN}$]，除非另有说明，否则所有电压指的是 V_{RTN} 、 V_{AGND} 和 V_{GND} 。

参数	测试条件	最小值	典型值	最大值	单位
V_{ZDC}	0% 占空比阈值 V_{COMP} 下降，直至栅极开关停止	1.35	1.5	1.65	V
I_{COMPH}	COMP 输出驱动电流 $V_{FB} = V_{RTN}$, $V_{COMP} = 3V$	1			mA
I_{COMPL}	COMP 灌电流 $V_{FB} = V_{VB}$, $V_{COMP} = 1.25V$	2.1	6		mA
V_{COMPH}	COMP 高电压 $V_{FB} = V_{RTN}$, 从 COMP 到 RTN 负载为 $15k\Omega$	4		VB	V
V_{COMPL}	COMP 低电压 $V_{FB} = V_{VB}$, 从 COMP 到 VB 负载为 $15k\Omega$			1.1	V
	COMP 输入电阻，禁用误差放大器 EA_DIS 保持断开	70	100	130	$k\Omega$,
	$\Delta V_{CS}/\Delta V_{COMP}$, $0V < V_{CS} < 0.22V$	0.19	0.2	0.21	V/V
软启动，软停止 (SST, I_STP)					
I_{SSC}	充电电流 SST 充电， $6.35V \leq V_{VCC} \leq 16V$	7.5	10	12.5	μA
I_{SSD}	放电电流 SST 放电， $6.35V \leq V_{VCC} \leq 16V$	3	4	5	μA
V_{SFST}	软启动下限阈值	0.15	0.2	0.25	V
V_{STUOF}	启动关闭阈值 V_{SST} 上升，直至 VCC 启动关闭	1.99	2.1	2.21	V
	软启动失调电压，闭环模式 $V_{FB} = V_{RTN}$, V_{SST} 上升，直至开关启动	0.2	0.25	0.3	V
V_{SSOFS}	软启动失调电压，峰值电流模式 $V_{COMP} = V_{VB}$, V_{SST} 上升，直至开关启动，EA_DIS 保持断开	0.55	0.6	0.65	V
V_{SSCL}	软启动钳位	2.3		2.6	V
I_{SSD_SP}	软停止模式下的 SST 放电电流 $R_{I_STP} = 499k\Omega$, $V_{LINEUV} < V_{LIUVF}$	1.5	2	2.5	μA
	$R_{I_STP} = 16.5k\Omega$, $V_{LINEUV} < V_{LIUVF}$	52.5	60.6	67.5	
V_{SSTPEN_D}	软停止结束阈值 $V_{FB} = V_{RTN}$, $V_{LINEUV} < V_{LIUVF}$	0.15	0.2	0.25	V
电流感应 (CS)					
V_{CSMAX}	最大阈值电压 $V_{FB} = V_{RTN}$, V_{CS} 上升	0.227	0.25	0.273	V
t_{OFFD_IL}	电流限制关断延迟 $V_{CS} = 0.3V$	25	41	60	ns
t_{OFFD_PW}	PWM 比较器关断延迟 $V_{CS} = 0.15V$, EA_DIS 保持断开, $V_{COMP} = 2V$	25	41	60	ns
	消隐延迟 除了 t_{OFFD_IL} 和 t_{OFFD_PW}	75	95	115	ns
V_{SLOPE}	内部斜坡补偿电压 $V_{FB} = V_{RTN}$, 最大占空比时的峰值电压，称作 CS	51	66	79	mV
I_{SL_EX}	峰值斜坡补偿电流 $V_{FB} = V_{RTN}$, 最大占空比时的 I_{CS} (交流分量)	14	20	26	μA
	偏置电流 CS 电流的直流分量	-3	-2	-1	μA
线路欠压，软停止 (LINEUV)					
V_{LIUVF}	LINEUV 下降阈值电压 VLINEUV 下降	2.86	2.918	2.976	V
V_{LIUVH}	迟滞 ⁽¹⁾	57	82	107	mV
	泄漏电流 $V_{LINEUV} = 3V$			1	μA
死区时间 (DT)					

7.5 电气特性：直流/直流控制器部分 (continued)

除非另有说明，否则 $V_{VDD} = 48V$; $R_{DEN} = 25.5k\Omega$; $R_{FRS} = 60.4k\Omega$; $R_{I_STP} = 499k\Omega$; CLSA、CLSB、TPH、TPL、 \overline{BT} 、SCDIS 和 PSRS 打开；CS、EA_DIS、APD、EMPS、AGND 和 GND 连接到 RTN；FB、LINEUV、DT 和 DTHR 连接到 VB；PPD 连接到 VSS； $C_{VB} = C_{VBG} = 0.1\mu F$ ； $C_{VCC} = 1\mu F$ ； $C_{SST} = 0.047\mu F$ ； $R_{REF} = 49.9k\Omega$ ； $8.5V \leq V_{VCC} \leq 16V$ ； $-40^\circ C \leq T_J \leq 125^\circ C$ 。除非另有说明，否则正电流进入引脚。典型值为 $25^\circ C$ 。

[$V_{VSS} = V_{RTN}$]，除非另有说明，否则所有电压指的是 V_{RTN} 、 V_{AGND} 和 V_{GND} 。

参数		测试条件	最小值	典型值	最大值	单位
t_{DT1}	死区时间	$R_{DT} = 24.9k\Omega$, GAT2 ↑ 至栅极 ↑	$V_{FB} = V_{RTN}$, $V_{PSRS} = 0V$, EA_DIS 保持断开 , $V_{COMP} = V_{VB}$, $C_{GATE} = 1nF$, $C_{GAT2} = 0.5nF$, $V_{VCC} = 10V$	40	50	62.5
t_{DT2}		$R_{DT} = 24.9k\Omega$, GATE ↓ 至 GAT2 ↓		40	50	62.5
t_{DT1}		$R_{DT} = 75k\Omega$, GAT2 ↑ 至 GATE ↑		120	150	188
t_{DT2}		$R_{DT} = 75k\Omega$, GATE ↓ 至 GAT2 ↓		120	150	188
GATE						
	峰值拉电流	$V_{FB} = V_{RTN}$, $V_{VCC} = 10V$, $V_{GATE} = 0V$, 脉冲测量	0.3	0.5	0.8	A
	峰值灌电流	$V_{FB} = V_{RTN}$, $V_{VCC} = 10V$, $V_{GATE} = 10V$, 脉冲测量	0.6	0.9	1.45	A
	上升时间 ⁽²⁾	$t_{pr10-90}$, $C_{GATE} = 1nF$, $V_{VCC} = 10V$		30		ns
	下降时间 ⁽²⁾	$t_{pf90-10}$, $C_{GATE} = 1nF$, $V_{VCC} = 10V$		15		ns
GAT2						
	峰值拉电流	$V_{FB} = V_{RTN}$, $V_{VCC} = 10V$, $R_{DT} = 24.9k\Omega$, $V_{GAT2} = 0V$, 脉冲测量	0.3	0.5	0.8	A
	峰值灌电流	$V_{FB} = V_{RTN}$, $V_{VCC} = 10V$, $R_{DT} = 24.9k\Omega$, $V_{GAT2} = 10V$, 脉冲测量	0.3	0.45	0.72	A
	上升时间 ⁽²⁾	$t_{pr10-90}$, $C_{GAT2} = 0.5nF$, $V_{VCC} = 10V$		15		ns
	下降时间 ⁽²⁾	$t_{pf90-10}$, $C_{GAT2} = 0.5nF$, $V_{VCC} = 10V$		15		ns
钳位 FET (CP)						
$R_{DS(ON)C_L}$	CP FET 导通电阻	$I_{CP} = 100mA$		1.5	3.3	Ω
钳位二极管 (CP)						
V_{FCP}	CP 二极管正向电压	$V_{PSRS} = 0V$, $I_{CP} = 15mA$	0.45	0.6	0.85	V
	CP 泄漏电流	$V_{PSRS} = 0V$, $V_{CP} = 45V$		20		μA
辅助电源检测 (APD)						
V_{APDEN}	APD 阈值电压	V_{APD} 上升 ,	1.42	1.5	1.58	V
V_{APDH}		迟滞 ⁽¹⁾	0.075	0.095	0.115	V
	泄漏电流	$V_{APD} = 5V$		1		μA
PPD						
V_{PPDEN}	PPD 阈值电压	$V_{VDD} > 16V$, $V_{PPD} - V_{VSS}$ 上升 , PD 输入 UVLO 禁用	2.34	2.5	2.66	V
V_{PPDH}		迟滞 ⁽¹⁾	0.47	0.5	0.53	
I_{PPD}	PPD 灌电流	$V_{PPD} - V_{VSS} = 3V$	2.5	5	7.5	μA
热关断						
	关断温度		145	155	165	$^\circ C$
	迟滞 ⁽²⁾			15		$^\circ C$

(1) 迟滞容差跟踪给定器件的上升阈值。

(2) 提供的这些参数仅供参考，不构成 TI 已发布的器件规格的一部分用于 TI 产品保修。

7.6 电气特性 PoE

除非另有说明，否则 $V_{VDD} = 48V$ ； $R_{DEN} = 25.5k\Omega$ ； $R_{FRS} = 60.4k\Omega$ ； $R_{I_STP} = 499k\Omega$ ；CLSA、CLSB、TPH、TPL、 \overline{BT} 、SCDIS 和 PSRS 打开；CS、EA_DIS、APD、EMPS、AGND 和 GND 连接到 RTN；FB、LINEUV、DT 和 DTHR 连接到 VB；PPD 连接到 VSS； $C_{VB} = C_{VBG} = 0.1 \mu F$ ； $C_{VCC} = 1 \mu F$ ； $C_{SST} = 0.047 \mu F$ ； $R_{REF} = 49.9k\Omega$ ； $-40^\circ C \leq T_J \leq 125^\circ C$ 。除非另有说明，否则正电流进入引脚。典型值为 $25^\circ C$ 下的值。

$V_{VCC-RTN} = 0V$ ，除非另有说明，否则所有电压指的是 V_{VSS} 。

参数	测试条件	最小值	典型值	最大值	单位
PD 检测 (DEN)					
	检测偏置电流	DEN 打开, $V_{VDD} = 10V$, 不在标记中, 测量 $I_{VDD} + I_{RTN}$	3.5	6.9	$13.9 \mu A$
I_{lkg}	DEN 泄漏电流	$V_{DEN} = V_{VDD} = 60V$, 浮动 RTN, 测量 I_{DEN}		0.1	$5 \mu A$
	检测电流	测量 $I_{VDD} + I_{DEN} + I_{RTN}$, $V_{VDD} = 1.4V$	53.5	56.5	$58.6 \mu A$
		测量 $I_{VDD} + I_{DEN} + I_{RTN}$, $V_{VDD} = 10V$, 不在标记中	391	398	$406.2 \mu A$
V_{PD_DIS}	热插拔禁用阈值	DEN 下降	3	4	$5 V$
PD 分级 (CLSA, CLSB)					
I_{CLS}	分级 A、B 特征电流	R_{CLSA} 或 $R_{CLSB} = 806\Omega$	$13V \leq V_{DD} \leq 21V$, 测量 $I_{VDD} + I_{DEN} + I_{RTN}$	1.9	2.5 mA
		R_{CLSA} 或 $R_{CLSB} = 130\Omega$	$13V \leq V_{DD} \leq 21V$, 测量 $I_{VDD} + I_{DEN} + I_{RTN}$	9.9	10.6 mA
		R_{CLSA} 或 $R_{CLSB} = 69.8\Omega$	$13V \leq V_{DD} \leq 21V$, 测量 $I_{VDD} + I_{DEN} + I_{RTN}$	17.6	18.6 mA
		R_{CLSA} 或 $R_{CLSB} = 46.4\Omega$	$13V \leq V_{DD} \leq 21V$, 测量 $I_{VDD} + I_{DEN} + I_{RTN}$	26.5	27.9 mA
		R_{CLSA} 或 $R_{CLSB} = 32\Omega$	$13V \leq V_{DD} \leq 21V$, 测量 $I_{VDD} + I_{DEN} + I_{RTN}$	37.8	39.9 mA
V_{CL_ON}	分级调节器下限阈值上升	V_{VDD} 上升, $I_{CLS} \uparrow$		11.4	12.2 V
V_{CL_H}	分级调节器下限阈值	迟滞 ⁽¹⁾		0.8	1.2 V
V_{CU_OFF}	分级调节器上限阈值	V_{VDD} 上升, $I_{CLS} \downarrow$		21	22 V
V_{CU_H}		迟滞 ⁽¹⁾		0.5	0.77 V
V_{MSR}	标记状态复位阈值	V_{VDD} 下降		3	3.9 V
	标记状态电阻	在 $5V$ 和 $10.1V$ 进行 2 点测量		6	$10 \text{ k}\Omega$
I_{lkg}	泄漏电流	$V_{VDD} = 60V$, $V_{CLS} = 0V$, $V_{DEN} = V_{VSS}$, 测量 I_{CLS}			$1 \mu A$
t_{LCF_PD}	一级事件时间较长	短 MPS 的 1 级事件持续时间	76	81.5	87 ms
RTN (导通器件)					
	导通电阻			0.3	0.55Ω
I_{LIM}	电流限制	$V_{RTN} = 1.5V$, 脉冲测量	1.5	1.85	2.2 A
I_{IRSH}	浪涌电流限制	$V_{RTN} = 2V$, $V_{VDD} : 20V \rightarrow 48V$, 测量 I_{RTN} , 脉冲测量	100	140	180 mA
	通过非标准 UVLO 提供浪涌电流限制功能	$V_{PPD} - V_{VSS} > V_{PPDEN}$, $V_{RTN} = 2V$, $V_{VDD} : 0V \rightarrow 20V$, 测量 I_{RTN} , 脉冲测量	100	140	180 mA
t_{INR_DEL}	浪涌终止	浪涌电流百分比。	80%	90%	99%
			80	84	88 ms
	折返电压阈值	V_{RTN} 上升	13.5	14.8	16.1 V
	折返抗尖峰脉冲时间	V_{RTN} 上升到电流限值变为浪涌电流限值时。这适用于正常运行情况或自动 MPS 模式。	1.5	1.8	2.1 ms
	泄漏电流	$V_{VDD} = V_{RTN} = 100V$, $V_{DEN} = V_{VSS}$		70	$1 \mu A$

7.6 电气特性 PoE (continued)

除非另有说明，否则 $V_{VDD} = 48V$; $R_{DEN} = 25.5k\Omega$; $R_{FRS} = 60.4k\Omega$; $R_{L_STP} = 499k\Omega$; CLSA、CLSB、TPH、TPL、 \bar{BT} 、SCDIS 和 PSRS 打开；CS、EA_DIS、APD、EMPS、AGND 和 GND 连接到 RTN；FB、LINEUV、DT 和 DTHR 连接到 VB；PPD 连接到 VSS； $C_{VB} = C_{VBG} = 0.1 \mu F$ ； $C_{VCC} = 1 \mu F$ ； $C_{SST} = 0.047 \mu F$ ； $R_{REF} = 49.9k\Omega$ ； $-40^\circ C \leq T_J \leq 125^\circ C$ 。除非另有说明，否则正电流进入引脚。典型值为 $25^\circ C$ 下的值。

$V_{VCC-RTN} = 0V$ ，除非另有说明，否则所有电压指的是 V_{VSS} 。

参数		测试条件	最小值	典型值	最大值	单位	
PSE 类型指示 (TPL、TPH、\bar{BT})							
V_{TPL}	输出低电压	$I_{TPL} = 1mA$ ，在 2 个或 3 个事件分级之后，启动完成之后， $V_{RTN} = 0V$	0.27	0.5	0.5	V	
V_{TPH}	输出低电压	$I_{TPH} = 1mA$ ，在 4 个事件分级之后，启动完成之后， $V_{RTN} = 0V$	0.27	0.5	0.5	V	
V_{BT}	输出低电压	$I_{BT} = 2mA$ ，在 IEEE802.3bt 分级之后，启动完成之后， $V_{RTN} = 0V$	0.27	0.5	0.5	V	
f_{TPL}	TPL 频率	$V_{SCDIS} = 0V$ ， $V_{APD-RTN} = 5V$ ，启动完成之后。	550	625	700	Hz	
	PoE 运行中的 TPL 占空比	$V_{SCDIS} = 0V$ ，4 事件分级之后，启动完成之后	24%	25%	26%		
	非标准 PoE 运行中的 TPL 占空比	$V_{SCDIS} = 0V$ ，启动完成之后	49%	50%	51%		
	辅助电源运行中的 TPL 占空比	$V_{SCDIS} = 0V$ ， $V_{APD-RTN} = 5V$ ，启动完成之后。	74%	75%	76%		
	泄漏电流	$V_{TPL-RTN}$ 或 $V_{TPH-RTN} = 10V$ 或 $V_{BT-RTN} = 5V$ ， $V_{RTN} = 0V$			1	μA	
	SCDIS 上拉电流	$V_{VDD} \geq V_{UVLO_R}$ 或 $V_{APD-RTN} = 5V$	14	20	25	μA	
PD 输入电源 (VDD)							
V_{UVLO_R}	欠压闭锁阈值	V_{VDD} 上升	35.8	37.6	39.5	V	
V_{UVLO_F}	欠压闭锁阈值	V_{VDD} 下降	30.5	32	33.6	V	
V_{UVLO_H}	欠压闭锁阈值	迟滞 ⁽¹⁾	5.7	6.0	6.3	V	
I_{VDD_ON}	工作电流	$40V \leq V_{VDD} \leq 60V$ ，已完成启动， $V_{VCC} = 10V$ ，测量 I_{VDD}		650	1040	μA	
I_{VDD_OFF}	关断状态电流	RTN、GND 和 VCC 打开， $V_{VDD} = 30V$ ，测量 I_{VDD}			730	μA	
MPS							
I_{MPSL}	1-2 类 PSE 的 MPS 总 VSS 电流	EMPS 打开，已完成浪涌延迟， $0mA \leq I_{RTN} \leq 10mA$ ，测量 I_{VSS}	10	12.5	15.5	mA	
I_{MPSH}	3-4 类 PSE 的 MPS 总 VSS 电流	EMPS 打开，已完成浪涌延迟， $0mA \leq I_{RTN} \leq 16mA$ ，测量 I_{VSS}	16.25	19	21.5	mA	
t_{MPSL}	适用于 1-2 类 PSE 的 MPS 脉冲模式占空比	MPS 脉冲电流占空比	EMPS 打开	26.2%	26.6%	26.9%	
		MPS 脉冲电流开启时间	EMPS 打开	76	81.5	87	ms
		MPS 脉冲电流关闭时间	EMPS 打开		225	245	ms
t_{MPSH}	适用于 3-4 类 PSE 的 MPS 脉冲模式占空比	MPS 脉冲电流占空比，无脉冲展宽	EMPS 打开	2.9%	3.0%	3.1%	
		MPS 脉冲电流导通时间，无脉冲展宽	EMPS 打开	7.2	7.7	8.1	ms
		MPS 脉冲电流关闭时间	EMPS 打开	238	250	265	ms
		MPS 脉冲电流导通时间展宽限制	EMPS 打开	54	57	62	ms
热关断							
	关断温度		148	158	168	°C	

7.6 电气特性 PoE (continued)

除非另有说明，否则 $V_{VDD} = 48V$; $R_{DEN} = 25.5k\Omega$; $R_{FRS} = 60.4k\Omega$; $R_{LSTP} = 499k\Omega$; CLSA、CLSB、TPH、TPL、 \overline{BT} 、SCDIS 和 PSRS 打开；CS、EA_DIS、APD、EMPS、AGND 和 GND 连接到 RTN；FB、LINEUV、DT 和 DTHR 连接到 VB；PPD 连接到 VSS； $C_{VB} = C_{VBG} = 0.1 \mu F$ ； $C_{VCC} = 1 \mu F$ ； $C_{SST} = 0.047 \mu F$ ； $R_{REF} = 49.9k\Omega$ ； $-40^\circ C \leq T_J \leq 125^\circ C$ 。除非另有说明，否则正电流进入引脚。典型值为 $25^\circ C$ 下的值。

$V_{VCC-RTN} = 0V$ ，除非另有说明，否则所有电压指的是 V_{VSS} 。

参数	测试条件	最小值	典型值	最大值	单位
迟滞(2)			15		°C

(1) 迟滞容差跟踪给定器件的上升阈值。

(2) 提供的这些参数仅供参考。




图 7-1. GATE 和 GAT2 时序和相位调整

7.7 典型特性




图 7-2. 检测偏置电流与电压间的关系




图 7-3. PoE 电流限制与温度间的关系




图 7-4. 导通 FET 电阻与温度间的关系




图 7-5. VDD 电源电流与电压间的关系




图 7-6. 转换器启动电流与 VDD 输入电压间的关系





图 7-7. 转换器启动电流与 VDD 输入电压间的关系

7.7 典型特性 (continued)



7.7 典型特性 (continued)




图 7-14. 反馈调节电压与温度间的关系




图 7-15. 斜坡补偿电流与温度间的关系




图 7-16. 消隐周期与温度间的关系



图 7-17. 死区时间与死区时间电阻 (R_{DT}) 间的关系

图 7-18. 误差放大器拉电流





图 7-19. 误差放大器灌电流

7.7 典型特性 (continued)



8 详细说明

8.1 概述

TPS23730 器件是一个 45 引脚集成电路，包含实施单接口 IEEE 802.3bt 3 类 1-6 级和 IEEE802.3at 供电设备 (PD) 所需的所有功能，还有一个为反激式和有源钳位正向开关调节器设计而优化的电流模式直流/直流控制器。



TPS23730 的直流/直流控制器配有两个支持可编程死区时间的互补栅极驱动器。这简化了有源钳位正向转换器或优化的栅极驱动器设计，从而实现高效的反激式拓扑。如果只需自驱动同步反激式或单个 MOSFET 拓扑，则可以禁用第二个栅极驱动器。

支持的基本 PoE PD 功能包括检测、硬件分级和启动期间的浪涌电流限制。直流/直流转换器特性包括启动功能和电流模式控制运行。TPS23730 器件集成了 0.3Ω 低阻内部开关，可更大限度减少热损耗和提高电源利用率。

通过使用 APD 和 PPD 输入，还可支持许多输入电压 Oring 选项或输入电压范围。

TPS23730 器件包含几个保护功能，例如热关断、折返电流限制以及稳健耐用的 100V 内部返回开关。

8.2 功能模块图



8.3 特性描述

请参阅 [图 9-1](#)，了解元件引用标识符（例如， R_{CS} ），以及参阅 [电气特性：直流/直流控制器部分](#)，了解引用表示的值（例如， V_{CSMAX} ）。电气特性值优先于以下部分使用的任何数值。

8.3.1 CLSA、CLSB 分级

在 CLSA（一级和二级事件）和 CLSB（三级和任何其他级别事件）引脚和 VSS 之间连接的两个外部电阻（ R_{CLSA} 和 R_{CLSB} ，请参阅 [图 9-1](#)）均为 PSE 提供了不同的分级特征，用于定义由 PD 请求的功率级别。只要 VDD 和 VSS 之间的电压差处于 11V 至 22V 之间，控制器就会在 CLSA（一级或二级事件）或 CLSB（所有其他级别事件）外部电阻上施加大约 1.25V 的电压。每个电阻消耗的电流与控制器消耗的内部电流以及通过内部导通 MOSFET 的任何泄漏电流相结合，产生分级特征电流。[表 8-1](#) 列出了 IEEE802.3bt 所定义的每个 PD 功率范围所需的外部电阻值。然后，分级周期数可确定由 PSE 分配的功率量。由 PD 消耗的最大平均功率加上提供给下游负载的功率不应超过表 8-1 中所示的最大功率，以及 PSE 根据分级周期数分配的最大功率。APD 保持高电平会禁用分级特征。

如果在第一个周期内呈现 4 级特征，则 2 类和 3 类 PSE 可以执行两个分级周期。同样，如果在前两个周期内呈现 4 级特征并且在第三个周期内呈现 0 级或 1 级特征，则 3 类和 4 类 PSE 可以执行四个分级周期。

表 8-1. 分级电阻选型

PD 级别	分级特征 A	分级特征 B	最小 PD 功率 (W)	最大 PD 功率 (W)	最大功率时的分级周期数	电阻 CLSA (Ω)	电阻 CLSB (Ω)
0	0	0	0.44	12.95	1	806	806
1	1	1	0.44	3.84	1	130	130
2	2	2	3.84	6.49	1	69.8	69.8
3	3	3	6.49	12.95	1	46.4	46.4
4	4	4	12.95	25.5	2、3	32	32
5	4	0	25.5	40	4	32	806
6	4	1	40	51	4	32	130

8.3.2 DEN 检测和使能

DEN 引脚实现两个独立的功能。只要 VDD 和 VSS 之间的电压差处于大约 1.4V 至 10.9V 之间，连接在 VDD 和 DEN 之间的电阻（ R_{DEN} ，请参阅 [图 9-1](#)）就会产生一个检测特征。而超出此范围时，控制器会断开该电阻以节能。IEEE 802.3bt 和 IEEE 802.3at 标准规定了检测特征电阻 R_{detect} 介于 $23.75\text{k}\Omega$ 至 $26.25\text{k}\Omega$ 之间，即 $25\text{k}\Omega \pm 5\%$ 。对于 R_{DEN} ，TI 推荐使用 $25.5\text{k}\Omega \pm 1\%$ 的电阻。

在供电运行期间将 DEN 拉至 VSS 会导致内部热插拔 MOSFET 和分级稳压器关断。如果将连接在 VDD 和 DEN 之间的电阻分成两个大致相等的部分，则应用电路可以通过将两个电阻之间的抽头点接地来禁用 PD，同时破坏检测特征以阻止 PD 正确进行重新检测。

8.3.3 APD 辅助电源检测

APD 引脚用于可能从以太网电缆或从辅助电源取电的应用。将约 1.5V 以上的电压施加到 APD 引脚（相对于 RTN）时，TPS23730 将执行以下操作：

- 关闭内部导通 MOSFET
- 禁用分级电流
- 禁用 LINEUV 输入
- 禁用维持功率特征 (MPS) 脉冲模式
- 如果 SCDIS 打开，则 TPH 和 TPL 输出开启（低电平状态）
- 如果 SCDIS 电平为低电平，则 TPL 占空比变为 75%

这也使适配器电源优先于 PoE。一个电阻分压器（[图 9-1](#) 中的 R_{APD1} – R_{APD2} ）为 APD 引脚提供系统级 ESD 保护，释放来自阻塞二极管（[图 9-1](#) 中的 D_A ）的泄漏电流，并提供输入电压监控功能以确保切换到辅助电压源不会在电压过低时发生。如果不使用 APD，应将其连接到 RTN。

8.3.4 PPD 功率检测

PPD 允许电源来自外部低压适配器（例如 24V），通过覆盖正常的热插拔 UVLO 从 VDD 连接到 VSS。PPD 上的电压超过 2.5V (V_{PPDEN})，从而可支持热插拔 MOSFET、抑制分级电流以及开启 TPH 和 TPL。电阻分压器依照图 8-16 提供 ESD 保护、适配器 ORing 二极管的泄漏电流释放、反向适配器保护和输入电压鉴定。电压鉴定假定适配器输出电压足够高，在开始消耗电流之前可以支持 PD

PPD 引脚具有 5 μ A 内部下拉电流。

在使用时，找到与引脚相邻的 PPD 下拉电阻器。PPD 可能绑定到 VSS 引脚，或在不使用时保持断开。

8.3.5 内部导通 MOSFET

RTN 引脚为负载提供负电源回路。它在内部连接到 PoE 热插拔 MOSFET 的漏极和直流/直流控制器回路。必须将 RTN 视为直流/直流控制器和转换器初级侧的本地参考平面（接地层），以保持信号完整性。

一旦 V_{VDD} 超过 UVLO 阈值，内部导通 MOSFET 便会将 RTN 拉至 VSS。浪涌限制功能可防止 RTN 电流超过大约 140mA 的标称值，直到大容量电容（ C_{BULK} ，请参阅图 9-1）充满电为止。必须满足两个条件才能到达浪涌阶段末。第一个条件是当 RTN 电流降至低于标称浪涌电流的大约 90% 时，电流限值更改为 1.85A，而第二个条件是确保最短浪涌延迟周期为从浪涌阶段开始算起 80ms (t_{INR_DEL})。满足两个浪涌条件（即大容量电容已充满电并且浪涌周期已完成）之后，将允许直流/直流转换器开关。

如果 $V_{RTN} - V_{VSS}$ 大于约 14.8V 的时间超过约 1.8ms，则 PD 恢复到浪涌限制；请注意，在这种特殊情况下，上述关于浪涌阶段持续时间（80ms）的第二个条件不适用。

8.3.6 TPH、TPL 和 BT PSE 类型 指标

TPH 和 TPL 的状态用于提供有关分配功率的信息。编码可以是并行或串行（仅 TPL），可以使用 SCDIS 输入来选择。表 8-2 列出了对应于 PSE 类型、PD 级别和分配功率的各种组合的并行编码。分配的功率由已收到的分级周期数确定。PSE 可能也会分配比 PD 请求功率更低的功率，在这种情况下，会出现功率降级。BT 输出还指明是否已识别应用 IEEE802.3bt（3 类或 4 类）相互识别方案的 PSE。

通过将 SCDIS 绑定到 VSS，可以选择串行编码。请参阅 表 8-3，其中列出了 TPL 串行编码与已分配的功率。在本例中，TPH 变为高阻抗。

表 8-2. TPH、TPL 和分配功率真值表，APD 和 PPD 为低电平，SCDIS 断开

PSE 类型	PD 级别	分级周期数	PSE 分配的 PD 功率 (W)	TPH ⁽²⁾	TPL
1-4	0	1	12.95	HIGH	HIGH
1-4	1	1	3.84	HIGH	HIGH
1-4	2	1	6.49	HIGH	HIGH
1-4	3	1	12.95	HIGH	HIGH
2	4	2	25.5	HIGH	LOW
3-4	4	2-3	25.5	HIGH	LOW
3-4	5	4	40	LOW	HIGH
3-4	6	4	51	LOW	HIGH
PoE++	5,6	-	-	LOW ⁽¹⁾	HIGH

(1) 如果是 PoE++ PSE，则 BT 输出也为高电平。

(2) 如果 APD 或 PPD 为高电平，则 TPH 和 TPL 输出变为低电平。

表 8-3. TPL 占空比和分配功率真值表，APD 和 PPD 为低电平，SCDIS 低电平

PSE 类型	PD 级别	分级周期数	PSE 分配的 PD 功率 (W)	TPL ⁽¹⁾
1-4	0	1	12.95	HIGH
1-4	1	1	3.84	HIGH
1-4	2	1	6.49	HIGH
1-4	3	1	12.95	HIGH

表 8-3. TPL 占空比和分配功率真值表 , APD 和 PPD 为低电平 , SCDIS 低电平 (continued)

PSE 类型	PD 级别	分级周期数	PSE 分配的 PD 功率 (W)	TPL ⁽¹⁾
2	4	2	25.5	LOW
3-4	4	2-3	25.5	LOW
3-4	5	4	40	LOW_25%
3-4	6	4	51	LOW_25%
PoE++	5,6	-	-	LOW_50%

(1) 如果 APD 或 PPD 为高电平，则 TPL 输出变为低电平，具有 75% 占空比。

在启动期间，TPH、TPL 和 BT̄ 输出仅在直流/直流控制器达到稳定状态且软启动已完成后才会启用。这 3 个输出在下列任何一种情况下都将返回高阻抗状态：

- 直流/直流控制器返回软启动模式
- 直流/直流控制器转换至软停止模式
- 直流/直流控制器由于以下原因而关闭：V_{VCC} 降至 V_{CUVLO_F} 以下，或在 APD 为低电平时 PoE 热插拔处于浪涌限制状态
- 器件进入热关断状态

请注意，在所有这些情况下，只要 VDD 至 VSS 电压仍然高于标记复位阈值，这些信号的内部逻辑状态就会被记住，以便在完成软启动后相应地激活这些输出。当 VDD 至 VSS 的电压降至标记复位阈值以下时，该电路将复位。如果不使用 TPH、TPL 和 BT̄ 引脚，可将这些引脚保持未连接状态。

8.3.7 直流/直流控制器特性

TPS23730 直流/直流控制器实施了典型的电流模式控制，如 [功能方框图](#) 中所示。特性包括振荡器、过电流和 PWM 比较器、电流感应消隐装置、死区时间控制、软启动、软停止和栅极驱动器。此外，还提供内部电流补偿斜坡发生器、频率同步逻辑、内置频率抖动功能、热关断和带控制的启动电流源。

TPS23730 针对隔离式转换器进行了优化，支持使用 PSR（反激式配置）和光耦合器反馈（ACF 和反激式配置）。

为了支持 PSR，TPS23730 包括一个内部误差放大器，电压反馈来自偏置绕组。

如果使用了光耦合器反馈，则禁用误差放大器（使用 EA_DIS 输入）。在这种情况下，光耦合器输出直接驱动 COMP 引脚（PWM 的电流需求控制引脚）。

在这两种情况下，COMP 信号均直接馈入 5:1 内部电阻分压器，V_{ZDC}/5（约 0.3V）的失调电压定义了脉宽调制器（PWM）的电流需求控制。低于 V_{ZDC} 的 V_{COMP} 会阻止转换器开关，而高于 (V_{ZDC} + 5 × (V_{CSSMAX} + V_{SLOPE})) 的电压不会增大开关 MOSFET 中的请求峰值电流。

内部启动电流源和控制逻辑实施自举式启动。启动电流源从 VDD 为 C_{VCC} 充电，并在禁用转换器或在软启动期间维持其电压，而运行电源必须来自转换器（偏置绕组）输出。

自举电源可在广泛变化的输入电压下实现可靠的启动，并且消除了外部电阻器的持续功率损耗。

除非使用了如 [图 8-2](#) 中所示的 R_S 来增大斜坡补偿，否则峰值电流限制与占空比没有相关性。这样就可以更容易将电流限制设计为固定值。

直流/直流控制器有一个 OTSD，可以通过热源（包括 VB 调节器、栅极驱动器、自举电流源和偏置电流）来触发。控制器 OTSD 关闭 VB（开关 FET）、使软启动发生器复位以及强制 VCC 控制进入欠压状态。

8.3.7.1 VCC、VB、VBG 和高级 PWM 启动

VCC 引脚连接到直流/直流控制器的辅助偏置电源。开关 MOSFET 栅极驱动器直接从 VCC 引脚消耗电流。VB 和 VBG 输出从 VCC 电压下调，前者为内部控制电路和外部反馈光耦合器（使用时）提供电源，后者为开关 FET 栅极前置驱动器电路提供电源。从 VDD 到 VCC 的启动电流源实现转换器引导启动。VCC 必须从辅助源（例如，反激式变压器上的辅助绕组）接收电源，以便在启动后维持正常运行。

在浪涌阶段，启动电流源开启，为 C_{VCC} 充电并保持其电压，仅在已完成直流/直流软启动周期后关闭，当直流/直流控制器斜升其输出电压且 V_{SST} 已超过大约 2.1V (V_{STUOF}) 时会出现这种情况，如图 8-1 中所示。在 C_{VCC} 充电时， VCC 、 VB 和 VBG 上的内部负载最初非常小，以允许转换器启动。由于启动源具有大电流能力，因此建议 VCC 采用相对较小的电容，在大多数应用中通常为 $1 \mu F$ 。

一旦 V_{VCC} 降至低于其 UVLO 阈值 (V_{CUVLO_F} ，大约 6.1V)，则转换器会关闭，且启动电流源将重新开启，开始一个新的 PWM 启动周期。

但是，如果由于轻负载情况导致临时开关停止，从而使 V_{VCC} 下降（低于大约 7.1V），则会立即启动并在短时间内重新开启，以使 VCC 电压回升，且不会发生转换器中断。




图 8-1. 高级启动

请注意，在软停止模式中，启动电流源也会打开。

8.3.7.2 CS、斜坡补偿电流和消隐

直流/直流转换器的电流感应输入应连接到开关 MOSFET 的电流感应电阻器的高电平侧。此电压驱动电流限制比较器和 PWM 比较器（参阅直流/直流控制器的方框图）。前缘消隐电路可防止 MOSFET 导通瞬变误触发这两个比较器中的任一个。在关断时间以及在紧随其后的消隐时间，CS 引脚通过内部下拉电阻器拉至 AGND。

一旦 V_{CS} 超过大约 250mV (V_{CSMAX}) 且前缘消隐间隔到期，电流限制比较器就会终止开关周期的导通时间。如果转换器不处于电流限值，则 PWM 比较器或最大占空比限制 (D_{MAX}) 电路会终止导通时间。

电流模式控制要求将补偿斜坡添加到传感式电感（变压器或电感器）电流，以便在占空比接近或超过 50% 时保持稳定。TPS23730 提供内部斜坡补偿电路以产生一个电流，该电流在 PWM 比较器的正输入端施加一个电压斜升，以抑制分谐波振荡。此电流从 CS 引脚流出。如果需要，可以通过添加与 CS 引脚串联的外部电阻器 R_S （参阅 图 8-2）来增大斜坡补偿的幅度。它与在 MOSFET 开启时从 CS 引脚流出的斜坡电流 ($I_{PK} = I_{SL-EX}$ ，约 $20 \mu A$) 一起使用。 I_{PK} 规格不包括从 CS 引脚流出的约 $2 \mu A$ 固定电流。

TPS23730 的最大占空比限制为 78%，允许设计在输出整流器上具有较低电压应力的宽输入范围转换器。虽然最大占空比为 78%，但转换器可以设计为在 36V 至 57V 的较小范围内以不超过此占空比运行。

大多数电流模式控制文档和应用手册都定义了 V_{PP}/T_S （峰值斜坡电压/开关周期）的斜坡补偿值；但是，[电气特性：直流/直流控制器部分](#) 基于最大占空比指定了斜坡峰值 (V_{SLOPE})。假定所需的斜坡 $V_{SLOPE-D}$ （单位是 mV/周期）基于完整周期，根据 [方程式 1](#) 计算 R_S ，其中 V_{SLOPE} 、 D_{MAX} 和 I_{SL-EX} 来自 [电气特性：直流/直流控制器部分](#) 的电压单位为 mV，电流单位为 μA ，占空比无单位（例如， $D_{MAX} = 0.78$ ）。

$$R_S(\Omega) = \frac{[V_{SLOPE_E_D}(mV) - (V_{SLOPE} (mV)/D_{MAX})]}{I_{SL_EX} (\mu A)} \times 1000 \quad (1)$$




图 8-2. 附加斜坡补偿

TPS23730 消隐装置时序非常精确，可以省去 CS 上的传统 R-C 滤波器。这样可避免电流感应波形失真，在轻输出负载下失真往往更糟。在有些情况下，设计人员可能倾向于使用 R-C 方法，例如当存在 R_S 时，由于相邻的噪声信号，导致在 CS 引脚处出现噪声增大。TPS23730 在栅极关断时间在 CS 上提供下拉（约 400Ω ），当必须使用 R-C 滤波器时可减少 C_S 上的周期到周期转移电压，从而改善感应。

电流感应电阻器和 CS 引脚之间的路由应短接，以便尽量减少来自噪声走线（例如栅极驱动信号和 CP 信号）的串扰。

8.3.7.3 COMP、FB、EA_DIS、CP、PSRS 和无光耦合器反馈

TPS23730 直流/直流控制器实施了电流模式控制，如 [功能方框图](#) 中所示，使用内部（通过 FB 输入和 COMP 输出引脚，且 EA_DIS 拉至低电平）或外部（通过 COMP 输入，EA_DIS 保持断开）电压控制环路误差放大器来定义电流模式控制比较器的输入基准电压，从而确定开关 MOSFET 峰值电流。

V_{COMP} 低于 V_{ZDC} 会导致转换器停止开关。在大约 $(V_{ZDC} + 5 \times (V_{CSMAX} + V_{SLOPE}))$ 时请求最大（峰值）电流。从 COMP 到 PWM 比较器的交流增益通常为 0.2。

在已启用内部误差放大器的反激式应用中，TPS23730 直流/直流控制器可在反激式电源变压器辅助绕组的反馈下运行，以实现初级侧调节 (PSR)，无需外部并联稳压器和光耦合器。此 PSR 的一个显著特征是，它使用连续 (DC) 反馈运行，从而可以更好地优化电源，并大大降低了噪声灵敏度。

与次级侧同步整流 (PSRS 打开) 结合时，TPS23730 的无光耦操作通过独特的方法来实现，该方法基本上是主动消除（通过使用 CP 输出）变压器绕组生成的前沿电压过冲（使反馈电容器达到峰值电荷）。与正确设计的电源变压器结合时，在使用次级侧同步整流器的应用中，可以在最大输出电流范围内实现小于 $\pm 1.5\%$ 的负载调节（典型值）。在连续导通模式 (CCM) 下运行，也支持多输出架构。

TPS23730 的无光耦运行也适用于（PSRS 拉至低电平）使用了次级侧二极管整流器的单输出反激式转换器应用。在典型的 12V 输出应用中，与正确设计的电源变压器结合使用时，可以在宽输出电流范围（< 5% 至 100%）内实现约 $\pm 3\%$ 的负载调节。

在禁用了内部误差放大器的应用中，COMP 引脚通常从驱动光耦合器的 TL431 或 TLV431 并联稳压器接收控制电压，使用 VB 引脚作为上拉源，但也可以使用其他配置。


8.3.7.4 FRS 频率设置和同步

FRS 引脚对（自由运行的）振荡器频率进行编程，并且还可用于将 TPS23730 转换器同步到更高的频率。内部振荡器设定最大占空比和控制电流补偿斜坡电路，使得斜坡高度与频率无关。必须依照 [公式 2](#) 选择 R_{FRS} 。

$$R_{FRS} (\text{k}\Omega) = \frac{15000}{f_{SW} (\text{kHz})} \quad (2)$$

TPS23730 可同步到外部时钟，以便从采样系统中消除拍频，或者使发射频谱远离射频输入频率。通过向 FRS 施加幅度为 V_{SYNC} 的短脉冲 ($> 25\text{ns}$)，可以实现同步，如图 8-3 中所示。必须选定 R_{FRS} ，以便最大自由运行频率略低于期望的同步频率。同步脉冲终止电位导通时间，在脉冲终止之前，关断周期不会开始。为了避免缩短电位导通时间，宜使用短脉冲。

图 8-3 显示了非隔离式和变压器耦合同步电路的示例。RT 降低了隔离变压器实施的噪声敏感性。因为 FRS 节点具有高阻抗，因此必须受到保护，免受噪声影响。



Copyright © 2016, Texas Instruments Incorporated

图 8-3. 同步

8.3.7.5 DTHR 和频率抖动，用于扩频应用

国际标准 CISPR 22 (和采用版本) 通常用作传导发射的要求。在第 5.2 节中将以太网电缆介绍为电信端口，用于传导发射。满足 EMI 要求通常是一个挑战，满足 B 类的下限尤其困难。电路板布局布线、滤波和缓冲电源电路中的各种节点是控制技术的第一层。《设计具有隔离式反激的 EMI 兼容 PoE 供电设备实用指南》SLUA469 中对 EMI 控制进行了较为详细的论述。此外，IEEE 802.3at 第 33.3 和 33.4 节以及 IEEE 802.3bt 第 145.3 和 145.4 节根据与数据传输的兼容性对注入到以太网电缆的噪声规定了要求。

还可以使用一种称为频率抖动的技术来实现额外的 EMI 测量降低。开关频率经过调制，以在更宽的带宽上扩展窄带单个谐波，从而降低峰值测量值。

完全可编程的频率抖动是 TPS23730 的内置特性。可以通过从 DTHR 到 RTN 连接一个电容器以及从 DTHR 到 FRS 连接一个电阻，对振荡器频率进行抖动处理。选择外部电容器 C_{DTR} (图 9-1) 来定义调制频率 f_m 。使用电流大约是 FRS 引脚电流 3 倍的电流源/电流吸收器，在稍小于 0.5V 至稍高于 1.5V 之间对此电容器持续充电和放电。依据以下标准定义 C_{DTR} 值：

$$C_{DTR} = \frac{3 / R_{FRS} (\Omega)}{2.052 \times f_m (\text{Hz})} \quad (3)$$

f_m 应始终高于 9kHz，这是在传导发射测量期间应用的分辨率带宽。通常， f_m 应设置为大约 11kHz，从而可适应组件变化。

电阻器 R_{DTR} 用于确定 Δf ，这是抖动量，其值根据以下文档来确定：

$$R_{DTR} (\Omega) = \frac{0.513 \times R_{FRS} (\Omega)}{\%DTHR} \quad (4)$$

例如，13.2% 抖动的标称开关频率为 250kHz，引起的频率变化为 $\pm 33\text{kHz}$ 。

8.3.7.6 转换开关的 SST 和软启动

转换器需要软启动，以防止输出在启动时过冲。在 PoE 应用中，PD 也需要软启动，以便将其开启时的输入电流限制为低于电源设备 (PSE) 所分配的限值。

对于使用初级侧控制的反激式应用，TPS23730 提供闭环控制的软启动，对误差放大器的第二个控制输入施加缓慢上升的电压。基准输入和软启动斜坡中的较低者控制误差放大器，使输出电压以平稳单调的方式上升。

在使用了次级侧调节的所有其他应用中，TPS23730 提供电流环路软启动，通过向第二个 PWM 控制输入施加缓慢上升的电压，从而可控制开关 MOSFET 峰值电流。COMP 得出的电流需求和软启动斜坡中的较低者控制 PWM 比较器。请注意，在这种情况下，通常有一个使用典型 TL431 或 TLV431 误差放大器实现的（较慢）次级侧软启动，从而与初级侧软启动互为补充。

TPS23730 的软启动周期可使用 SST 和 RTN 之间的电容器来调节。在软启动期间，使用约 $10\mu A$ 的电流源将 C_{SS} （图 9-1）从小于 $0.2V$ 充电至 $2.45V$ 。 V_{SS} 超过大约 $2.1V$ (V_{STUOF}) 之后，VCC 启动也会关闭。

初级侧闭环软启动电容器电压的实际控制范围为标称值 $0.25V$ 至 $2V$ 。因此，软启动电容值必须基于此控制范围和所需的软启动周期 (t_{SS})，依据如下：

$$C_{SS}(\text{nF}) = \frac{I_{SS}(\mu\text{A}) \times t_{SS}(\text{ms})}{(2 - 0.25)} \quad (5)$$

电流环路软启动电容器电压的实际控制范围为标称值 $0.6V$ 至 $1.2V$ 。因此，软启动电容值必须基于此控制范围和所需的软启动周期 (t_{SS})，依据如下：

$$C_{SS}(\text{nF}) = \frac{I_{SS}(\mu\text{A}) \times t_{SS}(\text{ms})}{(1.2 - 0.6)} \quad (6)$$

请注意，仅当达到 $2.1V$ 时，VCC 启动才会关闭，从而留出额外的时间来完成次级侧软启动。有关次级侧软启动的更多详细信息，请参阅[应用信息](#)。

8.3.7.7 转换开关的 SST、I_STP、LINEUV 和软停止

TPS23730 提供了软停止特性，可在很大程度上减少开关电源元件因电源关断而承受的应力，从而降低 FET BOM 成本，特别适用于 ACF 应用。软停止动作包括以受控方式对转换器的输出电容器放电，将能量发送回输入大容量电容器。

LINEUV 输入检测到输入电源已卸除之后（当 APD 也处于低电平时），SST 电容器以恒定电流放电，使开关 MOSFET 峰值电流缓降。SST 放电电流 (I_{SSD_SP}) 使用 R_{I_STP} 来定义，参照下图：

$$I_{SSD_SP}(\mu\text{A}) = \frac{1000}{R_{I_STP}(\text{k}\Omega)} \quad (7)$$

为了加速软停止的影响，在软停止开始时，内部峰值电流限制阈值也立即降低到大约 50mV 。

8.3.8 开关 FET 驱动器 - GATE、GAT2、DT

GATE 是直流/直流转换器的主开关 MOSFET 的栅极驱动输出，而 GAT2 是其第二个栅极驱动。

GATE 的相位在变为高电平时打开主开关，在变为低电平时将其关闭。禁用转换器时，它也保持低电平。

GAT2 的相位在变为高电平时关闭第二个开关，在变为低电平时将其打开。禁用转换器时，GAT2 也会保持低电平。此输出可驱动有源钳位 PMOS 器件和驱动反激式同步整流器。在高阻抗条件下将 DT 连接到 VB 也会禁用 GAT2。

DT 输入用于设定 GATE 和 GAT2 之间的延迟，防止 MOSFET 导通时间重叠，如 图 7-1 中所示。GAT2 变为高电平至 GATE 变为高电平，以及 GATE 变为低电平至 GAT2 变为低电平之间的两个 MOSFET 都应关闭。通过设置的死区时间期间可以缩短最长 GATE 导通时间。死区时间期间由 GATE 上的 1nF 电容和 GAT2 上的 0.5nF 电容指定。这些引脚上的不同负载会改变有效死区时间。从 DT 连接到 AGND 的电阻器设定 GATE 和 GAT2 之间的延

迟，下图待确定。请注意，即使在 VCC UVLO 等状况下或返回到浪涌阶段，仍会维持设定好的死区时间，直至开关完全停止。

8.3.9 EMPS 和自动 MPS

为了在超低 I_{RTN} 下维持 PSE 功率，TPS23730 通过 VSS 引脚生成脉冲电流，并适当地调整幅度，使其净电流达到足以维持功率的高电平。

系统会根据 PSE 类型（1-2 类、3-4 类）自动选择脉冲电流幅度 (I_{MPSL} 、 I_{MPSH}) 和持续时间 (t_{MPSL} 、 t_{MPSH})，以便维持 PSE 功率，同时尽量减少功耗。自动展宽特性也用于消除系统条件（大容量电容和 PoE 电缆阻抗）对有效脉冲电流持续时间的影响。请参阅图 8-4，其中图示的脉冲电流从 VSS 引脚流出，而 I_{LOAD} 是流入 RTN 引脚的直流电流。




图 8-4. 自动 MPS

请注意，在进入 MPS 模式之前，在 RTN 引脚上检测到轻负载条件，抗尖峰脉冲时间大约为 5ms。

8.3.10 VDD 电源电压

VDD 连接到输入电源的正极侧。该引脚为 PD 控制器提供工作电源，可用于监控输入线路电压并当作直流/直流转换器启动电流源。如果 V_{VDD} 降至低于其 UVLO 阈值后再恢复到阈值以上，或者即使 V_{VDD} 保持高于其 UVLO 阈值，热关断仍会恢复，则 TPS23730 将返回到浪涌阶段。

8.3.11 RTN、AGND、GND

RTN 在内部连接到 PoE 热插拔 MOSFET 的漏极，而 AGND 是直流/直流控制器回路的低噪声模拟基准。GND 是反激式电源 FET 栅极驱动器和 CP 所用的电源接地，应绑定到 AGND 和 RTN 平面。应将 AGND/GND/RTN 网视为直流/直流控制和转换器初级侧的本地参考平面（接地层）。PAD_G 外露散热焊盘从内部连接到 RTN 引脚。

8.3.12 VSS

VSS 是 PoE 输入电源返回端。它是 PoE 接口电路的基准，有一个电流限制热插拔开关将其连接到 RTN。VSS 由热插拔开关钳制在高于 RTN 的二极管压降。PAD_S 外露散热焊盘从内部连接到 VSS 引脚。必须将此焊盘连接到 VSS 引脚以确保正确运行。

8.3.13 外露散热焊盘 - PAD_G 和 PAD_S

PAD_G 应连接到 PCB 上较大的 RTN 覆铜区域，以便提供通向电路板的低电阻散热路径。

PAD_S 应连接到 PCB 上较大的 VSS 覆铜区域，以便提供通向电路板的低电阻散热路径。TI 建议在 VSS 和高电压信号（如 VDD）之间保持 0.025 英寸的间隙。

8.4 器件功能模式

8.4.1 PoE 概述

以下内容仅帮助理解 TPS23730 的工作原理，而不是实际 IEEE 802.3bt 或 802.3at 标准的代替品。IEEE 802.3bt 标准是 IEEE 802.3-2018 的更新版本，增加了第 145 条 (PoE)，包括使用所有四个线对进行电力输送、高功率选项、用于降低待机功耗的附加特性和增强型分级。

一般来说，符合 IEEE 802.3-2012 标准的器件称为 1 类 (0-3 级) 或 2 类 (4 级) 器件，而具有更高功率和增强型分级的器件称为 3 类 (5 级、6 级) 或 4 类 (7 级、8 级) 器件。3 类器件还将包括支持 4 线对供电的 0-4 级器件。标准不断变化，在作出设计决定时必须始终参考最新标准。

IEEE 802.3at 和 IEEE 802.3bt 标准定义了一种方法，使用这种方法可以确保电源设备 (PSE) 通过电缆安全地为 PD (供电设备) 供电，然后在 PD 断开连接时切断电源。此过程需要经历一种空闲状态和三种工作状态：检测、分级和运行。3 类和 4 类 PSE 还使用第四种工作状态（称为“连接检查”）来确定 PD 是具有相同（单接口）还是独立（双接口或通常在 IEEE 802.3bt 标准中称为“双特征”）的分级特征。PSE 在保持电缆断电状态（空闲状态）的情况下定期查看是否有设备插入；这种行为称为检测。在检测和连接检查过程中使用的低功率水平不太可能会损坏不是为 PoE 设计的设备。如果存在有效的 PD 特征，则 PSE 可能会询问 PD 所需的功率；这就是所谓的分级。如果 PSE 拥有足够的容量，它随后会向 PD 供电。

3 类或 4 类 PSE 需要分别进行 3 类或 4 类的增强型硬件分级。2 类 PSE 需要进行 1 类硬件分级及数据层分级，或者增强型 2 类硬件分级。1 类 PSE 不需要进行硬件分级或数据链路层 (DLL) 分级。3 类或 4 类 PD 必须分别进行 3 类或 4 类硬件分级以及 DLL 分级。2 类 PD 必须进行 2 类硬件分级以及 DLL 分级。PD 可能返回默认的 13W 电流编码分级，或者四个其他选项之一（如果为 2 类）、六个其他选项之一（如果为 3 类）以及八个其他选项之一（如果为 4 类）。DLL 分级在加电完成且以太网数据链路建立之后发生。

一旦开始供电，PD 必须呈现维持功率特征 (MPS) 以向 PSE 确保其仍然存在。PSE 会监控其输出是否存在有效的 MPS，如果丢失 MPS，则会关闭端口。丢失 MPS 会使 PSE 恢复到空闲状态。图 8-5 显示了作为 PD 输入电压函数的运行状态。




图 8-5. 运行状态

PD 输入端通常是 RJ-45 八引线连接器，被称为电源接口 (PI)。出于电压降和运行裕度的考虑，PD 输入要求与 PSE 输出要求是不同的。为了简化实施，不管实际安装情况如何，该标准都将最大损耗分配给电缆。IEEE 802.3-2008 旨在运行于包括可能已具有 AWG 26 导体的 ISO/IEC 11801 C 类（根据 TIA/EIA-568 为 CAT3）电缆在内的基础设施之上。IEEE 802.3at 2 类和 IEEE 802.3bt 3 类布线功率损耗分配和电压降已根据 ISO/IEC 11801 D 类（根据 TIA/EIA-568 为 CAT5 或更高，通常具有 AWG 24 导体）进行了调整，以适应电阻值为 12.5Ω 的电源回路。表 8-4 显示了该标准的两个修订版本分别的主要运行限制。

表 8-4. 运行限制的比较

标准	电源回路 电阻（最大值）	PSE 输出 功率（最小值）	PSE 静态输出 电压（最小值）	PD 输入 功率（最大值）	静态 PD 输入电压	
					功率 $\leq 13W$	功率 $> 13W$
IEEE 802.3-2012 802.3at (1类)	20Ω	15.4W	44V	13W	37V ~ 57V	不适用
802.3bt (3类)	12.5Ω		50V			
802.3at (2类) 802.3bt (3类)	12.5Ω	30W	50V	25.5W	37V ~ 57V	42.5V ~ 57V
802.3bt (3类)	6.25Ω (4线对)	60W	50V	51W	不适用	42.5V ~ 57V
802.3bt (4类)	6.25Ω (4线对)	90W	52V	71.3W	不适用	41.2V ~ 57V

PSE 可在 RX 和 TX 线对 (对于 10baseT 或 100baseT 为引脚 1 - 2 和 3 - 6) 之间施加电压，或在两个备用线对 (4 - 5 和 7 - 8) 之间施加电压。施加到 1000/2.5G/5G/10GbaseT 系统中相同引脚组合的电源可在 IEEE 802.3bt 中识别。1000/2.5G/5G/10GbaseT 系统可以处理所有线对上的数据，因此消除了备用线对的说法。1 类和 2 类 PSE 一次只能对一组线对施加电压，而 3 类和 4 类 PSE 可以一次对一组或两组线对加电。PD 使用输入二极管电桥或有源电桥从任何可能的 PSE 配置中受电。与输入电桥相关的电压降会导致 PI 上的标准限值与 TPS23730 规格之间产生差异。

符合标准的 2 类、3 类或 4 类 PD 具有 1 类 PD 所不具备的电源管理要求。这些要求包括以下各项：

1. 必须分别解读 2 类、3 类或 4 类硬件分级。
2. 必须在前两个分级事件中呈现硬件 4 级 (适用于 2 类和 4 类 PD 以及 4 级或更高的 3 类 PD)。
3. 如果是 3 类 5-6 级或 4 类单接口 PD，则必须在三级和任何其他分级事件期间呈现 0 至 3 级的硬件分级。
4. 必须实现 DLL 协商。
5. 如果是 2 类或 3 类单接口 PD，则在 PSE 施加工作电压 (加电) 之后的 50ms 至 80ms，流耗必须小于 400mA。这段时间覆盖了 PSE 浪涌周期 (此周期最长为 75ms)。
6. 如果是 4 类 (7-8 级) 单接口 PD，则在 PSE 施加工作电压 (加电) 之后的 50ms 至 80ms，总流耗必须小于 800mA，每个线对组必须小于 600mA。
7. 输入电压降至低于 30V 和 10V 的任何时间，流耗不得分别超过 60mA 和 5mA。
8. 如果未获得至少 2 类硬件分级或通过 DLL 获得许可，则功耗不得超过 13W。
9. 如果未收到至少 4 个分级事件或通过 DLL 获得许可，则功耗不得超过 25.5W。
10. 如果未收到至少 5 个分级事件或通过 DLL 获得许可，则功耗不得超过 51W。
11. 必须符合各种工作模板和瞬态模板。
12. 可选择监控适配器是否存在。

由于有这些要求，PD 必须能够动态控制其负载，并监控 TPL 和 TPH 是否出现变化。如果设计项目需要明确了解适配器是否已插入并正常运行，也可以使用 TPH 和 TPL。

8.4.2 阈值电压

TPS23730 具有大量内部比较器，其产生的滞后现象有助于不同状态之间的平稳转换，如 图 8-5 所示。图 8-6 将电气特性 PoE 中的参数与 PoE 的状态相关联。分级和运行之间标记为闲置的模式表示 DEN、CLSA、CLSB、和 RTN 引脚均为高阻抗。标记为 Mark 的状态 (画虚线位置) 是 2-3-4 类硬件类别状态机的一部分。




图 8-6. 阈值电压

8.4.3 PoE 启动序列

图 8-7 的波形显示了来自具有 6 级硬件分级的 3 类或 4 类 PSE 的检测、分级和启动情况。显示的主要波形为 $V_{VDD-VSS}$ 、 $V_{RTN-VSS}$ 和 I_{PI} 。IEEE802.3bt 和 IEEE 802.3at 需要至少两个检测电平；但此示例中显示了四个电平。在检测序列期间插入时，四个电平可以防止误检测器件。

IEEE 802.3bt 还要求 PSE 分配 6 级功率级别，以便产生四个分级和标记周期以及从第四个标记事件启动。如下所示，对于 3 类和 4 类 PSE，一级事件所需的最短持续时间已延长。在施加完整电压之后， $V_{RTN} - V_{SS}$ 随着 TPS23730 对 C_{BULK} 充电而下降。在 图 8-9 中，转换器软启动也会延迟，直至浪涌周期结束。




图 8-7. PoE 启动序列

8.4.4 检测

$V_{VDD-VSS}$ 低于分级阈值下限时，TPS23730 处于检测模式。当输入电压上升至高于 V_{CL_ON} 时，DEN 引脚会进入漏极开路状态以节能。在检测时，RTN 为高阻抗，几乎所有的内部电路都被禁用，且 DEN 引脚拉至 V_{SS} 。25.5k Ω ($\pm 1\%$) 的 R_{DEN} 可呈现正确的特征。这可能是一个小型低功耗电阻，因为其负荷仅为约 5mW。有效的 PD 检测特征是在 PI 位置有 23.75k Ω 到 26.25k Ω 的增量电阻。

PSE 在 PI 位置看到的检测电阻是输入电桥电阻与一个并联组合电阻（即 R_{DEN} 与 TPS23730 偏置负载）串联的结果。向 PI 施加 2.7V 电压时，输入二极管电桥的增量电阻大小可能为数百欧，且流耗极低。在检测期间，输入电桥电阻会由 TPS23730 的有效电阻进行部分取消。

8.4.5 硬件分级

通过硬件分级，PSE 可以在供电之前先确定 PD 的电源要求，并且在供电后帮助进行电源管理。2 类、3 类和 4 类硬件分级允许高功率 PD 确定 PSE 是否能支持其高功率运行需求。PSE 在开启之前产生的分级周期数向 PD 指示其是否分配了请求的功率或者分配的功率是否小于请求的功率，在这种情况下会出现功率降级。

2 类 PD 总是呈现 4 级硬件特征以表明其为 25.5W 设备。5 级或 6 级 3 类 PD 在前两级事件期间呈现 4 级硬件特征，而在所有后续级别事件期间分别呈现 0 级或 1 级。7 级或 8 级 4 类 PD 在前两级事件期间呈现 4 级硬件特征，而在所有后续级别事件期间分别呈现 2 级或 3 级。1 类 PSE 会将 4 级至 8 级设备等同于 0 级设备，如果选择为该 PD 供电，则为其分配 13W 功率。2 类 PSE 会将 5 级至 8 级设备等同于 4 级设备，如果选择为该 PD 供

电，则为其分配 25.5W 功率。接收“2 个事件”类别的 4 级 PD、接收“4 个事件”类别的 5 级或 6 级 PD 或者接收“5 个事件”类别的 7 级或 8 级 PD 知道 PSE 已同意分配 PD 请求的功率。在功率降级的情况下，PD 可以选择不启动，或者在启动时功耗不超过最初分配的功率，而在启动后通过 DLL 请求更多功率。该标准要求 2 类、3 类或 4 类 PD 在这种情况下应指明其功率不足。以低于明确请求的功率启动一个高功率 PD 时，需要以某种形式将应用电路的某些部分断电。

表 8-1 中的最大功率条目决定了 PD 必须通告的级别。如果某个 PD 的功耗超过其声明的分级功率（可能是硬件分级或从 DLL 推导出的功率级别），PSE 可能会将其断开。该标准允许 PD 汲取有限的峰值电流（这会使瞬时功率上升至超过表 8-1 的限值）；但是，必须始终遵守平均功率要求。

TPS23730 采用包含一个到四个事件的分级。 R_{CLSA} 和 R_{CLSB} 电阻器值定义了 PD 的级别。DLL 通信由 PD 中的以太网通信系统实现，而不是由 TPS23730 实现。

TPS23730 会禁用高于 V_{CU_OFF} 的分级以避免过大的功耗。在 PD 热限制期间或当 APD 或 DEN 为有效状态时，CLSA/B 电压会关闭。CLSA 和 CLSB 输出端本身就会限流，但不应该长时间短接到 V_{SS} 。

图 8-8 显示了 TPS23730 的分级原理。当越过比较器阈值时，将会发生状态间的转换（请参阅图 8-5 和图 8-6）。这些比较器具有迟滞功能，因此将为机器增加固有记忆能力。运行从空闲状态（处于 PSE 断电状态）开始，然后继续从左向右增大电压。一个包含 2 个到 4 个事件的分级沿着朝向底部的（粗线）路径前进，然后沿着突出显示的下分支结束于锁存式 TPL/TPH 解码。一旦通向 PSE 检测的有效路径断开，输入电压就必须转换到低于标记复位阈值以重新开始。




图 8-8. 多达四个事件级别的内部状态

8.4.6 维持功率特征 (MPS)

MPS 是一种由 PD 呈现的电气特征信号，用于在施加工作电压后向 PSE 确保其仍然存在。对于 1 类或 2 类 PD，有效的 MPS 由 10mA 的最小直流电流（或每 325ms 至少持续 75ms 的 10mA 脉冲电流）以及与 0.05 μ F 电容并联且低于 26.3k Ω 的交流阻抗所组成。只有 1 类和 2 类 PSE 会监控交流 MPS。仅监控交流 MPS 的 1 类或 2 类 PSE 可能会切断 PD 的电源。

为了支持具有严格待机功耗要求的应用，IEEE802.3bt 引入了一项关于最小脉冲电流持续时间的重大改变，旨在确保 PSE 能够保持供电。这一变化适用于所有 3 类和 4 类 PSE，所需的脉冲持续时间是 1 类和 2 类 PSE 所需的时间的大约 10%。5-8 级 PD 的 MPS 电流幅度要求在以太网电缆的 PSE 端也增加到了 16mA。

如果通过 RTN 至 VSS 路径的电流极低，则 TPS23730 会自动生成通过 VSS 引脚的 MPS 脉冲电流，适当地调整幅度，使其净电流达到足以维持 PSE 功率的高电平。TPS23730 还能够确定 PSE 是 1-2 类还是 3-4 类，并自动调整脉冲电流幅度、持续时间和占空比，同时更大限度降低功耗。请注意，IEEE802.3bt 有关 PD 的要求适用于电缆的 PSE 端。这意味着，根据电缆长度和其他参数（包括大容量电容），可能需要较长的脉冲持续时间来确保

MPS 有效。为此，TPS23730 提供了自动展宽功能，用于消除此类系统状况对有效脉冲电流持续时间的影响。请参阅图 8-4。

当 APD 被拉至高电平或当 DEN 拉至 VSS (强制关闭热插拔开关) 时，将不能满足直流 MPS 要求。出现这种情况时，监控直流 MPS 的 PSE 会切断 PD 的电源。

8.4.7 高级启动和转换器运行

在 PSE 向 PD 提供完整电压之前，内部 PoE 欠压闭锁 (UVLO) 电路会使热插拔开关保持关闭。这样可以防止转换器电路在检测和分级期间加载 PoE 输入。在 PD 断电期间，转换器电路会使 C_{BULK} 、 C_{VCC} 、 C_{VB} 和 C_{VBG} 放电。因此，直到向 PD 施加完整电压之前， $V_{VDD-RTN}$ 将呈现较低的电压 (如图 8-7 所示)。

PSE 一旦决定为 PD 供电，就会将 PI 电压驱动到工作范围内。当 V_{VDD} 上升至高于 UVLO 导通阈值 (V_{UVLO-R} ，约为 37.6V) 且 RTN 为高电平时，TPS23730 将使热插拔 MOSFET 进入大约为 140mA (浪涌) 的电流限制状态。有关示例，请参阅图 8-9 的波形。在 C_{BULK} 充电且 V_{RTN} 从 V_{VDD} 下降至接近 V_{VSS} 时，禁用转换器开关；但允许转换器启动电路为 C_{VCC} 充电 (当 V_{VCC} 上升时，VB 调节器也为内部转换器电路供电)。一旦浪涌电流下降至低于浪涌电流限值大约 10%，PD 电流限值就会切换到运行电平 (大约为 1.85A)。此外，一旦浪涌持续时间超过约 84ms (浪涌阶段末)，而且 V_{VCC} 也高于其 UVLO (大约 8.25V) 之后，允许转换器开关启动。

继续遵循如图 8-9 中所示的启动序列，在 V_{VCC} 高于其 UVLO 之后，如果放电还未完成，软启动 (SST) 电容先以受控电流 (I_{SSD}) 放电至低于标称值 0.2V (V_{SFST})，然后逐渐重新充电，直至达到约 0.25V (闭环模式中的 V_{SSOFS})，这时将启用转换器开关，遵循闭环控制的软启动序列。请注意，在 48V 输入应用中，启动电流源能力足以在转换器软启动期间完全维持 V_{VCC} ，而无需任何大型 C_{VCC} 电容。在软启动周期结束时，更具体而言，在 SST 电压超过约 2V (V_{STUOF}) 时，启动电流源关闭。为内部电路 (包括开关 MOSFET 栅极) 供电时， V_{VCC} 会下降。如果转换器控制偏置输出上升至 V_{VCC} ，然后下降至 V_{CUVLO_F} (约 6.1V)，则表示成功启动。图 8-9 显示 V_{VCC} 出现小压降，而输出电压平稳上升，实现成功启动。

图 8-10 还举例说明了用光耦合器反馈代替 PSR 的类似场景。在这种情况下，当 V_{SST} 超过大约 0.6V (峰值电流模式中的 V_{SSOFS}) 时，启用转换器开关。




图 8-9. 加电和启动 - 具有 PSR 的反激式转换器




图 8-10. 加电和启动 - 具有光耦合器反馈

当 V_{VCC} 降至低于其 UVLO 下限时，转换器关闭。当从 PD 断开电源，或转换器输出电源轨发生故障时，可能会发生这种情况。当一个输出短接时，所有输出电压会下降，包括为 V_{VCC} 供电的电压。控制电路为 V_{VCC} 放电，直至它达到 UVLO 下限并关闭。如果转换器关闭且有足够的 VDD 电压，则会重新启动。这种工作方式有时称为断续模式，当与软启动结合时，可通过减少输出整流器的时间平均发热来提供强大的输出短路保护。

图 8-11 说明了当主输出严重过载而导致 V_{VCC} 断续时的情况。 V_{VCC} 由于过载而降至低于其 UVLO 之后，再次打开启动源。然后，重新启动一个新的软启动周期，软启动电容先以受控电流放电，在输出电压上升之前引入短暂的停顿。




图 8-11. PSR 反激式直流/直流转换器的主输出发生严重过载之后重新启动

此外，当 VCC 下降时，TPS23730 可以区分过载和轻负载状况。例如，在轻负载状况下，由于暂时的开关停止，具有光耦合反馈的二极管整流反激式转换器的 VCC 电压轨可能会下降。在这种情况下，必须维持输出电压，软启动是不可接受的。为了应对这种情况，如果 V_{VCC} 由于轻负载而降至约 7.1V 以下，则 TPS23730 会立即重新启动，在短时间内使 VCC 电压回升，且没有软启动再循环。




图 8-12. 如果二极管整流反激式直流/直流转换器的轻负载状况导致 VCC 欠压，则开始启动。

如果 $V_{VDD-VSS}$ 降至低于 PoE UVLO 下限 (V_{UVLO_F} , 大约 32V)，则热插拔 MOSFET 关闭，但转换器仍运行（除非 LINEUV 输入下拉为低电平）。如果 V_{VCC} 降至 V_{CUVLO_F} (约 6.1V) 以下，热插拔 MOSFET 处于浪涌电流限值，SST 引脚拉至接地，则转换器会停止运行，或处于热关断状态。

8.4.8 线路欠压保护和转换器运行

拆下输入电源时，在某些情况下，电源组件上可能会产生应力。例如，使用 ACF 拓扑时，随着 $V_{VDD-RTN}$ 逐渐降低，转换器的工作占空比必须补偿较低的输入电压。在最小输入电压下，占空比接近其最大值 (D_{MAX})，因为变压器必须在相对较短的时间内复位，所以钳位电容器两端的电压接近其最高值。这会导致出现可能存在破坏性的过电压和振荡。此外，在下一次加电期间，由于钳位电容器预充电，软启动会导致变压器饱和。

在某些情况下，在转换器开关完全停止（不管是暂时停止）之后，输出电压电容器可能会反向驱动其次级侧同步 MOSFET。这种状况可适用于 ACF 和反激式（断电或下一次软启动）配置。

为了应对这种情况，在 LINEUV 电压降至低于 V_{LIUVF} 后，TPS23730 转换至软启动模式。暂时打开启动，以便维持 V_{VCC} ，然后使用 SST 控制以使开关 MOSFET 峰值电流缓慢下降。结果，转换器输出以受控方式放电，输出电容器的能量发送回输入大容量电容器。另请注意，在软停止开始时，TPS23730 暂时强制峰值电流达到一个低值 (V_{Cs} ，最高大约为 50mV)，直至 SST 电压变得足够低，可以使其进一步降低。这一高级功能使得软停止可以立即开始使输出电容器放电，而不管输出负载水平如何，从而更大限度减少系统取舍，实现更优的开关 MOSFET 保护。请参阅图 8-13。




图 8-13. 软停止操作

完成软停止操作之后，为了避免因能量转移对 LINEUV 电压的影响而引起的后续振荡，在 VDD 上施加内部负载 (~7mA) 约 160ms，然后才允许转换器重新启动。

8.4.9 PD 自保护

IEEE802.3bt 新增了有关 3 类和 4 类运行模式的 PSE 输出限制要求，以便涵盖更高功率的应用和 4 线对应用。2 类、3 类和 4 类 PSE 必须符合已指定最小和最大拉电流边界的输出电流与时间关系模板。每个 2 线对的峰值输出电流可能高达 50A (持续 10 μs) 或 1.75A (持续 75ms)，而通过 4 线对输电时，总峰值电流将是这些值的两倍。因此，相对于 IEEE 802.3-2012，该标准更加需要对 PD 设备进行可靠保护。

PD 部分有以下自保护功能。

- 热插拔开关电流限制
- 热插拔开关折返
- 热插拔过热保护

TPS23730 的内部热插拔 MOSFET 借助限流和抗尖峰脉冲式折返功能来防止输出故障和输入电压阶跃。高应力条件包括转换器输出短路、VDD 到 RTN 短路或输入线路上的瞬变。导通 MOSFET 出现过载时将触发限流功能，结果使 $V_{RTN-VSS}$ 上升。如果 V_{RTN} 上升到大约 14.8V 以上且持续时间超过大约 1.8ms，则电流限值将恢复到浪涌限值，并且关闭转换器，但这种情况下没有适用的最小浪涌延迟周期 (84ms)。1.8ms 抗尖峰脉冲功能可防止瞬变使 PD 复位，但前提是恢复处于热插拔和 PSE 保护范围内。图 8-14 显示了一个从 15V PSE 上升电压阶跃恢复的示例。热插拔 MOSFET 进入电流限制范围，过冲至相对较低的电流，恢复到 1.85A 全电流限制，并为输入电容器充电，同时转换器继续运行。因为 $V_{RTN-VSS}$ 在 1.8ms 抗尖峰脉冲时间之后低于 14.8V，MOSFET 不会进入折返。




图 8-14. 对 PSE 阶跃电压的响应

PD 控制器具有热传感器，可用于保护内部热插拔 MOSFET。启动状态或 VDD 至 RTN 短路等状态会在 MOSFET 中引起高功耗。过热关断 (OTSD) 功能会关闭热插拔 MOSFET 和分级稳压器，它们将在器件冷却后重新启动。PD 过热事件消失后，PD 会在浪涌阶段重新启动。

在供电运行期间将 DEN 拉至 VSS 会导致内部热插拔 MOSFET 关闭。此特性允许 PD 使用次级侧适配器 ORing 来实现适配器优先级。注意同步转换器拓扑，它可实现双向供电。

在以下情况下会强制关闭热插拔开关：

- V_{APD} 高于 V_{APDEN} (大约为 1.5V)
- $V_{DEN} \leq V_{PD_DIS}$ (当 $V_{VDD-VSS}$ 处于运行范围内时)
- PD 过热
- $V_{VDD-VSS} <$ PoE UVLO (约 32V)

8.4.10 热关断 - 直流/直流控制器

直流/直流控制器有一个 OTSD，可以通过热源 (包括 VB 和 VBG 调节器、GATE/GAT2 驱动器、启动电流源和偏置电流) 来触发。控制器 OTSD 关闭 VB、VBG、GATE/GAT2 驱动器，以及强制 VCC 控制进入欠压状态。

8.4.11 适配器 ORing

许多支持 PoE 的设备设计为使用墙上适配器或 PoE 电源供电。本地电源解决方案增加了成本和复杂性，但是 PoE 在特定情况下不可用时，允许使用相应产品。虽然大多数应用只要求 PD 在两种电源都存在时才工作，但 TPS23730 器件支持强制选择使用任一电源运行。图 8-15 说明了二极管 ORing 外部电源为 PD 供电的三种方案。在任何特定设计中只能使用一种方案。方案 1 将电源施加到器件输入端，方案 2 将电源施加到器件 PoE 部分

和电源电路之间，方案 3 将电源施加到转换器的输出侧。每种方案都有优缺点。《采用 TPS23753 的高级适配器 ORing 解决方案》应用手册 (SLVA306) 对器件和 ORing 解决方案进行了详细论述。




图 8-15. ORing 配置




图 8-16. 低电压方案 1 ORing

偏好某一种电源将会带来许多挑战。适配器输出电压 (标称值和容差值)、电源插入点以及偏好的电源等因素相结合决定了解决方案的复杂性。下面几个因素会增加复杂性：二极管 ORing 的自然高压选择 (更简单的电源组合方法)、PSE 中隐含的电流限制、PD 浪涌以及保护电路 (这是正常运行和确保可靠性所必需的)。对于许多组合来说，创建简单而无缝的解决方案即使并非天方夜谭，也是困难重重。然而，TPS23730 器件提供了几种可简化组合的内置功能。

几个示例证明了 ORing 解决方案固有的局限性。二极管 ORing 将 48V 适配器与 PoE 相结合 (方案 1) 会出现任一电源可能具有较高电压的问题。此情况下需要使用阻塞开关来确保其中一个电源占主导地位。第二个示例使用方案 2 将 12V 适配器与 PoE 组合在一起。转换器采用 12V 适配器供电时的流耗大约是采用 48V PoE 时的流耗的四倍。从适配器电源转换到 PoE 所需的电流可能超出 PSE 的供电能力。 C_{IN} 电容充电时，必须关闭转换器，随后

在电压升高和输入电流降低时再重新启动转换器。第三个示例将 24V 适配器与 ORing 方案 1 结合使用。PD 热插拔必须处理两倍的电流，并且具有 1/4 的电阻（电流成为原来的 4 倍），这样才能消耗相同的功率。

更常见的优选 ORing 方案是具有适配器优先级的方案 2。当适配器用于将 APD 拉至高电平而禁用热插拔 MOSFET 时，可阻止 PoE 源为输出供电。此解决方案适用于各种适配器电压，非常简单，并且需要很少的外部器件。当交流电源发生故障，或已拆下适配器时，启用热插拔开关。在更简单的实现中，PD 会暂时断电，直到 PSE 完成其启动周期。

DEN 引脚可用于在 ORing 采用方案 3 时禁用 PoE 输入。这是适配器优先级实施方案。将 DEN 拉至低电平，同时创建无效的检测签名，禁用热插拔 MOSFET，并防止 PD 重新检测。这通常使用从转换器的次级侧驱动的光耦合器来完成。通过确保辅助电压始终高于转换器输出，可以实现不需要 DEN 光耦合器的另一种方案 3 替代方法；在这种情况下，可使用 TPS23730 的自动 MPS 功能来维持 PSE 电源。

TPS23730 也支持通过使用 PPD 输入来使用方案 1 适配器，例如 24V。请参阅图 8-16。

IEEE 标准要求 PI 导体与地电位以及不属于 PI 接口的所有其他系统电位以电气方式隔离。在方案 1 和 2 中，适配器必须在输出端和所有其他连接之间通过最小 1500Vac 的电介质耐压测试。在方案 3 中，仅当转换器不提供此隔离的情况下，适配器才需要实现此隔离。

图中所有方案所示的适配器 ORing 二极管用于防止反向电压适配器、适配器输入引脚短路和低压适配器损坏。在方案 3 中，有时 ORing 是通过使用 MOSFET 实现的。

9 应用和实施

NOTE

以下应用部分的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。客户应负责确定 TI 组件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

9.1 应用信息

TPS23730 可以灵活地支持需要单个 PWM 栅极驱动器或两个互补栅极驱动器的多种电源拓扑配置，并将在电流模式控制下运行。图 9-1 提供了一个有源钳位正向转换器的示例。

9.2 典型应用




图 9-1. 基本 TPS23730 实现

9.2.1 设计要求

本应用部分不包含转换器拓扑的选择和转换器设计程序等内容。

TPS23730 可灵活地用于高功率密度反激式拓扑，例如初级侧调节同步或非同步反激式转换器。

[详细设计流程](#) 介绍了为 TPS23730 编程的示例以及其他设计注意事项。有关更具体的转换器设计示例，请参阅满足表 9-1 所述设计参数的 TPS23730EVM-093 EVM。

表 9-1. 设计参数

参数	测试条件	最小值	典型值	最大值	单位
输入电压	通过 PoE 或适配器供电	0		57	V
工作电压	启动后	30		57	V
适配器电压		40		57	V
输入 UVLO	器件端子上的输入电压上升	—		40	V
	输入电压下降	30.5		—	
检测电压	器件端子上	1.4		10.1	V
分级电压	器件端子上	11.9		23	V
4 级	分级特征 A	38		42	mA
直流/直流拓扑	有源钳位正激式				
输出电压			12		V
输出电流			3.9		A
端到端效率	满负载时		91		%
开关频率			250		kHz

9.2.1.1 详细设计过程

9.2.1.1.1 输入电桥和肖特基二极管

对于 PoE 输入电桥，使用肖特基二极管代替 PN 结二极管将功耗降低约 30%。当未使用 FET 桥架构时，通常将它们用于进一步提高效率。

肖特基二极管泄漏电流和不同的输入桥架构会影响检测特征。对获得精确检测特征的温度范围设定合理的期望值是更简单的解决方案。稍微调整 R_{DEN} 也可能有助于满足该要求。

一般情况下建议对输入整流器使用 2A、100V 额定值的分立式或桥式肖特基二极管。

TPS23730EVM-093 允许选择分立式肖特基桥或 FET 二极管桥，使整体系统效率提高 1-2%。

9.2.1.1.2 输入 TVS 保护

必须对 PoE 整流电压使用 TVS。TI 推荐为一般室内应用使用 SMAJ58A 或具有同等或更好性能的器件。如果将一个适配器从 V_{DD} 连接到 RTN（如上方 ORing 方案 2 所示），则可能会发生输入电缆电感与内部 PD 电容振铃引起的电压瞬变。适当的电容滤波或 TVS 必须将电压限制在最大绝对额定值内。室外瞬态电平或特殊应用需要额外的保护。

如果输入 TVS 变为反向偏置且阻止了 TPS23730 周围的瞬态电流，则 PD 电源输入和转换器输出之间的 ESD 事件会导致在热插拔 MOSFET 中产生大应力电流。SMAJ58A 是 RTN（阴极）和 VSS（阳极）之间很好的初始选择。

9.2.1.1.3 输入旁路电容器

IEEE 802.3bt 标准规定了一个 $0.05 \mu F$ 至 $0.12 \mu F$ 的输入旁路电容器（从 V_{DD} 到 V_{SS} ）。通常情况下使用 $0.1 \mu F$ 、100V、10% 陶瓷电容器。

9.2.1.1.4 检测电阻， R_{DEN}

IEEE 802.3bt 标准规定了检测特征电阻 R_{DEN} 介于 $23.7\text{k}\Omega$ 至 $26.3\text{k}\Omega$ 之间，即 $25\text{k}\Omega \pm 5\%$ 。选择 $25.5\text{k}\Omega$ 的 R_{DEN} 。

9.2.1.1.5 分级电阻， R_{CLSA} 和 R_{CLSB} 。

将一个电阻从 $CLSA$ 和 $CLSB$ 连接到 V_{SS} 即可根据 IEEE 802.3bt 标准设定分级电流。分配的分级功率应该对应于 PD 在运行过程中所消耗的最大平均功率。根据 表 8-1 选择 R_{CLSx} 。

对于高功率设计，请选择 6 级，其中 $R_{CLSA} = 32\Omega$ ， $R_{CLSB} = 130\Omega$ ，

9.2.1.1.6 死区时间电阻器， R_{DT}

通过从 DT 连接到 RTN 的电阻器对死区时间进行编程。所需的死区时间期间取决于特定的拓扑和寄生效应。获得更优定时电阻器的简单方法是建立电源。正确的初始值是 100ns 。然后，在考虑运行的各个方面（负载、输入电压和温度）后，可以调整死区时间，使之达到理想效率。

- 按如下所示选择 R_{DT} ，假定 t_{DT} 为 100ns ：

$$a. \quad R_{DT}(\text{k}\Omega) = \frac{t_{DT}(\text{ns})}{2} = \frac{100}{2} = 50$$

b. 选择 $R_{DT} = 49.9\text{k}\Omega$

9.2.1.1.7 APD 引脚分压器网络， R_{APD1} 、 R_{APD2}

如果适配器电源优先于 PoE 电源，APD 引脚可用于禁用 TPS23730 器件内部热插拔 MOSFET。我们给出了示例计算，请参阅 [SLVA306](#)。

9.2.1.1.8 PPD 引脚分压器网络， R_{PPD1} ， R_{PPD2}

对于这个设计示例，不需要有源 PoE，因此 PPD 下拉至 V_{SS} 。但是，使用 V_{DD} 和 V_{SS} 之间连接的低电压适配器时，PPD 引脚可用于覆盖内部热插拔 MOSFET UVLO (V_{UVLO_R} 和 V_{UVLO_H})。PPD 引脚拥有内部 $5\mu\text{A}$ 下拉电流源。例如，考虑为 24V 适配器选择 R_{PPD1} 和 R_{PPD2} 。

- 选择约为 24V 适配器标称值 75% 的启动电压 $V_{ADPTR-ON}$ 。假定适配器输出为 $24\text{V} \pm 10\%$ ，则可以提供比最小适配器工作电压低 15% 的余量。
- 选择 $V_{ADPTR-ON} = 24\text{V} \times 0.75 = 18\text{V}$ 。
- 选择 $R_{PPD2} = 3.01\text{k}\Omega$ 。
- $I_{RPPD1} = I_{RPPD2} + 5\mu\text{A}$ ，因此可使用 KCL 计算 R_{PPD1} 。选择 $18.7\text{k}\Omega$ 。

9.2.1.1.9 设定频率 (R_{FRS}) 和同步

通过将 R_{FRS} 从 FRS 引脚连接到 $AGND$ 来设定转换器开关频率。

例如：

- 隔离式 PoE 应用的理想开关频率 (f_{SW}) 是 250kHz 。
- 依照 [公式 2](#) 计算 R_{FRS} 。
- 选择 $60.4\text{k}\Omega$ 。

TPS23730 器件可同步到外部时钟，以便从采样系统中消除拍频，或者使发射频谱远离射频输入频率。通过向 FRS 施加幅度为 V_{SYNC} 的短脉冲 (T_{SYNC})，可以实现同步，如 [图 8-3](#) 中所示。应选定 R_{FRS} ，以便最大自由运行频率略低于期望的同步频率。同步脉冲终止电位导通时间，在脉冲终止之前，关断周期不会开始。 FRS 引脚的脉冲应达到 2.5V 至 V_B 之间，最小脉宽为 25ns （高于 2.5V ），上升和下降时间小于 10ns 。因为 FRS 节点具有高阻抗，因此应该受到保护，免受噪声影响。隔离式示例中的 R_T 约为 100Ω ，这可降低噪声灵敏度和抖动。

9.2.1.1.10 偏置电源要求和 C_{VCC}

TPS23730 中的高级启动功能允许偏置电路上的电容相对较低。建议在 C_{VCC} 上使用 $1\mu\text{F}$ 10% 25V 陶瓷电容器。

9.2.1.1.11 TPH、TPL 和 BT 接口

TPH 、 TPL 和 \overline{BT} 引脚均为低电平有效的漏极开路输出，可指示 PSE 的分配功率。光耦合器可以将这些引脚连接到转换器次级侧的电路。推荐使用高增益光耦合器和高阻抗（例如 CMOS）接收器。请参阅 TPS23730EVM-093 中的示例电路。下面是一个示例设计的计算。

- 使 $V_{CC} = 12\text{V}$ ， $V_{OUT} = 5\text{V}$ ， $R_{TPx-OUT} = 10\text{k}\Omega$ ， $V_{TPx-OUT}$ （低电平）= 400mV （最大值）。

- a. $I_{TPx-OUT} = 0.46\text{mA}$ 。
2. 为确定 R_{TPx} ，需要使用光耦合器 CTR。选定 LED 偏置电流为 5mA 时最小 CTR 为 300% 的器件。CTR 也会随温度和 LED 偏置电流而变化。CTR 随二极管电流的强烈变化使这成为一个问题，需要使用光耦合器数据表上的 CTR 与 I_{DIODE} 关系曲线进行某种迭代运算。
- 光耦合器二极管的近似正向电压在数据表中为 1.1V。
 - $I_{TPx-MIN} = 1\text{mA}$ 以及 $R_{TPx} = 10.6\text{k}\Omega$ 。
3. 选择 $10.7\text{k}\Omega$ 电阻器。

9.2.1.1.12 次级侧软启动

转换器需要电压误差放大器具有软启动功能，防止输出在启动时过冲。图 9-2 显示了与典型 TLV431 误差放大器配合使用的次级侧软启动的一个常见示例。软启动元件包括 D_{SS} 、 R_{SS} 和 C_{SS} 。它们的作用是，通过 R_{OB} 、光耦合器和 D_{SS} 为 C_{SS} 充电，下拉 V_{COMP} ，从而控制输出上升速率。这样做有额外的好处，即在输出电压达到调节值时，TLV431 输出和 C_{IZ} 预设为适合的值，可防止由于误差放大器恢复功能而产生电压过冲。在次级侧有足够的电压之前，次级侧误差放大器不会变为有效状态。TPS23730 提供可调节的初级侧软启动功能，其持续时间足够长，从而实现次级侧电压环路软启动。初级侧电流环路软启动通过向第二个 PWM 控制输入施加缓慢上升的电压，从而可控制开关 MOSFET 峰值电流。PWM 由软启动斜坡或 COMP 得出的电流需求中的较低者来控制。实际输出电压上升时间通常比内部软启动周期短得多。最初，初级侧软启动斜坡将最大电流需求定义为随时间变化的函数。初级侧软启动周期结束之前，电流限制、次级侧软启动或输出调节将开始控制 PWM。由于 VCC 启动源在转换器的输出电压上升之后会保持更长的时间（仅当在 SS 引脚上达到 2.1V 时，VCC 启动才会关闭），在一些传统 PWM 控制器中不需要大偏置绕组保持电容器。而可以在 VCC 上使用小型 $1\mu\text{F}$ 陶瓷电容器。




图 9-2. 误差放大器软启动

9.2.1.1.13 传导发射的频率抖动控制

为获得更好的 EMI 性能，应按照 [用于扩频应用的 DTHR 和频率抖动](#) 所述计算 C_{DTR} 和 R_{DTR} 。

这些公式生成 $C_{DTR} = 2.2\text{nF}$ 和 $R_{DTR} = 235\text{k}\Omega$ ，其中可使用 $237\text{k}\Omega$ 标准电阻。

10 电源相关建议

TPS23730 转换器的设计必须使转换器输入电压可以在推荐的输入电压下依照 IEEE 802.3 协议运行（如 表 8-4 中所示），如果适用，可在适配器的最低工作电压下运行。

11 布局

11.1 布局指南

PoE 前端的布局应遵循电源和 EMI/ESD 最佳实践指导原则。基本的建议包括：

- 必须以点对点的方式根据功率流动方向推动部件安置：RJ-45、以太网变压器、二极管电桥、TVS 和 $0.1 \mu F$ 电容器以及 TPS23730。
- 所有引线都应尽可能短，并采用宽电源迹线以及成对的信号与回路。
- 功率流中的部件间不应存在任何信号交叉。
- 在 48V 输入电压轨之间以及输入端与隔离转换器输出端之间必须采用符合 IEC60950 等安全标准的间隔。
- TPS23730 应该位于独立的本地接地平面上，这些平面对于 PoE 输入应以 VSS 为基准，而对于开关输出则应以 RTN 为基准。
- SMT 功耗器件上应使用大型铜填充物和迹线，而电源路径中应使用较宽的迹线或覆铜填充物。
- 建议在通过顶层平面（推荐 2oz 铜板）到底部 VSS 平面（推荐 2oz 铜板）连接外露散热焊盘的 (PAD_G) 上至少有 8 个过孔，在 (PAD_S) 上至少有 5 个过孔，以帮助散热。

11.2 布局示例

在 TPS23730EVM-093 的用户指南中可找到详细的 PCB 布局，其中显示了顶层和底层以及装配件，可作为器件理想布局的参考。

11.3 EMI 遏制

- 对 dv/dt 和 di/dt 电路路径应使用紧凑型回路（功率回路和栅极驱动器）。
- 对于连接到开关节点的组件，应使用最小但符合散热需求的覆铜区域进行散热（尽量减少暴露的辐射表面）。
- 采用铜接地平面（可以拼接）和顶层灌铜（用接地灌铜方式环绕电路）。
- 如果经济上可行，请使用 4 层 PCB（为了更好接地）。
- 最大限度减小与输入迹线相关的铜区域面积（为了使辐射接收量最小化）。
- 使用 Bob Smith 端接、Bob Smith EFT 电容器和 Bob Smith 平面。
- 使用 Bob Smith 平面作为 PCB 输入侧的接地屏蔽层（形成虚拟接地或真实大地接地）。
- 在输入端使用铁氧体磁珠（允许使用磁珠或 0Ω 电阻）。
- 保持输入相关电路与电源电路之间的物理隔离（使用铁氧体磁珠作为边界线）。
- 可使用共模电感器。
- 可使用集成的 RJ-45 插孔（使用内部变压器和 Bob Smith 端接技术进行了屏蔽）。
- 最终产品外壳注意事项（屏蔽）。

11.4 散热注意事项和 OTSD

在散热设计中应考虑附近的本地 PCB 热源。一般计算中假设 TPS23730 是导致 PCB 温度上升的唯一热源。如果正常运行的 TPS23730 器件被附近的器件过度加热，该器件可能会发生 OTSD 事件。

11.5 ESD

包含 TPS23730 的单元的 ESD 要求与 TI 测试中的相应要求相比具有更广的适用范围和运行影响。不应将单元级要求与参考设计测试混淆，参考设计测试仅验证 TPS23730 的强度。

12 器件和文档支持

12.1 文档支持

12.1.1 相关文档

请参阅如下相关文档：

- *IEEE Standard for Information Technology ... Part 3: Carrier sense multiple access with collision detection (CSMA/CD) access method and physical layer specifications*, IEEE Computer Society, IEEE 802.3TMat (Clause 33)
- *Information technology equipment – Radio disturbance characteristics – Limits and methods of measurement*, International Electrotechnical Commission, CISPR 22 Edition 5.2, 2006-03
- 《采用 TPS23753 的高级适配器 ORing 解决方案》, Eric Wright , TI , [SLVA306](#)
- 《设计具有隔离式反激的 EMI 兼容 PoE 供电设备实用指南》, Donald V. Comiskey , TI , [SLUA469](#)
- [TPS23730EVM-093 : TPS23730 评估模块](#)

12.2 支持资源

[TI E2E™ 支持论坛](#)是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[《使用条款》](#)。

12.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

12.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

12.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

13 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS23730RMTR	Active	Production	VQFN (RMT) 45	3000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	TPS23730 DB0 WA1
TPS23730RMTR.A	Active	Production	VQFN (RMT) 45	3000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	TPS23730 DB0 WA1
TPS23730RMTRG4	Active	Production	VQFN (RMT) 45	3000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	TPS23730 DB0 WA1
TPS23730RMTRG4.A	Active	Production	VQFN (RMT) 45	3000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	TPS23730 DB0 WA1

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.



⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a " ~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS23730RMTR	VQFN	RMT	45	3000	330.0	16.4	5.25	7.25	1.45	8.0	16.0	Q1
TPS23730RMTRG4	VQFN	RMT	45	3000	330.0	16.4	5.25	7.25	1.45	8.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS23730RMTR	VQFN	RMT	45	3000	367.0	367.0	35.0
TPS23730RMTRG4	VQFN	RMT	45	3000	367.0	367.0	35.0


PACKAGE OUTLINE

VQFN - 1 mm max height

RMT0045A

PLASTIC GUARD FLATBACK NO LEAD

PLASTIC QUAD FLATPACK-NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RMT0045A

VQFN - 1 mm max height


PLASTIC QUAD FLATPACK-NO LEAD



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE: 12X



SOLDER MASK DETAILS

4225180/A 08/2019

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK-NO LEAD

RMT0045A



SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

PAD 46: 76%; PAD 47: 78%
SCALE: 12X

4225180/A 08/2019

NOTES: (continued)

- Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026 , 德州仪器 (TI) 公司

最后更新日期 : 2025 年 10 月