

TMS320F28002x 实时微控制器

1 特性

- TMS320C28x 32 位 DSP 内核 (在 100MHz 下)
 - IEEE 754 浮点单元 (FPU)
 - 支持快速整数除法 (FINTDIV)
 - 三角函数加速器 (TMU)
 - 支持非线性比例积分微分 (NLPID) 控制
 - CRC 引擎和指令 (VCRC)
 - 十个硬件断点 (包括 ERAD)
- 片上存储器
 - 128KB (64KW) 闪存 (ECC 保护)
 - 24KB (12KW) RAM (ECC 保护或奇偶校验保护)
 - 双区域安全
- 时钟和系统控制
 - 两个内部零引脚 10MHz 振荡器
 - 晶体振荡器或外部时钟输入
 - 窗口化看门狗计时器模块
 - 丢失时钟检测电路
 - 双时钟比较器 (DCC)
- 单 3.3V 电源
 - 内部 VREG 生成
 - 欠压复位 (BOR) 电路
- 系统外设
 - 6 通道直接存储器存取 (DMA) 控制器
 - 43 个独立可编程多路复用通用输入/输出 (GPIO) 引脚
 - 在模拟引脚上提供 16 路数字输入
 - 增强型外设中断扩展 (ePIE)
 - 支持多个低功耗模式 (LPM)
 - 嵌入式实时分析和诊断 (ERAD)
 - 唯一标识 (UID) 号
- 通信外设
 - 一个电源管理总线 (PMBus) 接口
 - 两个内部集成电路 (I2C) 端口
 - 一个控制器局域网 (CAN) 总线端口
 - 2 个串行外设接口 (SPI) 端口
 - 一个 UART 兼容的串行通信接口 (SCI)
 - 两个 UART 兼容的本地互连网络 (LIN) 接口
 - 带一个发送器和一个接收器的快速串行接口 (FSI) (最高 200Mbps)
- 模拟系统
 - 两个 3.45MSPS、12 位模数转换器 (ADC)
 - 多达 16 个外部通道
 - 每个 ADC 具有四个集成后处理块 (PPB)
 - 四个带 12 位参考数模转换器 (DAC) 的窗口比较器 (CMPSS)
 - 数字干扰滤波器
- 增强型控制外设
 - 14 个 ePWM 通道, 其中八个通道具有高分辨率功能 (150ps 分辨率)
 - 集成式死区支持
 - 集成式硬件触发区 (TZ)
 - 三个增强型捕捉 (eCAP) 模块
 - 在三个 eCAP 模块中, 有一个提供高分辨率捕捉 (HRCAP)
 - 两个支持 CW/CCW 运行模式的增强型正交编码器脉冲 (eQEP) 模块
- 可配置逻辑块 (CLB)
 - 增强现有外设功能
 - 支持位置管理器解决方案
- 主机接口控制器 (HIC)
 - 可从外部主机访问内部存储器
- 背景 CRC (BGCR)
 - 关于 32 位数据的一个周期 CRC 运算
- 诊断特性
 - 内存开机自检 (MPOST)
 - 硬件内置自检 (HWBIST)
- 封装选项:
 - 80 引脚 Low-profile Quad Flatpack (LQFP) [后缀 PN]
 - 64 引脚 LQFP [后缀 PM]
 - 48 引脚 LQFP [后缀 PT]
- 温度选项:
 - S: -40°C 至 125°C 结温
 - Q: -40°C 至 125°C 的自然通风下 (通过针对汽车应用的 AEC Q100 认证)
- 功能安全质量管理型
 - 可用于辅助 ISO 26262、IEC 61508 和 IEC 60730 系统设计的文档



2 应用

- 电器
 - 空调室外机
- 楼宇自动化
 - 电梯门自动启闭装置驱动控制
- 工业机械和机床
 - 自动分拣设备
 - 纺织机
- 电动汽车充电基础设施
 - 交流充电 (桩) 站
 - 直流充电 (桩) 站
 - 电动汽车充电站电源模块
 - 无线电动汽车充电站
- 可再生能源存储
 - 能量存储电源转换系统 (PCS)
- 太阳能
 - 中央逆变器
 - 微型逆变器
 - 太阳能电源优化器
 - 太阳能电弧保护
 - 快速关断
 - 电表
 - 串式逆变器
- 混合动力、电动和动力总成系统
 - 直流/直流转换器
 - 逆变器和电机控制
 - 车载充电器 (OBC) 和无线充电器
 - 汽车泵
 - 电动助力转向 (EPS)
- 车身电子装置 & 照明
 - 汽车 HVAC 压缩机模块
 - 直流/交流逆变器
 - 前灯
- 交流逆变器和变频驱动器
 - 交流驱动器控制模块
 - 交流驱动器位置反馈
 - 交流驱动器功率级模块
- 线性电机运输系统
 - 线性电机功率级
- 单轴及多轴伺服驱动器
 - 伺服驱动器位置反馈
 - 伺服驱动器功率级模块
- 速度控制 BLDC 驱动器
 - 交流输入 BLDC 电机驱动器
 - 直流输入 BLDC 电机驱动器
- 工业电源
 - 工业交流/直流
- UPS
 - 三相 UPS
 - 单相在线式 UPS
- 电信和服务器电源
 - 商用直流/直流
 - 商用网络和服务器 PSU
 - 商用通信电源整流器

3 说明

TMS320F28002x (F28002x) 是 C2000™ 实时微控制器系列中的一个器件，该系列可扩展、超低延迟器件旨在提高电力电子设备的效率，包括但不限于：高功率密度、高开关频率，并支持使用 **GaN** 和 **SiC** 技术。

这些应用包括：

- 工业电机驱动
- 电机控制
- 光伏逆变器
- 数字电源
- 电动车辆与运输
- 感应和信号调理

实时控制子系统基于 TI 的 32 位 C28x DSP 内核，可针对从片上闪存或 SRAM 运行的浮点或定点代码提供 100MHz 的信号处理性能。三角函数加速器 (TMU) 和 VCRC (循环冗余校验) 扩展指令集进一步增强了 C28x CPU 的性能，从而加快了实时控制系统关键常用算法的速度。

高性能模拟模块集成在 F28002x 实时微控制器 (MCU) 上，并与处理单元和 PWM 单元紧密耦合，以提供更好的实时信号链性能。14 个 PWM 通道均支持与频率无关的分辨率模式，可控制从三相逆变器到高级多级电源拓扑的各种功率级。

通过加入可配置逻辑块 (CLB)，用户可以添加自定义逻辑，还可将类似 FPGA 的功能集成到 C2000 实时 MCU 中。

各种业界通用通信端口 (如 SPI、SCI、I2C、PMBus、LIN 和 CAN) 不仅支持连接, 还提供了多个引脚复用选项, 可实现出色的信号布局。快速串行接口 (FSI) 可跨隔离边界实现高达 200Mbps 的稳健通信。

C2000 平台新增了主机接口控制器 (HIC), 这是一种高吞吐量接口, 允许外部主机直接访问 TMS320F28002x 的资源。

是否想详细了解 C2000 MCU 适用于实时控制系统的特性? 查看 [使用 C2000™ 实时微控制器的基本开发指南](#), 并访问 [C2000™ 实时控制 MCU](#) 页面。

[C2000™ 实时控制微控制器 \(MCU\) 入门指南](#) 涵盖了 C2000 器件开发中从硬件到支持资源的所有方面。除了主要的参考文档外, 每个部分还提供了相关链接和资源, 帮助用户进一步了解相关信息。

准备开始了吗? 查看 [TMDSCNCD280025C](#) 评估板并下载 [C2000Ware](#)。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾	本体尺寸
TMS320F280025	PN (LQFP , 80)	14mm x 14mm	12mm x 12mm
	PM (LQFP , 64)	12mm x 12mm	10mm x 10mm
	PT (LQFP , 48)	9mm x 9mm	7mm x 7mm
TMS320F280025-Q1	PN (LQFP , 80)	14mm x 14mm	12mm x 12mm
	PM (LQFP , 64)	12mm x 12mm	10mm x 10mm
	PT (LQFP , 48)	9mm x 9mm	7mm x 7mm
TMS320F280025C	PN (LQFP , 80)	14mm x 14mm	12mm x 12mm
	PM (LQFP , 64)	12mm x 12mm	10mm x 10mm
	PT (LQFP , 48)	9mm x 9mm	7mm x 7mm
TMS320F280025C-Q1	PN (LQFP , 80)	14mm x 14mm	12mm x 12mm
	PM (LQFP , 64)	12mm x 12mm	10mm x 10mm
	PT (LQFP , 48)	9mm x 9mm	7mm x 7mm
TMS320F280023	PN (LQFP , 80)	14mm x 14mm	12mm x 12mm
	PM (LQFP , 64)	12mm x 12mm	10mm x 10mm
	PT (LQFP , 48)	9mm x 9mm	7mm x 7mm
TMS320F280023-Q1	PN (LQFP , 80)	14mm x 14mm	12mm x 12mm
	PM (LQFP , 64)	12mm x 12mm	10mm x 10mm
	PT (LQFP , 48)	9mm x 9mm	7mm x 7mm
TMS320F280023C	PN (LQFP , 80)	14mm x 14mm	12mm x 12mm
	PM (LQFP , 64)	12mm x 12mm	10mm x 10mm
	PT (LQFP , 48)	9mm x 9mm	7mm x 7mm
TMS320F280021	PT (LQFP , 48)	9mm x 9mm	7mm x 7mm
TMS320F280021-Q1	PT (LQFP , 48)	9mm x 9mm	7mm x 7mm

- (1) 如需了解更多信息, 请参阅[机械、封装和可订购信息](#)。
 (2) 封装尺寸 (长 × 宽) 为标称值, 并包括引脚 (如适用)。

器件信息

器件型号 ⁽¹⁾	可配置逻辑块 (CLB)	闪存大小
TMS320F280025C	2 个逻辑块	128KB
TMS320F280025	-	
TMS320F280023C	2 个逻辑块	64KB
TMS320F280023	-	
TMS320F280021	-	32KB

(1) 如需更多有关这些器件的信息，请参阅[器件比较表](#)。

3.1 功能方框图

功能方框图展示了 CPU 系统及关联的外设。




图 3-1. 功能方框图

内容

1 特性	1	7.2 功能方框图.....	171
2 应用	2	7.3 存储器.....	172
3 说明	2	7.4 标识.....	178
3.1 功能方框图.....	5	7.5 总线架构 - 外设连接.....	179
4 器件比较	7	7.6 C28x 处理器.....	180
4.1 相关产品.....	8	7.7 嵌入式实时分析和诊断 (ERAD).....	182
5 终端配置和功能	9	7.8 背景 CRC-32 (BGCRC).....	182
5.1 引脚图.....	9	7.9 直接存储器存取 (DMA).....	183
5.2 引脚属性.....	12	7.10 器件引导模式.....	184
5.3 信号说明.....	29	7.11 双代码安全模块.....	190
5.4 引脚多路复用.....	41	7.12 看门狗.....	191
5.5 带有内部上拉和下拉的引脚.....	48	7.13 C28x 计时器.....	192
5.6 未使用引脚的连接.....	49	7.14 双时钟比较器 (DCC).....	192
6 规格	51	7.15 可配置逻辑块 (CLB).....	194
6.1 绝对最大额定值.....	51	8 应用、实施和布局	196
6.2 ESD 等级 - 商用.....	51	8.1 器件主要特性.....	196
6.3 ESD 等级 - 汽车.....	52	8.2 应用信息.....	199
6.4 建议运行条件.....	52	9 器件和文档支持	215
电源电压.....	53	9.1 入门和后续步骤.....	215
6.5 功耗摘要.....	54	9.2 器件和开发支持工具命名规则.....	215
6.6 电气特性.....	58	9.3 标识.....	216
6.7 PN 封装的热阻特性.....	59	9.4 工具与软件.....	218
6.8 PM 封装的热阻特性.....	59	9.5 文档支持.....	219
6.9 PT 封装的热阻特性.....	60	9.6 支持资源.....	220
6.10 散热设计注意事项.....	60	9.7 商标.....	221
6.11 系统.....	61	9.8 静电放电警告.....	221
6.12 模拟外设.....	102	9.9 术语表.....	221
6.13 控制外设.....	123	10 修订历史记录	221
6.14 通信外设.....	138	11 机械、封装和可订购信息	224
7 详细说明	170	11.1 封装信息.....	224
7.1 概述.....	170		

4 器件比较

表 4-1. 器件比较

特性 ¹		F280025 F280025-Q1 F280025C F280025C-Q1	F280023 F280023-Q1 F280023C	F280021 F280021-Q1
处理器和加速器				
C28x	频率 (MHz)	100		
	FPU32	有 (提供有关快速整数除法的新说明)		
	VCRC	是		
	TMU - 1 类	有 (提供支持 NLPID 的新说明)		
	快速整数除法	是		
DMA - 0 类		是		
存储器				
闪存		128KB (64KW)	64KB (32KW)	32KB (16KW)
RAM	专用和本地共享 RAM	20KB (10KW)		
	全局共享 RAM	4KB (2KW)		
	总 RAM	24KB (12KW)		
片上闪存和 RAM 的代码安全性		是		
系统				
可配置逻辑块 (CLB) ²		(F280025C-2 逻辑块)	(F280023C-2 逻辑块)	-
32 位 CPU 计时器		3		
看门狗计时器		1		
非可屏蔽中断看门狗 (NMIWD) 计时器		1		
晶体振荡器/外部时钟输入		1		
0 引脚内部振荡器		2		
GPIO 引脚	80 引脚 PN	43		
	64 引脚 PM	30		
	48 引脚 PT	20		
	附加 GPIO	4 (使用 cJTAG 时, TDI 和 TDO 可以是 GPIO。使用 INTOSC 作为时钟源时, X1 和 X2 可以是 GPIO。) 注意: 这 4 个 GPIO 包含在上面的计数中。		
AIO 输入	80 引脚 PN	16		
	64 引脚 PM	16		
	48 引脚 PT	14		
外部中断		5		
模拟外设				
ADC 12 位	ADC 数量	2		
	MSPS	3.45		
	转换时间 (ns) ³	290		
ADC 通道 (单端)	80 引脚 PN	16		
	64 引脚 PM	16		
	48 引脚 PT	14		
温度传感器		1		
CMPSS (每个 CMPSS 都有两个比较器和两个内部 DAC)		4		

表 4-1. 器件比较 (续)

特性 ¹	F280025 F280025-Q1 F280025C F280025C-Q1	F280023 F280023-Q1 F280023C	F280021 F280021-Q1	
控制外设⁴				
eCAP/HRCAP 模块 - 1 类	3 (1 个在 eCAP3 上具有 HRCAP 功能)			
ePWM/HRPWM 通道 - 4 类	14 (8 个在 ePWM1 - PWM4 上具有 HRPWM 功能)			
eQEP 模块 - 2 类	2			
通信外设⁴				
CAN - 0 类	1			
I2C - 1 类	2			
SCI - 0 类 (与 UART 兼容)	1			
SPI - 2 类	2			
LIN - 1 类 (与 UART 兼容)	2			
PMBus - 0 类	1			
FSI - 1 类	1 (1 RX 和 1 TX)			
封装、温度和资质认证选项				
S : - 40°C 至 125°C (T _J)	80 引脚 PN	F280025 F280025C	F280023 F280023C	-
	64 引脚 PM			-
	48 引脚 PT			F280021
Q : - 40°C 至 125°C (T _A) ⁵	80 引脚 PN	F280025-Q1 F280025C-Q1	F280023-Q1	-
	64 引脚 PM			-
	48 引脚 PT			F280021-Q1

- (1) 一个类型变化代表一个外设模块中的主要功能特性差异。在一个外设类型内，器件之间会有细微差异，但不会影响模块的基本功能性。
- (2) C 器件在 ROM 中包含附加的电机控制库。如需更多信息，请联系 TI。
- (3) 从采样保持窗口开始到下一次转换的采样保持窗口开始之间的时间。
- (4) 对于采用多个封装的器件，较小封装中列出的外设数量会减少，因为较小封装中的可用器件引脚较少。器件内部存在的外设数量并未减少。
- (5) 字母“Q”是指针对汽车应用的 AEC Q100 认证。

4.1 相关产品

[TMS320F2803x 实时微控制器](#)

F2803x 系列增加了引脚数和闪存大小选项。F2803x 系列还引入了并行控制律加速器 (CLA) 选项。

[TMS320F2807x 实时微控制器](#)

F2807x 系列提供出色的性能以及最大引脚数、闪存存储器大小和外设选项。F2807x 系列包括新一代加速器、ePWM 外设和模拟技术。

[TMS320F28004x 实时微控制器](#)

F28004x 系列是 F2807x 系列的精简版，具有最新一代的增强性能。


[TMS320F2838x 实时微控制器](#)

F2838x 系列提供更高的性能、更多的引脚数、更大的闪存存储器大小、更多的外设以及各种连接选项。F2838x 系列包括新一代加速器、ePWM 外设和模拟技术。提供可配置逻辑块 (CLB) 版本。

5 终端配置和功能


5.1 引脚图

图 5-1 展示了 80 引脚 PN Low-Profile Quad Flatpack 封装 (Q 温度) 上的引脚分配。图 5-2 展示了 64 引脚 PM Low-Profile Quad Flatpack 封装上的引脚分配。图 5-3 展示了 48 引脚 PT Low-Profile Quad Flatpack 封装上的引脚分配。




A. GPIO 终端上仅显示 GPIO 功能。请参阅表 5-1 以了解完整的多路复用信号名称。

图 5-1. 80 引脚 PN Low-Profile Quad Flatpack (顶视图)



A. GPIO 终端上仅显示 GPIO 功能。请参阅表 5-1 以了解完整的多路复用信号名称。

图 5-2. 64 引脚 PM Low-Profile Quad Flatpack 封装 (顶视图)



A. GPIO 终端上仅显示 GPIO 功能。请参阅表 5-1 以了解完整的多路复用信号名称。

图 5-3. 48 引脚 PT Low-Profile Quad Flatpack 封装 (顶视图)

5.2 引脚属性

表 5-1. 引脚属性

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
模拟						
A0					I	ADC-A 输入 0
C15					I	ADC-C 输入 15
CMP3_HP2		19	15	11	I	CMPSS-3 高电平比较器正输入 2
CMP3_LP2					I	CMPSS-3 低电平比较器正输入 2
AIO231	0、4、8、12				I	用于数字输入 231 的模拟引脚
HIC_BASESEL1	15				I	HIC 基址范围选择 1
A1					I	模拟输入
CMP1_HP4		18	14	10	I	CMPSS-1 高电平比较器正输入 4
CMP1_LP4					I	CMPSS-1 低电平比较器正输入 4
AIO232	0、4、8、12				I	用于数字输入 232 的模拟引脚
HIC_BASESEL0	15				I	HIC 基址范围选择 0
A10					I	ADC-A 输入 10
C10					I	ADC-C 输入 10
CMP2_HP3		29	25	21	I	CMPSS-2 高电平比较器正输入 3
CMP2_HN0					I	CMPSS-2 高电平比较器负输入 0
CMP2_LP3					I	CMPSS-2 低电平比较器正输入 3
CMP2_LN0					I	CMPSS-2 低电平比较器负输入 0
AIO230	0、4、8、12				I	用于数字输入 230 的模拟引脚
HIC_BASESEL2	15				I	HIC 基址范围选择 2
A11					I	ADC-A 输入 11
C0					I	ADC-C 输入 0
CMP1_HP1		16	12	8	I	CMPSS-1 高电平比较器正输入 1
CMP1_HN1					I	CMPSS-1 高电平比较器负输入 1
CMP1_LP1					I	CMPSS-1 低电平比较器正输入 1
CMP1_LN1					I	CMPSS-1 低电平比较器负输入 1
AIO237	0、4、8、12				I	用于数字输入 237 的模拟引脚
HIC_A6	15				I	HIC 地址 6
A12					I	ADC-A 输入 12
C1					I	ADC-C 输入 1
CMP2_HP1		22	18	14	I	CMPSS-2 高电平比较器正输入 1
CMP4_HP2					I	CMPSS-4 高电平比较器正输入 2
CMP2_HN1					I	CMPSS-2 高电平比较器负输入 1
CMP2_LP1					I	CMPSS-2 低电平比较器正输入 1
CMP4_LP2					I	CMPSS-4 低电平比较器正输入 2
CMP2_LN1					I	CMPSS-2 低电平比较器负输入 1
AIO238	0、4、8、12				I	用于数字输入 238 的模拟引脚
HIC_NCS	15				I	HIC 片选

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
A14 C4 CMP3_HP4 CMP3_LP4 AIO239 HIC_A5	0、4、8、12 15	15	11		I I I I I I	ADC-A 输入 14 ADC-C 输入 4 CMPSS-3 高电平比较器正输入 4 CMPSS-3 低电平比较器正输入 4 用于数字输入 239 的模拟引脚 HIC 地址 5
A15 C7 CMP1_HP3 CMP1_HN0 CMP1_LP3 CMP1_LN0 AIO233 HIC_A4	0、4、8、12 15	14	10	7	I I I I I I I	ADC-A 输入 15 ADC-C 输入 7 CMPSS-1 高电平比较器正输入 3 CMPSS-1 高电平比较器负输入 0 CMPSS-1 低电平比较器正输入 3 CMPSS-1 低电平比较器负输入 0 用于数字输入 233 的模拟引脚 HIC 地址 4
A2 C9 CMP1_HP0 CMP1_LP0 AIO224 HIC_A3	0、4、8、12 15	13	9	6	I I I I I	ADC-A 输入 2 ADC-C 输入 9 CMPSS-1 高电平比较器正输入 0 CMPSS-1 低电平比较器正输入 0 用于数字输入 224 的模拟引脚 HIC 地址 3
A3 C5 VDAC CMP3_HP3 CMP3_HN0 CMP3_LP3 CMP3_LN0 AIO242 HIC_A2	0、4、8、12 15	12	8	5	I I I I I I I	ADC-A 输入 3 ADC-C 输入 5 片上 CMPSS DAC 的可选外部基准电压。无论用于 ADC 输入还是 CMPSS DAC 基准，该引脚上都有一个连接到 VSSA 且不能禁用的内部电容器。如果将此引脚用作 CMPSS DAC 的基准，请在此引脚上放置至少一个 1 μ F 电容器。 CMPSS-3 高电平比较器正输入 3 CMPSS-3 高电平比较器负输入 0 CMPSS-3 低电平比较器正输入 3 CMPSS-3 低电平比较器负输入 0 用于数字输入 242 的模拟引脚 HIC 地址 2
A4 C14 CMP2_HP0 CMP4_HP3 CMP4_HN0 CMP2_LP0 CMP4_LP3 CMP4_LN0 AIO225 HIC_NWE	0、4、8、12 15	27	23	19	I I I I I I I I I	ADC-A 输入 4 ADC-C 输入 14 CMPSS-2 高电平比较器正输入 0 CMPSS-4 高电平比较器正输入 3 CMPSS-4 高电平比较器负输入 0 CMPSS-2 低电平比较器正输入 0 CMPSS-4 低电平比较器正输入 3 CMPSS-4 低电平比较器负输入 0 用于数字输入 225 的模拟引脚 HIC 数据写入使能

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
A5					I	ADC-A 输入 5
C2					I	ADC-C 输入 2
CMP3_HP1					I	CMPSS-3 高电平比较器正输入 1
CMP3_HN1		17	13	9	I	CMPSS-3 高电平比较器负输入 1
CMP3_LP1					I	CMPSS-3 低电平比较器正输入 1
CMP3_LN1					I	CMPSS-3 低电平比较器负输入 1
AIO244	0、4、8、12				I	用于数字输入 244 的模拟引脚
HIC_A7	15				I	HIC 地址 7
A6					I	模拟输入
CMP1_HP2					I	CMPSS-1 高电平比较器正输入 2
CMP1_LP2		10	6	4	I	CMPSS-1 低电平比较器正输入 2
AIO228	0、4、8、12				I	用于数字输入 228 的模拟引脚
HIC_A0	15				I	HIC 地址 0
A7					I	ADC-A 输入 7
C3					I	ADC-C 输入 3
CMP4_HP1					I	CMPSS-4 高电平比较器正输入 1
CMP4_HN1		23	19	15	I	CMPSS-4 高电平比较器负输入 1
CMP4_LP1					I	CMPSS-4 低电平比较器正输入 1
CMP4_LN1					I	CMPSS-4 低电平比较器负输入 1
AIO245	0、4、8、12				I	用于数字输入 245 的模拟引脚
HIC_NOE	15				O	HIC 输出启用
A8					I	ADC-A 输入 8
C11					I	ADC-C 输入 11
CMP2_HP4					I	CMPSS-2 高电平比较器正输入 4
CMP4_HP4		24	20	16	I	CMPSS-4 高电平比较器正输入 4
CMP2_LP4					I	CMPSS-2 低电平比较器正输入 4
CMP4_LP4					I	CMPSS-4 低电平比较器正输入 4
AIO241	0、4、8、12				I	用于数字输入 241 的模拟引脚
HIC_NBE1	15				I	HIC 字节使能 1
A9					I	ADC-A 输入 9
C8					I	ADC-C 输入 8
CMP2_HP2					I	CMPSS-2 高电平比较器正输入 2
CMP4_HP0		28	24	20	I	CMPSS-4 高电平比较器正输入 0
CMP2_LP2					I	CMPSS-2 低电平比较器正输入 2
CMP4_LP0					I	CMPSS-4 低电平比较器正输入 0
AIO227	0、4、8、12				I	用于数字输入 227 的模拟引脚
HIC_NBE0	15				I	HIC 字节使能 0
C6					I	模拟输入
CMP3_HP0					I	CMPSS-3 高电平比较器正输入 0
CMP3_LP0		11	7	4	I	CMPSS-3 低电平比较器正输入 0
AIO226	0、4、8、12				I	用于数字输入 226 的模拟引脚
HIC_A1	15				I	HIC 地址 1

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
VREFHI		20	16	12	I	ADC- 高基准电压。在外部基准模式下，从外部驱动这个引脚上的高基准电压。在内部基准模式下，电压由器件驱动到该引脚。在任一模式下，在此引脚上放置至少一个 2.2 μ F 电容器。此电容器应放置在 VREFHI 和 VREFLO 引脚之间尽可能靠近器件的位置。
VREFLO		21	17	13	I	ADC- 低基准电压

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
GPIO						
GPIO0	0、4、8、12				I/O	通用输入/输出 0
EPWM1_A	1				O	ePWM-1 输出 A
I2CA_SDA	6				I/OD	I2C-A 开漏双向数据
SPIA_STE	7	63	52	42	I/O	SPI-A 从器件发送使能 (STE)
FSIRXA_CLK	9				I	FSIRX-A 输入时钟
CLB_OUTPUTXBAR8	11				O	CLB 输出 X-BAR 输出 8
HIC_BASESEL1	15				I	HIC 基址范围选择 1
GPIO1	0、4、8、12				I/O	通用输入/输出 1
EPWM1_B	1				O	ePWM-1 输出 B
I2CA_SCL	6				I/OD	I2C-A 开漏双向时钟
SPIA_SOMI	7				I/O	SPI-A 从器件输出, 主器件输入 (SOMI)
CLB_OUTPUTXBAR7	11	62	51	41	O	CLB 输出 X-BAR 输出 7
HIC_A2	13				I	HIC 地址 2
FSITXA_TDM_D1	14				I	FSITX-A 时分多路复用附加数据输入
HIC_D10	15				I/O	HIC 数据 10
GPIO2	0、4、8、12				I/O	通用输入/输出 2
EPWM2_A	1				O	ePWM-2 输出 A
OUTPUTXBAR1	5				O	输出 X-BAR 输出 1
PMBUSA_SDA	6				I/OD	PMBus-A 开漏双向数据
SPIA_SIMO	7				I/O	SPI-A 从器件输入, 主器件输出 (SIMO)
SCIA_TX	9	61	50	40	O	SCI-A 发送数据
FSIRXA_D1	10				I	FSIRX-A 数据输入 1
I2CB_SDA	11				I/OD	I2C-B 开漏双向数据
HIC_A1	13				I	HIC 地址 1
CANA_TX	14				O	CAN-A 发送
HIC_D9	15				I/O	HIC 数据 9
GPIO3	0、4、8、12				I/O	通用输入/输出 3
EPWM2_B	1				O	ePWM-2 输出 B
OUTPUTXBAR2	2、5				O	输出 X-BAR 输出 2
PMBUSA_SCL	6				I/OD	PMBus-A 开漏双向时钟
SPIA_CLK	7				I/O	SPI-A 时钟
SCIA_RX	9	60	49	39	I	SCI-A 接收数据
FSIRXA_D0	10				I	FSIRX-A 数据输入 0
I2CB_SCL	11				I/OD	I2C-B 开漏双向时钟
HIC_NOE	13				O	HIC 输出启用
CANA_RX	14				I	CAN-A 接收
HIC_D4	15				I/O	HIC 数据 4

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
GPIO4	0、4、8、12				I/O	通用输入/输出 4
EPWM3_A	1				O	ePWM-3 输出 A
OUTPUTXBAR3	5				O	输出 X-BAR 输出 3
CANA_TX	6				O	CAN-A 发送
SPIB_CLK	7	59	48	38	I/O	SPI-B 时钟
EQEP2_STROBE	9				I/O	eQEP-2 选通
FSIRXA_CLK	10				I	FSIRX-A 输入时钟
CLB_OUTPUTXBAR6	11				O	CLB 输出 X-BAR 输出 6
HIC_BASESEL2	13				I	HIC 基址范围选择 2
HIC_NWE	15				I	HIC 数据写入使能
GPIO5	0、4、8、12				I/O	通用输入/输出 5
EPWM3_B	1				O	ePWM-3 输出 B
OUTPUTXBAR3	3				O	输出 X-BAR 输出 3
CANA_RX	6				I	CAN-A 接收
SPIA_STE	7	74	61	47	I/O	SPI-A 从器件发送使能 (STE)
FSITXA_D1	9				O	FSITX-A 数据输出 1
CLB_OUTPUTXBAR5	10				O	CLB 输出 X-BAR 输出 5
HIC_A7	13				I	HIC 地址 7
HIC_D4	14				I/O	HIC 数据 4
HIC_D15	15				I/O	HIC 数据 15
GPIO6	0、4、8、12				I/O	通用输入/输出 6
EPWM4_A	1				O	ePWM-4 输出 A
OUTPUTXBAR4	2				O	输出 X-BAR 输出 4
SYNCOUT	3				O	外部 ePWM 同步脉冲
EQEP1_A	5				I	eQEP-1 输入 A
SPIB_SOMI	7	80	64	48	I/O	SPI-B 从器件输出, 主器件输入 (SOMI)
FSITXA_D0	9				O	FSITX-A 数据输出 0
FSITXA_D1	11				O	FSITX-A 数据输出 1
HIC_NBE1	13				I	HIC 字节使能 1
CLB_OUTPUTXBAR8	14				O	CLB 输出 X-BAR 输出 8
HIC_D14	15				I/O	HIC 数据 14
GPIO7	0、4、8、12				I/O	通用输入/输出 7
EPWM4_B	1				O	ePWM-4 输出 B
OUTPUTXBAR5	3				O	输出 X-BAR 输出 5
EQEP1_B	5				I	eQEP-1 输入 B
SPIB_SIMO	7	68	57	43	I/O	SPI-B 从器件输入, 主器件输出 (SIMO)
FSITXA_CLK	9				O	FSITX-A 输出时钟
CLB_OUTPUTXBAR2	10				O	CLB 输出 X-BAR 输出 2
HIC_A6	13				I	HIC 地址 6
HIC_D14	15				I/O	HIC 数据 14

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
GPIO8	0、4、8、12				I/O	通用输入/输出 8
EPWM5_A	1				O	ePWM-5 输出 A
ADCSOCAO	3				O	外部 ADC 的 ADC 转换启动 A
EQEP1_STROBE	5				I/O	eQEP-1 选通
SCIA_TX	6				O	SCI-A 发送数据
SPIA_SIMO	7	58	47		I/O	SPI-A 从器件输入, 主器件输出 (SIMO)
I2CA_SCL	9				I/OD	I2C-A 开漏双向时钟
FSITXA_D1	10				O	FSITX-A 数据输出 1
CLB_OUTPUTXBAR5	11				O	CLB 输出 X-BAR 输出 5
HIC_A0	13				I	HIC 地址 0
FSITXA_TDM_CLK	14				I	FSITX-A 时分多路复用时钟输入
HIC_D8	15				I/O	HIC 数据 8
GPIO9	0、4、8、12				I/O	通用输入/输出 9
EPWM5_B	1				O	ePWM-5 输出 B
OUTPUTXBAR6	3				O	输出 X-BAR 输出 6
EQEP1_INDEX	5				I/O	eQEP-1 索引
SCIA_RX	6				I	SCI-A 接收数据
SPIA_CLK	7	75	62		I/O	SPI-A 时钟
FSITXA_D0	10				O	FSITX-A 数据输出 0
LINB_RX	11				I	LIN-B 接收
HIC_BASESEL0	13				I	HIC 基址范围选择 0
I2CB_SCL	14				I/OD	I2C-B 开漏双向时钟
HIC_NRDY	15				O	HIC 就绪
GPIO10	0、4、8、12				I/O	通用输入/输出 10
EPWM6_A	1				O	ePWM-6 输出 A
ADCSOCBO	3				O	外部 ADC 的 ADC 转换启动 B
EQEP1_A	5				I	eQEP-1 输入 A
SPIA_SOMI	7	76	63		I/O	SPI-A 从器件输出, 主器件输入 (SOMI)
I2CA_SDA	9				I/OD	I2C-A 开漏双向数据
FSITXA_CLK	10				O	FSITX-A 输出时钟
LINB_TX	11				O	LIN-B 发送
HIC_NWE	13				I	HIC 数据写入使能
FSITXA_TDM_D0	14				I	FSITX-A 时分多路复用数据输入

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
GPIO11	0、4、8、12				I/O	通用输入/输出 11
EPWM6_B	1				O	ePWM-6 输出 B
OUTPUTXBAR7	3				O	输出 X-BAR 输出 7
EQEP1_B	5				I	eQEP-1 输入 B
SPIA_STE	7				I/O	SPI-A 从器件发送使能 (STE)
FSIRXA_D1	9	37	31		I	FSIRX-A 数据输入 1
LINB_RX	10				I	LIN-B 接收
EQEP2_A	11				I	eQEP-2 输入 A
SPIA_SIMO	13				I/O	SPI-A 从器件输入, 主器件输出 (SIMO)
HIC_D6	14				I/O	HIC 数据 6
HIC_NBE0	15				I	HIC 字节使能 0
GPIO12	0、4、8、12				I/O	通用输入/输出 12
EPWM7_A	1				O	ePWM-7 输出 A
EQEP1_STROBE	5				I/O	eQEP-1 选通
PMBUSA_CTL	7				I/O	PMBus-A 控制信号 - 从器件输入/主器件输出
FSIRXA_D0	9	36	30	24	I	FSIRX-A 数据输入 0
LINB_TX	10				O	LIN-B 发送
SPIA_CLK	11				I/O	SPI-A 时钟
CANA_RX	13				I	CAN-A 接收
HIC_D13	14				I/O	HIC 数据 13
HIC_INT	15				O	HIC 器件中断
GPIO13	0、4、8、12				I/O	通用输入/输出 13
EPWM7_B	1				O	ePWM-7 输出 B
EQEP1_INDEX	5				I/O	eQEP-1 索引
PMBUSA_ALERT	7				I/OD	PMBus-A 开漏双向警报
FSIRXA_CLK	9	35	29	23	I	FSIRX-A 输入时钟
LINB_RX	10				I	LIN-B 接收
SPIA_SOMI	11				I/O	SPI-A 从器件输出, 主器件输入 (SOMI)
CANA_TX	13				O	CAN-A 发送
HIC_D11	14				I/O	HIC 数据 11
HIC_D5	15				I/O	HIC 数据 5
GPIO14	0、4、8、12				I/O	通用输入/输出 14
I2CB_SDA	5				I/OD	I2C-B 开漏双向数据
OUTPUTXBAR3	6				O	输出 X-BAR 输出 3
PMBUSA_SDA	7				I/OD	PMBus-A 开漏双向数据
SPIB_CLK	9	79			I/O	SPI-B 时钟
EQEP2_A	10				I	eQEP-2 输入 A
LINB_TX	11				O	LIN-B 发送
EPWM3_A	13				O	ePWM-3 输出 A
CLB_OUTPUTXBAR7	14				O	CLB 输出 X-BAR 输出 7
HIC_D15	15				I/O	HIC 数据 15

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
GPIO15	0、4、8、12				I/O	通用输入/输出 15
I2CB_SCL	5				I/OD	I2C-B 开漏双向时钟
OUTPUTXBAR4	6				O	输出 X-BAR 输出 4
PMBUSA_SCL	7				I/OD	PMBus-A 开漏双向时钟
SPIB_STE	9	78			I/O	SPI-B 从器件发送使能 (STE)
EQEP2_B	10				I	eQEP-2 输入 B
LINB_RX	11				I	LIN-B 接收
EPWM3_B	13				O	ePWM-3 输出 B
CLB_OUTPUTXBAR6	14				O	CLB 输出 X-BAR 输出 6
HIC_D12	15				I/O	HIC 数据 12
GPIO16	0、4、8、12				I/O	通用输入/输出 16
SPIA_SIMO	1				I/O	SPI-A 从器件输入, 主器件输出 (SIMO)
OUTPUTXBAR7	3				O	输出 X-BAR 输出 7
EPWM5_A	5				O	ePWM-5 输出 A
SCIA_TX	6				O	SCI-A 发送数据
EQEP1_STROBE	9	39	33	26	I/O	eQEP-1 选通
PMBUSA_SCL	10				I/OD	PMBus-A 开漏双向时钟
XCLKOUT	11				O	外部时钟输出。此引脚从器件中输出所选时钟信号的分频版本。
EQEP2_B	13				I	eQEP-2 输入 B
SPIB_SOMI	14				I/O	SPI-B 从器件输出, 主器件输入 (SOMI)
HIC_D1	15				I/O	HIC 数据 1
GPIO17	0、4、8、12				I/O	通用输入/输出 17
SPIA_SOMI	1				I/O	SPI-A 从器件输出, 主器件输入 (SOMI)
OUTPUTXBAR8	3				O	输出 X-BAR 输出 8
EPWM5_B	5				O	ePWM-5 输出 B
SCIA_RX	6	40	34		I	SCI-A 接收数据
EQEP1_INDEX	9				I/O	eQEP-1 索引
PMBUSA_SDA	10				I/OD	PMBus-A 开漏双向数据
CANA_TX	11				O	CAN-A 发送
HIC_D2	15				I/O	HIC 数据 2

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
GPIO18_X2	0、4、8、12				I/O	通用输入输出 18_X2
SPIA_CLK	1				I/O	SPI-A 时钟
CANA_RX	3				I	CAN-A 接收
EPWM6_A	5				O	ePWM-6 输出 A
I2CA_SCL	6				I/OD	I2C-A 开漏双向时钟
EQEP2_A	9				I	eQEP-2 输入 A
PMBUSA_CTL	10	50	41	33	I/O	PMBus-A 控制信号 - 从器件输入/主器件输出
XCLKOUT	11				O	外部时钟输出。此引脚从器件中输出所选时钟信号的分频版本。
LINB_TX	13				O	LIN-B 发送
FSITXA_TDM_CLK	14				I	FSITX-A 时分多路复用时钟输入
HIC_INT	15				O	HIC 器件中断
X2	ALT				O	晶体振荡器输出。有关 ALT 功能的更多信息, 请参阅 TMS320F28002x 实时微控制器技术参考手册 中“系统控制”一章的“外部振荡器 (Xtal)”部分中的表。
GPIO19_X1	0、4、8、12				I/O	通用输入输出 19_X1
SPIA_STE	1				I/O	SPI-A 从器件发送使能 (STE)
CANA_TX	3				O	CAN-A 发送
EPWM6_B	5				O	ePWM-6 输出 B
I2CA_SDA	6				I/OD	I2C-A 开漏双向数据
EQEP2_B	9				I	eQEP-2 输入 B
PMBUSA_ALERT	10				I/OD	PMBus-A 开漏双向警报
CLB_OUTPUTXBAR1	11	51	42	34	O	CLB 输出 X-BAR 输出 1
LINB_RX	13				I	LIN-B 接收
FSITXA_TDM_D0	14				I	FSITX-A 时分多路复用数据输入
HIC_NBE0	15				I	HIC 字节使能 0
X1	ALT				I	晶体振荡器或单端时钟输入。器件初始化软件必须在启用晶体振荡器之前配置该引脚。为了使用此振荡器, 必须将一个石英晶体电路连接至 X1 和 X2。此引脚也可用于馈入单端 3.3V 电平时钟。有关 ALT 功能的更多信息, 请参阅 TMS320F28002x 实时微控制器技术参考手册 中“系统控制”一章的“外部振荡器 (Xtal)”部分中的表。
GPIO22	0、4、8、12				I/O	通用输入/输出 22
EQEP1_STROBE	1				I/O	eQEP-1 选通
SPIB_CLK	6				I/O	SPI-B 时钟
LINA_TX	9				O	LIN-A 发送
CLB_OUTPUTXBAR1	10	67	56		O	CLB 输出 X-BAR 输出 1
LINB_TX	11				O	LIN-B 发送
HIC_A5	13				I	HIC 地址 5
EPWM4_A	14				O	ePWM-4 输出 A
HIC_D13	15				I/O	HIC 数据 13

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
GPIO23	0、4、8、12				I/O	通用输入/输出 23
EQEP1_INDEX	1				I/O	eQEP-1 索引
SPIB_STE	6				I/O	SPI-B 从器件发送使能 (STE)
LINA_RX	9	65	54		I	LIN-A 接收
LINB_RX	11				I	LIN-B 接收
HIC_A3	13				I	HIC 地址 3
EPWM4_B	14				O	ePWM-4 输出 B
HIC_D11	15				I/O	HIC 数据 11
GPIO24	0、4、8、12				I/O	通用输入/输出 24
OUTPUTXBAR1	1				O	输出 X-BAR 输出 1
EQEP2_A	2				I	eQEP-2 输入 A
SPIB_SIMO	6				I/O	SPI-B 从器件输入, 主器件输出 (SIMO)
LINB_TX	9	41	35	27	O	LIN-B 发送
PMBUSA_SCL	10				I/OD	PMBus-A 开漏双向时钟
SCIA_TX	11				O	SCI-A 发送数据
ERRORSTS	13				O	错误状态输出。使用时, 该信号需要一个外部下拉电阻。
HIC_D3	15				I/O	HIC 数据 3
GPIO25	0、4、8、12				I/O	通用输入/输出 25
OUTPUTXBAR2	1				O	输出 X-BAR 输出 2
EQEP2_B	2				I	eQEP-2 输入 B
EQEP1_A	5				I	eQEP-1 输入 A
SPIB_SOMI	6	42			I/O	SPI-B 从器件输出, 主器件输入 (SOMI)
FSITXA_D1	9				O	FSITX-A 数据输出 1
PMBUSA_SDA	10				I/OD	PMBus-A 开漏双向数据
SCIA_RX	11				I	SCI-A 接收数据
HIC_BASESEL0	14				I	HIC 基址范围选择 0
GPIO26	0、4、8、12				I/O	通用输入/输出 26
OUTPUTXBAR3	1、5				O	输出 X-BAR 输出 3
EQEP2_INDEX	2				I/O	eQEP-2 索引
SPIB_CLK	6				I/O	SPI-B 时钟
FSITXA_D0	9	43			O	FSITX-A 数据输出 0
PMBUSA_CTL	10				I/O	PMBus-A 控制信号 - 从器件输入/主器件输出
I2CA_SDA	11				I/OD	I2C-A 开漏双向数据
HIC_D0	14				I/O	HIC 数据 0
HIC_A1	15				I	HIC 地址 1

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
GPI027	0、4、8、12				I/O	通用输入/输出 27
OUTPUTXBAR4	1、5				O	输出 X-BAR 输出 4
EQEP2_STROBE	2				I/O	eQEP-2 选通
SPIB_STE	6				I/O	SPI-B 从器件发送使能 (STE)
FSITXA_CLK	9	44			O	FSITX-A 输出时钟
PMBUSA_ALERT	10				I/OD	PMBus-A 开漏双向警报
I2CA_SCL	11				I/OD	I2C-A 开漏双向时钟
HIC_D1	14				I/O	HIC 数据 1
HIC_A4	15				I	HIC 地址 4
GPI028	0、4、8、12				I/O	通用输入/输出 28
SCIA_RX	1				I	SCI-A 接收数据
EPWM7_A	3				O	ePWM-7 输出 A
OUTPUTXBAR5	5				O	输出 X-BAR 输出 5
EQEP1_A	6				I	eQEP-1 输入 A
EQEP2_STROBE	9	4	2	2	I/O	eQEP-2 选通
LINA_TX	10				O	LIN-A 发送
SPIB_CLK	11				I/O	SPI-B 时钟
ERRORSTS	13				O	错误状态输出。使用时，该信号需要一个外部下拉电阻。
I2CB_SDA	14				I/OD	I2C-B 开漏双向数据
HIC_NOE	15				O	HIC 输出启用
GPI029	0、4、8、12				I/O	通用输入/输出 29
SCIA_TX	1				O	SCI-A 发送数据
EPWM7_B	3				O	ePWM-7 输出 B
OUTPUTXBAR6	5				O	输出 X-BAR 输出 6
EQEP1_B	6				I	eQEP-1 输入 B
EQEP2_INDEX	9	3	1	1	I/O	eQEP-2 索引
LINA_RX	10				I	LIN-A 接收
SPIB_STE	11				I/O	SPI-B 从器件发送使能 (STE)
ERRORSTS	13				O	错误状态输出。使用时，该信号需要一个外部下拉电阻。
I2CB_SCL	14				I/OD	I2C-B 开漏双向时钟
HIC_NCS	15				I	HIC 片选
GPI030	0、4、8、12				I/O	通用输入/输出 30
CANA_RX	1				I	CAN-A 接收
SPIB_SIMO	3				I/O	SPI-B 从器件输入，主器件输出 (SIMO)
OUTPUTXBAR7	5	1			O	输出 X-BAR 输出 7
EQEP1_STROBE	6				I/O	eQEP-1 选通
FSIRXA_CLK	9				I	FSIRX-A 输入时钟
EPWM1_A	11				O	ePWM-1 输出 A
HIC_D8	14				I/O	HIC 数据 8

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
GPIO31	0、4、8、12				I/O	通用输入/输出 31
CANA_TX	1				O	CAN-A 发送
SPIB_SOMI	3				I/O	SPI-B 从器件输出, 主器件输入 (SOMI)
OUTPUTXBAR8	5	2			O	输出 X-BAR 输出 8
EQEP1_INDEX	6				I/O	eQEP-1 索引
FSIRXA_D1	9				I	FSIRX-A 数据输入 1
EPWM1_B	11				O	ePWM-1 输出 B
HIC_D10	14				I/O	HIC 数据 10
GPIO32	0、4、8、12				I/O	通用输入/输出 32
I2CA_SDA	1				I/OD	I2C-A 开漏双向数据
SPIB_CLK	3				I/O	SPI-B 时钟
LINA_TX	6	49	40	32	O	LIN-A 发送
FSIRXA_D0	9				I	FSIRX-A 数据输入 0
CANA_TX	10				O	CAN-A 发送
ADCSOCBO	13				O	外部 ADC 的 ADC 转换启动 B
HIC_INT	15				O	HIC 器件中断
GPIO33	0、4、8、12				I/O	通用输入/输出 33
I2CA_SCL	1				I/OD	I2C-A 开漏双向时钟
SPIB_STE	3				I/O	SPI-B 从器件发送使能 (STE)
OUTPUTXBAR4	5				O	输出 X-BAR 输出 4
LINA_RX	6	38	32	25	I	LIN-A 接收
FSIRXA_CLK	9				I	FSIRX-A 输入时钟
CANA_RX	10				I	CAN-A 接收
EQEP2_B	11				I	eQEP-2 输入 B
ADCSOCAO	13				O	外部 ADC 的 ADC 转换启动 A
HIC_D0	15				I/O	HIC 数据 0
GPIO34	0、4、8、12				I/O	通用输入/输出 34
OUTPUTXBAR1	1				O	输出 X-BAR 输出 1
PMBUSA_SDA	6	77			I/OD	PMBus-A 开漏双向数据
HIC_NBE1	13				I	HIC 字节使能 1
I2CB_SDA	14				I/OD	I2C-B 开漏双向数据
HIC_D9	15				I/O	HIC 数据 9

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
GPIO35	0、4、8、12				I/O	通用输入/输出 35
SCIA_RX	1				I	SCI-A 接收数据
I2CA_SDA	3				I/OD	I2C-A 开漏双向数据
CANA_RX	5				I	CAN-A 接收
PMBUSA_SCL	6				I/OD	PMBus-A 开漏双向时钟
LINA_RX	7				I	LIN-A 接收
EQEP1_A	9	48	39	31	I	eQEP-1 输入 A
PMBUSA_CTL	10				I/O	PMBus-A 控制信号 - 从器件输入/主器件输出
HIC_NWE	14				I	HIC 数据写入使能
TDI	15				I	JTAG 测试数据输入 (TDI) - TDI 是引脚的默认多路复用器选择。默认情况下, 内部上拉电阻处于禁用状态。如果将该引脚用作 JTAG TDI, 则应启用内部上拉电阻或在电路板上添加外部上拉电阻, 以避免输入悬空。
GPIO37	0、4、8、12				I/O	通用输入/输出 37
OUTPUTXBAR2	1				O	输出 X-BAR 输出 2
I2CA_SCL	3				I/OD	I2C-A 开漏双向时钟
SCIA_TX	5				O	SCI-A 发送数据
CANA_TX	6				O	CAN-A 发送
LINA_TX	7				O	LIN-A 发送
EQEP1_B	9	46	37	29	I	eQEP-1 输入 B
PMBUSA_ALERT	10				I/OD	PMBus-A 开漏双向警报
HIC_NRDY	14				O	HIC 就绪
TDO	15				O	JTAG 测试数据输出 (TDO) - TDO 是引脚的默认多路复用器选择。默认情况下, 内部上拉电阻处于禁用状态。当没有 JTAG 活动时, TDO 功能将处于三态条件, 使这个引脚悬空; 内部上拉电阻应该被启用或者在电路板上增加一个外部上拉电阻来避免 GPIO 输入悬空。
GPIO39	0、4、8、12				I/O	通用输入/输出 39
FSIRXA_CLK	7				I	FSIRX-A 输入时钟
EQEP2_INDEX	9				I/O	eQEP-2 索引
CLB_OUTPUTXBAR2	11	56	46		O	CLB 输出 X-BAR 输出 2
SYNCOUT	13				O	外部 ePWM 同步脉冲
EQEP1_INDEX	14				I/O	eQEP-1 索引
HIC_D7	15				I/O	HIC 数据 7
GPIO40	0、4、8、12				I/O	通用输入/输出 40
SPIB_SIMO	1				I/O	SPI-B 从器件输入, 主器件输出 (SIMO)
EPWM2_B	5				O	ePWM-2 输出 B
PMBUSA_SDA	6				I/OD	PMBus-A 开漏双向数据
FSIRXA_D0	7	64	53		I	FSIRX-A 数据输入 0
EQEP1_A	10				I	eQEP-1 输入 A
LINB_TX	11				O	LIN-B 发送
HIC_NBE1	14				I	HIC 字节使能 1
HIC_D5	15				I/O	HIC 数据 5

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
GPIO41	0、4、8、12				I/O	通用输入/输出 41
EPWM2_A	5				O	ePWM-2 输出 A
PMBUSA_SCL	6				I/OD	PMBus-A 开漏双向时钟
FSIRXA_D1	7				I	FSIRX-A 数据输入 1
EQEP1_B	10	66	55		I	eQEP-1 输入 B
LINB_RX	11				I	LIN-B 接收
HIC_A4	13				I	HIC 地址 4
SPIB_SOMI	14				I/O	SPI-B 从器件输出, 主器件输入 (SOMI)
HIC_D12	15				I/O	HIC 数据 12
GPIO42	0、4、8、12				I/O	通用输入/输出 42
LINA_RX	2				I	LIN-A 接收
OUTPUTXBAR5	3				O	输出 X-BAR 输出 5
PMBUSA_CTL	5				I/O	PMBus-A 控制信号 - 从器件输入/主器件输出
I2CA_SDA	6	57			I/OD	I2C-A 开漏双向数据
EQEP1_STROBE	10				I/O	eQEP-1 选通
CLB_OUTPUTXBAR3	11				O	CLB 输出 X-BAR 输出 3
HIC_D2	14				I/O	HIC 数据 2
HIC_A6	15				I	HIC 地址 6
GPIO43	0、4、8、12				I/O	通用输入/输出 43
OUTPUTXBAR6	3				O	输出 X-BAR 输出 6
PMBUSA_ALERT	5				I/OD	PMBus-A 开漏双向警报
I2CA_SCL	6	54			I/OD	I2C-A 开漏双向时钟
EQEP1_INDEX	10				I/O	eQEP-1 索引
CLB_OUTPUTXBAR4	11				O	CLB 输出 X-BAR 输出 4
HIC_D3	14				I/O	HIC 数据 3
HIC_A7	15				I	HIC 地址 7
GPIO44	0、4、8、12				I/O	通用输入/输出 44
OUTPUTXBAR7	3				O	输出 X-BAR 输出 7
EQEP1_A	5				I	eQEP-1 输入 A
FSITXA_CLK	7	69			O	FSITX-A 输出时钟
CLB_OUTPUTXBAR3	10				O	CLB 输出 X-BAR 输出 3
HIC_D7	13				I/O	HIC 数据 7
HIC_D5	15				I/O	HIC 数据 5
GPIO45	0、4、8、12				I/O	通用输入/输出 45
OUTPUTXBAR8	3				O	输出 X-BAR 输出 8
FSITXA_D0	7	73			O	FSITX-A 数据输出 0
CLB_OUTPUTXBAR4	10				O	CLB 输出 X-BAR 输出 4
HIC_D6	15				I/O	HIC 数据 6
GPIO46	0、4、8、12				I/O	通用输入/输出 46
LINA_TX	3	6			O	LIN-A 发送
FSITXA_D1	7				O	FSITX-A 数据输出 1
HIC_NWE	15				I	HIC 数据写入使能

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
GPI061	0、4、8、12				I/O	通用输入/输出 61
GPI062	0、4、8、12				I/O	通用输入/输出 62
GPI063	0、4、8、12				I/O	通用输入/输出 63
测试、JTAG 和复位						
FLT1		34			I/O	闪存测试引脚 1。为 TI 保留。必须保持未连接状态。
FLT2		33			I/O	闪存测试引脚 2。为 TI 保留。必须保持未连接状态。
TCK		45	36	28	I	带有内部上拉电阻的 JTAG 测试时钟。
TMS		47	38	30	I/O	带有内部上拉电阻的 JTAG 测试模式选择 (TMS)。此串行控制输入在 TCK 上升沿上的 TAP 控制器中计时。该器件没有 TRSTn 引脚。在电路板上应放置一个外部上拉电阻 (推荐 2.2kΩ) 以将 TMS 引脚连接至 VDDIO, 从而在正常运行期间将 JTAG 保持在复位状态。
XRSn		5	3	3	I/OD	器件复位 (输入) 和看门狗复位 (输出)。在上电条件下, 此引脚由器件驱动为低电平。外部电路也可能驱动此引脚以使器件复位生效。发生看门狗复位时, 此引脚也由 MCU 驱动为低电平。在看门狗复位期间, XRSn 引脚在 512 个 OSCCLK 周期的看门狗复位持续时间内被驱动为低电平。XRSn 和 VDDIO 之间应放置一个 2.2kΩ 至 10kΩ 的电阻。如果在 XRSn 和 VSS 之间放置一个电容器进行噪声滤除, 则该电容器的容值应为 100nF 或更小。当看门狗复位生效时, 这些值允许看门狗在 512 个 OSCCLK 周期内正确地将 XRSn 引脚驱动至 VOL。该引脚是具有内部上拉电阻的开漏输出。如果此引脚由外部器件驱动, 则应使用开漏器件进行驱动。

表 5-1. 引脚属性 (续)

信号名称	多路复用器位置	80 QFP	64 QFP	48 QFP	引脚类型	说明
电源和接地						
VDD		8、31、 53、71	4、27、 44、59	36、45		1.2V 数字逻辑电源引脚。有关用法的详细信息，请参阅 <i>电源管理模块 (PMM)</i> 一节。
VDDA		26	22	18		3.3V 模拟电源引脚。在每个引脚上放置一个最小值为 2.2 μ F 的去耦电容器。有关用法的详细信息，请参阅 <i>电源管理模块 (PMM)</i> 一节。
VDDIO		7、32、 52、72	28、 43、60	35、46		3.3V 数字 I/O 电源引脚。有关用法的详细信息，请参阅 <i>电源管理模块 (PMM)</i> 一节。
VSS		9、30、 55、70	5、26、 45、58	22、 37、44		数字接地
VSSA		25	21	17		模拟接地

5.3 信号说明

5.3.1 模拟信号

表 5-2. 模拟信号

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
A0	I	ADC-A 输入 0		19	15	11
A1	I	模拟输入		18	14	10
A2	I	ADC-A 输入 2		13	9	6
A3	I	ADC-A 输入 3		12	8	5
A4	I	ADC-A 输入 4		27	23	19
A5	I	ADC-A 输入 5		17	13	9
A6	I	模拟输入		10	6	4
A7	I	ADC-A 输入 7		23	19	15
A8	I	ADC-A 输入 8		24	20	16
A9	I	ADC-A 输入 9		28	24	20
A10	I	ADC-A 输入 10		29	25	21
A11	I	ADC-A 输入 11		16	12	8
A12	I	ADC-A 输入 12		22	18	14
A14	I	ADC-A 输入 14		15	11	
A15	I	ADC-A 输入 15		14	10	7
AIO224	I	用于数字输入 224 的模拟引脚		13	9	6
AIO225	I	用于数字输入 225 的模拟引脚		27	23	19
AIO226	I	用于数字输入 226 的模拟引脚		11	7	4
AIO227	I	用于数字输入 227 的模拟引脚		28	24	20
AIO228	I	用于数字输入 228 的模拟引脚		10	6	4
AIO230	I	用于数字输入 230 的模拟引脚		29	25	21
AIO231	I	用于数字输入 231 的模拟引脚		19	15	11
AIO232	I	用于数字输入 232 的模拟引脚		18	14	10
AIO233	I	用于数字输入 233 的模拟引脚		14	10	7
AIO237	I	用于数字输入 237 的模拟引脚		16	12	8
AIO238	I	用于数字输入 238 的模拟引脚		22	18	14
AIO239	I	用于数字输入 239 的模拟引脚		15	11	
AIO241	I	用于数字输入 241 的模拟引脚		24	20	16
AIO242	I	用于数字输入 242 的模拟引脚		12	8	5
AIO244	I	用于数字输入 244 的模拟引脚		17	13	9
AIO245	I	用于数字输入 245 的模拟引脚		23	19	15
C0	I	ADC-C 输入 0		16	12	8
C1	I	ADC-C 输入 1		22	18	14

表 5-2. 模拟信号 (续)

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
C2	I	ADC-C 输入 2		17	13	9
C3	I	ADC-C 输入 3		23	19	15
C4	I	ADC-C 输入 4		15	11	
C5	I	ADC-C 输入 5		12	8	5
C6	I	模拟输入		11	7	4
C7	I	ADC-C 输入 7		14	10	7
C8	I	ADC-C 输入 8		28	24	20
C9	I	ADC-C 输入 9		13	9	6
C10	I	ADC-C 输入 10		29	25	21
C11	I	ADC-C 输入 11		24	20	16
C14	I	ADC-C 输入 14		27	23	19
C15	I	ADC-C 输入 15		19	15	11
CMP1_HN0	I	CMPSS-1 高电平比较器负输入 0		14	10	7
CMP1_HN1	I	CMPSS-1 高电平比较器负输入 1		16	12	8
CMP1_HP0	I	CMPSS-1 高电平比较器正输入 0		13	9	6
CMP1_HP1	I	CMPSS-1 高电平比较器正输入 1		16	12	8
CMP1_HP2	I	CMPSS-1 高电平比较器正输入 2		10	6	4
CMP1_HP3	I	CMPSS-1 高电平比较器正输入 3		14	10	7
CMP1_HP4	I	CMPSS-1 高电平比较器正输入 4		18	14	10
CMP1_LN0	I	CMPSS-1 低电平比较器负输入 0		14	10	7
CMP1_LN1	I	CMPSS-1 低电平比较器负输入 1		16	12	8
CMP1_LP0	I	CMPSS-1 低电平比较器正输入 0		13	9	6
CMP1_LP1	I	CMPSS-1 低电平比较器正输入 1		16	12	8
CMP1_LP2	I	CMPSS-1 低电平比较器正输入 2		10	6	4
CMP1_LP3	I	CMPSS-1 低电平比较器正输入 3		14	10	7
CMP1_LP4	I	CMPSS-1 低电平比较器正输入 4		18	14	10
CMP2_HN0	I	CMPSS-2 高电平比较器负输入 0		29	25	21
CMP2_HN1	I	CMPSS-2 高电平比较器负输入 1		22	18	14
CMP2_HP0	I	CMPSS-2 高电平比较器正输入 0		27	23	19
CMP2_HP1	I	CMPSS-2 高电平比较器正输入 1		22	18	14
CMP2_HP2	I	CMPSS-2 高电平比较器正输入 2		28	24	20
CMP2_HP3	I	CMPSS-2 高电平比较器正输入 3		29	25	21
CMP2_HP4	I	CMPSS-2 高电平比较器正输入 4		24	20	16
CMP2_LN0	I	CMPSS-2 低电平比较器负输入 0		29	25	21
CMP2_LN1	I	CMPSS-2 低电平比较器负输入 1		22	18	14

表 5-2. 模拟信号 (续)

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
CMP2_LP0	I	CMPSS-2 低电平比较器正输入 0		27	23	19
CMP2_LP1	I	CMPSS-2 低电平比较器正输入 1		22	18	14
CMP2_LP2	I	CMPSS-2 低电平比较器正输入 2		28	24	20
CMP2_LP3	I	CMPSS-2 低电平比较器正输入 3		29	25	21
CMP2_LP4	I	CMPSS-2 低电平比较器正输入 4		24	20	16
CMP3_HN0	I	CMPSS-3 高电平比较器负输入 0		12	8	5
CMP3_HN1	I	CMPSS-3 高电平比较器负输入 1		17	13	9
CMP3_HP0	I	CMPSS-3 高电平比较器正输入 0		11	7	4
CMP3_HP1	I	CMPSS-3 高电平比较器正输入 1		17	13	9
CMP3_HP2	I	CMPSS-3 高电平比较器正输入 2		19	15	11
CMP3_HP3	I	CMPSS-3 高电平比较器正输入 3		12	8	5
CMP3_HP4	I	CMPSS-3 高电平比较器正输入 4		15	11	
CMP3_LN0	I	CMPSS-3 低电平比较器负输入 0		12	8	5
CMP3_LN1	I	CMPSS-3 低电平比较器负输入 1		17	13	9
CMP3_LP0	I	CMPSS-3 低电平比较器正输入 0		11	7	4
CMP3_LP1	I	CMPSS-3 低电平比较器正输入 1		17	13	9
CMP3_LP2	I	CMPSS-3 低电平比较器正输入 2		19	15	11
CMP3_LP3	I	CMPSS-3 低电平比较器正输入 3		12	8	5
CMP3_LP4	I	CMPSS-3 低电平比较器正输入 4		15	11	
CMP4_HN0	I	CMPSS-4 高电平比较器负输入 0		27	23	19
CMP4_HN1	I	CMPSS-4 高电平比较器负输入 1		23	19	15
CMP4_HP0	I	CMPSS-4 高电平比较器正输入 0		28	24	20
CMP4_HP1	I	CMPSS-4 高电平比较器正输入 1		23	19	15
CMP4_HP2	I	CMPSS-4 高电平比较器正输入 2		22	18	14
CMP4_HP3	I	CMPSS-4 高电平比较器正输入 3		27	23	19
CMP4_HP4	I	CMPSS-4 高电平比较器正输入 4		24	20	16
CMP4_LN0	I	CMPSS-4 低电平比较器负输入 0		27	23	19
CMP4_LN1	I	CMPSS-4 低电平比较器负输入 1		23	19	15
CMP4_LP0	I	CMPSS-4 低电平比较器正输入 0		28	24	20
CMP4_LP1	I	CMPSS-4 低电平比较器正输入 1		23	19	15
CMP4_LP2	I	CMPSS-4 低电平比较器正输入 2		22	18	14
CMP4_LP3	I	CMPSS-4 低电平比较器正输入 3		27	23	19
CMP4_LP4	I	CMPSS-4 低电平比较器正输入 4		24	20	16
HIC_A0	I	HIC 地址 0		10	6	4
HIC_A1	I	HIC 地址 1		11	7	4

表 5-2. 模拟信号 (续)

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
HIC_A2	I	HIC 地址 2		12	8	5
HIC_A3	I	HIC 地址 3		13	9	6
HIC_A4	I	HIC 地址 4		14	10	7
HIC_A5	I	HIC 地址 5		15	11	
HIC_A6	I	HIC 地址 6		16	12	8
HIC_A7	I	HIC 地址 7		17	13	9
HIC_BASESEL0	I	HIC 基址范围选择 0		18	14	10
HIC_BASESEL1	I	HIC 基址范围选择 1		19	15	11
HIC_BASESEL2	I	HIC 基址范围选择 2		29	25	21
HIC_NBE0	I	HIC 字节使能 0		28	24	20
HIC_NBE1	I	HIC 字节使能 1		24	20	16
HIC_NCS	I	HIC 片选		22	18	14
HIC_NOE	O	HIC 输出启用		23	19	15
HIC_NWE	I	HIC 数据写入使能		27	23	19
VDAC	I	片上 CMPSS DAC 的可选外部基准电压。无论用于 ADC 输入还是 CMPSS DAC 基准, 该引脚上都有一个连接到 VSSA 且不能禁用的内部电容器。如果将此引脚用作 CMPSS DAC 的基准, 请在此引脚上放置至少一个 1 μ F 电容器。		12	8	5
VREFHI	I	ADC- 高基准电压。在外部基准模式下, 从外部驱动这个引脚上的高基准电压。在内部基准模式下, 电压由器件驱动到该引脚。在任一模式下, 在此引脚上放置至少一个 2.2 μ F 电容器。此电容器应放置在 VREFHI 和 VREFLO 引脚之间尽可能靠近器件的位置。		20	16	12
VREFLO	I	ADC- 低基准电压		21	17	13

5.3.2 数字信号

表 5-3. 数字信号

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
ADCSOCAO	O	外部 ADC 的 ADC 转换启动 A	33、8	38、58	32、47	25
ADCSOCBO	O	外部 ADC 的 ADC 转换启动 B	10、32	49、76	40、63	32
CANA_RX	I	CAN-A 接收	12、18、3、30、33、35、5	1、36、38、48、50、60、74	30、32、39、41、49、61	24、25、31、33、39、47

表 5-3. 数字信号 (续)

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
CANA_TX	O	CAN-A 发送	13、17、19、 2、31、32、 37、4	2、35、40、 46、49、51、 59、61	29、34、37、 40、42、48、 50	23、29、32、 34、38、40
CLB_OUTPUTXBAR1	O	CLB 输出 X-BAR 输出 1	19、22	51、67	42、56	34
CLB_OUTPUTXBAR2	O	CLB 输出 X-BAR 输出 2	39、7	56、68	46、57	43
CLB_OUTPUTXBAR3	O	CLB 输出 X-BAR 输出 3	42、44	57、69		
CLB_OUTPUTXBAR4	O	CLB 输出 X-BAR 输出 4	43、45	54、73		
CLB_OUTPUTXBAR5	O	CLB 输出 X-BAR 输出 5	5、8	58、74	47、61	47
CLB_OUTPUTXBAR6	O	CLB 输出 X-BAR 输出 6	15、4	59、78	48	38
CLB_OUTPUTXBAR7	O	CLB 输出 X-BAR 输出 7	1、14	62、79	51	41
CLB_OUTPUTXBAR8	O	CLB 输出 X-BAR 输出 8	6	63、80	52、64	42、48
EPWM1_A	O	ePWM-1 输出 A	30	1、63	52	42
EPWM1_B	O	ePWM-1 输出 B	1、31	2、62	51	41
EPWM2_A	O	ePWM-2 输出 A	2、41	61、66	50、55	40
EPWM2_B	O	ePWM-2 输出 B	3、40	60、64	49、53	39
EPWM3_A	O	ePWM-3 输出 A	14、4	59、79	48	38
EPWM3_B	O	ePWM-3 输出 B	15、5	74、78	61	47
EPWM4_A	O	ePWM-4 输出 A	22、6	67、80	56、64	48
EPWM4_B	O	ePWM-4 输出 B	23、7	65、68	54、57	43
EPWM5_A	O	ePWM-5 输出 A	16、8	39、58	33、47	26
EPWM5_B	O	ePWM-5 输出 B	17、9	40、75	34、62	
EPWM6_A	O	ePWM-6 输出 A	10、18	50、76	41、63	33
EPWM6_B	O	ePWM-6 输出 B	11、19	37、51	31、42	34
EPWM7_A	O	ePWM-7 输出 A	12、28	36、4	2、30	2、24
EPWM7_B	O	ePWM-7 输出 B	13、29	3、35	1、29	1、23
EQEP1_A	I	eQEP-1 输入 A	10、25、28、 35、40、44、 6	4、42、48、 64、69、76、 80	2、39、53、 63、64	2、31、48
EQEP1_B	I	eQEP-1 输入 B	11、29、37、 41、7	3、37、46、 66、68	1、31、37、 55、57	1、29、43
EQEP1_INDEX	I/O	eQEP-1 索引	13、17、23、 31、39、43、 9	2、35、40、 54、56、65、 75	29、34、46、 54、62	23
EQEP1_STROBE	I/O	eQEP-1 选通	12、16、22、 30、42、8	1、36、39、 57、58、67	30、33、47、 56	24、26
EQEP2_A	I	eQEP-2 输入 A	11、14、18、 24	37、41、50、 79	31、35、41	27、33

表 5-3. 数字信号 (续)

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
EQEP2_B	I	eQEP-2 输入 B	15、16、19、 25、33	38、39、42、 51、78	32、33、42	25、26、34
EQEP2_INDEX	I/O	eQEP-2 索引	26、29、39	3、43、56	1、46	1
EQEP2_STROBE	I/O	eQEP-2 选通	27、28、4	4、44、59	2、48	2、38
ERRORSTS	O	错误状态输出。使用时，该信号需要一个外部下拉电阻。	24、28、29	3、4、41	1、2、35	1、2、27
FSIRXA_CLK	I	FSIRX-A 输入时钟	13、30、33、 39、4	1、35、38、 56、59、63	29、32、46、 48、52	23、25、38、 42
FSIRXA_D0	I	FSIRX-A 数据输入 0	12、3、32、 40	36、49、60、 64	30、40、49、 53	24、32、39
FSIRXA_D1	I	FSIRX-A 数据输入 1	11、2、31、 41	2、37、61、 66	31、50、55	40
FSITXA_CLK	O	FSITX-A 输出时钟	10、27、44、 7	44、68、69、 76	57、63	43
FSITXA_D0	O	FSITX-A 数据输出 0	26、45、6、9	43、73、75、 80	62、64	48
FSITXA_D1	O	FSITX-A 数据输出 1	25、46、5、 6、8	42、58、6、 74、80	47、61、64	47、48
FSITXA_TDM_CLK	I	FSITX-A 时分多路复用时钟输入	18、8	50、58	41、47	33
FSITXA_TDM_D0	I	FSITX-A 时分多路复用数据输入	10、19	51、76	42、63	34
FSITXA_TDM_D1	I	FSITX-A 时分多路复用附加数据输入	1	62	51	41
GPIO0	I/O	通用输入/输出 0		63	52	42
GPIO1	I/O	通用输入/输出 1	1	62	51	41
GPIO2	I/O	通用输入/输出 2	2	61	50	40
GPIO3	I/O	通用输入/输出 3	3	60	49	39
GPIO4	I/O	通用输入/输出 4	4	59	48	38
GPIO5	I/O	通用输入/输出 5	5	74	61	47
GPIO6	I/O	通用输入/输出 6	6	80	64	48
GPIO7	I/O	通用输入/输出 7	7	68	57	43
GPIO8	I/O	通用输入/输出 8	8	58	47	
GPIO9	I/O	通用输入/输出 9	9	75	62	
GPIO10	I/O	通用输入/输出 10	10	76	63	
GPIO11	I/O	通用输入/输出 11	11	37	31	
GPIO12	I/O	通用输入/输出 12	12	36	30	24
GPIO13	I/O	通用输入/输出 13	13	35	29	23
GPIO14	I/O	通用输入/输出 14	14	79		
GPIO15	I/O	通用输入/输出 15	15	78		
GPIO16	I/O	通用输入/输出 16	16	39	33	26

表 5-3. 数字信号 (续)

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
GPIO17	I/O	通用输入/输出 17	17	40	34	
GPIO18_X2	I/O	通用输入输出 18_X2	18	50	41	33
GPIO19_X1	I/O	通用输入输出 19_X1	19	51	42	34
GPIO22	I/O	通用输入/输出 22	22	67	56	
GPIO23	I/O	通用输入/输出 23	23	65	54	
GPIO24	I/O	通用输入/输出 24	24	41	35	27
GPIO25	I/O	通用输入/输出 25	25	42		
GPIO26	I/O	通用输入/输出 26	26	43		
GPIO27	I/O	通用输入/输出 27	27	44		
GPIO28	I/O	通用输入/输出 28	28	4	2	2
GPIO29	I/O	通用输入/输出 29	29	3	1	1
GPIO30	I/O	通用输入/输出 30	30	1		
GPIO31	I/O	通用输入/输出 31	31	2		
GPIO32	I/O	通用输入/输出 32	32	49	40	32
GPIO33	I/O	通用输入/输出 33	33	38	32	25
GPIO34	I/O	通用输入/输出 34	34	77		
GPIO35	I/O	通用输入/输出 35	35	48	39	31
GPIO37	I/O	通用输入/输出 37	37	46	37	29
GPIO39	I/O	通用输入/输出 39	39	56	46	
GPIO40	I/O	通用输入/输出 40	40	64	53	
GPIO41	I/O	通用输入/输出 41	41	66	55	
GPIO42	I/O	通用输入/输出 42	42	57		
GPIO43	I/O	通用输入/输出 43	43	54		
GPIO44	I/O	通用输入/输出 44	44	69		
GPIO45	I/O	通用输入/输出 45	45	73		
GPIO46	I/O	通用输入/输出 46	46	6		
GPIO61	I/O	通用输入/输出 61	61			
GPIO62	I/O	通用输入/输出 62	62			
GPIO63	I/O	通用输入/输出 63	63			
HIC_A0	I	HIC 地址 0	8	58	47	
HIC_A1	I	HIC 地址 1	2、26	43、61	50	40
HIC_A2	I	HIC 地址 2	1	62	51	41
HIC_A3	I	HIC 地址 3	23	65	54	
HIC_A4	I	HIC 地址 4	27、41	44、66	55	
HIC_A5	I	HIC 地址 5	22	67	56	

表 5-3. 数字信号 (续)

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
HIC_A6	I	HIC 地址 6	42、7	57、68	57	43
HIC_A7	I	HIC 地址 7	43、5	54、74	61	47
HIC_BASESEL0	I	HIC 基址范围选择 0	25、9	42、75	62	
HIC_BASESEL1	I	HIC 基址范围选择 1		63	52	42
HIC_BASESEL2	I	HIC 基址范围选择 2	4	59	48	38
HIC_D0	I/O	HIC 数据 0	26、33	38、43	32	25
HIC_D1	I/O	HIC 数据 1	16、27	39、44	33	26
HIC_D2	I/O	HIC 数据 2	17、42	40、57	34	
HIC_D3	I/O	HIC 数据 3	24、43	41、54	35	27
HIC_D4	I/O	HIC 数据 4	3、5	60、74	49、61	39、47
HIC_D5	I/O	HIC 数据 5	13、40、44	35、64、69	29、53	23
HIC_D6	I/O	HIC 数据 6	11、45	37、73	31	
HIC_D7	I/O	HIC 数据 7	39、44	56、69	46	
HIC_D8	I/O	HIC 数据 8	30、8	1、58	47	
HIC_D9	I/O	HIC 数据 9	2、34	61、77	50	40
HIC_D10	I/O	HIC 数据 10	1、31	2、62	51	41
HIC_D11	I/O	HIC 数据 11	13、23	35、65	29、54	23
HIC_D12	I/O	HIC 数据 12	15、41	66、78	55	
HIC_D13	I/O	HIC 数据 13	12、22	36、67	30、56	24
HIC_D14	I/O	HIC 数据 14	6、7	68、80	57、64	43、48
HIC_D15	I/O	HIC 数据 15	14、5	74、79	61	47
HIC_INT	O	HIC 器件中断	12、18、32	36、49、50	30、40、41	24、32、33
HIC_NBE0	I	HIC 字节使能 0	11、19	37、51	31、42	34
HIC_NBE1	I	HIC 字节使能 1	34、40、6	64、77、80	53、64	48
HIC_NCS	I	HIC 片选	29	3	1	1
HIC_NOE	O	HIC 输出启用	28、3	4、60	2、49	2、39
HIC_NRDY	O	HIC 就绪	37、9	46、75	37、62	29
HIC_NWE	I	HIC 数据写入使能	10、35、4、46	48、59、6、76	39、48、63	31、38
I2CA_SCL	I/OD	I2C-A 开漏双向时钟	1、18、27、33、37、43、8	38、44、46、50、54、58、62	32、37、41、47、51	25、29、33、41
I2CA_SDA	I/OD	I2C-A 开漏双向数据	10、19、26、32、35、42	43、48、49、51、57、63、76	39、40、42、52、63	31、32、34、42
I2CB_SCL	I/OD	I2C-B 开漏双向时钟	15、29、3、9	3、60、75、78	1、49、62	1、39

表 5-3. 数字信号 (续)

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
I2CB_SDA	I/OD	I2C-B 开漏双向数据	14、2、28、34	4、61、77、79	2、50	2、40
LINA_RX	I	LIN-A 接收	23、29、33、35、42	3、38、48、57、65	1、32、39、54	1、25、31
LINA_TX	O	LIN-A 发送	22、28、32、37、46	4、46、49、6、67	2、37、40、56	2、29、32
LINB_RX	I	LIN-B 接收	11、13、15、19、23、41、9	35、37、51、65、66、75、78	29、31、42、54、55、62	23、34
LINB_TX	O	LIN-B 发送	10、12、14、18、22、24、40	36、41、50、64、67、76、79	30、35、41、53、56、63	24、27、33
OUTPUTXBAR1	O	输出 X-BAR 输出 1	2、24、34	41、61、77	35、50	27、40
OUTPUTXBAR2	O	输出 X-BAR 输出 2	25、3、37	42、46、60	37、49	29、39
OUTPUTXBAR3	O	输出 X-BAR 输出 3	14、26、4、5	43、59、74、79	48、61	38、47
OUTPUTXBAR4	O	输出 X-BAR 输出 4	15、27、33、6	38、44、78、80	32、64	25、48
OUTPUTXBAR5	O	输出 X-BAR 输出 5	28、42、7	4、57、68	2、57	2、43
OUTPUTXBAR6	O	输出 X-BAR 输出 6	29、43、9	3、54、75	1、62	1
OUTPUTXBAR7	O	输出 X-BAR 输出 7	11、16、30、44	1、37、39、69	31、33	26
OUTPUTXBAR8	O	输出 X-BAR 输出 8	17、31、45	2、40、73	34	
PMBUSA_ALERT	I/OD	PMBus-A 开漏双向警报	13、19、27、37、43	35、44、46、51、54	29、37、42	23、29、34
PMBUSA_CTL	I/O	PMBus-A 控制信号 - 从器件输入/主器件输出	12、18、26、35、42	36、43、48、50、57	30、39、41	24、31、33
PMBUSA_SCL	I/OD	PMBus-A 开漏双向时钟	15、16、24、3、35、41	39、41、48、60、66、78	33、35、39、49、55	26、27、31、39
PMBUSA_SDA	I/OD	PMBus-A 开漏双向数据	14、17、2、25、34、40	40、42、61、64、77、79	34、50、53	40
SCIA_RX	I	SCI-A 接收数据	17、25、28、3、35、9	4、40、42、48、60、75	2、34、39、49、62	2、31、39
SCIA_TX	O	SCI-A 发送数据	16、2、24、29、37、8	3、39、41、46、58、61	1、33、35、37、47、50	1、26、27、29、40
SPIA_CLK	I/O	SPI-A 时钟	12、18、3、9	36、50、60、75	30、41、49、62	24、33、39
SPIA_SIMO	I/O	SPI-A 从器件输入，主器件输出 (SIMO)	11、16、2、8	37、39、58、61	31、33、47、50	26、40
SPIA_SOMI	I/O	SPI-A 从器件输出，主器件输入 (SOMI)	1、10、13、17	35、40、62、76	29、34、51、63	23、41

表 5-3. 数字信号 (续)

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
SPIA_STE	I/O	SPI-A 从器件发送使能 (STE)	11、19、5	37、51、63、74	31、42、52、61	34、42、47
SPIB_CLK	I/O	SPI-B 时钟	14、22、26、28、32、4	4、43、49、59、67、79	2、40、48、56	2、32、38
SPIB_SIMO	I/O	SPI-B 从器件输入, 主器件输出 (SIMO)	24、30、40、7	1、41、64、68	35、53、57	27、43
SPIB_SOMI	I/O	SPI-B 从器件输出, 主器件输入 (SOMI)	16、25、31、41、6	2、39、42、66、80	33、55、64	26、48
SPIB_STE	I/O	SPI-B 从器件发送使能 (STE)	15、23、27、29、33	3、38、44、65、78	1、32、54	1、25
SYNCOUT	O	外部 ePWM 同步脉冲	39、6	56、80	46、64	48
TDI	I	JTAG 测试数据输入 (TDI) - TDI 是引脚的默认多路复用器选择。默认情况下, 内部上拉电阻处于禁用状态。如果将该引脚用作 JTAG TDI, 则应启用内部上拉电阻或在电路板上添加外部上拉电阻, 以避免输入悬空。	35	48	39	31
TDO	O	JTAG 测试数据输出 (TDO) - TDO 是引脚的默认多路复用器选择。默认情况下, 内部上拉电阻处于禁用状态。当没有 JTAG 活动时, TDO 功能将处于三态条件, 使这个引脚悬空; 内部上拉电阻应该被启用或者在电路板上增加一个外部上拉电阻来避免 GPIO 输入悬空。	37	46	37	29
X1	I	晶体振荡器或单端时钟输入。器件初始化软件必须在启用晶体振荡器之前配置该引脚。为了使用此振荡器, 必须将一个石英晶体电路连接至 X1 和 X2。此引脚也可用于馈入单端 3.3V 电平时钟。有关 ALT 功能的更多信息, 请参阅 TMS320F28002x 实时微控制器技术参考手册 中“系统控制”一章的“外部振荡器 (Xtal)”部分中的表。	19	51	42	34
X2	O	晶体振荡器输出。有关 ALT 功能的更多信息, 请参阅 TMS320F28002x 实时微控制器技术参考手册 中“系统控制”一章的“外部振荡器 (Xtal)”部分中的表。	18	50	41	33
XCLKOUT	O	外部时钟输出。此引脚从器件中输出所选时钟信号的分频版本。	16、18	39、50	33、41	26、33

5.3.3 电源和接地

表 5-4. 电源和接地

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
VDD		1.2V 数字逻辑电源引脚。有关用法的详细信息，请参阅“电源管理模块 (PMM)”一节。		31、53、71、8	27、4、44、59	36、45
VDDA		3.3V 模拟电源引脚。在每个引脚上放置一个最小值为 2.2 μ F 的去耦电容器。有关用法的详细信息，请参阅“电源管理模块 (PMM)”一节。		26	22	18
VDDIO		3.3V 数字 I/O 电源引脚。有关用法的详细信息，请参阅“电源管理模块 (PMM)”一节。		32、52、7、72	28、43、60	35、46
VSS		数字接地		30、55、70、9	26、45、5、58	22、37、44
VSSA		模拟接地		25	21	17

5.3.4 测试、JTAG 和复位

表 5-5. 测试、JTAG 和复位

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
FLT1	I/O	闪存测试引脚 1。为 TI 保留。必须保持未连接状态。		34		
FLT2	I/O	闪存测试引脚 2。为 TI 保留。必须保持未连接状态。		33		
TCK	I	带有内部上拉电阻的 JTAG 测试时钟。		45	36	28
TMS	I/O	带有内部上拉电阻器的 JTAG 测试模式选择 (TMS)。此串行控制输入在 TCK 上升沿上的 TAP 控制器中计时。该器件没有 TRSTn 引脚。在电路板上应放置一个外部上拉电阻 (推荐 2.2k Ω) 以将 TMS 引脚连接至 VDDIO，从而在正常运行期间将 JTAG 保持在复位状态。		47	38	30

表 5-5. 测试、JTAG 和复位 (续)

信号名称	引脚类型	说明	GPIO	80 QFP	64 QFP	48 QFP
XRSn	I/OD	器件复位 (输入) 和看门狗复位 (输出)。在上电条件下, 此引脚由器件驱动为低电平。外部电路也可能会驱动此引脚以使器件复位生效。发生看门狗复位时, 此引脚也由 MCU 驱动为低电平。在看门狗复位期间, XRSn 引脚在 512 个 OSCCLK 周期的看门狗复位持续时间内被驱动为低电平。XRSn 和 VDDIO 之间应放置一个 2.2k Ω 至 10k Ω 的电阻。如果在 XRSn 和 VSS 之间放置一个电容器进行噪声滤除, 则该电容器的容值应为 100nF 或更小。当看门狗复位生效时, 这些值允许看门狗在 512 个 OSCCLK 周期内正确地将 XRSn 引脚驱动至 VOL。该引脚是具有内部上拉电阻的开漏输出。如果此引脚由外部器件驱动, 则应使用开漏器件进行驱动。		5	3	3

5.4 引脚多路复用

5.4.1 GPIO 多路复用引脚

表 5-6 表列出了 GPIO 多路复用引脚。每个 GPIO 引脚的默认模式都是 GPIO 功能，但 GPIO35 和 GPIO37 除外，这两个引脚的默认模式分别为 TDI 和 TDO。可以通过设置 GPyGMUXn.GPIOz 和 GPyMUXn.GPIOz 寄存器位来选择辅助功能。GPyGMUXn 寄存器应在 GPyMUXn 之前配置，以避免交替的多路复用器选择对 GPIO 产生瞬时脉冲。未显示的列和空白单元格是保留的 GPIO 多路复用器设置。GPIO ALT 功能不能通过 GPyMUXn 和 GPyGMUXn 寄存器进行配置。这些是需要从模块进行配置的特殊功能。

备注

此器件上不存在 GPIO20、GPIO21、GPIO36 和 GPIO38。GPIO61 至 GPIO63 存在，但在任何封装上都没有引脚输出。引导 ROM 在 GPIO61 至 GPIO63 上启用上拉电阻。如需了解更多详情，请参阅节 5.5。

5.4.1.1 “GPIO 多路复用引脚”表

表 5-6. GPIO 多路复用引脚

0、4、8、12	1	2	3	5	6	7	9	10	11	13	14	15	ALT
GPIO0	EPWM1_A				I2CA_SDA	SPIA_STE	FSIRXA_CLK		CLB_OUTPUTXBAR8			HIC_BASESEL1	
GPIO1	EPWM1_B				I2CA_SCL	SPIA_SOMI			CLB_OUTPUTXBAR7	HIC_A2	FSITXA_TDM_D1	HIC_D10	
GPIO2	EPWM2_A			OUTPUTXBAR1	PMBUSA_SDA	SPIA_SIMO	SCIA_TX	FSIRXA_D1	I2CB_SDA	HIC_A1	CANA_TX	HIC_D9	
GPIO3	EPWM2_B	OUTPUTXBAR2		OUTPUTXBAR2	PMBUSA_SCL	SPIA_CLK	SCIA_RX	FSIRXA_D0	I2CB_SCL	HIC_NOE	CANA_RX	HIC_D4	
GPIO4	EPWM3_A			OUTPUTXBAR3	CANA_TX	SPIB_CLK	EQEP2_STROBE	FSIRXA_CLK	CLB_OUTPUTXBAR6	HIC_BASESEL2		HIC_NWE	
GPIO5	EPWM3_B		OUTPUTXBAR3		CANA_RX	SPIA_STE	FSITXA_D1	CLB_OUTPUTXBAR5		HIC_A7	HIC_D4	HIC_D15	
GPIO6	EPWM4_A	OUTPUTXBAR4	SYNCOU	EQEP1_A		SPIB_SOMI	FSITXA_D0		FSITXA_D1	HIC_NBE1	CLB_OUTPUTXBAR8	HIC_D14	
GPIO7	EPWM4_B		OUTPUTXBAR5	EQEP1_B		SPIB_SIMO	FSITXA_CLK	CLB_OUTPUTXBAR2		HIC_A6		HIC_D14	
GPIO8	EPWM5_A		ADCSOCAO	EQEP1_STROBE	SCIA_TX	SPIA_SIMO	I2CA_SCL	FSITXA_D1	CLB_OUTPUTXBAR5	HIC_A0	FSITXA_TDM_CLK	HIC_D8	
GPIO9	EPWM5_B		OUTPUTXBAR6	EQEP1_INDEX	SCIA_RX	SPIA_CLK		FSITXA_D0	LINB_RX	HIC_BASESEL0	I2CB_SCL	HIC_NRDY	
GPIO10	EPWM6_A		ADCSOCBO	EQEP1_A		SPIA_SOMI	I2CA_SDA	FSITXA_CLK	LINB_TX	HIC_NWE	FSITXA_TDM_D0		
GPIO11	EPWM6_B		OUTPUTXBAR7	EQEP1_B		SPIA_STE	FSIRXA_D1	LINB_RX	EQEP2_A	SPIA_SIMO	HIC_D6	HIC_NBE0	
GPIO12	EPWM7_A			EQEP1_STROBE		PMBUSA_CTL	FSIRXA_D0	LINB_TX	SPIA_CLK	CANA_RX	HIC_D13	HIC_INT	
GPIO13	EPWM7_B			EQEP1_INDEX		PMBUSA_ALERT	FSIRXA_CLK	LINB_RX	SPIA_SOMI	CANA_TX	HIC_D11	HIC_D5	
GPIO14				I2CB_SDA	OUTPUTXBAR3	PMBUSA_SDA	SPIB_CLK	EQEP2_A	LINB_TX	EPWM3_A	CLB_OUTPUTXBAR7	HIC_D15	
GPIO15				I2CB_SCL	OUTPUTXBAR4	PMBUSA_SCL	SPIB_STE	EQEP2_B	LINB_RX	EPWM3_B	CLB_OUTPUTXBAR6	HIC_D12	
GPIO16	SPIA_SIMO		OUTPUTXBAR7	EPWM5_A	SCIA_TX		EQEP1_STROBE	PMBUSA_SCL	XCLKOUT	EQEP2_B	SPIB_SOMI	HIC_D1	
GPIO17	SPIA_SOMI		OUTPUTXBAR8	EPWM5_B	SCIA_RX		EQEP1_INDEX	PMBUSA_SDA	CANA_TX			HIC_D2	
GPIO18_X2	SPIA_CLK		CANA_RX	EPWM6_A	I2CA_SCL		EQEP2_A	PMBUSA_CTL	XCLKOUT	LINB_TX	FSITXA_TDM_CLK	HIC_INT	X2
GPIO19_X1	SPIA_STE		CANA_TX	EPWM6_B	I2CA_SDA		EQEP2_B	PMBUSA_ALERT	CLB_OUTPUTXBAR1	LINB_RX	FSITXA_TDM_D0	HIC_NBE0	X1
GPIO22	EQEP1_STROBE				SPIB_CLK		LINA_TX	CLB_OUTPUTXBAR1	LINB_TX	HIC_A5	EPWM4_A	HIC_D13	
GPIO23	EQEP1_INDEX				SPIB_STE		LINA_RX		LINB_RX	HIC_A3	EPWM4_B	HIC_D11	
GPIO24	OUTPUTXBAR1	EQEP2_A			SPIB_SIMO		LINB_TX	PMBUSA_SCL	SCIA_TX	ERRORSTS		HIC_D3	
GPIO25	OUTPUTXBAR2	EQEP2_B		EQEP1_A	SPIB_SOMI		FSITXA_D1	PMBUSA_SDA	SCIA_RX		HIC_BASESEL0		
GPIO26	OUTPUTXBAR3	EQEP2_INDEX		OUTPUTXBAR3	SPIB_CLK		FSITXA_D0	PMBUSA_CTL	I2CA_SDA		HIC_D0	HIC_A1	
GPIO27	OUTPUTXBAR4	EQEP2_STROBE		OUTPUTXBAR4	SPIB_STE		FSITXA_CLK	PMBUSA_ALERT	I2CA_SCL		HIC_D1	HIC_A4	

表 5-6. GPIO 多路复用引脚 (续)

0、4、8、12	1	2	3	5	6	7	9	10	11	13	14	15	ALT
GPIO28	SCIA_RX		EPWM7_A	OUTPUTXBAR5	EQEP1_A		EQEP2_STROB_E	LINA_TX	SPIB_CLK	ERRORSTS	I2CB_SDA	HIC_NOE	
GPIO29	SCIA_TX		EPWM7_B	OUTPUTXBAR6	EQEP1_B		EQEP2_INDEX	LINA_RX	SPIB_STE	ERRORSTS	I2CB_SCL	HIC_NCS	
GPIO30	CANA_RX		SPIB_SIMO	OUTPUTXBAR7	EQEP1_STROB_E		FSIRXA_CLK		EPWM1_A		HIC_D8		
GPIO31	CANA_TX		SPIB_SOMI	OUTPUTXBAR8	EQEP1_INDEX		FSIRXA_D1		EPWM1_B		HIC_D10		
GPIO32	I2CA_SDA		SPIB_CLK		LINA_TX		FSIRXA_D0	CANA_TX		ADCSOCBO		HIC_INT	
GPIO33	I2CA_SCL		SPIB_STE	OUTPUTXBAR4	LINA_RX		FSIRXA_CLK	CANA_RX	EQEP2_B	ADCSOCAO		HIC_D0	
GPIO34	OUTPUTXBAR1				PMBUSA_SDA					HIC_NBE1	I2CB_SDA	HIC_D9	
GPIO35	SCIA_RX		I2CA_SDA	CANA_RX	PMBUSA_SCL	LINA_RX	EQEP1_A	PMBUSA_CTL			HIC_NWE	TDI	
GPIO37	OUTPUTXBAR2		I2CA_SCL	SCIA_TX	CANA_TX	LINA_TX	EQEP1_B	PMBUSA_ALER_T			HIC_NRDY	TDO	
GPIO39						FSIRXA_CLK	EQEP2_INDEX		CLB_OUTPUTXBAR2	SYNCOUT	EQEP1_INDEX	HIC_D7	
GPIO40	SPIB_SIMO			EPWM2_B	PMBUSA_SDA	FSIRXA_D0		EQEP1_A	LINB_TX		HIC_NBE1	HIC_D5	
GPIO41				EPWM2_A	PMBUSA_SCL	FSIRXA_D1		EQEP1_B	LINB_RX	HIC_A4	SPIB_SOMI	HIC_D12	
GPIO42		LINA_RX	OUTPUTXBAR5	PMBUSA_CTL	I2CA_SDA			EQEP1_STROB_E	CLB_OUTPUTXBAR3		HIC_D2	HIC_A6	
GPIO43			OUTPUTXBAR6	PMBUSA_ALER_T	I2CA_SCL			EQEP1_INDEX	CLB_OUTPUTXBAR4		HIC_D3	HIC_A7	
GPIO44			OUTPUTXBAR7	EQEP1_A		FSITXA_CLK		CLB_OUTPUTXBAR3		HIC_D7		HIC_D5	
GPIO45			OUTPUTXBAR8			FSITXA_D0		CLB_OUTPUTXBAR4				HIC_D6	
GPIO46			LINA_TX			FSITXA_D1						HIC_NWE	
GPIO61													
GPIO62													
GPIO63													
AIO224												HIC_A3	
AIO225												HIC_NWE	
AIO226												HIC_A1	
AIO227												HIC_NBE0	
AIO228												HIC_A0	
AIO230												HIC_BASESEL2	
AIO231												HIC_BASESEL1	
AIO232												HIC_BASESEL0	
AIO233												HIC_A4	
AIO237												HIC_A6	
AIO238												HIC_NCS	
AIO239												HIC_A5	
AIO241												HIC_NBE1	
AIO242												HIC_A2	

表 5-6. GPIO 多路复用引脚 (续)

0、4、8、12	1	2	3	5	6	7	9	10	11	13	14	15	ALT
AIO244												HIC_A7	
AIO245												HIC_NOE	

备注

默认情况下，包含 AIO 的模拟引脚处于模拟模式。通过为模拟引脚配置 GPIOH 的 AMSEL 选项来启用 AIO 模式。此外，如果在 AIO 引脚上使用 HIC 多路复用选项，则需要外部上拉电阻。

5.4.2 ADC 引脚上的数字输入 (AIO)

端口 H 上的 GPIO (GPIO224 - GPIO245) 与模拟引脚进行多路复用。这也称为 AIO。这些引脚只能在输入模式下工作。默认情况下，这些引脚将用作模拟引脚，并且 GPIO 处于高阻抗状态。GPHAMSEL 寄存器用于配置这些引脚的数字或模拟操作。

备注

如果将具有尖锐边缘 (高 dv/dt) 的数字信号连接到 AIO，则相邻的模拟信号可能会发生串扰。因此，如果相邻通道用于模拟功能，用户应限制连接到 AIO 的信号的边沿速率。

5.4.3 GPIO 输入 X-BAR

输入 X-BAR 用于将信号从 GPIO 路由到许多不同的 IP 块，例如 ADC、eCAP、ePWM 和外部中断 (请参阅图 5-4)。表 5-7 列出了输入 X-BAR 目标。有关配置输入 X-BAR 的详细信息，请参阅 *TMS320F28002x 实时微控制器技术参考手册* 的“交叉开关 (X-BAR)”一章。




图 5-4. 输入 X-BAR

表 5-7. 输入 X-BAR 目标

输入	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
ECAP/HRCAP	是	是	是	是	是	是	是	是	是	是	是	是	是	是	是	是
EPWM X-BAR	是	是	是	是	是	是	是	是	是	是	是	是	是	是		
CLB X-BAR	是	是	是	是	是	是	是	是	是	是	是	是	是	是		
输出 X-BAR	是	是	是	是	是	是										
CPU XINT				XINT1	XINT2	XINT3							XINT4	XINT5		
EPWM 跳闸	TZ1、 TRIP1	TZ2、 TRIP2	TZ3、 TRIP3			TRIP6										
ADC 转换启动					ADCEX TSOC											
EPWM/ECAP 同步					EXTSY NCIN1	EXTSY NCIN2										
DCCx															CLK1	CLK0

5.4.4 GPIO 输出 X-BAR、CLB X-BAR、CLB 输出 X-BAR 和 ePWM X-BAR

输出 X-BAR 有 8 个输出可以在 GPIO 多路复用器上选择作为 OUTPUTXBARx。CLB X-BAR 有 8 个输出作为 AUXSIGx 连接到 CLB 全局多路复用器。CLB 输出 X-BAR 有 8 个输出可以在 GPIO 多路复用器上选择作为 CLB_OUTPUTXBARx。ePWM X-BAR 有 8 个输出与 ePWM 的 TRIPx 输入相连。输出 X-BAR、CLB X-BAR、CLB 输出 X-BAR 和 ePWM X-BAR 的源如图 5-5 所示。有关输出 X-BAR、CLB X-BAR、CLB 输出 X-BAR 和 ePWM X-BAR 的详细信息，请参阅 [TMS320F28002x 实时微控制器技术参考手册](#) 的“交叉开关 (X-BAR)”一章。




图 5-5. 输出 X-BAR、CLB X-BAR、CLB 输出 X-BAR 和 ePWM X-BAR 源

5.5 带有内部上拉和下拉的引脚

器件上的某些引脚具有内部上拉或下拉。表 5-8 列出了拉动方向及其活动时间。默认情况下，GPIO 引脚的上拉被禁用，可以通过软件启用。为了避免任何悬空的未键合输入，引导 ROM 将在特定封装中对未键合的 GPIO 引脚启用内部上拉。表 5-8 中提到的带有上拉和下拉的其他引脚始终处于打开状态且无法被禁用。

表 5-8. 带有内部上拉和下拉的引脚

引脚	复位 (XRSn = 0)	器件引导	应用
GPIOx	禁用上拉	禁用上拉 ⁽¹⁾	应用定义
GPIO35/TDI	禁用上拉		应用定义
GPIO37/TDO	禁用上拉		应用定义
TCK	上拉有效		
TMS	上拉有效		
XRSn	上拉有效		
其他引脚 (包括 AIO)	上拉或下拉未存在		

(1) 给定封装中未绑定的引脚将具有由引导 ROM 启用内部上拉。

5.6 未使用引脚的连接

对于不需要使用器件所有功能的应用，表 5-9 列出了对任何未使用引脚的可接受条件。当表 5-9 中列出了多个选项时，任何选项都可接受。表 5-9 中未列的引脚需按照节 5 中所述进行连接。

表 5-9. 未使用引脚的连接

信号名称	可接受的做法
模拟	
VREFHI	连接至 VDDA (仅在应用中未使用 ADC 时适用)
VREFLO	连接至 VSSA
模拟输入引脚	<ul style="list-style-type: none"> 无连接 连接至 VSSA 通过电阻器连接到 VSSA
数字	
FLT1 (闪存测试引脚 1)	<ul style="list-style-type: none"> 无连接 通过 4.7kΩ 或更大的电阻连接到 VSS
FLT2 (闪存测试引脚 2)	<ul style="list-style-type: none"> 无连接 通过 4.7kΩ 或更大的电阻连接到 VSS
GPIOx	<ul style="list-style-type: none"> 无连接 (启用内部上拉的输入模式) 无连接 (禁用内部上拉的输出模式) 上拉或下拉电阻器 (任意值电阻器，输入模式，禁用内部上拉)
GPIO35/TDI	选择 TDI 多路复用器选项 (默认) 时，GPIO 处于输入模式。 <ul style="list-style-type: none"> 启用内部上拉电阻 外部上拉电阻
GPIO37/TDO	当 TDO 多路复用选项被选中时 (默认)，GPIO 只在 JTAG 活动期间处于输出模式；否则，它处于三态条件。必须对该引脚进行偏置，以避免在输入缓冲器上产生额外电流。 <ul style="list-style-type: none"> 启用内部上拉电阻 外部上拉电阻
TCK	<ul style="list-style-type: none"> 无连接 上拉电阻器
TMS	上拉电阻器
GPIO19/X1	关闭 XTAL 和： <ul style="list-style-type: none"> 输入模式，启用内部上拉电阻 输入模式，使用外部上拉或下拉电阻 输出模式，禁用内部上拉电阻
GPIO18/X2	关闭 XTAL 和： <ul style="list-style-type: none"> 输入模式，启用内部上拉电阻 输入模式，使用外部上拉或下拉电阻 输出模式，禁用内部上拉电阻
电源和接地	
VDD	所有 VDD 引脚必须按照节 5.3 所述进行连接。不应使用引脚来偏置任何外部电路。
VDDA	如果未使用专用模拟电源，则连接到 VDDIO。
VDDIO	所有 VDDIO 引脚必须按照节 5.3 所述进行连接。
VSS	所有 VSS 引脚必须连接到电路板接地。

表 5-9. 未使用引脚的连接 (续)

信号名称	可接受的做法
VSSA	如果未使用模拟接地，则连接到 VSS。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1) (2)

		最小值	最大值	单位
电源电压	VDDIO, 以 VSS 为基准	-0.3	4.6	V
	VDDA, 以 VSSA 为基准	-0.3	4.6	
输入电压 ⁽⁶⁾	V _{IN} (3.3V)	-0.3	4.6	V
输出电压	V _O	-0.3	4.6	V
输入钳位电流 - 每个引脚 ^{(4) (5)}	I _{IK} - V _{IN} < VSS/VSSA - V _{IN} > VDDIO/VDDA	-20	20	mA
输入钳位电流 - 所有输入总计 ⁽⁵⁾	I _{IKTOTAL} - V _{IN} < VSS/VSSA - V _{IN} > VDDIO/VDDA	-20	20	mA
输出电流	数字输出 (每引脚), I _{OUT}	-20	20	mA
自然通风温度	T _A	-40	125	°C
工作结温	T _J	-40	150	°C
贮存温度 ⁽³⁾	T _{stg}	-65	150	°C

- 超出绝对最大额定值下列出的压力可能会对器件造成损坏。这些列出的值仅仅是应力额定值, 并不表示器件在非建议运行条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- 除非另有说明, 否则所有电压值均以 VSS 为基准。
- 长期高温贮存或在最大温度条件下超期使用可能会导致器件总体使用寿命缩短。有关更多信息, 请参阅“[半导体和 IC 封装热指标](#)”应用报告。
- 每个引脚的连续钳位电流为 ±2mA。
- 施加大于 VDDIO/VDDA 或小于 VSS/VSSA 的 V_{IN} 会打开 VSS 电流钳位二极管, 从而导致额外的电流流向相应的电源轨。如果发生这种情况, 电流必须保持在列出的最小值/最大值范围内, 以防止对器件造成永久损坏。
- 还必须观察输入钳位电流。

6.2 ESD 等级 - 商用

			值	单位
采用 80 引脚 PN 封装的 F280025、F280025C、F280023、F280023C				
V _(ESD) 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾		±2000	V
	充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	所有引脚	±500	
		80 引脚 PN 上的转角引脚: 1、20、21、40、41、60、61、80	±750	
采用 64 引脚 PM 封装的 F280025、F280025C、F280023、F280023C				
V _(ESD) 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾		±2000	V
	充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	所有引脚	±500	
		64 引脚 PM 上的转角引脚: 1、16、17、32、33、48、49、64	±750	
F280025、F280025C、F280023、F280023C、F280021 采用 48 引脚 PT 封装				
V _(ESD) 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾		±2000	V
	充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	所有引脚	±500	
		48 引脚 PT 上的转角引脚: 1、12、13、24、25、36、37、48	±750	

- JEDEC 文档 JEP155 指出: 500V HBM 能够在标准 ESD 控制流程下安全生产。
- JEDEC 文档 JEP157 指出: 250V CDM 能够在标准 ESD 控制流程下安全生产。

6.3 ESD 等级 - 汽车

			值	单位
采用 80 引脚 PN 封装的 F280025-Q1、F280025C-Q1、F280023-Q1				
V _(ESD) 静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 ⁽¹⁾	所有引脚	±2000	V
	充电器件模型 (CDM), 符合 AEC Q100-011	所有引脚	±500	
		80 引脚 PN 上的转角引脚: 1、20、21、40、41、60、61、80	±750	
采用 64 引脚 PM 封装的 F280025-Q1、F280025C-Q1、F280023-Q1				
V _(ESD) 静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 ⁽¹⁾	所有引脚	±2000	V
	充电器件模型 (CDM), 符合 AEC Q100-011	所有引脚	±500	
		64 引脚 PM 上的转角引脚: 1、16、17、32、33、48、49、64	±750	
采用 48 引脚 PT 封装的 F280025-Q1、F280025C-Q1、F280023-Q1、F280021-Q1				
V _(ESD) 静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 ⁽¹⁾	所有引脚	±2000	V
	充电器件模型 (CDM), 符合 AEC Q100-011	所有引脚	±500	
		48 引脚 PT 上的转角引脚: 1、12、13、24、25、36、37、48	±750	

(1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.4 建议运行条件

		最小值	标称值	最大值	单位	
器件电源电压, VDDIO 和 VDDA	启用内部 BOR ⁽³⁾	V _{BOR-VDDIO} (MAX) + V _{BOR-GB} ⁽²⁾		3.3	3.63	V
	禁用内部 BOR	2.8	3.3	3.63		
器件接地, VSS			0		V	
模拟接地, VSSA			0		V	
SR _{SUPPLY}	VDDIO、VDDA 相对于 VSS 的电源电压斜升速率 ⁽⁴⁾					
V _{IN} ⁽⁶⁾	数字输入电压	VSS - 0.3		VDDIO + 0.3	V	
	模拟输入电压	VSSA - 0.3		VDDA + 0.3	V	
V _{BOR-GB}	VDDIO BOR 保护频带 ⁽⁵⁾		0.1		V	
结温, T _J ⁽¹⁾		-40		145	°C	
自然通风温度, T _A		-40		125	°C	

- 在 T_J = 105°C 以上的温度下长时间运行将缩短器件的使用寿命。有关更多信息, 请参阅 [计算嵌入式处理器的有效使用寿命](#)。
- 电气特性表中的 VDDIO BOR 电压 (V_{BOR-VDDIO}[MAX]) 决定了器件运行的电压下限。TI 建议系统设计人员在预算中设置额外的保护频带 (V_{BOR-GB}), 如 [电源电压图](#) 所示。
- 默认情况下会启用内部 BOR。
- 请参阅 [电源管理模块运行条件表](#)。
- TI 建议使用 V_{BOR-GB}, 避免由于正常电源噪声或 3.3V VDDIO 系统稳压器上的负载瞬态事件而导致 BOR 复位。良好的系统稳压器设计和去耦电容 (符合系统稳压器规格) 对于防止在器件正常运行期间激活 BOR 非常重要。V_{BOR-GB} 的值是一个系统级设计注意事项; 此处列出的电压是许多应用的典型值。
- 施加大于 VDDIO/VDDA 或小于 VSS/VSSA 的 V_{IN} 会打开 VSS 电流钳位二极管, 从而导致额外的电流流向相应的电源轨。VDDIO/VDDA 电压会在内部上升, 并会影响其他电气特性。

电源电压




图 6-1. 电源电压

6.5 功耗摘要

本小节中列出的电流值仅代表给定的测试条件下的值，而不是可能的绝对最大值。应用中的实际器件电流将随应用代码和引脚配置的不同而变化。节 6.5.1 列出了系统电流消耗值。

6.5.1 系统电流消耗

在自然通风条件下的工作温度范围内测得（除非另有说明）。

典型值： V_{nom} ，30°C

参数		测试条件	最小值	典型值	最大值	单位
工作模式						
I_{DDIO}	运行期间的 VDDIO 电流消耗	这是典型重负载应用中电流的估算值。实际电流会因系统活动、I/O 电气负载和开关频率而异。		35	72	mA
I_{DDA}	运行期间的 VDDA 电流消耗			3	5	mA
空闲模式						
I_{DDIO}	器件处于空闲模式时的 VDDIO 电流消耗	- CPU 处于空闲模式 - 闪存断电		16	33	mA
I_{DDA}	器件处于空闲模式时的 VDDA 电流消耗	- XCLKOUT 关闭 - 为 IO 引脚启用上拉		0.01	0.1	mA
待机模式						
I_{DDIO}	器件处于待机模式时的 VDDIO 电流消耗	- CPU 处于待机模式 - 闪存断电		8	22	mA
I_{DDA}	器件处于待机模式时的 VDDA 电流消耗	- XCLKOUT 关闭 - 为 IO 引脚启用上拉		0.01	0.1	mA
停机模式						
I_{DDIO}	器件处于停机模式时的 VDDIO 电流消耗	- CPU 处于停机模式 - 闪存断电		1	16	mA
I_{DDA}	器件处于停机模式时的 VDDA 电流消耗	- XCLKOUT 关闭 - 为 IO 引脚启用上拉		0.01	0.1	mA
闪存擦除/编程						
I_{DDIO}	擦除/编程周期期间的 VDDIO 电流消耗 ⁽¹⁾	- CPU 正在从 RAM 运行。 - 100MHz 时的 SYSCLK。 - I/O 是启用上拉时的输入。 - 外围设备时钟关闭。		72	106	mA
I_{DDA}	擦除/编程周期期间的 VDDA 电流消耗			0.1	2.5	mA
复位模式						
I_{DDIO}	复位处于活动状态时的 VDDIO 电流消耗 ⁽²⁾			8.6		mA
I_{DDA}	复位处于活动状态时的 VDDA 电流消耗 ⁽²⁾			0.1		mA

- (1) 闪存编程期间的欠压事件可能会损坏闪存数据并永久锁定器件。使用备用电源（例如 USB 编程器）的编程环境必须能够为器件和其他系统组件提供额定电流，并留有足够的裕度以避免电源欠压情况。
- (2) 这是复位激活（即 XRSn 为低电平）时的电流消耗。

6.5.2 工作模式测试说明

节 6.5.1 和节 6.5.4.1 列出了器件工作模式下的电流消耗值。工作模式下将估算应用可能遇到的流耗。这些测量的测试条件具有以下属性：

- 从 RAM 执行代码。
- 闪存被读取，并保持激活状态。
- I/O 引脚不驱动任何外部元件。
- 所有外设都启用了时钟。
- 所有 CPU 都在积极执行代码。
- 所有模拟外设均已通电。ADC 和 DAC 会定期转换。

6.5.3 电流消耗图

图 6-2、图 6-3、图 6-4、图 6-5 和图 6-6 展示了器件频率、温度、内核电源与电流消耗之间关系的典型图示。实际结果将因系统实现情况和具体条件而异。

图 6-3 展示了整个温度和内核电源电压范围内的典型工作电流曲线。图 6-4 展示了整个温度和内核电源电压范围内的典型空闲电流曲线。图 6-5 展示了整个温度和内核电源电压范围内的典型待机电流曲线。图 6-6 展示了整个温度和内核电源电压范围内的典型停止电流曲线。

备注

图 6-2 的数据在 30°C 时收集。




图 6-2. 工作电流与频率间的关系




图 6-3. 工作电流与温度间的关系




图 6-4. 电流与温度间的关系 - IDLE 模式




图 6-5. 电流与温度间的关系 - STANDBY 模式




图 6-6. 电流与温度间的关系 - HALT 模式

6.5.4 减少电流消耗

F28002x 器件提供了一些减少器件电流消耗的方法：

- 在应用的空闲期间，可以进入两种低功耗模式中的任何一种：空闲或待机。
- 如果代码从 RAM 中运行，闪存模块可能会断电。
- 禁用假定具有输出功能的引脚上的上拉电阻。
- 每个外设都有一个单独的时钟使能位 (PCLKCRx)。通过关闭给定应用中未使用的任何外设的时钟，可以减少电流消耗。节 6.5.4.1 列出了通过使用 PCLKCRx 寄存器禁用时钟可以实现的典型电流降低。
- 为了在 LPM 模式下实现更低的 VDDA 电流消耗，请参阅 [TMS320F28002x 实时微控制器技术参考手册](#) 的“模数转换器 (ADC)”一章，确保每个模块也断电。

6.5.4.1 每个禁用外设的典型电流降低

外设	I _{DDIO} 电流减少 (mA)
ADC ⁽¹⁾	0.67
BGCRC	0.26
CAN	1.18
CLB	1.18
CMPSS ⁽¹⁾	0.34
CPU 计时器	0.02
CPUCRC	0.01
DCC	0.18
DMA	0.56
eCAP1 和 eCAP2	0.22
eCAP3 ⁽²⁾	0.28
ePWM	0.78
eQEP	0.11
FSI	0.74
HIC	0.21
HRPWM	0.87
I2C	0.24
LIN	0.32
PBIST	0.19
PMBUS	0.26
SCI	0.16
SPI	0.08

(1) 此电流代表了每个模块的数字部分汲取的电流。

(2) eCAP3 也可以配置为 HRCAP。

6.6 电气特性

在建议运行条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位	
数字和模拟 IO							
V _{OH}	高电平输出电压	I _{OH} = I _{OH} MIN	VDDIO * 0.8			V	
		I _{OH} = -100 μA	VDDIO - 0.2				
V _{OL}	低电平输出电压	I _{OL} = I _{OL} 最大值			0.4	V	
		I _{OL} = 100 μA			0.2		
I _{OH}	所有输出引脚的高电平输出源电流		-4			mA	
I _{OL}	所有输出引脚的低电平输出灌电流				4	mA	
R _{OH}	所有输出引脚的高电平输出阻抗		45	65	100	Ω	
R _{OL}	所有输出引脚的低电平输出阻抗		45	60	90	Ω	
V _{IH}	高电平输入电压		2.0			V	
V _{IL}	低电平输入电压				0.8	V	
V _{HYSTERESIS}	输入迟滞		125			mV	
I _{PULLDOWN}	输入电流	带有下拉的引脚	VDDIO = 3.3V V _{IN} = VDDIO	120		μA	
I _{PULLUP}	输入电流	启用上拉的数字输入 ⁽¹⁾	VDDIO = 3.3V V _{IN} = 0V	160		μA	
I _{LEAK}	引脚漏电流	数字输入	上拉和输出被禁用 0V ≤ V _{IN} ≤ VDDIO		0.1	μA	
		模拟引脚 (ADCINA3/ VDAC 除外)	模拟驱动器禁用 0V ≤ V _{IN} ≤ VDDA		0.1		
		ADCINA3/VDAC		2	11		
C _I	输入电容	数字输入		2		pF	
		模拟引脚 ⁽²⁾					
VREG 和 BOR							
V _{POR-VDDIO}	VDDIO 上电复位电压	VDDIO 上电复位电压		2.3		V	
V _{BOR-VDDIO}	VDDIO 欠压复位电压 ⁽³⁾			2.81	3.0	V	
V _{VREG}	内部稳压器输出			1.14	1.2	1.32	V

(1) 有关带有上拉或下拉的引脚列表, 请参阅带有内部上拉和下拉的引脚表。

(2) 单独指定模拟引脚; 请参阅每通道寄生电容表。

(3) 请参阅“建议运行条件”部分中的电源电压图。

6.7 PN 封装的热阻特性

		°C/W ⁽¹⁾	气流 (lfm) ⁽²⁾
R ^θ _{JC}	结至外壳热阻	14.2	不适用
R ^θ _{JB}	结至电路板热阻	21.9	不适用
R ^θ _{JA} (高 k PCB)	结至大气热阻	49.9	0
		38.3	150
		36.7	250
		34.4	500
Psi _{JT}	结至封装顶部	0.8	0
		1.18	150
		1.34	250
		1.62	500
Psi _{JB}	结点到电路板	21.6	0
		20.7	150
		20.5	250
		20.1	500

(1) 以上值基于 JEDEC 定义的 2S2P 系统 (基于 JEDEC 定义的 1S0P 系统的 Theta_{JC} [R^θ_{JC}] 值除外), 将随环境和应用的变化而更改。有关更多信息, 请参阅以下 EIA/JEDEC 标准:

- JESD51-2, *Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3, *Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7, *High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9, *Test Boards for Area Array Surface Mount Package Thermal Measurements*

(2) lfm = 线性英尺/分钟

6.8 PM 封装的热阻特性

		°C/W ⁽¹⁾	气流 (lfm) ⁽²⁾
R ^θ _{JC}	结至外壳热阻	12.4	不适用
R ^θ _{JB}	结至电路板热阻	25.6	不适用
R ^θ _{JA} (高 k PCB)	结至大气热阻	51.8	0
R ^θ _{JMA}	结至流动空气热阻	42.2	150
		39.4	250
		36.5	500
Psi _{JT}	结至封装顶部	0.5	0
		0.9	150
		1.1	250
		1.4	500
Psi _{JB}	结点到电路板	25.1	0
		23.8	150
		23.4	250
		22.7	500

(1) 以上值基于 JEDEC 定义的 2S2P 系统 (基于 JEDEC 定义的 1S0P 系统的 Theta_{JC} [R^θ_{JC}] 值除外), 将随环境和应用的变化而更改。有关更多信息, 请参阅以下 EIA/JEDEC 标准:

- JESD51-2, *Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3, *Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7, *High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9, *Test Boards for Area Array Surface Mount Package Thermal Measurements*

(2) Ifm = 线性英尺/分钟

6.9 PT 封装的热阻特性

		°C/W ⁽¹⁾	气流 (lfm) ⁽²⁾
R ^θ _{JC}	结至外壳热阻	13.6	不适用
R ^θ _{JB}	结至电路板热阻	30.6	不适用
R ^θ _{JA} (高 k PCB)	结至大气热阻	64	0
		50.4	150
		48.2	250
		45	500
Psi _{JT}	结至封装顶部	0.56	0
		0.94	150
		1.1	250
		1.38	500
Psi _{JB}	结点到电路板	30.1	0
		28.7	150
		28.4	250
		28	500

(1) 以上值基于 JEDEC 定义的 2S2P 系统 (基于 JEDEC 定义的 1S0P 系统的 Theta JC [R^θ_{JC}] 值除外) , 将随环境和应用的变化而更改。有关更多信息, 请参阅以下 EIA/JEDEC 标准:

- JESD51-2, *Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3, *Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7, *High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9, *Test Boards for Area Array Surface Mount Package Thermal Measurements*

(2) Ifm = 线性英尺/分钟

6.10 散热设计注意事项

根据最终应用设计和运行情况, I_{DD} 和 I_{DDIO} 电流可能有所不同。最终产品中超过建议最大功率耗散的系统可能需要额外的散热增强措施。环境温度 (T_A) 随最终应用和产品设计的不同而不同。影响可靠性和功能性的关键参数是结温 T_J, 而不是环境温度。因此, 应该注意将 T_J 保持在指定限值内。应该测量 T_{case} 以评估工作结温 T_J。通常在封装顶部表面的中心测量 T_{case}。热应用报告 [半导体和 IC 封装热指标](#) 有助于理解热指标和相关定义。

6.11 系统

6.11.1 电源管理模块 (PMM)

6.11.1.1 引言

电源管理模块 (PMM) 可以处理运行器件时所需的所有电源管理功能。

6.11.1.2 概述

在图 6-7 中给出了 PMM 的方框图。可以看出, PMM 包含多个子组件, 这些子组件将在后续章节中进行介绍。




图 6-7. PMM 方框图

6.11.1.2.1 电源轨监视器

PMM 在电源轨上有电压监视器, 一旦电压在上电期间超过设定的阈值, XRSn 信号便会释放为高电平。如果任何电压降至编程的电平以下, 这些电压监视器还可以使 XRSn 信号跳闸为低电平。后续各节将介绍各种电压监视器。

备注

启动后, 并非所有电压监视器都支持在应用中运行器件。在不支持电压监视器的情况下, 如果器件在应用运行过程中需要监视电源电压, 则建议使用外部监控器。

三个电压监视器 (I/O POR、I/O BOR、VDD POR) 都必须在器件开始运行 (即 XRSn 变为高电平) 之前释放各自的输出。但是, 如果任何电压监视器跳闸, XRSn 将被驱动为低电平。当任何电压监视器跳闸时, I/O 保持高阻抗。

6.11.1.2.1.1 I/O POR (上电复位) 监视器

I/O POR 监视器会监控 VDDIO 电源轨。在上电期间，这是第一个在 VDDIO 上释放的监视器（即第一个要解除跳闸的监视器）。

6.11.1.2.1.2 I/O BOR (欠压复位) 监视器

I/O BOR 监视器还会监控 VDDIO 电源轨。在上电期间，这是第二个在 VDDIO 上释放的监视器（即第二个要解除跳闸的监视器）。与 I/O POR 相比，该监视器具有更严格的容差。

只要电压降至低于建议工作电压，都会导致 I/O BOR 跳闸并复位器件，但可以通过将 VMONCTL.bit.BORLVMONDIS 设置为 1 来禁用该功能。只有在器件完全启动后，才能禁用 I/O BOR。如果 I/O BOR 被禁用，I/O POR 将在电压下降时复位器件。

备注

I/O POR 跳闸的电平远低于 VDDIO 的最小建议电压，因此不应用于器件监控。

图 6-8 所示为 I/O BOR 的工作区域。




图 6-8. I/O BOR 工作区域

6.11.1.2.1.3 VDD POR (上电复位) 监视器

VDD POR 监视器可监控 VDD 电源轨。在上电期间，一旦电压超过 VDD 上编程的跳闸电平，该监视器就会释放（即解除跳闸）。

备注

VDD POR 编程为低于 VDD 最小建议电压的水平，因此，如果应用中需要 VDD 监控，不应该依赖 VDD POR 来进行此监控。

6.11.1.2.2 外部监控器使用情况

VDDIO 监控：I/O BOR 支持应用使用，因此无需外部监控器来监控 I/O 电源轨。

VDD 监控：

- VDD 由内部 VREG 供电：VDD 电源由 VDDIO 电源提供。VREG 的设计方式使有效的 VDDIO 电源（由 IO BOR 监控）意味着有效的 VDD 电源。

备注

不支持将外部监控器与内部 VREG 一起使用。

6.11.1.2.3 延迟块

电压监控器路径中的延迟块协同工作，以延迟电压监控器和 XRSn 之间的释放时间。这是为了确保当 XRSn 释放时电压稳定。延迟块仅在上电期间（即，当 VDDIO 和 VDD 斜升时）有效。

延迟块有助于实现[电源管理模块电气数据和时序](#)中所指定的电源轨最小压摆率。

备注

方框图中指定的延迟数字是典型值。

6.11.1.2.4 内部 1.2V LDO 稳压器 (VREG)

内部 VREG 由 VDDIO 电源轨供电，并可以生成成为 VDD 引脚供电所需的 1.2V 电压。虽然有了内部 VREG 后便不再需要为 VDD 使用外部电源，但 VDD 引脚上仍需要去耦电容器以确保 VREG 稳定性和避免瞬变。有关详细信息，请参阅 [VDD 去耦](#) 一节。

6.11.1.3 外部元件

6.11.1.3.1 去耦电容器

VDDIO 和 VDD 需要去耦电容器才能正常运行。后续章节将概述这些要求。

6.11.1.3.1.1 VDDIO 去耦

在 VDDIO 上放置最小的去耦电容值。请参阅 C_{VDDIO} 参数（位于[电源管理模块电气数据和时序](#)中）。实际使用的去耦电容值取决于驱动 VDDIO 的电源。可接受以下任一配置：

- **配置 1：**根据 C_{VDDIO} 参数在每个 VDDIO 引脚上放置一个去耦电容器。
- **配置 2：**安装等效于 $C_{VDDIO} * VDDIO$ 引脚的单个去耦电容器。

备注

将去耦电容器（一个或多个）靠近器件引脚放置至关重要。

6.11.1.3.1.2 VDD 去耦

在 VDD 上放置最小的去耦电容值。请参阅 C_{VDD} TOTAL 参数（位于[电源管理模块电气数据和时序](#)中）。

可接受以下任一配置：

- **配置 1：**对 VDD 引脚上的 C_{VDD} TOTAL 执行除法运算。在这个配置中，VDD 引脚可在 PCB 级上被分离。
- **配置 2：**安装一个容值为 C_{VDD} TOTAL 的去耦电容器。在该配置中，PCB 上的所有 VDD 引脚必须相互连接。

备注

将去耦电容器（一个或多个）靠近器件引脚放置至关重要。

6.11.1.4 电源时序

6.11.1.4.1 电源引脚联动

强烈建议将所有 3.3V 电源轨连接在一起并由单个电源供电。该列表包括：

- VDDIO
- VDDA

此外，连接所有电源引脚以避免任何未连接的情况。

在内部 VREG 模式下，将 VDD 引脚连接在一起是可选操作，只要每个 VDD 引脚上都有一个电容器连接到引脚即可。请参阅 *VDD 去耦* 一节以了解 VDD 去耦配置。

器件上的模拟模块具有相当高的 PSRR；因此，在大多数情况下，VDDA 上的噪声必须超过电源轨的建议运行条件之后，模拟模块才会出现性能下降。因此，单独为 VDDA 供电带来的好处通常微乎其微。然而，为了改善噪声，一种可接受的做法是在 VDDIO 和 VDDA 之间放置一个 π 型滤波器。

备注

每个电源轨的所有电源引脚在内部连接在一起。例如，所有 VDDIO 引脚在内部连接在一起，所有 VDD 引脚在内部连接在一起，以此类推。

6.11.1.4.2 信号引脚电源序列

在给器件供电之前，请勿向任何数字引脚施加比 VDDIO 高 0.3V 或比 VSS 低 0.3V 的电压，也不得向任何模拟引脚施加比 VDDA 高 0.3V 或比 VSSA 低 0.3V 的电压（包括 VREFHI）。简单地说，只应在 XRSn 变为高电平后驱动信号引脚，且前提是所有 3.3V 电源轨连接在一起。即使 VDDIO 和 VDDA 未连接在一起，仍需要进行此时序控制。


小心

如果违反上述序列，则可能会发生器件故障，甚至可能造成损坏，因为电流将流经器件中的意外寄生路径。

6.11.1.4.3 电源引脚电源序列

6.11.1.4.3.1 内部 VREG/VDD 模式序列

图 6-9 展示了内部 VREG 模式的电源时序控制要求。所有所示参数的值均可在电源管理模块电气数据和时序中找到。



- 该跳闸点是 XRSn 释放之前的跳闸点。请参阅电源管理模块特性表。
- 该跳闸点是 XRSn 释放之后的跳闸点。请参阅电源管理模块特性表。
- 上电期间，所有监视器释放信号在所有 POR 和 BOR 监控器释放后变为高电平。请参阅 PMM 方框图。
- 在断电期间，如果任何 POR 或 BOR 监视器跳闸，所有监视器释放信号都会变为低电平。请参阅 PMM 方框图。

图 6-9. 内部 VREG 上电序列

- 在上电期间：
 - VDDIO (即 3.3V 电源轨) 应提供指定的最小压摆率。
 - 在释放 I/O 监视器 (I/O POR 和 I/O BOR) 后，内部 VREG 将上电。
 - 在 V_{DDIO-MON-TOT-DELAY} 和 V_{XRSn-PU-DELAY} 指定的时间过后，XRSn 将被释放，并且器件的启动序列将开始。
在 XRSn 释放 (即变为高电平) 和启动序列开始之间有额外的延迟。请参阅图 6-7。
- I/O BOR 监视器在上电和断电期间具有不同的释放点。
- 在断电期间：
 - 在断电期间对 VDDIO 的唯一要求是压摆率。
 - I/O BOR 监视器在上电和断电期间具有不同的释放点。
 - I/O BOR 跳闸将导致 XRSn 在 V_{XRSn-PD-DELAY} 之后变为低电平，并使内部 VREG 断电。

备注

所有监视器释放信号是一个内部信号。

备注

如果有一个驱动 XRSn 的外部电路 (例如，监控器)，在所有内部和外部源释放 XRSn 引脚之前，启动序列不会开始。

6.11.1.4.3.2 电源时序摘要和违规影响

电源轨的可接受上电序列汇总如下。此处的“上电”表示相关电源轨已达到建议的最低工作电压。

小心
不可接受的序列会导致可靠性问题并可能导致损坏。

为简单起见，建议将所有 3.3V 电源轨连接在一起，并按照[电源引脚电源序列](#)中的说明进行操作。

表 6-1. 内部 VREG 序列摘要

情形	电源轨上电顺序		可接受
	VDDIO	VDDA	
A	1	2	是
B	2	1	-
C	1	1	是

备注
应当仅在 VDDA 达到建议的最低工作电压后才为器件上的模拟模块供电。

6.11.1.4.3.3 电源压摆率

VDDIO 有最低压摆率要求。如果不满足最低压摆率要求，XRSn 可能会切换几次，直到 VDDIO 越过 I/O BOR 区域。

备注
XRSn 上的切换操作对器件没有不利影响，因为只有当 XRSn 稳定为高电平时才会开始引导。但是，如果使用器件的 XRSn 来选通其他 IC 的复位信号，则应满足压摆率要求以防止这种切换。

6.11.1.5 电源管理模块电气数据和时序

6.11.1.5.1 电源管理模块特征

在建议运行条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
V _{VREG}	内部稳压器输出		1.14	1.2	1.32	V
V _{VREG-PU}	内部稳压器上电时间				350	μs
V _{VREG-INRUSH} ⁽⁵⁾	内部稳压器浪涌电流			650		mA
V _{POR-VDDIO}	VDDIO 上电复位电压	XRSn 释放之前和之后		2.3		V
V _{BOR-VDDIO-UP} ⁽¹⁾	斜升时的 VDDIO 欠压复位电压	XRSn 释放之前		2.7		V
V _{BOR-VDDIO-DN} ⁽¹⁾	斜降时的 VDDIO 欠压复位电压	XRSn 释放之后	2.81		3.0	V
V _{XRSn-PU-DELAY} ⁽²⁾	上电期间电源斜升后的 XRSn 释放延迟	这是最后的延迟		40		μs
V _{XRSn-PD-DELAY} ⁽³⁾	断电期间电源斜降后的 XRSn 跳闸延迟			2		μs
V _{DDIO-MON-TOT-DELAY}	VDDIO 监视器 (POR、BOR) 路径中的总延迟			145		μs
V _{XRSn-MON-RELEASE-DELAY}	VDDIO BOR 之后的 XRSn 释放延迟	电源处于工作范围内		140		μs
	VDDIO POR 事件之后的 XRSn 释放延迟			185		μs

- (1) 请参阅 [电源电压](#) 图。
- (2) 电源在越过相应电源轨的最低建议运行条件后被视为完全斜升。在该延迟生效之前，需要释放所有 POR 和 BOR 监视器。RC 网络延迟将与该延迟相加。
- (3) 断电时，任何跳闸的 POR 或 BOR 监视器都会立即使 XRSn 跳闸。该延迟是任何 POR、BOR 监视器跳闸和 XRSn 变为低电平之间的时间。该延迟是变量，取决于电源的斜降速率。RC 网络延迟将与该延迟相加。
- (4) 这是内部 VREG 导通时在 VDDIO 电源轨上汲取的瞬态电流。因此，当 VREG 导通时，VDDIO 电源轨上可能会出现一些压降，这可能导致 VREG 逐步斜升。这不会对器件产生不利影响，但如果需要，可以通过在 VDDIO 上使用足够的去耦电容器或选择能够提供此瞬态电流的 LDO 或直流/直流稳压器来降低影响。

6.11.1.5.2 电源管理模块运行条件

在建议运行条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
通用						
C_{VDDIO} (1) (2)	每个引脚的 VDDIO 电容(6)		0.1			μF
C_{VDDA} (1) (2)	每个引脚的 VDDA 电容(6)		2.2			μF
$SR_{VDDIO-UP}$ (3)	3.3V 电源轨 (VDDIO) 的电源斜升速率		8		100	mV/ μs
$SR_{VDDIO-DN}$ (3)	3.3V 电源轨 (VDDIO) 的电源斜降速率		20		100	mV/ μs
$V_{BOR-VDDIO-GB}$ (5)	VDDIO 欠压复位电压保护带			0.1		V
内部 VREG						
$C_{VDD\ TOTAL}$ (4)	总标称 VDD 电容(6)		10		22	μF

- (1) 去耦电容的确切值取决于为这些引脚供电的系统电压调节解决方案。
- (2) 建议将 3.3V 电压轨 (VDDIO、VDDA) 连接在一起并由单电源供电。
- (3) 请参阅 [电源压摆率](#) 一节。电源斜坡速率高于最大值会触发片上 ESD 保护。
- (4) 请参阅 [电源管理模块 \(PMM\)](#) 一节，了解总去耦电容的可能配置。
- (5) TI 建议使用 $V_{BOR-VDDIO-GB}$ ，避免由于正常电源噪声或 3.3V VDDIO 系统稳压器上的负载瞬态事件而导致 BOR-VDDIO 复位。要防止在器件正常运行期间激活 BOR-VDDIO，良好的系统稳压器设计和去耦电容 (符合系统稳压器规格) 非常重要。 $V_{BOR-VDDIO-GB}$ 的值是一个系统级设计注意事项；此处列出的电压是许多应用的典型值。
- (6) 最大电容器容差应为 20%。

6.11.2 复位时序

XRSn 是器件复位引脚。它用作输入和漏极开路输出。该器件具有内置上电复位 (POR)。在上电期间, POR 电路会驱动 XRSn 引脚至低电平。看门狗或 NMI 看门狗复位也会驱动引脚至低电平。外部开漏电路可以驱动该引脚, 从而使器件复位生效。

应在 XRSn 和 VDDIO 之间放置一个阻值为 2.2kΩ 至 10kΩ 的电阻。应在 XRSn 和 VSS 之间放置一个电容器进行噪声滤除; 电容应为 100nF 或更小。当看门狗复位生效时, 这些值允许看门狗在 512 个 OSCCLK 周期内正确地将 XRSn 引脚驱动至 V_{OL}。图 6-10 展示了推荐的复位电路。




图 6-10. 复位电路

6.11.2.1 复位源

表 6-2 总结了各种复位信号及其对器件的影响。

表 6-2. 复位信号

复位源	CPU 内核复位 (C28x、FPU、 VCU)	外设复位	JTAG/ 调试逻辑复位	I/O	XRSn 输出
POR	是	是	是	高阻态	是
XRSn 引脚	是	是	否	高阻态	-
WDRS	是	是	否	高阻态	是
NMIWDRS	是	是	否	高阻态	是
SYSRS (调试器复位)	是	是	否	高阻态	否
SCCRESET	是	是	否	高阻态	否

参数 $t_{h(\text{boot-mode})}$ 必须考虑从这些来源启动的复位。

请参阅 [TMS320F28002x 实时微控制器技术参考手册](#) 中“系统控制”一章的“复位”一节。

小心

有些复位源由器件内部驱动。其中一些源会将 XRSn 驱动为低电平, 用于禁用驱动引导引脚的任何其他器件。SCCRESET 和调试器复位源不会驱动 XRSn; 因此, 用于引导模式的引脚不应由系统中的其他器件主动驱动。引导配置允许更改 OTP 中的引导引脚; 更多详细信息, 请参阅 [TMS320F28002x 实时微控制器技术参考手册](#)。

6.11.2.2 复位电气数据和时序

节 6.11.2.2.1 列出了复位 (XRSn) 时序要求。节 6.11.2.2.2 列出了复位 (XRSn) 开关特性。图 6-11 展示了上电复位。图 6-12 展示了热复位。

6.11.2.2.1 复位 (XRSn) 时序要求


		最小值	最大值	单位
t_h (引导模式)	引导模式引脚的保持时间	1.5		ms
$t_w(RSL2)$	脉冲持续时间, 热复位时 XRSn 处于低电平	所有情况	3.2	μs
		应用中使用的低功耗模式, 并且 $SYSCLKDIV > 16$	$3.2 * (SYSCLKDIV / 16)$	

6.11.2.2.2 复位 (XRSn) 开关特性

在建议运行条件下测得 (除非另有说明)


参数		最小值	典型值	最大值	单位
$t_w(RSL1)$	脉冲持续时间, XRSn 在电源稳定后由器件驱动为低电平		100		μs
$t_w(WDRS)$	脉冲持续时间, 由看门狗生成的复位脉冲		$512t_{c(OSCCLK)}$		周期
$t_{boot-flash}$	在闪存中第一次取指令之前的引导 ROM 执行时间			900	μs

6.11.2.2.3 复位时序图



- A. XRSn 引脚可以由监控器或外部上拉电阻从外部驱动，请参阅表 5-1。片上 POR 逻辑将保持该引脚为低电平直到电源处于有效范围内。
- B. 从任何源复位后（参阅节 6.11.2.1），引导 ROM 代码将对引导模式引脚进行采样。基于引导模式引脚的状态，引导代码向目的内存或者引导代码函数下达分支指令。如果引导 ROM 代码在上电条件后（在调试程序环境中）执行，则引导代码执行时间基于当前的 SYSCLK 速度。SYSCLK 将基于用户环境，可以启用或不启用 PLL。

图 6-11. 上电复位



- A. 从任何源复位后 (参阅节 6.11.2.1)，引导 ROM 代码将对引导模式引脚进行采样。基于引导模式引脚的状态，引导代码向目的内存或者引导代码函数下达分支指令。如果引导 ROM 代码在上电条件后 (在调试程序环境中) 执行，则引导代码执行时间基于当前的 SYSCLK 速度。SYSCLK 将基于用户环境，可以启用或不启用 PLL。

图 6-12. 热复位

6.11.3 时钟规范

6.11.3.1 时钟源

表 6-3 列出了时钟源。图 6-13 展示了时钟系统。图 6-14 展示了 PLL。

表 6-3. 可能的基准时钟源

时钟源	说明
INTOSC1	内部振荡器 1。 零引脚开销 10MHz 内部振荡器。
INTOSC2 ⁽¹⁾	内部振荡器 2。 零引脚开销 10MHz 内部振荡器。
X1 (XTAL)	X1 和 X2 引脚之间连接的外部晶体或谐振器，或连接到 X1 引脚的单端时钟。

(1) 复位时，内部振荡器 2 (INTOSC2) 为 PLL (OSCCLK) 的默认时钟源。




图 6-13. 计时系统

SYSPLL




图 6-14. 系统 PLL

在图 6-14 中，

$$f_{\text{PLLRAWCLK}} = \frac{f_{\text{OSCCLK}}}{(\text{REFDIV} + 1)} \times \frac{\text{IMULT}}{(\text{ODIV} + 1)}$$

6.11.3.2 时钟频率、要求和特性

本节提供了输入时钟的频率和时序要求、PLL 锁定时间、内部时钟的频率以及输出时钟的频率和开关特性。

6.11.3.2.1 输入时钟频率和时序要求，PLL 锁定时间

节 6.11.3.2.1.1 列出了输入时钟的频率要求。节 6.11.3.2.1.2 列出了 XTAL 振荡器特性。节 6.11.3.2.1.3 列出了 X1 时序要求。节 6.11.3.2.1.4 列出了 APLL 的特征。节 6.11.3.2.1.5 列出了输出时钟 XCLKOUT 的开关特性。节 6.11.3.2.1.6 提供了内部时钟的时钟频率。

6.11.3.2.1.1 输入时钟频率

		最小值	最大值	单位
$f_{(XTAL)}$	频率，X1/X2，来自外部晶体或谐振器	10	20	MHz
$f_{(X1)}$	频率，X1，来自外部振荡器	10	25	MHz

6.11.3.2.1.2 XTAL 振荡器特性

在建议运行条件下测得（除非另有说明）

参数		最小值	典型值	最大值	单位
X1 V_{IL}	有效低电平输入电压	-0.3		$0.3 * VDDIO$	V
X1 V_{IH}	有效高电平输入电压	$0.7 * VDDIO$		$VDDIO + 0.3$	V

6.11.3.2.1.3 X1 时序要求

		最小值	最大值	单位
$t_{(X1)}$	下降时间，X1		6	ns
$t_{r(X1)}$	上升时间，X1		6	ns
$t_{w(X1L)}$	脉冲持续时间，X1 低电平占 $t_{c(X1)}$ 的百分比	45%	55%	
$t_{w(X1H)}$	脉冲持续时间，X1 高电平占 $t_{c(X1)}$ 的百分比	45%	55%	

6.11.3.2.1.4 APLL 特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	最小值	典型值	最大值	单位
PLL 锁定时间				
SYS PLL 锁定时间 ⁽¹⁾		$5\mu s + (1024 * (REFDIV + 1) * t_{c(OSCCLK)})$		us

(1) 此处的 PLL 锁定时间定义了 PLL 启用 (SYSPLLCTL1[PLLENA]=1) 后 PLL 锁定所需的典型时间。此处未考虑使用双路钟比较器 (DCC) 验证 PLL 时钟的额外时间。TI 建议使用 C2000Ware 的最新示例软件来初始化 PLL。对于系统 PLL，请参阅 InitSysPll() 或 SysCtl_setClock()。

6.11.3.2.1.5 XCLKOUT 开关特性

在建议运行条件下测得（除非另有说明）

参数 ⁽¹⁾		最小值	最大值	单位
$t_{r(XCO)}$	下降时间，XCLKOUT		5	ns
$t_{r(XCO)}$	上升时间，XCLKOUT		5	ns
$t_{w(XCOL)}$	脉冲持续时间，XCLKOUT 低电平	$H - 2^{(2)}$	$H + 2^{(2)}$	ns
$t_{w(XCOH)}$	脉冲持续时间，XCLKOUT 高电平	$H - 2^{(2)}$	$H + 2^{(2)}$	ns
$f_{(XCO)}$	频率，XCLKOUT		50	MHz

(1) 假定这些参数的负载为 40pF。

(2) $H = 0.5t_{c(XCO)}$

6.11.3.2.1.6 内部时钟频率

		最小值	标称值	最大值	单位
f_{SYSCLK}	频率, 器件 (系统) 时钟	2		100	MHz
$t_{\text{c(SYSCLK)}}$	周期, 器件 (系统) 时钟	10		500	ns
f_{INTCLK}	频率, 系统 PLL 输入 VCO (在 REFDIV 之后)	2		20	MHz
f_{VCOCLK}	频率, 系统 PLL VCO (在 ODIV 之前)	220		600	MHz
$f_{\text{PLLRAWCLK}}$	频率, 系统 PLL 输出 (在 SYSCLK 分频器之前)	6		200	MHz
f_{PLL}	频率, PLLSYSCLK	2		100	MHz
$f_{\text{PLL_LIMP}}$	频率, PLL 跛行频率 ⁽¹⁾		45/(ODIV+1)		MHz
f_{LSP}	频率, LSPCLK	2		100	MHz
$t_{\text{c(LSPCLK)}}$	周期, LSPCLK	10		500	ns
f_{OSCCLK}	频率, OSCCLK (INTOSC1、INTOSC2、XTAL 或 X1)		参阅各自的时钟		MHz
f_{EPWM}	频率, EPWMCLK			100	MHz
f_{HRPWM}	频率, HRPWMCLK	60		100	MHz

(1) OSCCLK 无效时的 PLL 输出频率 (OSCCLK 丢失导致 PLL 变为跛行模式)。

6.11.3.3 输入时钟和 PLL

除了内部 0 引脚振荡器外，还支持三种类型的外部时钟源：

- 单端 3.3V 外部时钟。时钟信号应连接到 X1（如图 6-15 所示），且 XTALCR.SE 位设置为 1。
- 外部晶体。如图 6-16 所示，晶体应连接在 X1 和 X2 之间，其负载电容器连接至 VSS。
- 外部谐振器。如图 6-17 所示，谐振器应连接在 X1 和 X2 之间，且其接地端连接至 VSS。




图 6-15. 单端 3.3V 外部时钟




图 6-16. 外部晶体




图 6-17. 外部谐振器

6.11.3.4 XTAL 振荡器

6.11.3.4.1 引言

该器件中的晶体振荡器是一种嵌入式电振荡器，当与兼容的石英晶体（或陶瓷谐振器）配对使用时，可生成器件所需的系统时钟。

6.11.3.4.2 概述

以下几节将介绍电振荡器和晶体的元件。

6.11.3.4.2.1 电子振荡器

该器件中的电子振荡器是皮尔斯振荡器。它是一个正反馈逆变器电路，需要一个调优电路才能振荡。当这个振荡器与一个兼容的晶体配对时，会形成振荡电路。该振荡电路在晶体的基频处振荡。在该器件上，由于分流电容器 (C0) 和所需的负载电容器 (CL)，振荡器被设计成在并联谐振模式下运行。图 6-18 所示为电子振荡器和振荡电路的元件。




图 6-18. 电子振荡器方框图

6.11.3.4.2.1.1 运行模式

此器件中的电振荡器有两种工作模式：晶体模式和单端模式。

6.11.3.4.2.1.1.1 晶体的工作模式

在晶体工作模式下，必须将带有负载电容器的石英晶体连接到 X1 和 X2。

当 [XTAL On] = 1 时，会启用此工作模式，这是通过设置 XTALCR.OSCOFF = 0 和 XTALCR.SE = 0 来实现的。反馈环路有一个内部偏置电阻器，因此不应使用外部偏置电阻器。添加外部偏置电阻器会产生与内部 Rbias 并联的电阻，从而移动工作偏置点并可能导致波形削波、占空比超出规格以及有效负电阻降低。

在此工作模式下，X1 上的结果时钟通过比较器 (Comp) 传递到芯片的其余部分。X1 上的时钟需要满足比较器的 VIH 和 VIL。有关比较器的 VIH 和 VIL 要求，请参阅 XTAL 振荡器特性表。

6.11.3.4.2.1.1.2 单端工作模式

在单端工作模式下，一个时钟信号连接至 X1，而 X2 悬空。在此模式下不应使用石英晶体。

当 [XTAL On] = 0 时会启用此模式，这可通过设置 XTALCR.OSCOFF = 1 和 XTALCR.SE = 1 来实现。

在此工作模式下，X1 上的时钟通过一个缓冲器 (Buffer) 传递到芯片的其余部分。有关缓冲器的输入要求，请参阅使用外部时钟源 (非晶体) 时的 X1 输入电平特征表。

6.11.3.4.2.1.2 XCLKOUT 上的 XTAL 输出

通过配置 `CLKSRCCTL3.XCLKOUTSEL` 和 `XCLKOUTDIVSEL.XCLKOUTDIV` 寄存器，可以将馈入芯片其余部分的电振荡器输出引出到 `XCLKOUT` 上以供观察。如需查看输出 `XCLKOUT` 的 GPIO 的列表，请参阅 *GPIO 多路复用引脚表*。

6.11.3.4.2.2 石英晶体

石英晶体可以由 LCR (电感-电容-电阻) 电路进行电气表示。然而，与 LCR 电路不同，晶体由于低动态电阻而具有非常高的 Q 值，并且阻尼也非常低。晶体元件如图 6-19 所示，并在下文中有相应说明。




图 6-19. 晶体电气表示

Cm (动态电容)：表示晶体的弹性。

Rm (动态电阻)：表示晶体内的电阻损耗。这不是晶体的 ESR，但可以根据其他晶体元件的值进行近似计算。

Lm (动态电感)：表示晶体的振动质量。

C0 (并联电容)：由两个晶体电极和杂散封装电容形成的电容。

CL (负载电容)：这是晶体在其电极处看到的有效电容。它位于晶体外部。晶体数据表中指明的频率 ppm 通常与 CL 参数相关联。

请注意，大多数晶体制造商将 CL 指定为晶体引脚上的有效电容，而一些晶体制造商将 CL 指定为仅其中一个晶体引脚上的电容。请与晶体制造商核实 CL 的指定值，以便在计算中使用正确的值。

根据图 6-18，CL1 和 CL2 是串联的；因此，要找到晶体看到的等效总电容，必须应用电容串联公式：如果 $CL1 = CL2$ ，只需计算 $[CL1]/2$ 即可。

建议将杂散 PCB 电容与该值相加。合理的估算值为 3pF 至 5pF，但实际值将取决于相关的 PCB。

请注意，电振荡器和晶体都需要负载电容。所选的值必须同时满足电振荡器和晶振的要求。

CL 对晶体的影响是频率牵引。如果有效负载电容低于目标值，晶体频率将增加，反之亦然。然而，频率牵引的影响通常非常小，通常会导致与标称频率相差不到 10ppm。

6.11.3.4.2.3 GPIO 运行模式

请参阅 *TMS320F28002x 实时微控制器技术参考手册* 中的 *外部振荡器 (XTAL)* 一节。

6.11.3.4.3 正常运行

6.11.3.4.3.1 ESR - 有效串联电阻

有效串联电阻是晶体在谐振时提供给电子振荡器的电阻负载。ESR 越高，Q 越低，晶体启动或保持振荡的可能性就越小。ESR 和晶体元件之间的关系如下所示。

$$ESR = Rm * \left(1 + \frac{C0}{CL}\right)^2 \quad (1)$$

请注意，ESR 与晶体的动态电阻不同，但如果有效负载电容远高于分流电容、则可以按此近似计算。

6.11.3.4.3.2 Rneg - 负电阻

负电阻是电振荡器向晶体呈现的阻抗。这是电振荡器为了克服振荡期间产生的损耗而必须为晶体提供的能量。Rneg 描述了一个提供而不是消耗能量的电路，也可以看作是电路的总体增益。

为确保晶体在所有条件下都能启动，普遍接受的做法是让 Rneg > 3 倍 ESR 至 5 倍 ESR。请注意，启动晶体所需的能量略大于维持振荡所需的能量；因此，如果能够确保在启动时满足负电阻要求，则维持振荡将不是问题。

图 6-20 和图 6-21 所示为该器件的负电阻与晶体元件之间的差异。从图中可以看出，晶体并联电容 (C0) 和有效负载电容 (CL) 对电振荡器的负电阻有极大影响。请注意，这些是典型图；因此，请参阅表 6-4 了解设计中需要注意的最小值和最大值。

6.11.3.4.3.3 启动时间

在选择晶体电路的元件时，启动时间是一个重要的考虑因素。如 Rneg - 负电阻一节所述，为了在所有条件下实现可靠启动，建议晶体的 Rneg > 3 倍 ESR 至 5 倍 ESR。

晶体 ESR 和阻尼电阻 (Rd) 会极大地影响启动时间。这两个值越高，晶体启动所需的时间就越长。较长的启动时间通常表明晶体和元件未正确匹配。

如需了解典型的启动时间，请参阅晶体振荡器规格。请注意，此处指定的数字是仅供参考的典型数字。实际启动时间在很大程度上取决于所涉及的晶体和外部元件。

6.11.3.4.3.4 DL - 驱动电平

驱动电平是指电子振荡器提供以及晶体耗散的功率。晶体制造商数据表中指定的最大驱动电平通常是晶体在不损坏或显著缩短使用寿命的情况下可以耗散的最大驱动电平。另一方面，电子振荡器指定的驱动电平是它可以提供的最大功率。电子振荡器提供的实际功率不一定是最大功率，具体取决于晶体和电路板元件。

如果电子振荡器的实际驱动电平超过晶体的最大驱动电平规格，则应安装阻尼电阻器 (Rd) 以限制电流并降低晶体的功率耗散。请注意，Rd 会降低电路增益；因此，应评估要使用的实际值，以确保满足启动和持续振荡的所有其他条件。

6.11.3.4.4 如何选择晶体

请参考晶体振荡器规格：

1. 选择一个晶体频率（例如，20MHz）。
2. 确认晶体的 ESR ≤ 50Ω，符合 20MHz 的规格。
3. 确认晶体制造商的负载电容要求位于 6pF 和 12pF 之间，符合 20MHz 的规格。
 - 如前所述，CL1 和 CL2 是串联的；因此，如果 CL1 = CL2，则有效负载电容 CL = [CL1]/2。
 - 在此基础上加上电路板寄生效应会得到 CL = [CL1]/2 + 杂散电容
4. 确认晶体的最大驱动电平 ≥ 1mW。如果不满足此要求，则可以使用阻尼电阻 Rd。请参阅 DL - 驱动电平，了解使用 Rd 时要考虑的其他要点。

6.11.3.4.5 测试

建议用户让晶体制造商使用其电路板对晶体进行完整表征，以确保晶体始终启动并保持振荡。

下面简要概述了可执行的一些测量：

由于晶体电路对电容非常敏感，建议不要将示波器探针连接到 X1 和 X2。如果必须使用示波器探针来监测 X1/X2，则应使用输入电容小于 1pF 的有源探针。

频率

1. 在 XCLKOUT 上引出 XTAL。
2. 测量该频率作为晶体频率。

负电阻

1. 在 XCLKOUT 上引出 XTAL。
2. 在负载电容器之间放置一个与晶体串联的电位器。
3. 增加电位器的电阻，直到 XCLKOUT 上的时钟停止。
4. 该电阻加上晶体的实际 ESR 就是电振荡器的负电阻。

启动时间

1. 关闭 XTAL。
2. 在 XCLKOUT 上引出 XTAL。
3. 开启 XTAL 并测量 XCLKOUT 上的时钟保持在 45% 和 55% 占空比范围内所需的时间。

6.11.3.4.6 常见问题和调试提示

晶体无法启动

- 浏览[如何选择晶体](#)部分，确保没有违规。

晶体需要很长时间才能启动

- 如果安装了阻尼电阻 Rd，则其过高。
- 如果未安装阻尼电阻，则晶体 ESR 过高或由于高负载电容而导致总电路增益过低。

6.11.3.4.7 晶体振荡器规格

6.11.3.4.7.1 晶体振荡器电气特性

在建议运行条件下测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
启动时间 ⁽¹⁾	f = 10MHz	ESR 最大值 = 110 Ω CL1 = CL2 = 24pF C0 = 7pF		4		ms
	f = 20MHz	ESR 最大值 = 50 Ω CL1 = CL2 = 24pF C0 = 7pF		2		ms
晶振驱动电平 (DL)					1	mW

(1) 启动时间取决于晶体和振荡电路元件。TI 建议晶体供应商使用所选晶体来表征应用。

6.11.3.4.7.2 晶振等效串联电阻 (ESR) 要求

对于晶振等效串联电阻 (ESR) 需求表：

1. 晶振并联电容 (C0) 应小于或等于 7pF。
2. ESR = 负电阻/3

表 6-4. 晶振等效串联电阻 (ESR) 要求

晶体频率 (MHz)	最大 ESR (Ω) (CL1 = CL2 = 12pF)	最大 ESR (Ω) (CL1 = CL2 = 24pF)
10	55	110
12	50	95
14	50	90
16	45	75

表 6-4. 晶振等效串联电阻 (ESR) 要求 (续)

晶体频率 (MHz)	最大 ESR (Ω) (CL1 = CL2 = 12pF)	最大 ESR (Ω) (CL1 = CL2 = 24pF)
18	45	65
20	45	50

Negative Resistance vs. 10MHz Crystal




图 6-20. 10MHz 时的负电阻变化

Negative Resistance vs. 20MHz Crystal




图 6-21. 20 MHz 时的负电阻变化

6.11.3.5 内部振荡器

为了减少电路板生产成本和缩短应用开发时间，所有 F28002x 器件都包含两个独立的内部振荡器，称为 INTOSC1 和 INTOSC2。默认情况下，INTOSC2 设置为系统参考时钟 (OSCCLK) 源，INTOSC1 设置为备用时钟源。

需要更严格时钟容差的应用可使用 C2000Ware 中提供的 SCI 波特率调优示例 (C2000Ware_3_03_00_00\driverlib\f28002x\examples\sci\baud_tune_via_uart) 来实现精度高于 1% 的波特率匹配。

节 6.11.3.5.1 提供了内部振荡器的电气特征。

6.11.3.5.1 INTOSC 特性

在建议运行条件下测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位	
f _{INTOSC}	频率，INTOSC1 和 INTOSC2	-40°C 至 125°C	9.84 (-1.6%)	10	10.14 (1.4%)	MHz
		-30°C 至 90°C	9.88 (-1.2%)			
		-10°C 至 85°C	9.91 (-0.9%)			
		-10°C 至 70°C	9.93 (-0.7%)			
f _{INTOSC-STABILITY}	频率稳定性	30°C，标称 VDDIO	±0.1		%	
t _{INTOSC-ST}	启动和稳定时间			20	µs	

6.11.4 闪存参数

表 6-5 列出了不同时钟源和频率下所需的最低闪存等待状态。等待状态是寄存器 FRDCNTL[RWAIT] 中设置的值。

表 6-5. 不同时钟源和频率下所需的最低闪存等待状态

CPUCLK (MHz)	外部振荡器或晶体		INTOSC1 或 INTOSC2	
	正常运行	存储体或泵睡眠 ⁽¹⁾	正常运行	存储体或泵睡眠 ⁽¹⁾
97 < CPUCLK ≤ 100	4		4	5
80 < CPUCLK ≤ 97				4
77 < CPUCLK ≤ 80	3		3	4
60 < CPUCLK ≤ 77				3
58 < CPUCLK ≤ 60	2		2	3
40 < CPUCLK ≤ 58				2
38 < CPUCLK ≤ 40	1		1	2
20 < CPUCLK ≤ 38				1
19 < CPUCLK ≤ 20	0		0	1
CPUCLK ≤ 19				0

(1) 当使用 INTOSC 作为所示频率范围的时钟源时，闪存睡眠操作需要一个额外的等待状态。任何等待状态 FRDCNTL[RWAIT] 更改都必须开始睡眠模式操作之前进行。此设置对两个闪存存储体都有影响。

F28002x 器件具有经改进的 128 位预取缓冲器，可在不同等待状态下提供更高的闪存代码执行效率。图 6-22 和图 6-23 展示了该系列器件与采用 64 位预取缓冲器的上一代器件在不同等待状态设置下的典型效率比较情况。使用预取缓冲器时的等待状态执行效率将取决于应用软件中存在的分支数量。此处提供了线性代码和 if-then-else 代码的两个示例。





表 6-6 列出了闪存参数。

表 6-6. 闪存参数

参数	最小值	典型值	最大值	单位	
编程时间 ⁽¹⁾	128 数据位 + 16 ECC 位		150	300	μs
	8KB 扇区		50	100	ms
擦除时间 ^{(2) (3)} (< 25 个周期)	8KB 扇区		15	56	ms
擦除时间 ^{(2) (3)} (1000 个周期)	8KB 扇区		25	133	ms
擦除时间 ^{(2) (3)} (2000 个周期)	8KB 扇区		30	226	ms
擦除时间 ^{(2) (3)} (20000 个周期)	8KB 扇区		120	1026	ms
每个扇区的 N _{wec} 写入/擦除周期			20000		周期
整个闪存 (整合所有扇区) 的 N _{wec} 写入/擦除周期 ⁽⁴⁾			100000		周期
t _{retention} 数据保持持续时间 (T _J = 85°C)			20		年

- (1) 编程时间是最大器件频率下的值。编程时间包括闪存状态机的开销，但不包括将以下内容传输到 RAM 的时间：
- 使用闪存 API 对闪存进行编程的代码
 - 闪存 API 本身
 - 要编程的闪存数据
- 换言之，此表中显示的时间是指器件 RAM 中的所有必需代码/数据都变为可用状态并准备好进行编程之后的相应时间。所用 JTAG 调试探头的速度对传输时间有显著影响。编程时间的计算以在指定的工作频率下一次编程 144 位为基础。编程时间包含 CPU 对编程的验证。写入/擦除 (W/E) 循环不会缩短编程时间，但会缩短擦除时间。擦除时间包括由 CPU 对编程的验证，不涉及任何数据传输。
- (2) 擦除时间包含 CPU 对擦除的验证。
- (3) 当器件从 TI 出货时，片上闪存存储器处于一个被擦除状态。这样，当首次编辑器件时，在编程前无需擦除闪存存储器。然而，对于所有随后的编程操作，需要执行擦除操作。
- (4) 每个扇区本身只能被擦除/编程 20,000 次。如果选择使用 EEPROM 等一个或多个扇区，则可以仅对这些扇区 (仍然限制为 20,000 个周期) 进行擦除/编程，而无需对整个闪存存储器进行擦除/编程。因此，从器件的角度来看，W/E 周期的总数可能超过 20,000 个周期。但是，这个数字最多不应超过 100,000 个周期。

备注

主阵列闪存编程必须与 64 位地址边界对齐，并且每个 64 位字在每个写/擦除周期只能编程一次。

DCSM OTP 编程必须与 128 位地址边界对齐，并且每个 128 位字只能编程一次。例外包括：

1. DCSM OTP 中的 DCSM Zx-LINKPOINTER1 和 Zx-LINKPOINTER2 值应一起编程，并且可以按照 DCSM 操作的要求一次编程 1 位。
2. DCSM OTP 中的 DCSM Zx-LINKPOINTER3 值可以在 64 位边界上一次编程 1 位，以便与 Zx-PSWDLOCK 区别开，后者只能编程一次。

6.11.5 RAM 规格

RAM 类型	大小	获取时间 (周期数)	读取时间 (周期数)	存储时间 (周期数)	总线宽度	可用总线数量 ⁽¹⁾	等待状态次数	突发访问
GS RAM	4KB	2	2	1	16/32 位	3	0	否
LS RAM	16KB	2	2	1	16/32 位	1	0	否
M0	2KB	2	2	1	16/32 位	1	0	否
M1	2KB	2	2	1	16/32 位	1	0	否

(1) “可用总线数量”表示有多少主器件 (DMA、CPU) 有权访问。

6.11.6 ROM 规格

ROM 类型	大小	获取时间 (周期数)	读取时间 (周期数)	存储时间 (周期数)	总线宽度	可用总线数量 ⁽¹⁾	等待状态次数	突发访问
引导 ROM	128KB	2	2	1	16/32 位	1	0	否
安全 ROM	64KB	2	2	1	16/32 位	1	0	否

(1) “可用总线数量”表示有多少主器件 (DMA、CPU) 有权访问。

6.11.7 仿真/JTAG

JTAG (IEEE 标准 1149.1-1990 标准测试接入端口和边界扫描架构) 端口有四个专用引脚 : TMS、TDI、TDO 和 TCK。cJTAG (针对简化引脚和增强功能测试接入端口以及边界扫描架构的 IEEE 标准 1149.7-2009) 端口, 是一个只需要两个引脚 (TMS 和 TCK) 的紧凑型 JTAG 接口, 此接口可实现多路复用为传统 GPIO35 (TDI) 和 GPIO37 (TDO) 引脚的其他器件功能。

通常情况下, 当 MCU 目标和 JTAG 接头之间的距离小于 6 英寸 (15.24cm), 并且 JTAG 链上没有其他器件时, JTAG 信号上不需要缓冲器。否则, 每个信号都应被缓冲。此外, 对于大多数 10MHz 下的 JTAG 调试探针操作, JTAG 信号上不需要串联电阻器。但是, 如果需要高仿真速度 (35MHz 左右), 则应在每个 JTAG 信号上串联 22 Ω 电阻。

JTAG 调试探针头的 PD (电源检测) 端子应连接到电路板 3.3V 电源。接头 GND 终端应连接至电路板地。TDIS (电缆断开感应) 也应连接至电路板接地。JTAG 时钟应从接头 TCK 输出终端环回到接头的 RTCK 输入终端 (以通过 JTAG 调试探针检测时钟连续性)。此 MCU 不支持 14 引脚和 20 引脚仿真接头上的 EMU0 和 EMU1 信号。这些信号应始终通过一对 2.2k Ω 至 4.7k Ω (取决于调试器端口的驱动强度) 的板载上拉电阻在仿真接头处上拉。通常使用 2.2k Ω 的阻值。

接头终端 **RESET** 是 JTAG 调试探针接头的开漏输出, 通过 JTAG 调试探针命令使电路板元件复位 (仅通过 20 引脚接头可用)。图 6-24 展示了如何将 14 引脚 JTAG 接头连接到 MCU 的 JTAG 端口信号图 6-25 展示了如何连接到 20 引脚 JTAG 接头。20 引脚 JTAG 接头终端 EMU2、EMU3 和 EMU4 未使用, 应接地。


有关硬件断点和观察点的更多信息, 请参阅 [CCS 中 C28x 的硬件断点和观察点](#)。

有关 JTAG 仿真的更多信息, 请参阅 [XDS 目标连接指南](#)。

备注


JTAG 测试数据输入 (TDI) 是引脚的默认多路复用器选择。默认情况下, 内部上拉电阻处于禁用状态。如果此引脚被用作 JTAG TDI, 应该启用内部上拉电阻器或在电路板上增加一个外部上拉电阻器来避免悬空输入。在 cJTAG 选项中, 此引脚可用作 GPIO。

JTAG 测试数据输出 (TDO) 是引脚的默认多路复用器选择。默认情况下, 内部上拉电阻处于禁用状态。当没有 JTAG 活动时, TDO 函数将处于三态条件, 使此引脚悬空。应启用内部上拉或在电路板上添加外部上拉, 以避免 GPIO 输入悬空。在 cJTAG 选项中, 此引脚可用作 GPIO。



A. cJTAG 选项不需要 TDI 和 TDO 连接，这些引脚可用作 GPIO。

图 6-24. 连接到 14 引脚 JTAG 接头



A. cJTAG 选项不需要 TDI 和 TDO 连接，这些引脚可用作 GPIO。

图 6-25. 连接到 20 引脚 JTAG 接头

6.11.7.1 JTAG 电气数据和时序

节 6.11.7.1.1 列出了 JTAG 时序要求。节 6.11.7.1.2 列出了 JTAG 开关特征。图 6-26 展示了 JTAG 时序。

6.11.7.1.1 JTAG 时序要求

编号	参数	描述	最小值	最大值	单位
1	$t_c(\text{TCK})$	周期时间, TCK	66.66		ns
1a	$t_w(\text{TCKH})$	脉冲持续时间, TCK 高电平 (t_c 的 40%)	26.66		ns
1b	$t_w(\text{TCKL})$	脉冲持续时间, TCK 低电平 (t_c 的 40%)	26.66		ns
3	$t_{su}(\text{TDI-TCKH})$	TDI 有效至 TCK 高电平的输入设置时间	13		ns
	$t_{su}(\text{TMS-TCKH})$	TMS 有效至 TCK 高电平的输入设置时间	13		
4	$t_h(\text{TCKH-TDI})$	从 TCK 高电平至 TDI 有效的输入保持时间	7		ns
	$t_h(\text{TCKH-TMS})$	从 TCK 高电平至 TMS 有效的输入保持时间	7		

6.11.7.1.2 JTAG 开关特性

在建议运行条件下测得 (除非另有说明)

编号	参数	描述	最小值	最大值	单位
2	$t_d(\text{TCKL-TDO})$	TCK 低电平到 TDO 有效的延迟时间	6	25	ns

6.11.7.1.3 JTAG 时序图




图 6-26. JTAG 时序

6.11.7.2 cJTAG 电气数据和时序

节 6.11.7.2.1 列出了 cJTAG 时序要求。节 6.11.7.2.2 列出了 cJTAG 开关特性。图 6-27 展示了 cJTAG 时序。

6.11.7.2.1 cJTAG 时序要求

编号	参数	描述	最小值	最大值	单位
1	$t_c(\text{TCK})$	周期时间, TCK	100		ns
1a	$t_w(\text{TCKH})$	脉冲持续时间, TCK 高电平 (t_c 的 40%)	40		ns
1b	$t_w(\text{TCKL})$	脉冲持续时间, TCK 低电平 (t_c 的 40%)	40		ns
3	$t_{su}(\text{TMS-TCKH})$	TMS 有效至 TCK 高电平的输入设置时间	15		ns
	$t_{su}(\text{TMS-TCKL})$	输入设置时间, TMS 有效至 TCK 低电平	15		ns
4	$t_h(\text{TCKH-TMS})$	从 TCK 高电平至 TMS 有效的输入保持时间	2		ns
	$t_h(\text{TCKL-TMS})$	输入保持时间, 从 TCK 低电平至 TMS 有效	2		ns

6.11.7.2.2 cJTAG 开关特性

在建议运行条件下测得 (除非另有说明)

编号	参数	描述	最小值	最大值	单位
2	$t_d(\text{TCKL-TMS})$	TCK 低电平到 TMS 有效的延迟时间	6	20	ns
5	$t_{dis}(\text{TCKH-TMS})$	延迟时间, TCK 高电平到 TMS 禁用的时间		20	ns

6.11.7.2.3 cJTAG 时序图




图 6-27. cJTAG 时序

6.11.8 GPIO 电气数据和时序

外设信号与通用输入/输出 (GPIO) 信号多路复用。复位时，GPIO 引脚配置为输入。对于特定的输入，用户还能选择输入限定周期的数量来滤除不必要的噪声干扰。

GPIO 模块包含输出 X-BAR，其允许将各种内部信号路由到 GPIO 多路复用器位置中的 GPIO 上，并表示为 OUTPUTXBARx。GPIO 模块还包含输入 X-BAR，用于将来自任何 GPIO 输入的信号路由到不同的 IP 块，例如 ADC、eCAP、ePWM 和外部中断。更多详细信息，请参阅 [TMS320F28002x 实时微控制器技术参考手册](#) 中的“X-BAR”一章。

6.11.8.1 GPIO - 输出时序

节 6.11.8.1.1 列出了通用输出开关特性。图 6-28 展示了通用输出时序。

6.11.8.1.1 通用输出开关特征

在建议运行条件下测得（除非另有说明）

参数		最小值	最大值	单位
$t_{r(GPIO)}$	上升时间，GPIO 从低电平切换至高电平		8 ⁽¹⁾	ns
$t_{f(GPIO)}$	下降时间，GPIO 从高电平切换至低电平		8 ⁽¹⁾	ns
f_{GPIO}	切换频率，所有 GPIO		25	MHz

(1) 上升时间和下降时间随负载而变化。这些值假定负载为 40pF。




图 6-28. 通用输出定时

6.11.8.2 GPIO - 输入时序


6.11.8.2.1 通用输入时序要求

		最小值	最大值	单位
$t_{w(SP)}$	采样周期	QUALPRD=0	$1t_c(SYSCCLK)$	周期
		QUALPRD \neq 0	$2t_c(SYSCCLK) * QUALPRD$	
$t_{w(IQSW)}$	输入限定符采样窗口		$t_{w(SP)} * (n^{(1)} - 1)$	周期
$t_{w(GPI)}^{(2)}$	脉冲持续时间, GPIO 低电平/高电平	同步模式	$2t_c(SYSCCLK)$	周期
		带输入限定器	$t_{w(IQSW)} + t_{w(SP)} + 1t_c(SYSCCLK)$	

(1) “n”代表由 GPxQSELn 寄存器定义的合格样片的数量。

(2) 对于 $t_{w(GPI)}$, 对低电平有效信号在 V_{IL} 至 V_{IL} 之间测量脉宽, 而高电平有效信号, 在 V_{IH} 至 V_{IH} 之间测量脉宽。

6.11.8.2.2 采样模式



- 输入限定符将忽略此短时脉冲波干扰。QUALPRD 位字段指定了限定采样周期。它可在 00 至 0xFF 间变化。如果 QUALPRD=00, 那么采样周期为 1 个 SYSCCLK 周期。对于任何其他 “n” 值, 限定采样周期为 2n SYSCCLK 周期 (也就是说, 在每 2n 个 SYSCCLK 周期上, GPIO 引脚将被采样)。
- 通过 GPxCTRL 寄存器选择的限定周期会应用于包含 8 个 GPIO 引脚的组。
- 此限定块可取 3 个或者 6 个样片。GPxQSELn 寄存器选择使用的采样模式。
- 在所示的示例中, 为了使限定器检测到变化, 输入应该在 10 个 SYSCCLK 周期或者更长周期内保持稳定。换句话说, 输入应该在 $(5 \times QUALPRD \times 2)$ 个 SYSCCLK 周期内保持稳定。这将确保发生 5 个用于检测的采样周期。由于外部信号是异步驱动的, 因此 13 SYSCCLK 宽的脉冲确保了可靠的识别。

图 6-29. 采样模式

6.11.8.3 输入信号的采样窗口宽度

下面的部分总结了不同的输入限定器配置下用于输入信号的采样窗口宽度。

采样频率表明相对于 SYSCLK 对信号进行采样的频率。

如果 $QUALPRD \neq 0$ ，采样频率 = $SYSCLK / (2 \times QUALPRD)$

如果 $QUALPRD=0$ ，则采样频率 = $SYSCLK$

如果 $QUALPRD \neq 0$ ，则采样周期 = $SYSCLK$ 周期 $\times 2 \times QUALPRD$

在上面的等式中，SYSCLK 周期表示 SYSCLK 的时间周期。

如果 $QUALPRD=0$ ，则采样周期 = $SYSCLK$ 周期

在指定的采样窗口中，采取输入信号的 3 个样本或者 6 个样本来确定信号的有效性。这是由写入到 GPxQSELn 寄存器的值确定的。

情形 1：

使用 3 个样本限定

如果 $QUALPRD \neq 0$ ，则采样窗口宽度 = $(SYSCLK$ 周期 $\times 2 \times QUALPRD) \times 2$

如果 $QUALPRD=0$ ，则采样窗口宽度 = $(SYSCLK$ 周期) $\times 2$

情形 2：

使用 6 个样本限定

如果 $QUALPRD \neq 0$ ，则采样窗口宽度 = $(SYSCLK$ 周期 $\times 2 \times QUALPRD) \times 5$

如果 $QUALPRD=0$ ，则采样窗口宽度 = $(SYSCLK$ 周期) $\times 5$

图 6-30 展示了通用输入时序。




图 6-30. 通用输入时序

6.11.9 中断

C28x CPU 有 14 条外设中断线路，其中两条 (INT13 和 INT14) 分别直接连接到 CPU 计时器 1 和 2。其余 12 条通过增强型外设中断扩展 (ePIE) 模块连接到外设中断信号。ePIE 将多达 16 个外设中断多路复用到每条 CPU 中断线路中。它还会扩展矢量表以允许每个中断都有自己的 ISR。这使得 CPU 能够支持大量外设。

中断路径分为三级：外设、ePIE 和 CPU。每一级都有其自身的使能和标志寄存器。该系统允许 CPU 处理一个中断并让其他中断挂起，在软件中实施嵌套中断并确定其优先级，以及在某些关键任务期间禁用中断。

图 6-31 所示为该器件的中断架构。




图 6-31. 器件中断架构

6.11.9.1 外部中断 (XINT) 电气数据和时序

节 6.11.9.1.1 列出了外部中断时序要求。节 6.11.9.1.2 列出了外部中断开关特性。图 6-32 展示了外部中断时序。有关输入限定符参数的说明，请参阅通用输入时序要求表。

6.11.9.1.1 外部中断时序要求

		最小值	最大值	单位
$t_{w(INT)}$	脉冲持续时间, INT 输入低电平/高电平	同步	$2t_{c(SYSCCLK)}$	周期
		带限定器 ⁽¹⁾	$t_{w(IQSW)} + t_{w(SP)} + 1t_{c(SYSCCLK)}$	

(1) 有关输入限定符参数的说明，请参阅通用输入时序要求表。

6.11.9.1.2 外部中断开关特性

在建议运行条件下测得 (除非另有说明)

参数 ⁽¹⁾	最小值	最大值	单位
$t_{d(INT)}$ 延时时间, INT 低电平/高电平到中断矢量提取的时间 ⁽²⁾	$t_{w(IQSW)} + 14t_{c(SYSCCLK)}$	$t_{w(IQSW)} + t_{w(SP)} + 14t_{c(SYSCCLK)}$	周期

(1) 有关输入限定符参数的说明，请参阅通用输入时序要求表。

(2) 这是假设 ISR 是在单周期存储器中。

6.11.9.1.3 外部中断时序




图 6-32. 外部中断时序

6.11.10 低功率模式

该器件具有停机、空闲和待机三种时钟门控低功耗模式。

更多有关所有低功耗模式的详细信息以及进入和退出过程，请参阅 [TMS320F28002x 实时微控制器技术参考手册](#) 的“低功耗模式”一节。

6.11.10.1 时钟门控低功耗模式

该器件上的空闲和停机模式与其他 C28x 器件上的类似。表 6-7 描述了进入任何一种时钟门控低功耗模式时对系统的影响。

表 6-7. 时钟门控低功耗模式对器件的影响

模块/ 时钟域	空闲	STANDBY	停机
SYSCLK	有效	门控	门控
CPUCLK	门控	门控	门控
连接到 PERx.SYSCLK 的模块的时钟	有效	门控	门控
WDCLK	有效	有效	如果 CLKSRCCTL1.WDHALTI = 0，则进行门控
PLL	供电	供电	软件必须在进入 HALT 之前关闭 PLL。
INTOSC1	供电	供电	如果 CLKSRCCTL1.WDHALTI = 0，则断电
INTOSC2	供电	供电	如果 CLKSRCCTL1.WDHALTI = 0，则断电
闪存 ⁽¹⁾	供电	供电	供电
XTAL ⁽²⁾	供电	供电	供电

- (1) 在任何 LPM 下，闪存模块不会由硬件断电。如果应用需要，可使用软件将其断电。有关更多信息，请参阅 [TMS320F28002x 实时微控制器技术参考手册](#) 中“系统控制”一章的“闪存和 OTP 存储器”一节。
- (2) 在任何 LPM 下，XTAL 不会由硬件断电。它可以通过软件将 XTALCR.OSCOFF 位设置为 1 来断电。如果不需要 XTAL，可以在应用程序中的任何时间完成此操作。

6.11.10.2 低功耗模式唤醒时序

节 6.11.10.2.1 列出了空闲模式时序要求，节 6.11.10.2.2 列出了空闲模式开关特性，图 6-33 展示了空闲模式的时序图。有关输入限定符参数的说明，请参阅通用输入时序要求表。

6.11.10.2.1 空闲模式时序要求

		最小值	最大值	单位
$t_{w(WAKE)}$	脉冲持续时间，外部唤醒信号	无输入限定器	$2t_{c(SYSCLK)}$	周期
		带输入限定器	$2t_{c(SYSCLK)} + t_{w(IQSW)}$	

6.11.10.2.2 空闲模式开关特性


在建议运行条件下测得（除非另有说明）

参数		测试条件	最小值	最大值	单位
$t_{d(WAKE-IDLE)}$	延迟时间，外部唤醒信号到程序执行重新开始的时间 ⁽¹⁾	来自闪存（活动状态）	无输入限定器	$40t_{c(SYSCLK)}$	周期
			带输入限定器	$40t_{c(SYSCLK)} + t_{w(WAKE)}$	周期
		来自闪存（睡眠状态）	无输入限定器	$6700t_{c(SYSCLK)}$ ⁽²⁾	周期
			带输入限定器	$6700t_{c(SYSCLK)}$ ⁽²⁾ + $t_{w(WAKE)}$	周期
		来自 RAM	无输入限定器	$25t_{c(SYSCLK)}$	周期
			带输入限定器	$25t_{c(SYSCLK)} + t_{w(WAKE)}$	周期

(1) 这个时间是在 IDLE 指令之后立即开始指令执行的时间。ISR（由唤醒信号触发）的执行需要额外延迟。

(2) 该值基于闪存上电时间，其是 SYSCLK 频率、闪存等待状态 (RWAIT) 和 FPAC1[PSLEEP]的函数。当 SYSCLK 为 200MHz，RWAIT 为 3 且 FPAC1[PSLEEP] 为 0x860 时，可实现该值。

6.11.10.2.3 空闲进入和退出时序图



A. WAKE 可以是任何启用的中断、 \overline{WDINT} 或 XRSn。IDLE 指令执行后，在唤醒信号生效前需要 5 个 OSCCLK 周期（最小值）的延迟。

图 6-33. 空闲进入和退出时序图

节 6.11.10.2.4 列出了待机模式时序要求，节 6.11.10.2.5 列出了待机模式开关特性，图 6-34 展示了待机模式的时序图。

6.11.10.2.4 STANDBY 模式时序要求

		最小值	最大值	单位
$t_{w(WAKE-INT)}$	脉冲持续时间，外部唤醒信号	$QUALSTDBY = 0 \mid 2t_{c(OSCCLK)}$	$3t_{c(OSCCLK)}$	周期
		$QUALSTDBY > 0 \mid (2 + QUALSTDBY)t_{c(OSCCLK)}^{(1)}$	$(2 + QUALSTDBY) * t_{c(OSCCLK)}$	

(1) QUALSTDBY 是 LPMCR 寄存器中的一个 6 位字段。

6.11.10.2.5 待机模式开关特征


在建议运行条件下测得（除非另有说明）

参数	测试条件	最小值	最大值	单位
$t_{d(IDLE-XCOS)}$	IDLE 指令被执行到 XCLKOUT 停止的延迟时间		$16t_{c(INTOSC1)}$	周期
$t_{d(WAKE-STBY)}$	延迟时间，外部唤醒信号到程序执行重新开始的时间 ⁽¹⁾	从闪存唤醒 (闪存模块处于活动状态)	$175t_{c(SYSCCLK)} + t_{w(WAKE-INT)}$	周期
$t_{d(WAKE-STBY)}$		从闪存唤醒 (闪存模块处于睡眠状态)	$6700t_{c(SYSCCLK)}^{(2)} + t_{w(WAKE-INT)}$	周期
$t_{d(WAKE-STBY)}$	从 RAM 唤醒	$3t_{c(OSC)} + 15t_{c(SYSCCLK)} + t_{w(WAKE-INT)}$		周期

(1) 这个时间是在 IDLE 指令之后立即开始指令执行的时间。ISR (由唤醒信号触发) 的执行需要额外延迟。

(2) 该值基于闪存上电时间，其是 SYSCCLK 频率、闪存等待状态 (RWAIT) 和 FPAC1[PSLEEP] 的函数。当 SYSCCLK 为 200MHz，RWAIT 为 3 且 FPAC1[PSLEEP] 为 0x860 时，可实现该值。

6.11.10.2.6 待机进入和退出时序图



- 执行 IDLE 指令将器件置于待机模式。
- LPM 块响应待机信号，SYSCCLK 在关闭之前最多保持 16 个 INTOSC1 时钟周期。此延迟使得 CPU 流水线和其操作适当清除。
- 外设的时钟被关闭。然而，PLL 和看门狗并未关闭。此器件现在处于待机模式。IDLE 指令执行后，在唤醒信号生效前需要 5 个 OSCCLK 周期（最小值）的延迟。
- 外部唤醒信号驱动为有效。
- 为唤醒器件而馈送给 GPIO 引脚的唤醒信号必须符合最小脉冲宽度要求。此外，此信号不能有毛刺。如果噪声信号馈送到 GPIO 引脚，器件的唤醒行为将不确定，并且对于后续的唤醒脉冲，器件可能不会退出低功耗模式。
- 在延迟周期后，退出待机模式。
- 执行恢复正常。器件将响应中断（如果启用）。

图 6-34. 待机进入和退出时序图

节 6.11.10.2.7 列出了停机模式时序要求，节 6.11.10.2.8 列出了停机模式开关特性，图 6-35 展示了停机模式的时序图。

6.11.10.2.7 停机模式时序要求

		最小值	最大值	单位
$t_{w(WAKE-GPIO)}$	脉冲持续时间, GPIO 唤醒信号 ⁽¹⁾	$t_{oscst} + 2t_{c(OSCCLK)}$		周期
$t_{w(WAKE-XRS)}$	脉冲持续时间, XRS 唤醒信号 ⁽¹⁾	$t_{oscst} + 8t_{c(OSCCLK)}$		周期

(1) 对于将 X1/X2 用于 OSCCLK 的应用，用户必须表征其特定的振荡器启动时间，因为它取决于器件外部的电路/布局。有关更多信息，请参阅晶体振荡器电气特性表。对于为 OSCCLK 使用 INTOSC1 或 INTOSC2 的应用，请参阅内部振荡器部分，了解 t_{oscst} 。振荡器启动时间不适用于在 X1 引脚上使用单端晶振的应用，因为它由器件外部供电。


6.11.10.2.8 停机模式开关特征

在建议运行条件下测得（除非另有说明）

参数		最小值	最大值	单位
$t_{d(IDLE-XCOS)}$	IDLE 指令被执行到 XCLKOUT 停止的延迟时间		$16t_{c(INTOSC1)}$	周期
$t_{d(WAKE-HALT)}$	延迟时间，外部唤醒信号结束到 CPU1 程序执行重新开始的时间			周期
	从闪存唤醒 - 闪存模块处于活动状态		$75t_{c(OSCCLK)}$	
	从闪存唤醒 - 闪存模块处于睡眠状态		$17500t_{c(OSCCLK)}$ ⁽¹⁾	
	从 RAM 唤醒		$75t_{c(OSCCLK)}$	

(1) 该值基于闪存上电时间，其是 SYSCLK 频率、闪存等待状态 (RWAIT) 和 FPAC1[PSLEEP]的函数。当 SYSCLK 为 200MHz，RWAIT 为 3 且 FPAC1[PSLEEP] 为 0x860 时，可实现该值。

6.11.10.2.9 停机模式进入和退出时序图



- IDLE 指令被执行以将器件置于停机模式。
- LPM 块响应 HALT 信号，SYSCLK 在关闭之前最多保持 16 个 INTOSC1 时钟周期。此延迟使得 CPU 流水线和其他待定操作适当清除。
- 到外设的时钟被关闭并且 PLL 被关断。如果一个石英晶振或者陶瓷谐振器被用作时钟源，内部振荡器也被关断。器件现在处于停机模式，并且功耗非常低。可以在停机模式中保持零引脚内部振荡器（INTOSC1 和 INTOSC2）以及看门狗处于活动中。为实现这一点，需要向 CLKSRCCTL1.WDHALTI 写入 1。IDLE 指令执行后，在唤醒信号生效前需要 5 个 OSCCLK 周期（最小值）的延迟。
- 当 GPIOn 引脚（用于使器件脱离停机模式）被驱动为低电平时，振荡器开启并且振荡器唤醒序列被启动。只有当振荡器稳定时，GPIO 才应被驱动为高电平。这样可在 PLL 锁序列期间提供一个洁净的时钟信号。由于 GPIO 引脚的下降沿会以异步方式开始唤醒过程，因此在进入停机模式之前和在此模式期间，应该注意保持低噪声环境。
- 为唤醒器件而馈送给 GPIO 引脚的唤醒信号必须符合最小脉冲宽度要求。此外，此信号不能有毛刺。如果噪声信号馈送到 GPIO 引脚，器件的唤醒行为将是不确定的并且在随后的唤醒脉冲中器件可能不会退出低功耗模式。
- 当内核的 CLKIN 已启用时，器件将在一些延迟后响应中断（如果已启用）。现在退出停机模式。
- 运行恢复正常。
- 用户必须在停机唤醒时重新锁定 PLL，以确保稳定的 PLL 锁定。

图 6-35. 停机模式进入和退出时序图

6.12 模拟外设

本节介绍了模拟子系统模块。

该器件上的模拟模块包括 ADC、温度传感器和 CMPSS。

模拟子系统具有以下特性：

- 灵活的电压基准
 - ADC 以 VREFHI 和 VSSA 引脚为基准
 - VREFHI 引脚电压可由外部驱动或由内部带隙电压基准生成。
 - 内部电压基准范围可选为 0V 至 3.3V 或 0V 至 2.5V
 - 比较器 DAC 以 VDDA 和 VSSA 为基准
 - 或者，这些 DAC 能以 VDAC 引脚和 VSSA 为基准
- 灵活地使用引脚
 - 比较器子系统输入和数字输入与 ADC 输入进行多路复用
 - 所有 ADC 上的 V_{REFLO} 的内部连接用于失调电压自我校准

图 6-36 展示了 80 引脚 PN 和 64 引脚 PM LQFP 的模拟子系统方框图。

图 6-37 展示了 48 引脚 PT LQFP 的模拟子系统方框图。

表 6-8 列出了模拟引脚和内部连接。表 6-9 列出了模拟信号的描述。图 6-38 展示了模拟组连接。




图 6-36. 模拟子系统方框图 (80 引脚 PN 和 64 引脚 PM LQFP)




图 6-37. 模拟子系统方框图 (48 引脚 PT LQFP)




图 6-38. 模拟组连接

6.12.1 模拟引脚和内部连接

表 6-8. 模拟引脚和内部连接

引脚名称	封装引脚			ADC		比较器子系统 (MUX)				AIO 输入
	80 QFP	64 QFP	48 QFN	A	C	高正	高负	低正	低负	
VREFHI	20	16	12							
VREFLO	21	17	13	A13	C13					
模拟组 1						CMP1				
A6	10	6	4 ⁽³⁾	A6	-	CMP1_HP2 (HPMXSEL=2)		CMP1_LP2 (LPMXSEL=2)		AIO228
A2/C9	13	9	6	A2	C9	CMP1_HP0 (HPMXSEL=0)		CMP1_LP0 (LPMXSEL=0)		AIO224
A15/C7	14	10	7	A15	C7	CMP1_HP3 (HPMXSEL=3)	CMP1_HN0 (HNMXSEL=0)	CMP1_LP3 (LPMXSEL=3)	CMP1_LN0 (LNMXSEL=0)	AIO233
A11/C0	16	12	8	A11	C0	CMP1_HP1 (HPMXSEL=1)	CMP1_HN1 (HNMXSEL=1)	CMP1_LP1 (LPMXSEL=1)	CMP1_LN1 (LNMXSEL=1)	AIO237
A1	18	14	10	A1	-	CMP1_HP4 (HPMXSEL=4)		CMP1_LP4 (LPMXSEL=4)		AIO232
模拟组 2						CMP2				
A10/C10	29	25	21	A10	C10	CMP2_HP3 (HPMXSEL=3)	CMP2_HN0 (HNMXSEL=0)	CMP2_LP3 (LPMXSEL=3)	CMP2_LN0 (LNMXSEL=0)	AIO230
模拟组 3						CMP3				
C6	11	7	4 ⁽³⁾	-	C6	CMP3_HP0 (HPMXSEL=0)		CMP3_LP0 (LPMXSEL=0)		AIO226
A3/C5/VDAC ⁽¹⁾	12	8	5	A3	C5	CMP3_HP3 (HPMXSEL=3)	CMP3_HN0 (HNMXSEL=0)	CMP3_LP3 (LPMXSEL=3)	CMP3_LN0 (LNMXSEL=0)	AIO242
A14/C4	15	11	-	A14	C4	CMP3_HP4 (HPMXSEL=4)		CMP3_LP4 (LPMXSEL=4)		AIO239
A5/C2	17	13	9	A5	C2	CMP3_HP1 (HPMXSEL=1)	CMP3_HN1 (HNMXSEL=1)	CMP3_LP1 (LPMXSEL=1)	CMP3_LN1 (LNMXSEL=1)	AIO244
A0/C15	19	15	11	A0	C15	CMP3_HP2 (HPMXSEL=2)		CMP3_LP2 (LPMXSEL=2)		AIO231
模拟组 4						CMP4				
A7/C3	23	19	15	A7	C3	CMP4_HP1 (HPMXSEL=1)	CMP4_HN1 (HNMXSEL=1)	CMP4_LP1 (LPMXSEL=1)	CMP4_LN1 (LNMXSEL=1)	AIO245

表 6-8. 模拟引脚和内部连接 (续)

引脚名称	封装引脚			ADC		比较器子系统 (MUX)				AIO 输入
	80 QFP	64 QFP	48 QFN	A	C	高正	高负	低正	低负	
组合模拟组 2/4						CMP2/4				
A12/C1	22	18	14	A12	C1	CMP2_HP1 (HPMXSEL=1) CMP4_HP2 (HPMXSEL=2)	CMP2_HN1 (HNMXSEL=1)	CMP2_LP1 (LPMXSEL=1) CMP4_LP2 (LPMXSEL=2)	CMP2_LN1 (LNMXSEL=1)	AIO238
A8/C11	24	20	16	A8	C11	CMP2_HP4 (HPMXSEL=4) CMP4_HP4 (HPMXSEL=4)		CMP2_LP4 (LPMXSEL=4) CMP4_LP4 (LPMXSEL=4)		AIO241
A4/C14	27	23	19	A4	C14	CMP2_HP0 (HPMXSEL=0) CMP4_HP3 (HPMXSEL=3)	CMP4_HN0 (HNMXSEL=0)	CMP0_LP0 (LPMXSEL=0) CMP4_LP3 (LPMXSEL=3)	CMP4_LN0 (LNMXSEL=0)	AIO225
A9/C8	28	24	20	A9	C8	CMP2_HP2 (HPMXSEL=2) CMP4_HP0 (HPMXSEL=0)		CMP2_LP2 (LPMXSEL=2) CMP4_LP0 (LPMXSEL=0)		AIO227
其他模拟										
温度传感器 ⁽²⁾	-	-	-	-	C12					

- (1) 片上 COMPDAC 的可选外部基准电压。无论用于 ADC 输入还是 COMPDAC 基准，该引脚上都有一个连接到 VSSA 的内部电容。如果用作 VDAC 基准，请在该引脚上至少放置一个 1 μF 电容器。
- (2) 仅限内部连接；不连接到器件引脚。
- (3) A6 和 C6 合并为引脚 4。

6.12.2 模拟信号说明

表 6-9. 模拟信号说明

信号名称	说明
AI0x	ADC 引脚上的数字输入
Ax	ADC A 输入
Cx	ADC C 输入
CMPx_HNy	比较器子系统高电平比较器负输入
CMPx_HPy	比较器子系统高电平比较器正输入
CMPx_LNy	比较器子系统低电平比较器负输入
CMPx_LPy	比较器子系统低电平比较器正输入
温度传感器	内部温度传感器
VDAC	片上 COMPDAC 的可选外部基准电压。无论用于 ADC 输入还是 COMPDAC 基准，该引脚上都有一个连接到 VSSA 且不能禁用的内部电容。如果将此引脚用作片上 COMPDAC 的基准，请在此引脚上放置至少一个 1 μ F 电容器。

6.12.3 模数转换器 (ADC)

此处描述的 ADC 模块是分辨率为 12 位的逐次逼近 (SAR) 型 ADC。本节将转换器的模拟电路称为“内核”，包括通道选择多路复用器、采样保持 (S/H) 电路、逐次逼近电路、电压基准电路和其他模拟支持电路。转换器的数字电路被称为“包装器”，包括用于可编程转换的逻辑、结果寄存器、模拟电路接口、外设总线接口、后处理电路以及其他片上模块接口。

每个 ADC 模块都包含一个采样保持 (S/H) 电路。ADC 模块被设计成在同一个芯片上重复多次，从而实现多个 ADC 的同步采样或独立运行。ADC 包装器基于转换启动 (SOC) (请参阅 [TMS320F28002x 实时微控制器技术参考手册](#) 中“模数转换器 (ADC)”一章的“SOC 工作原理”部分) 。

每个 ADC 具有以下特性：

- 分辨率：12 位
- 由 VREFHI/VREFLO 设定的比例式外部基准
- 2.5V 或 3.3V 的可选内部基准电压
- 单端信号指示
- 多达 16 个通道的输入多路复用器
- 16 个可配置 SOC
- 16 个可单独寻址的结果寄存器
- 多个触发源
 - S/W：软件立即启动
 - 所有 ePWM：ADCSOC A 或 B
 - GPIO XINT2
 - CPU 计时器 0/1/2
 - ADCINT1/2
- 四个灵活的 PIE 中断
- 突发模式触发选项
- 四个后处理块，每块具有：
 - 饱和和偏移量校准
 - 设定点计算的误差
 - 具有中断和 ePWM 跳变功能的高电平、低电平和过零比较
 - 触发至采样延迟采集

备注

并非每个通道都可以从所有 ADC 输出引脚。请参阅节 5 以确定可用的通道。

ADC 内核和 ADC 包装器的方框图如图 6-39 所示。




图 6-39. ADC 模块方框图

6.12.3.1 ADC 可配置性

一些 ADC 配置由 SOC 单独控制，而其他配置则由每个 ADC 模块全局控制。表 6-10 汇总了基本的 ADC 选项及其可配置性级别。

表 6-10. ADC 选项和配置级别

选项	可配置性
时钟	按照模块 ⁽¹⁾
分辨率	不可配置 (仅限 12 位分辨率)
信号模式	不可配置 (仅限单端信号模式)
基准电压源	两个 ADC 模块通用
触发源	按照 SOC ⁽¹⁾
转换后的通道	按照 SOC
采集窗口持续时间	按照 SOC ⁽¹⁾
EOC 位置	按照模块
突发模式	按照模块 ⁽¹⁾

(1) 将这些值以不同方式写入不同的 ADC 模块可能会导致 ADC 异步工作。有关 ADC 何时同步或异步工作的指导，请参阅 [TMS320F28002x 实时微控制器技术参考手册](#) 中“模数转换器 (ADC)”一章的“确保同步工作”部分。

6.12.3.1.1 信号模式

ADC 支持单端信号模式。以 VREFLO 为基准通过单个引脚 (ADCINx) 对转换器的输入电压进行采样。图 6-40 展示了单端信号模式。




图 6-40. 单端信号模式

6.12.3.2 ADC 电气数据和时序

节 6.12.3.2.1 列出了 ADC 的运行条件。节 6.12.3.2.2 列出了 ADC 电气特性。

备注

ADC 输入应保持低于 $V_{DDA} + 0.3V$ 。如果 ADC 输入高于此电平，则 ADC 可能会通过两种机制对其他通道产生干扰：

- ADC 输入过压将过驱 CMPSS 多路复用器，从而干扰所有其他共用一个公共 CMPSS 多路复用器的通道。无论 ADC 是否对过压输入进行采样，这种干扰都会持续存在
- 当 ADC 对过压 ADC 输入进行采样时，VREFHI 将被上拉至更高的电平。这将干扰任何通道上的后续 ADC 转换，直到 V_{REF} 稳定下来

备注

VREFHI 引脚必须保持低于 $V_{DDA} + 0.3V$ ，以确保正常工作。如果 VREFHI 引脚超过此电平，可能会激活阻塞电路，并且 VREFHI 的内部值可能会在内部浮动至 0V，从而导致 ADC 转换不正确。

6.12.3.2.1 ADC 运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
ADCCLK (源自 PERx.SYSCLK)		5		50	MHz
采样速率	100MHz SYSCLK			3.45	MSPS
采样窗口持续时间 (由 ACQPS 和 PERx.SYSCLK 设置) (1)	具有 50 Ω 或更小的 R_s	75			ns
VREFHI	外部基准	2.4	2.5 或 3.0	VDDA	V
VREFHI(2)	内部基准电压 = 3.3V 范围		1.65		V
	内部基准电压 = 2.5V 范围		2.5		V
VREFLO		VSSA		VSSA	V
VREFHI - VREFLO	外部基准	2.4		VDDA	V
转换范围	内部基准电压 = 3.3V 范围	0		3.3	V
	内部基准电压 = 2.5V 范围	0		2.5	V
	外部基准	VREFLO		VREFHI	V

(1) 采样窗口还必须至少达到 1 个 ADCCLK 周期的长度，才能确保 ADC 正确运行。

(2) 在内部基准模式下，基准电压由器件从 VREFHI 引脚驱动。在此模式下，用户不应将电压驱动到引脚中。

6.12.3.2.2 ADC 特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
通用					
ADCCLK 转换周期	100MHz SYSCLK	10.1		11	ADCCLK
上电时间	外部基准模式			500	μs
	内部基准模式			5000	μs
	在 2.5V 和 3.3V 范围之间切换时采用内部基准模式。			5000	μs
VREFHI 输入电流 ⁽¹⁾			130		μA
内部基准电容值 ⁽²⁾		2.2			μF
外部基准电容值 ⁽²⁾		2.2			μF
直流特性					
增益误差	内部基准电压	-45		45	LSB
	外部基准	-5	±3	5	
偏移量误差		-5	±2	5	LSB
通道间增益误差 ⁽⁴⁾			2		LSB
通道间偏移量误差 ⁽⁴⁾			2		LSB
ADC 间增益误差 ⁽⁵⁾	所有 ADC 的 VREFHI 和 VREFLO 都相同		4		LSB
ADC 间偏移量误差 ⁽⁵⁾	所有 ADC 的 VREFHI 和 VREFLO 都相同		2		LSB
DNL 误差		>-1	±0.5	1	LSB
INL 误差		-2	±1.0	2	LSB
ADC 间隔离	VREFHI = 2.5V, 同步 ADC	-1		1	LSB
交流特性					
SNR ⁽³⁾	VREFHI = 2.5V, fin = 100kHz, SYSCLK 源自 X1		68.8		dB
	VREFHI = 2.5V, fin = 100kHz, SYSCLK 源自 INTOSC		60.1		
THD ⁽³⁾	VREFHI = 2.5V, fin = 100kHz		-80.6		dB
SFDR ⁽³⁾	VREFHI = 2.5V, fin = 100kHz		79.2		dB
SINAD ⁽³⁾	VREFHI = 2.5V, fin = 100kHz, SYSCLK 源自 X1		68.5		dB
	VREFHI = 2.5V, fin = 100kHz, SYSCLK 源自 INTOSC		60.0		
ENOB ⁽³⁾	VREFHI = 内部/外部 2.5V, fin = 100kHz, SYSCLK 源自 X1, 单个 ADC		11.0		位
	VREFHI = 内部/外部 2.5V, fin = 100kHz, SYSCLK 源自 X1, 同步 ADC		11.0		
	VREFHI = 内部 3.3V, fin = 100kHz, SYSCLK 源自 X1, 单个 ADC		10.6		
	VREFHI = 内部 3.3V, fin = 100kHz, SYSCLK 源自 X1, 同步 ADC		10.6		
	异步 ADC		不支持		

6.12.3.2.2 ADC 特性 (续)

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
PSRR	VDD = 1.2V 直流 + 100mV 直流至正弦 (1kHz 时)		60		dB
	VDD = 1.2V 直流 + 100mV 直流至正弦 (300kHz 时)		57		
	VDDA = 3.3V 直流 + 200mV 直流至正弦 (1kHz 时)		60		
	VDDA = 3.3V 直流 + 200mV 正弦 (900kHz 时)		57		

- 当 ADC 输入大于 VDDA 时, VREFHI 上的负载电流会增加。这会导致转换不准确。
- 最好使用封装尺寸为 0805 或更小的陶瓷电容器。可接受高达 $\pm 20\%$ 的容差。
- 作为减少电容耦合和串扰的最佳实践的一部分, 与 ADC 输入和 VREFHI 引脚相邻的引脚上的 IO 活动已尽可能减少。
- 同一 ADC 模块的所有通道之间的差异。
- 与其他 ADC 模块相比的最坏情况变化。

6.12.3.2.3 ADC INL 和 DNL




图 6-41. ADC INL 和 DNL

6.12.3.2.4 ADC 输入模型

表 6-11 和图 6-42 给出了 ADC 输入特性。

表 6-11. 编辑模型参数

	说明	基准模式	值
C_p	寄生输入电容	所有	请参阅表 6-12
R_{on}	采样开关电阻	外部基准, 2.5V 内部基准	500Ω
		3.3V 内部基准	860Ω
C_h	采样电容器	外部基准, 2.5V 内部基准	12.5pF
		3.3V 内部基准	7.5pF
R_s	标称源阻抗	所有	50Ω




图 6-42. 输入模型

应将此输入模型与实际信号源阻抗配合使用，以确定采集窗口持续时间。有关详细信息，请参阅以下内容：

- [TMS320F28002x 实时微控制器技术参考手册](#) 中“模数转换器 (ADC)”一章的“选择采集窗口持续时间”部分
- [C2000 ADC 的充电共享驱动电路应用报告](#)
- [C2000 MCU 的 ADC 输入电路评估应用报告](#)

表 6-12 列出了每个通道上的寄生电容。

表 6-12. 每通道寄生电容

ADC 通道	C_p (pF)	
	比较器已禁用	比较器已启用
ADCINA0/ADCINC15	3.3	15.8
ADCINA1	2.4	4.9
ADCINA2/ADCINC9	2.9	5.4
ADCINA3/ADCINC5 ⁽¹⁾	71.4	73.9
ADCINA4/ADCINC14	4.5	7
ADCINA5/ADCINC2	2.7	5.2
ADCINA6	2.6	5.1
ADCINA7/ADCINC3	4.2	6.7
ADCINA8/ADCINC11	4.5	7
ADCINA9/ADCINC8	3.4	5.9
ADCINA10/ADCINC10	2.9	5.4
ADCINA11/ADCINC0	2.9	5.4
ADCINA12/ADCINC1	4.7	7.2
ADCINA14/ADCINC4	2.5	5

表 6-12. 每通道寄生电容 (续)

ADC 通道	C _p (pF)	
	比较器已禁用	比较器已启用
ADCINA15/ADCINC7	3.3	5.8
ADCINC6	2.9	5.4

(1) 引脚还用于为 COMPDAC 提供基准电压, 并包括一个内部去耦电容器。

6.1.2.3.2.5 ADC 时序图

图 6-43 展示了在下列假设下两个 SOC 的 ADC 转换时序:

- SOC0 和 SOC1 配置为使用相同的触发器。
- 触发发生时, 没有其他 SOC 正在转换或挂起。
- 轮循指针处于使 SOC0 首先转换的状态。
- ADCINTSEL 配置为在 SOC0 的转换结束时设置一个 ADCINT 标志 (该标志是否传播到 CPU 以引起中断由 PIE 模块中的配置决定)。

表 6-13 列出了 ADC 时序参数的说明。表 6-14 列出了 ADC 时序。




图 6-43. ADC 时序

表 6-13. ADC 时序参数

参数	说明
t_{SH}	<p>S+H 窗口的持续时间。</p> <p>在该窗口结束时，S+H 电容器上的值则变为待转换成数字值的电压。持续时间由 $(ACQPS + 1)$ 个 SYSCLK 周期计算得出。ACQPS 可以为每个 SOC 单独配置，因此对于不同的 SOC，t_{SH} 不一定相同。</p> <p>注意：无论器件时钟设置如何，S+H 电容器上的值都将在 S+H 窗口结束前大约 5ns 时被采集。</p>
t_{LAT}	<p>从 S+H 窗口结束到 ADC 结果锁存到 ADCRESULTx 寄存器的时间。</p> <p>如果在此时间之前读取 ADCRESULTx 寄存器，将返回之前的转换结果。</p>
t_{EOC}	<p>从 S+H 窗口结束到下一个 ADC 转换的 S+H 窗口可以开始的时间。后续采样可以在锁存转换结果之前开始。</p>
t_{INT}	<p>从 S+H 窗口结束到设置 ADCINT 标志（如果已配置）的时间。</p> <p>如果设置了 ADCCTL1 寄存器中的 INTPULSEPOS 位，t_{INT} 将与锁存到结果寄存器中的转换结果相一致。</p> <p>如果 INTPULSEPOS 位为 0，t_{INT} 将与 S+H 窗口的结束相一致。如果 t_{INT} 触发读取 ADC 结果寄存器（直接通过 DMA 读取或通过触发读取结果的 ISR 来间接读取），必须注意确保读取发生在结果锁存之后（否则，将读取之前的结果）。</p> <p>如果 INTPULSEPOS 位为 0，并且 ADCINTCYCLE 寄存器中的 OFFSET 字段不为 0，则在设置 ADCINT 标志之前会有 OFFSET SYSCLK 周期的延迟。此延迟可用于在采样准备就绪时进入 ISR 或触发 DMA。</p>

表 6-14. ADC 时序

ADCCLK 预分频		SYSCLK 周期				ADCCLK 周期
ADCCTL2 [预分频]	比率 ADCCLK:SYSCLK	t_{EOC}	t_{LAT} ⁽¹⁾	$t_{INT(EARLY)}$ ⁽²⁾	$t_{INT(LATE)}$	t_{EOC}
0	1	11	13	1	11	11
2	2	21	23	1	21	10.5
4	3	31	34	1	31	10.3
6	4	41	44	1	41	10.3
8	5	51	55	1	51	10.2
10	6	61	65	1	61	10.2
12	7	71	76	1	71	10.1
14	8	81	86	1	81	10.1

- (1) 请参阅“DMA 读取过时结果”公告，位于 [TMS320F28002x 实时 MCU 器件勘误表](#)。
- (2) 默认情况下，如果 INTPULSEPOS 为 0，则 t_{INT} 在 S+H 窗口后的一个 SYSCLK 周期内发生。这可以通过写入 ADCINTCYCLE 寄存器的 OFFSET 字段来改变。

6.12.4 温度传感器

6.12.4.1 温度传感器电气数据和时序

温度传感器可用于测量器件结温。温度传感器通过与 ADC 的内部连接进行采样，并通过 TI 提供的软件转换为温度。在对温度传感器进行采样时，ADC 必须满足节 6.12.4.1.1 中的采集时间要求。

6.12.4.1.1 温度传感器特性

在建议运行条件下测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
T _{acc}	温度精度	外部基准		±15		°C
t _{startup}	启动时间 (TSN SCTL[ENABLE] 至采样温度传感器)			500		μs
t _{acq}	ADC 采集时间		450			ns

6.12.5 比较器子系统 (CMPSS)

每个 CMPSS 包含两个比较器、两个参考 12 位 DAC、两个数字滤波器和一个斜坡发生器。比较器在每个模块中用“H”或“L”表示，其中“H”和“L”分别代表高电平和低电平。每个比较器都会生成一个数字输出，指示正输入上的电压是否大于负输入上的电压。比较器的正输入可由外部引脚或由 PGA 驱动。负输入可由外部引脚或可编程基准 12 位 DAC 驱动。每个比较器输出都会通过一个可编程的数字滤波器，该滤波器可以去除伪跳变信号。如果不需要滤波，也可以使用未滤波的输出。斜坡发生器电路可用于控制子系统中高电平比较器的基准 12 位 DAC 值。每个 CMPSS 模块有两个输出。这两个输出在连接到 ePWM 模块或 GPIO 引脚之前通过数字滤波器和交叉开关。图 6-44 展示了 CMPSS 连接性。

备注

有关 CMPSS 引脚多路复用的更多信息，请参阅[模拟引脚和内部连接表](#)以及[引脚属性表](#)。




图 6-44. CMPSS 连接

6.12.5.1 CMPSS 电气数据和时序

节 6.12.5.1.1 列出了比较器电气特性。图 6-45 展示了 CMPSS 比较器的以输入为基准的偏移量。图 6-46 展示了 CMPSS 比较器迟滞。

6.12.5.1.1 比较器电气特性

在建议运行条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
TPU	上电时间				500	μs
比较器输入 (CMPINxx) 范围			0		VDDA	V
以输入为基准的失调电压误差		低共模, 反相输入设置为 50mV	-20		20	mV
迟滞 ⁽¹⁾	1x		4	12	20	LSB
	2x		17	24	33	
	3x		25	36	50	
	4x		30	48	67	
响应时间 (从 CMPINx 输入更改到 ePWM X-BAR 输出或 X-BAR 输出的延迟)		阶跃响应		21	60	ns
		斜坡响应 (1.65V/μs)		26		
		斜坡响应 (8.25mV/μs)		30		ns
PSRR	电源抑制比	高达 250kHz		46		dB
CMRR	共模抑制比		40			dB

(1) CMPSS DAC 用作确定应用多少迟滞的基准。因此, 迟滞将随 CMPSS DAC 基准电压而变化。迟滞适用于所有比较器输入源配置。

CMPSS 比较器以输入为基准的偏移量和迟滞

备注

CMPSS 输入必须保持低于 $VDDA + 0.3V$, 以确保正常工作。如果 CMPSS 输入超过此电平, 内部阻塞电路将内部比较器与外部引脚隔离, 直至外部引脚电压返回到 $VDDA + 0.3V$ 以下。在此期间, 内部比较器输入将处于悬空状态, 并能在大约 $0.5\mu s$ 内衰减至 $VDDA$ 以下。在此之后, 比较器可能会开始输出不正确的结果, 具体取决于其他比较器输入的值。




图 6-45. CMPSS 比较器以输入为基准的偏移量




图 6-46. CMPSS 比较器迟滞

节 6.12.5.1.2 列出了 CMPSS DAC 静态电气特性。

6.12.5.1.2 CMPSS DAC 静态电气特性

在建议运行条件下测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
CMPSS DAC 输出范围	内部基准	0		VDDA	V
	外部基准	0		VDAC ⁽⁴⁾	
静态失调电压误差 ⁽¹⁾		-25		25	mV
静态增益误差 ⁽¹⁾		-2		2	FSR 百分比
静态 DNL	更正了终点	>-1		4	LSB
静态 INL	更正了终点	-16		16	LSB
稳定时间	满量程输出变化后稳定到 1LSB			1	μs
分辨率			12		位
CMPSS DAC 输出干扰 ⁽²⁾	由同一 CMPSS 模块内的比较器跳闸或 CMPSS DAC 代码更改引起的误差	-100		100	LSB
CMPSS DAC 干扰时间 ⁽²⁾				200	ns
VDAC 基准电压	当 VDAC 为基准时	2.4	2.5 或 3.0	VDDA	V
VDAC 负载 ⁽³⁾	当 VDAC 为基准时	6	8	10	kΩ

- (1) 包含以比较器输入为基准的误差。
- (2) 在比较器跳闸后的一段时间内, CMPSS DAC 输出可能会出现干扰误差。
- (3) 每个有源 CMPSS 模块。
- (4) 当 VDAC > VDDA 时, 最大输出电压为 VDDA。

6.12.5.1.3 CMPSS 示意图

图 6-47 展示了 CMPSS DAC 静态偏移量。图 6-48 展示了 CMPSS DAC 静态增益。图 6-49 展示了 CMPSS DAC 静态线性。




图 6-47. CMPSS DAC 静态偏移量




图 6-48. CMPSS DAC 静态增益





图 6-49. CMPSS DAC 静态线性

6.13 控制外设

6.13.1 增强型脉宽调制器 (ePWM)

ePWM 外设是控制商业和工业设备中的许多电力电子系统的关键元件。通过从具有独立资源（这些独立资源可以一起运行形成一个系统）的较小模块构建外设，ePWM 4 类模块能够以最小的 CPU 开销生成复杂的脉冲宽度波形。ePWM 4 类模块的一些亮点包括复杂波形生成、死区生成、灵活的同步方案、高级跳变区功能和全局寄存器重载功能。

图 6-50 展示了 ePWM 模块。图 6-51 展示了 ePWM 跳变输入连接。



A. 这些事件由 ePWM 数字比较 (DC) 子模块根据 TRIPIN 输入电平生成。

图 6-50. ePWM 子模块和关键内部信号互连




图 6-51. ePWM 跳变输入连接

6.13.1.1 控制外设同步

借助该器件上的 ePWM 和 eCAP 同步方案，可灵活地划分 ePWM 和 eCAP 模块，并可在这些模块内进行局部同步。与其他外设一样，需要使用 CPUSELx 寄存器对 ePWM 和 eCAP 模块进行分区。图 6-52 展示了同步方案。




图 6-52. 同步链架构

6.13.1.2 ePWM 电气数据和时序

节 6.13.1.2.1 列出了 ePWM 时序要求，而节 6.13.1.2.2 列出了 ePWM 开关特性。有关输入限定符参数的说明，请参阅通用输入时序要求表。

6.13.1.2.1 ePWM 时序要求

			最小值	最大值	单位
$t_w(\text{SYNCIN})$	同步输入脉冲宽度	异步	$2t_c(\text{EPWMCLK})$		周期
		同步	$2t_c(\text{EPWMCLK})$		
		带输入限定器	$1t_c(\text{EPWMCLK}) + t_w(\text{IQSW})$		

6.13.1.2.2 ePWM 开关特性

在建议运行条件下测得（除非另有说明）


参数		最小值	最大值	单位
$t_w(\text{PWM})$	脉冲持续时间，PWMx 输出高电平/低电平	20		ns
$t_w(\text{SYNCOUT})$	同步输出脉冲宽度	$8t_c(\text{SYSCLK})$		周期
$t_d(\text{TZ-PWM})$	延迟时间，跳变输入激活到 PWM 强制高电平 延迟时间，跳变输入激活到 PWM 强制低电平 延迟时间，跳变输入激活到 PWM 高阻抗		25	ns

6.13.1.2.3 跳闸区输入时序

节 6.13.1.2.3.1 列出了跳闸区输入时序要求。图 6-53 展示了 PWM Hi-Z 特性。有关输入限定符参数的说明，请参阅通用输入时序要求表。

6.13.1.2.3.1 跳闸区域输入时序要求

			最小值	最大值	单位
$t_w(\text{TZ})$	脉冲持续时间， $\overline{\text{TZ}}_x$ 输入低电平的时间	异步	$1t_c(\text{EPWMCLK})$		周期
		同步	$2t_c(\text{EPWMCLK})$		周期
		带输入限定器	$1t_c(\text{EPWMCLK}) + t_w(\text{IQSW})$		周期



A. $\overline{\text{TZ}}$: $\overline{\text{TZ}}_1$ 、 $\overline{\text{TZ}}_2$ 、 $\overline{\text{TZ}}_3$ 、TRIP1 至 TRIP12

B. PWM 是指器件内的所有 PWM 引脚。 $\overline{\text{TZ}}$ 置于高电平后 PWM 引脚的状态取决于 PWM 恢复软件。

图 6-53. PWM Hi-Z 特征

6.13.1.3 外部 ADC 转换启动电气数据和时序

节 6.13.1.3.1 列出了外部 ADC 转换启动开关特性。图 6-54 展示了 $\overline{\text{ADCSOCAO}}$ 或 $\overline{\text{ADCSOCBO}}$ 时序。

6.13.1.3.1 外部 ADC 转换启动开关特性

在建议运行条件下测得 (除非另有说明)

参数		最小值	最大值	单位
$t_{w(\text{ADCSOCL})}$	脉冲持续时间, ADCSOCxO 低电平的时间	$32t_{c(\text{SYSCLK})}$		周期




图 6-54. $\overline{\text{ADCSOCAO}}$ 或者 $\overline{\text{ADCSOCBO}}$ 时序

6.13.2 高分辨率脉宽调制器 (HRPWM)

通过使用专用的校准延迟线路，HRPWM 在单个模块和简化的校准系统内结合了多条延迟线路。对于每个 ePWM 模块，都有两个 HR 输出：

- 通道 A 上的 HR 占空比和死区控制
- 通道 B 上的 HR 占空比和死区控制

HRPWM 模块提供 PWM 分辨率（时间粒度），此分辨率明显优于使用传统数字 PWM 方法所能达到的分辨率。HRPWM 模块的关键点为：

- 大大扩展了传统导出数字 PWM 的时间分辨率能力
- 此功能可用于单边沿（占空比和相移控制）以及双边沿控制，以实现频率/周期调制。
- 通过对 ePWM 模块的比较 A、B、相位、周期和死区寄存器的扩展来控制更加精细的时间粒度控制或边沿定位。

备注

HRPWM 允许的最小 HRPWMCLK 频率为 60MHz。

6.13.2.1 HRPWM 电气数据和时序

节 6.13.2.1.1 列出了高分辨率 PWM 开关特征性。

6.13.2.1.1 高分辨率 PWM 特征

参数	最小值	典型值	最大值	单位
微边沿定位 (MEP) 步长 ⁽¹⁾	150	310		ps

- (1) MEP 步长在高温和 V_{DD} 上的电压最小时最大。MEP 步长将随温度的升高和电压的下降而增加，并随温度的下降和电压的升高而减小。使用 HRPWM 特性的应用应该使用 MEP 比例因子优化器 (SFO) 估计软件功能。有关在最终应用中使用 SFO 功能的详细信息，请参阅 TI 软件库。SFO 功能有助于在 HRPWM 运行时动态估计每个 SYSCLK 周期的 MEP 步数。

6.13.3 增强型捕捉 (eCAP) 和高分辨率捕捉 (HRCAP)

eCAP 模块可用于外部事件的准确计时非常重要的系统中。该器件上的 eCAP/HRCAP 为 2 类。

eCAP 的应用包含：

- 旋转机械的速度测量 (例如, 通过霍尔传感器感应齿状链轮)
- 位置传感器脉冲之间的持续时间测量
- 脉冲序列信号的周期和占空比测量
- 解码来自占空比编码电流/电压传感器的电流或电压振幅

eCAP 模块包括以下特性：

- 4 事件时间戳寄存器 (每个 32 位)
- 边缘极性选择, 最多选择四个序列时间戳采集事件
- 对 4 个事件中的任何一个事件进行中断
- 单次采集多达 4 个事件时间戳
- 在四深循环缓冲器中连续模式采集时间戳
- 绝对时间戳采集
- 差分 (Δ) 模式时间戳采集
- 所有上述资源都专用于单个输入引脚
- 当未用于捕获模式时, eCAP 模块可配置为单通道 PWM 输出 (APWM)。

1 类 eCAP 的捕捉功能通过 0 类 eCAP 得到增强, 增加了以下特性：

- 事件过滤器复位
 - 向 ECCTL2[CTRFILTRESET] 写入 1 将清空事件滤波器、模计数器和任何挂起中断标志。复位该位对于初始化和调试很有用。
- 模数计数器状态位。
 - 模数计数器 (ECCTL2[MODCTRSTS]) 指示接下来将加载哪个捕捉寄存器。在 0 类 eCAP 中, 无法知道模数计数器的当前状态。
- DMA 触发源
 - eCAPxDMA 被添加为一个 DMA 触发器。CEVT[1 - 4] 可以配置为 eCAPxDMA 的源。
- 输入多路复用器
 - ECCTL0[INPUTSEL] 选择 128 个输入信号之一。。
- EALLOW 保护
 - EALLOW 保护已添加到关键寄存器。为了维持与 0 类 eCAP 的软件兼容性, 请配置 DEV_CFG_REGS.ECAPTYPE 以使这些寄存器不受保护。

2 类 eCAP 的捕捉功能通过 1 类 eCAP 得到增强, 增加了以下特性：

- ECAPxSYNCSSEL 寄存器
 - 为每个 eCAP 添加了 ECAPxSYNCSSEL 寄存器以选择外部 SYNCIN。每个 eCAP 可以有一个单独的 SYNCIN 信号。

eCAP 输入通过输入 X-BAR 连接到任何 GPIO 输入。APWM 输出通过指向 GPIO 多路复用器中 OUTPUTx 位置的输出 X-BAR 连接到 GPIO 引脚。请参阅节 5.4.3 和节 5.4.4。

eCAP 模块由 PERx.SYSCLK 计时。

PCLKCR3 寄存器中的时钟使能位 (ECAP1 - ECAP3) 可单独关闭 eCAP 模块 (以实现低功耗运行)。复位时, ECAP1ENCLK 设置为低电平, 表明外设时钟已关闭。

6.13.3.1 高分辨率捕捉 (HRCAP)

eCAP3 模块可以配置为高分辨率捕捉 (HRCAP) 子模块。HRCAP 子模块可以测量与系统时钟异步的脉冲之间的时间差。该子模块是 eCAP 1 类模块新增的子模块，与 0 类 HRCAP 模块相比具有许多增强功能。

HRCAP 的应用包括：

- 电容式触控应用
- 脉冲序列周期的高分辨率周期和占空比测量
- 瞬时速度测量
- 瞬时频率测量
- 在一个隔离边界上的电压测量
- 距离/声纳测量和扫描
- 流量测量

HRCAP 子模块包含以下特性：

- 在非高分辨率或高分辨率模式下进行脉宽捕获
- 绝对模式脉宽捕获
- 连续或“一次性”捕捉
- 在下降沿或上升沿捕捉
- 4 深度缓冲器中脉冲宽度的连续模式捕获
- 通过硬件校准逻辑实现精密高分辨率捕获
- 使用输入 X-BAR 的任何引脚上均可使用此列表中的所有资源。


HRCAP 子模块包含一个高分辨率捕捉通道以及一个校准块。校准块允许 HRCAP 子模块在设定的时间间隔内持续重新校准，不存在“中断时间”。由于 HRCAP 子模块现在使用与其相应 eCAP 相同的硬件，因此如果使用 HRCAP，则相应的 eCAP 将不可用。

每个支持高分辨率的通道都具有以下独立的关键资源。

- 相应 eCAP 的所有硬件
- 高分辨率校准逻辑
- 专用校准中断

6.13.3.2 eCAP 和 HRCAP 方框图

图 6-55 展示了 eCAP 和 HRCAP 方框图。



A. HRCAP 子模块并非在所有 eCAP 模块上都可用；在这种情况下，不会使用高分辨率多路复用器和硬件。

图 6-55. eCAP 和 HRCAP 方框图

6.13.3.3 eCAP/HRCAP 同步

通过选择一个公共的 SYNCIN 源，eCAP 模块可以互相同步。eCAP 的 SYNCIN 源可以是软件同步输入或外部同步输入。外部同步输入信号可来自 EPWM、eCAP 或 X-Bar。如图 6-56 所示，SYNC 信号由 ECAPx 的 ECAPxSYNCINSEL[SEL] 位中的选择定义。




图 6-56. eCAP 同步方案

6.13.3.4 eCAP 电气数据和时序

节 6.13.3.4.1 列出了 eCAP 时序要求，而节 6.13.3.4.2 列出了 eCAP 开关特性。

6.13.3.4.1 eCAP 时序要求

		最小值	标称值	最大值	单位
$t_{w(CAP)}$	采集输入脉冲宽度	异步		$2t_{c(SYSCLOCK)}$	ns
		同步		$2t_{c(SYSCLOCK)}$	
		带输入限定器		$1t_{c(SYSCLOCK)} + t_{w(IQSW)}$	

6.13.3.4.2 eCAP 开关特性

在建议运行条件下测得（除非另有说明）

参数		最小值	典型值	最大值	单位
$t_{w(APWM)}$	脉冲持续时间，APWMx 输出高电平/低电平	20			ns

6.13.3.5 HRCAP 电气数据和时序

节 6.13.3.5.1 列出了 HRCAP 开关特征。图 6-57 所示为 HRCAP 精度和分辨率。图 6-58 所示为 HRCAP 标准偏差特性。


6.13.3.5.1 HRCAP 开关特性

在建议运行条件下测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
输入脉冲宽度		110			ns
精度 ^{(1) (2) (3) (4)}	测量时长 $\leq 5\mu s$		± 390	540	ps
	测量时长 $> 5\mu s$		± 450	1450	ps
标准差		请参阅 HRCAP 标准偏差特性图			
分辨率			300		ps

- (1) 使用 100PPM 的振荡器获得的值，振荡器精度直接影响 HRCAP 精度。
- (2) 使用上升-上升沿或下降-下降沿完成测量。
- (3) 由于 V_{IH} 和 V_{IL} 之间的差异，极性相反的边沿将进一步降低精度。这种影响取决于信号的压摆率。
- (4) 精度仅适用于经过时间转换的测量。


6.13.3.5.2 HRCAP 图表



A. HRCAP 在性能上有一些变化，其概率分布可以使用以下术语描述：

- 精度：输入信号与 HRCAP 分布均值之间的时间差。
- 精度：HRCAP 分布的宽度，以标准偏差的形式给出。
- 分辨率：最小可测量增量。

图 6-57. HRCAP 精度和分辨率



- A. 典型的内核条件：所有外设时钟被启用。
- B. 有噪声的内核电源：在测量期间，所有内核时钟都以一个固定周期启用和禁用。
- C. 1.2V 电源轨上的电流和电压波动会导致 HRCAP 的标准偏差上升。应注意确保 1.2V 电源是清洁的，并且在使用 HRCAP 时已更大限度地减少了干扰性内部事件（例如启用和禁用时钟树）。


图 6-58. HRCAP 标准偏差特性

6.13.4 增强型正交编码器脉冲 (eQEP)

该器件上的 eQEP 模块为 2 类。eQEP 直接与线性或旋转增量编码器相连，以便从高性能运动和位置控制系统中使用的旋转机器中获得位置、方向和速度信息。

该 eQEP 外设包含以下主要功能单元 (请参阅图 6-59) :

- 针对每个引脚的可编程输入鉴定 (GPIO 多路复用器的一部分)
- 正交解码器单元 (QDU)
- 用于位置测量的位置计数器和控制单元 (PCCU)
- 用于低速测量的正交边沿捕捉单元 (QCAP)
- 用于速度/频率测量的单位时基 (UTIME)
- 用于检测失速的看门狗计时器 (QWDOG)
- 正交模式适配器 (QMA)



Copyright © 2017, Texas Instruments Incorporated

图 6-59. eQEP 方框图

6.13.4.1 eQEP 电气数据和时序

节 6.13.4.1.1 列出了 eQEP 时序要求，而节 6.13.4.1.2 列出了 eQEP 开关特性。有关输入限定符参数的说明，请参阅通用输入时序要求表。

6.13.4.1.1 eQEP 时序要求

			最小值	最大值	单位
$t_{w(QEPP)}$	QEP 输入周期	同步 ⁽¹⁾	$2t_c(\text{SYSCLK})$		周期
		与输入限定符同步	$2[1t_c(\text{SYSCLK}) + t_w(\text{IQSW})]$		
$t_{w(\text{INDEXH})}$	QEP 索引输入高电平时间	同步 ⁽¹⁾	$2t_c(\text{SYSCLK})$		周期
		与输入限定符同步	$2t_c(\text{SYSCLK}) + t_w(\text{IQSW})$		
$t_{w(\text{INDEXL})}$	QEP 索引输入低电平时间	同步 ⁽¹⁾	$2t_c(\text{SYSCLK})$		周期
		与输入限定符同步	$2t_c(\text{SYSCLK}) + t_w(\text{IQSW})$		
$t_{w(\text{STROBH})}$	QEP 选通高电平时间	同步 ⁽¹⁾	$2t_c(\text{SYSCLK})$		周期
		与输入限定符同步	$2t_c(\text{SYSCLK}) + t_w(\text{IQSW})$		
$t_{w(\text{STROBL})}$	QEP 选通输入低电平时间	同步 ⁽¹⁾	$2t_c(\text{SYSCLK})$		周期
		与输入限定符同步	$2t_c(\text{SYSCLK}) + t_w(\text{IQSW})$		

(1) GPIO GPxQSELn 异步模式不得用于 eQEP 模块输入引脚。

6.13.4.1.2 eQEP 开关特性

在建议运行条件下测得（除非另有说明）

参数		最小值	最大值	单位
$t_d(\text{CNTR})_{\text{xin}}$	延迟时间，外部时钟到计数器增量		$5t_c(\text{SYSCLK})$	周期
$t_d(\text{PCS-OUT})_{\text{QEP}}$	延迟时间，QEP 输入边沿到位置比较同步输出		$7t_c(\text{SYSCLK})$	周期

6.14 通信外设

6.14.1 控制器局域网 (CAN)

备注

CAN 模块使用称为 *DCAN* 的 IP。本文档交替使用名称 *CAN* 和 *DCAN* 来引用此外设。

CAN 模块可实现以下特性：

- 符合 ISO11898-1 (Bosch® CAN 协议规范 2.0 A 和 B)
- 最高 1Mbps 的比特率
- 多个时钟源
- 32 个消息对象 (邮箱)，每个对象具有以下属性：
 - 可配置为接收或者发送
 - 可配置标准 (11 位) 或扩展 (29 位) 标识符
 - 支持可编程标识符接收掩码
 - 支持数据和远程帧
 - 保留 0 到 8 个字节的数据
 - 奇偶校验配置和数据 RAM
- 每个消息对象的单独标识符掩码
- 消息对象的可编程 FIFO 模式
- 用于自检操作的可编程环回模式
- 调试支持的挂起模式
- 软件模块复位
- 由一个可编程 32 位计时器实现在总线关闭状态后自动开启总线
- 2 条中断线路
- DMA 支持

备注

对于 100MHz 的 CAN 位时钟，最小比特率可能为 3.90625kbps。

备注

片上零引脚振荡器的精度如节 6.11.3.5.1 所示。根据相关参数 (如 CAN 位时序设置、比特率、总线长度和传播延迟)，此振荡器的精度可能不符合 CAN 协议的要求。在这种情况下，必须使用外部时钟源。

图 6-60 展示了 CAN 方框图。




图 6-60. CAN 方框图

6.14.2 内部集成电路 (I2C)

I2C 模块具有以下特性：

- 符合 NXP Semiconductor I²C 总线规范 (版本 2.1) :
 - 支持 8 位格式传输
 - 7 位和 10 位寻址模式
 - 常规调用
 - START 字节模式
 - 支持多个主发送器和从接收器
 - 支持多个从发送器和主接收器
 - 组合主器件发送/接收和接收/发送模式
 - 数据传输速率从 10kbps 到 400kbps (快速模式)
- 一个 16 字节接收 FIFO 和一个 16 字节发送 FIFO
- 支持两个 ePIE 中断
 - I2Cx 中断 - 可以配置以下任何条件来生成 I2Cx 中断 :
 - 发送就绪
 - 接收就绪
 - 寄存器访问就绪
 - 无确认
 - 仲裁丢失
 - 检测到停止条件
 - 被寻址为从器件
 - I2Cx_FIFO 中断 :
 - 发送 FIFO 中断
 - 接收 FIFO 中断
- 模块启用和禁用能力
- 自由数据格式模式

图 6-61 显示了 I2C 外设模块如何在器件内连接。




图 6-61. I2C 外设模块接口

6.14.2.1 I2C 电气数据和时序

节 6.14.2.1.1 列出了 I2C 时序要求。节 6.14.2.1.2 列出了 I2C 开关特征。图 6-62 展示了 I2C 时序图。

备注

为了满足所有的 I2C 协议时序规范，I2C 模块时钟必须配置为 7MHz 至 12MHz 范围内的值。

6.14.2.1.1 I2C 时序要求

编号			最小值	最大值	单位
标准模式					
T0	f_{mod}	I2C 模块频率	7	12	MHz
T1	$t_{\text{h}}(\text{SDA-SCL})\text{START}$	保持时间，启动条件，SDA 下降后 SCL 下降延迟	4.0		μs
T2	$t_{\text{su}}(\text{SCL-SDA})\text{START}$	设置时间，重复启动，SDA 下降延迟之前 SCL 上升	4.7		μs
T3	$t_{\text{h}}(\text{SCL-DAT})$	保持时间，SCL 下降后的数据	0		μs
T4	$t_{\text{su}}(\text{DAT-SCL})$	设置时间，SCL 上升前的数据	250 ⁽²⁾		ns
T5	$t_{\text{r}}(\text{SDA})$	上升时间，SDA		1000 ⁽¹⁾	ns
T6	$t_{\text{r}}(\text{SCL})$	上升时间，SCL		1000 ⁽¹⁾	ns
T7	$t_{\text{f}}(\text{SDA})$	下降时间，SDA		300	ns
T8	$t_{\text{f}}(\text{SCL})$	下降时间，SCL		300	ns
T9	$t_{\text{su}}(\text{SCL-SDA})\text{STOP}$	设置时间，停止条件，SDA 上升延迟之前 SCL 上升	4.0		μs
T10	$t_{\text{w}}(\text{SP})$	将由滤波器抑制的尖峰脉冲持续时间	0	50	ns
T11	C_{b}	每条总线上的电容负载		400	pF
快速模式					
T0	f_{mod}	I2C 模块频率	7	12	MHz
T1	$t_{\text{h}}(\text{SDA-SCL})\text{START}$	保持时间，启动条件，SDA 下降后 SCL 下降延迟	0.6		μs
T2	$t_{\text{su}}(\text{SCL-SDA})\text{START}$	设置时间，重复启动，SDA 下降延迟之前 SCL 上升	0.6		μs
T3	$t_{\text{h}}(\text{SCL-DAT})$	保持时间，SCL 下降后的数据	0		μs
T4	$t_{\text{su}}(\text{DAT-SCL})$	设置时间，SCL 上升前的数据	100		ns
T5	$t_{\text{r}}(\text{SDA})$	上升时间，SDA	20	300	ns
T6	$t_{\text{r}}(\text{SCL})$	上升时间，SCL	20	300	ns
T7	$t_{\text{f}}(\text{SDA})$	下降时间，SDA	11.4	300	ns
T8	$t_{\text{f}}(\text{SCL})$	下降时间，SCL	11.4	300	ns
T9	$t_{\text{su}}(\text{SCL-SDA})\text{STOP}$	设置时间，停止条件，SDA 上升延迟之前 SCL 上升	0.6		μs
T10	$t_{\text{w}}(\text{SP})$	将由滤波器抑制的尖峰脉冲持续时间	0	50	ns
T11	C_{b}	每条总线上的电容负载		400	pF

- (1) 为最大限度地缩短上升时间，TI 建议在 SDA 和 SCL 总线线路上使用大约 2.2k Ω 网络上拉电阻的强上拉电阻。还建议匹配 SCL 和 SDA 引脚上使用的上拉电阻的值。
- (2) C2000 I2C 是一种快速模式器件。在标准模式主机上将 I2C 用作目标发送器时存在限制。更多详细信息，请参阅 [TMS320F28002x 实时 MCU 器件勘误表](#)。

6.14.2.1.2 I2C 开关特性

在建议运行条件下测得 (除非另有说明)

编号	参数	测试条件	最小值	最大值	单位
标准模式					
S1	f_{SCL}	SCL 时钟频率	0	100	kHz
S2	T_{SCL}	SCL 时钟周期	10		μs
S3	$t_{w(SCLL)}$	脉冲持续时间, SCL 时钟低电平	4.7		μs
S4	$t_{w(SCLH)}$	脉冲持续时间, SCL 时钟高电平	4.0		μs
S5	t_{BUF}	停止和启动条件之间的总线空闲时间	4.7		μs
S6	$t_{v(SCL-DAT)}$	有效时间, SCL 下降后的数据		3.45	μs
S7	$t_{v(SCL-ACK)}$	有效时间, SCL 下降后的确认		3.45	μs
S8	I_I	引脚上的输入电流	$0.1V_{bus} < V_i < 0.9V_{bus}$	-10	10 μA
快速模式					
S1	f_{SCL}	SCL 时钟频率	0	400	kHz
S2	T_{SCL}	SCL 时钟周期	2.5		μs
S3	$t_{w(SCLL)}$	脉冲持续时间, SCL 时钟低电平	1.3		μs
S4	$t_{w(SCLH)}$	脉冲持续时间, SCL 时钟高电平	0.6		μs
S5	t_{BUF}	停止和启动条件之间的总线空闲时间	1.3		μs
S6	$t_{v(SCL-DAT)}$	有效时间, SCL 下降后的数据		0.9	μs
S7	$t_{v(SCL-ACK)}$	有效时间, SCL 下降后的确认		0.9	μs
S8	I_I	引脚上的输入电流	$0.1V_{bus} < V_i < 0.9V_{bus}$	-10	10 μA

6.14.2.1.3 I2C 时序图




图 6-62. I2C 时序图

6.14.3 电源管理总线 (PMBus) 接口

PMBus 模块具有以下特性：

- 符合 SMI Forum PMBus 规范 (第 I 部分 v1.0 和第 II 部分 v1.1)
- 支持主模式和从模式
- 支持 I2C 模式
- 支持两种速度：
 - 标准模式：高达 100kHz
 - 快速模式：400kHz
- 数据包错误检查
- 控制和警报信号
- 时钟高电平和低电平超时
- 四字节发送和接收缓冲器
- 一个可屏蔽中断，可由以下几个条件生成：
 - 接收数据就绪
 - 发送缓冲器为空
 - 接收到从器件地址
 - 消息结束
 - 警报输入被置为有效
 - 时钟低超时
 - 时钟高电平超时
 - 总线空闲

图 6-63 所示为 PMBus 方框图。




图 6-63. PMBus 方框图

6.14.3.1 PMBus 电气数据和时序

节 6.14.3.1.1 列出了 PMBus 电气特性。节 6.14.3.1.2 列出了 PMBUS 快速模式开关特性。节 6.14.3.1.3 列出了 PMBUS 标准模式开关特性。

6.14.3.1.1 PMBus 电气特性

在建议运行条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
V _{IL}	有效低电平输入电压				0.8	V
V _{IH}	有效高电平输入电压		2.1		VDDIO	V
V _{OL}	低电平输出电压	在 I _{pullup} = 4mA 时			0.4	V
I _{OL}	低电平输出电流	V _{OL} ≤ 0.4V	4			mA
t _{SP}	必须由输入滤波器进行抑制的尖峰脉冲宽度		0		50	ns
I _i	每个引脚上的输入漏电流	0.1V _{bus} < V _i < 0.9V _{bus}	-10		10	μA
C _i	每个引脚上的电容				10	pF

6.14.3.1.2 PMBus 快速模式开关特性

在建议运行条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
f _{mod} (1)	PMBus 模块频率		SYSCLK/32		10	MHz
f _{SCL}	SCL 时钟频率		10		400	kHz
t _{BUF}	停止和启动条件之间的总线空闲时间		1.3			μs
t _{HD;STA}	启动条件保持时间 - SDA 下降至 SCL 下降延迟		0.6			μs
t _{SU;STA}	重复启动设置时间 - SCL 上升至 SDA 下降延迟		0.6			μs
t _{SU;STO}	停止条件设置时间 - SCL 上升至 SDA 上升延迟		0.6			μs
t _{HD;DAT}	SCL 下降后的数据保持时间		300			ns
t _{SU;DAT}	SCL 上升前的数据设置时间		100			ns
t _{Timeout}	时钟低超时		25		35	ms
t _{LOW}	SCL 时钟的低电平周期		1.3			μs
t _{HIGH}	SCL 时钟的高电平周期		0.6		50	μs
t _{LOW;SEXT}	累计时钟低电平延长 (从器件)	从启动到停止			25	ms
t _{LOW;MEXT}	累计时钟低电平延长 (主器件)	在每个字节内			10	ms
t _r	SDA 和 SCL 的上升时间	5% 至 95%	20		300	ns
t _f	SDA 和 SCL 的下降时间	95% 至 5%	20		300	ns

(1) 仅支持标准模式和快速模式。

6.14.3.1.3 PMBus 标准模式开关特性

在建议运行条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
f_{mod} ⁽¹⁾	PMBus 模块频率		SYSCLK/32		10	MHz
f_{SCL}	SCL 时钟频率		10		100	kHz
t_{BUF}	停止和启动条件之间的总线空闲时间		4.7			μs
$t_{\text{HD;STA}}$	启动条件保持时间 - SDA 下降至 SCL 下降延迟		4			μs
$t_{\text{SU;STA}}$	重复启动设置时间 - SCL 上升至 SDA 下降延迟		4.7			μs
$t_{\text{SU;STO}}$	停止条件设置时间 - SCL 上升至 SDA 上升延迟		4			μs
$t_{\text{HD;DAT}}$	SCL 下降后的数据保持时间		300			ns
$t_{\text{SU;DAT}}$	SCL 上升前的数据设置时间		250			ns
t_{Timeout}	时钟低超时		25		35	ms
t_{LOW}	SCL 时钟的低电平周期		4.7			μs
t_{HIGH}	SCL 时钟的高电平周期		4		50	μs
$t_{\text{LOW;SEXT}}$	累计时钟低电平延长时间 (从器件)	从启动到停止			25	ms
$t_{\text{LOW;MEXT}}$	累计时钟低电平延长时间 (主器件)	在每个字节内			10	ms
t_{r}	SDA 和 SCL 的上升时间				1000	ns
t_{f}	SDA 和 SCL 的下降时间				300	ns

(1) 仅支持标准模式和快速模式。

6.14.4 串行通信接口 (SCI)

SCI 是一种双线制异步串行端口，通常称为 UART。SCI 模块支持 CPU 与其他异步外设之间使用标准非归零码 (NRZ) 格式的数字通信

SCI 发送器和接收器都有一个用于减少服务开销的 16 级深度 FIFO，且具有各自独立的使能位和中断位。两者都能独立进行半双工通信，或同时进行全双工通信。为了指定数据完整性，SCI 检查接收到的数据是否存在中断检测、奇偶校验、超限和组帧错误。比特率通过 16 位波特选择寄存器可编程为不同的速度。

SCI 模块的特性包括：

- 两个外部引脚：
 - SCITXD：SCI 发送-输出引脚
 - SCIRXD：SCI 接收-输入引脚
 - 波特率可编程为 64K 不同速率
- 数据字格式
 - 1 个开始位
 - 数据字长度可在 1 至 8 位之间编程
 - 可选偶数/奇数/无奇偶校验位
 - 1 个或 2 个停止位
- 四个错误检测标志：奇偶校验、超限、成帧和中断检测
- 两种唤醒多处理器模式：空闲线和地址位
- 半双工或全双工操作
- 双缓冲接收和发送功能
- 发送器和接收器操作可通过带有状态标志的中断驱动或轮询算法来完成。
 - 发送器：TXRDY 标志（发送器缓冲寄存器已准备好接收另一个字符）和 TX EMPTY 标志（发送器移位寄存器为空）
 - 接收器：RXRDY 标志（接收器缓冲寄存器已准备好接收另一个字符）、BRKDT 标志（发生了中断条件）和 RX ERROR 标志（监测四个中断条件）
- 发送器和接收器中断的独立使能位（BRKDT 除外）
- NRZ 格式
- 自动波特检测硬件逻辑
- 16 级发送和接收 FIFO

备注

此模块中的所有寄存器均为 8 位寄存器。当寄存器被访问时，寄存器数据位于低位字节（位 7-0），高位字节（位 15-8）读取为零。对高字节的写入无效。

图 6-64 展示了 SCI 方框图。




图 6-64. SCI 方框图

6.14.5 串行外设接口 (SPI)

串行外设接口 (SPI) 是一种高速同步串行输入和输出 (I/O) 端口，其允许以编程的位传输速率将编程长度 (1 至 16 位) 的串行位流移入和移出器件。SPI 通常用于 MCU 控制器与外部外设或另一控制器之间的通信。典型应用包括外部 I/O 或者通过诸如移位寄存器、显示驱动器和模数转换器 (ADC) 等器件进行外设扩展。SPI 的主/从工作模式支持多器件通信。该端口支持 16 级接收和发送 FIFO，以减少 CPU 服务开销。

SPI 模块的功能包括：

- SPISOMI：SPI 从器件输出/主器件输入引脚
- SPISIMO：SPI 从器件输入/主器件输出引脚
- $\overline{\text{SPISTE}}$ ：SPI 从器件发送使能引脚
- SPICLK：SPI 串行时钟引脚
- 两种工作模式：主器件和从属器件
- 波特率：125 个不同的可编程速率。可采用的最大波特率受限于 SPI 引脚上使用的 I/O 缓冲器的最大速度。
- 数据字长度：1 至 16 数据位
- 四种时钟方案 (由时钟极性和时钟相位的位控制) 包含：
 - 无相位延迟的下降沿：SPICLK 高电平有效。SPI 在 SPICLK 信号的下降沿上发送数据，在 SPICLK 信号的上升沿上接收数据。
 - 有相位延迟的下降沿：SPICLK 高电平有效。SPI 在 SPICLK 信号下降沿提前半个周期发送数据，在 SPICLK 信号的下降沿上接收数据。
 - 无相位延迟的上升沿：SPICLK 低电平无效。SPI 在 SPICLK 信号的上升沿上发送数据，在 SPICLK 信号的下降沿上接收数据。
 - 有相位延迟的上升沿：SPICLK 低电平无效。SPI 在 SPICLK 信号上升沿的半个周期之前发送数据，而在 SPICLK 信号的上升沿上接收数据。
- 同时接收和发送操作 (可在软件中禁用发送功能)
- 发送器和接收器操作通过中断驱动或轮询算法完成
- 16 级发送/接收 FIFO
- DMA 支持
- 高速模式
- 延迟的发送控制
- 3 线 SPI 模式
- 在带有两个 SPI 模块的器件上实现数字音频接口接收模式的 $\overline{\text{SPISTE}}$ 反转

图 6-65 所示为 SPI CPU 接口。




图 6-65. SPI CPU 接口

6.14.5.1 SPI 主模式时序

下一节介绍了 SPI 主模式时序。更多有关高速模式下 SPI 的信息，请参阅 [TMS320F28002x 实时微控制器技术参考手册](#) 的“串行外设接口 (SPI)”一章。

节 6.14.5.1.1 列出了 SPI 主模式时序要求。

节 6.14.5.1.2 列出了时钟相位 = 0 时的 SPI 主模式开关特性。图 6-66 展示了时钟相位 = 0 时的 SPI 主模式外部时序。

节 6.14.5.1.3 列出了时钟相位 = 1 时的 SPI 主模式开关特性。图 6-67 展示了时钟相位 = 1 时的 SPI 主模式外部时序。

备注

SPI 高速模式的所有时序参数都假设 SPICLK、SPISIMO 和 SPISOMI 上的负载电容为 5pF。

6.14.5.1.1 SPI 主模式时序要求

编号			(BRR + 1) ⁽¹⁾	最小值	最大值	单位
高速模式						
8	$t_{su(SOMI)M}$	SPICLK 之前 SPISOMI 有效的设置时间	偶数, 奇数	1		ns
9	$t_{h(SOMI)M}$	保持时间, SPICLK 之后 SPISOMI 有效的时间	偶数, 奇数	5		ns
正常模式						
8	$t_{su(SOMI)M}$	SPICLK 之前 SPISOMI 有效的设置时间	偶数, 奇数	15		ns
9	$t_{h(SOMI)M}$	保持时间, SPICLK 之后 SPISOMI 有效的时间	偶数, 奇数	0		ns

(1) 当 (SPIBRR + 1) 为偶数或 SPIBRR 为 0 或 2 时, (BRR + 1) 条件为偶数。当 (SPIBRR + 1) 为奇数且 SPIBRR 大于 3 时, (BRR + 1) 条件为奇数。

6.14.5.1.2 SPI 主模式开关特征 (时钟相位 = 0)

在建议运行条件下测得 (除非另有说明)

编号	参数	(BRR + 1) ⁽¹⁾	最小值	最大值	单位	
通用						
1	$t_{c(SPC)M}$	周期时间, SPICLK	偶数	$4t_{c(LSPCLK)}$	$128t_{c(LSPCLK)}$	ns
			奇数	$5t_{c(LSPCLK)}$	$127t_{c(LSPCLK)}$	
2	$t_{w(SPC1)M}$	脉冲持续时间, SPICLK, 第一个脉冲	偶数	$0.5t_{c(SPC)M} - 1$	$0.5t_{c(SPC)M} + 1$	ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 1$	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} + 1$	
3	$t_{w(SPC2)M}$	脉冲持续时间, SPICLK, 第二个脉冲	偶数	$0.5t_{c(SPC)M} - 1$	$0.5t_{c(SPC)M} + 1$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 1$	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} + 1$	
23	$t_{d(SPC)M}$	延迟时间, \overline{SPISTE} 有效至 SPICLK 的时间	偶数	$1.5t_{c(SPC)M} - 3t_{c(SYSCLK)} - 3$	$1.5t_{c(SPC)M} - 3t_{c(SYSCLK)} + 3$	ns
			奇数	$1.5t_{c(SPC)M} - 4t_{c(SYSCLK)} - 3$	$1.5t_{c(SPC)M} - 4t_{c(SYSCLK)} + 3$	
24	$t_{v(STE)M}$	有效时间, SPICLK 至 \overline{SPISTE} 无效的时间	偶数	$0.5t_{c(SPC)M} - 3$	$0.5t_{c(SPC)M} + 3$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} + 3$	
高速模式						
4	$t_{d(SIMO)M}$	延迟时间, SPICLK 至 SPISIMO 有效的时间	偶数, 奇数		1	ns
5	$t_{v(SIMO)M}$	有效时间, SPICLK 之后 SPISIMO 有效的时间	偶数	$0.5t_{c(SPC)M} - 3$		ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$		
正常模式						
4	$t_{d(SIMO)M}$	延迟时间, SPICLK 至 SPISIMO 有效的时间	偶数, 奇数		1	ns
5	$t_{v(SIMO)M}$	有效时间, SPICLK 之后 SPISIMO 有效的时间	偶数	$0.5t_{c(SPC)M} - 3$		ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$		

(1) 当 (SPIBRR + 1) 为偶数或 SPIBRR 为 0 或 2 时, (BRR + 1) 条件为偶数。当 (SPIBRR + 1) 为奇数且 SPIBRR 大于 3 时, (BRR + 1) 条件为奇数。


6.14.5.1.3 SPI 主模式开关特征 (时钟相位 = 1)

在建议运行条件下测得 (除非另有说明)

编号	参数	(BRR + 1) ⁽¹⁾	最小值	最大值	单位	
通用						
1	$t_{c(SPC)M}$	周期时间, SPICLK	偶数	$4t_{c(LSPCLK)}$	$128t_{c(LSPCLK)}$	ns
			奇数	$5t_{c(LSPCLK)}$	$127t_{c(LSPCLK)}$	
2	$t_{w(SPCH)M}$	脉冲持续时间, SPICLK, 第一个脉冲	偶数	$0.5t_{c(SPC)M} - 1$	$0.5t_{c(SPC)M} + 1$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 1$	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} + 1$	
3	$t_{w(SPC2)M}$	脉冲持续时间, SPICLK, 第二个脉冲	偶数	$0.5t_{c(SPC)M} - 1$	$0.5t_{c(SPC)M} + 1$	ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 1$	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} + 1$	
23	$t_{d(SPC)M}$	延迟时间, \overline{SPISTE} 有效至 SPICLK 的时间	偶数, 奇数	$2t_{c(SPC)M} - 3t_{c(SYSCLK)} - 3$	$2t_{c(SPC)M} - 3t_{c(SYSCLK)} + 2$	ns
24	$t_{d(STE)M}$	延迟时间, SPICLK 至 \overline{SPISTE} 无效的时间	偶数	-3	2	ns
			奇数	-3	2	
高速模式						
4	$t_{d(SIMO)M}$	延迟时间, SPISIMO 有效至 SPICLK 的时间	偶数	$0.5t_{c(SPC)M} - 2$		ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 2$		
5	$t_{v(SIMO)M}$	有效时间, SPICLK 之后 SPISIMO 有效的时间	偶数	$0.5t_{c(SPC)M} - 3$		ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$		
正常模式						
4	$t_{d(SIMO)M}$	延迟时间, SPISIMO 有效至 SPICLK 的时间	偶数	$0.5t_{c(SPC)M} - 2$		ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 2$		
5	$t_{v(SIMO)M}$	有效时间, SPICLK 之后 SPISIMO 有效的时间	偶数	$0.5t_{c(SPC)M} - 3$		ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$		


(1) 当 (SPIBRR + 1) 为偶数或 SPIBRR 为 0 或 2 时, (BRR + 1) 条件为偶数。当 (SPIBRR + 1) 为奇数且 SPIBRR 大于 3 时, (BRR + 1) 条件为奇数。

6.14.5.1.4 SPI 主模式时序图



A. 除了在 FIFO 和非 FIFO 模式下的背对背传输字之间的情况外，在字的尾端， $\overline{\text{SPISTE}}$ 将变为停止状态。

图 6-66. SPI 主模式外部时序 (时钟相位 = 0)



A. 除了在 FIFO 和非 FIFO 模式下的背对背传输字之间的情况外，在字的尾端， $\overline{\text{SPISTE}}$ 将变为停止状态。

图 6-67. SPI 主模式外部时序 (时钟相位 = 1)

6.14.5.2 SPI 从模式时序

下一节介绍了 SPI 从模式时序。更多有关高速模式下 SPI 的信息，请参阅 [TMS320F28002x 实时微控制器技术参考手册](#) 的“串行外设接口 (SPI)”一章。

节 6.14.5.2.1 列出了 SPI 从模式时序要求。节 6.14.5.2.2 列出了 SPI 从模式开关特征。

图 6-68 展示了时钟相位 = 0 时的 SPI 从模式外部时序。图 6-69 展示了时钟相位 = 1 时的 SPI 从模式外部时序。

6.14.5.2.1 SPI 从模式时序要求

编号			最小值	最大值	单位
12	$t_{c(SPC)}S$	周期时间, SPICLK	$4t_{c(SYSCLK)}$		ns
13	$t_{w(SPC1)}S$	脉冲持续时间, SPICLK, 第一个脉冲	$2t_{c(SYSCLK)} - 1$		ns
14	$t_{w(SPC2)}S$	脉冲持续时间, SPICLK, 第二个脉冲	$2t_{c(SYSCLK)} - 1$		ns
19	$t_{su(SIMO)}S$	SPICLK 之前 SPISIMO 有效的设置时间	$1.5t_{c(SYSCLK)}$		ns
20	$t_{h(SIMO)}S$	SPICLK 之后 SPISIMO 有效的保持时间	$1.5t_{c(SYSCLK)}$		ns
25	$t_{su(STE)}S$	SPICLK 之前 \overline{SPISTE} 有效的设置时间 (时钟相位 = 0)	$2t_{c(SYSCLK)} + 3$		ns
		SPICLK 之前 \overline{SPISTE} 有效的设置时间 (时钟相位 = 1)	$2t_{c(SYSCLK)} + 23$		ns
26	$t_{h(STE)}S$	SPICLK 之后 \overline{SPISTE} 无效的保持时间	$1.5t_{c(SYSCLK)}$		ns

6.14.5.2.2 SPI 从模式开关特性

在建议运行条件下测得 (除非另有说明)

编号		参数	最小值	最大值	单位
15	$t_{d(SOMI)}S$	延迟时间, SPICLK 至 SPISOMI 有效的时间		12	ns
16	$t_{v(SOMI)}S$	有效时间, SPICLK 之后 SPISOMI 有效的时间	0		ns

6.14.5.2.3 SPI 从模式时序图




图 6-68. SPI 从模式外部时序 (时钟相位 = 0)




图 6-69. SPI 从模式外部时序 (时钟相位 = 1)

6.14.6 本地互连网络 (LIN)

此器件包含一个本地互连网络 (LIN) 模块。LIN 模块遵循 *LIN 规范包修订版 2.1* 定义的 LIN 2.1 标准。LIN 是一种低成本串行接口，专为 CAN 协议实施成本太高的应用而设计，例如用于汽车应用中车内照明或车窗控制等舒适功能的小型子网。

LIN 标准基于 SCI (UART) 串行数据连接格式。该接口的通信概念是在任何网络节点之间实现具有消息标识的单主/多从式多播传输。

LIN 模块可以编程作为一个 SCI 或作为一个 LIN 运行，因为此模块的内核为 SCI。SCI 的硬件特性得到增强以实现 LIN 兼容性。SCI 模块是一个通用异步收发器 (UART)，可实现标准的非归零格式。

虽然 LIN 和 SCI 的寄存器是通用的，但是寄存器说明中有相应注释指出不同模式下的寄存器/位用法。因此，为该模块编写的代码无法直接移植到独立 SCI 模块，反之亦然。

LIN 模块具有以下特性：

- 与 LIN 1.3、2.0 和 2.1 协议兼容
- 波特率最高可配置为 20kbps (根据 LIN 2.1 协议)
- 两个外部引脚：LINRX 和 LINTX
- 多缓冲接收和发送单元
- 针对信息过滤的识别掩码
- 自动主器件头文件生成
 - 可编程同步中断域
 - 同步域
 - 标识符域
- 从器件自动同步
 - 同步中断检测
 - 可选波特率更新
 - 同步验证
- 使用 7 个分数位支持 2^{31} 个可编程传输速率
- 从收发器在 LINRX 主级别上唤醒
- 自动唤醒支持
 - 唤醒信号生成
 - 唤醒信号超期时间
- 自动总线闲置检测
- 错误检测
 - 位错误
 - 总线错误
 - 无响应错误
 - 校验和错误
 - 同步域错误
 - 奇偶校验错误
- 能够使用直接存储器存取 (DMA) 发送和接收数据
- 两个中断线路带有以下项目的优先级编码：
 - 接收
 - 发送
 - ID、错误和状态
- 支持 LIN 2.0 校验和
- 增强型同步器有限状态机 (FSM) 支持帧处理
- 增强对扩展帧的处理能力
- 增强型波特率发生器
- 更新唤醒/进入睡眠模式

图 6-70 展示了 LIN 方框图。




图 6-70. LIN 方框图

6.14.7 快速串行接口 (FSI)

快速串行接口 (FSI) 是一种能够进行可靠而稳健的高速通信的串行通信外设。FSI 旨在确保在芯片到芯片之间以及跨越隔离栅的板到板之间等诸多系统条件下实现数据稳健性。CRC、帧起始和结束模式以及用户定义的标签等有效载荷完整性检查在发送前进行编码，然后在接收后进行验证，无需额外的 CPU 交互。可以使用定期发送的方式检测线路中断，所有这些均由硬件管理和监控。FSI 还与器件上的其他控制外设紧密集成。为了确保提供最新的传感器数据或控制参数，可以在每个控制环路周期发送帧。为了处理由于各种因素而在时钟和数据信号之间可能出现的偏移（包括布线长度不匹配和隔离芯片引起的偏移），接收器上添加了一个集成的偏移补偿块。借助嵌入式数据稳健性检查、数据链路完整性检查、偏移补偿以及与控制外设的集成，FSI 可以在任何系统中实现高速、稳健的通信。FSI 除了这些特性，还有许多其他特性，如下所示。

FSI 模块包含以下特性：

- 独立的发送器和接收器内核
- 源同步发送
- 双数据速率 (DDR)
- 一条或两条数据线路
- 可编程数据长度
- 偏移调整块可针对电路板和系统延迟的不匹配部分进行补偿
- 帧错误检测
- 通过可编程的帧标记进行消息过滤
- 通过硬件 ping 检测通信期间的线路中断 (ping 看门狗)
- 每个 FSI 内核对应两个中断
- 外部触发帧生成
- 由硬件或软件计算 CRC
- 嵌入式 ECC 计算模块
- 寄存器写保护
- DMA 支持
- SPI 兼容模式 (可用功能受限)

为了让 FSI 在双数据速率 (100Mbps) 下以最大速度 (50MHz) 运行，可能需要根据具体运行条件逐例配置集成的偏斜补偿块。[快速串行接口 \(FSI\) 偏移补偿](#) 应用报告通过软件示例介绍了如何在快速串行接口上配置和设置集成偏斜补偿块。

FSI 包含独立发送器 (FSITX) 和接收器 (FSIRX) 内核。FSITX 和 FSIRX 内核是独立配置和运行的。[节 6.14.7.1](#) 和 [节 6.14.7.2](#) 分别介绍了 FSITX 和 FSIRX 上可用的功能。


6.14.7.1 FSI 发送器

FSI 发送器模块会处理数据组帧、CRC 生成、TXCLK、TXD0 和 TXD1 的信号生成以及中断生成。发送器内核的运行通过可编程控制寄存器进行控制和配置。变送器控制寄存器可让 CPU 对 FSI 变送器的运行进行编程、控制和监控。CPU 和 DMA 均可访问发送数据缓冲器。

发送器具有以下特性：

- 自动生成 ping 帧
- 外部触发 ping 帧
- 外部触发数据帧
- 可通过软件配置帧长度
- 16 字数据缓冲器
- 数据缓冲器欠运转和溢出检测
- 硬件生成数据位 CRC
- 使用软件对选定数据进行 ECC 计算
- DMA 支持

图 6-71 所示为 FSITX CPU 接口。图 6-72 所示为 FSITX 的简要方框图。图中并未显示所有数据路径和内部连接。此图提供了 FSITX 中存在的内部模块的简要概览。



- A. [TMS320F28002x 实时微控制器技术参考手册](#) 的“快速串行接口 (FSI)”一章中的“外部帧触发器多路复用器”一节介绍了连接到触发器多路复用器的信号。

图 6-71. FSITX CPU 接口




图 6-72. FSITX 方框图

6.14.7.1.1 FSITX 电气数据和时序

节 6.14.7.1.1.1 列出了 FSITX 开关特征。图 6-73 所示为 FSITX 时序。

6.14.7.1.1.1 FSITX 开关特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

编号	参数	最小值	最大值	单位
1	$t_c(\text{TXCLK})$	周期时间, TXCLK	20	ns
2	$t_w(\text{TXCLK})$	TXCLK 低电平或 TXCLK 高电平的脉冲宽度	$(0.5t_c(\text{TXCLK})) - 1$ $(0.5t_c(\text{TXCLK})) + 1$	ns
3	$t_d(\text{TXCLK} - \text{TXD})$	延迟时间、TXCLK 上升或下降至 TXD 有效的 时间	$(0.25t_c(\text{TXCLK})) - 2$ $(0.25t_c(\text{TXCLK})) + 2$	ns
TDM1	$t_{\text{skew}}(\text{TDM_CLK} - \text{TDM_Dx})$	TXCLK-TDM_CLK 延迟和 TXDx-TDM_Dx 延 迟之间引入的延迟偏移	-2	2 ns

6.14.7.1.1.2 FSITX 时序




图 6-73. FSITX 时序

6.14.7.2 FSI 接收器

接收器模块在通过可选的可编程延迟线路后连接到 FSI 时钟 (RXCLK) 和数据线路 (RXD0 和 RXD1)。接收器内核会处理数据组帧、CRC 计算和与帧相关的错误检查。接收器位时钟和状态机由与器件系统时钟异步的 RXCLK 输入运行。

接收器控制寄存器可让 CPU 对 FSIRX 的运行进行编程、控制和监控。CPU、HIC 和 DMA 均可访问接收数据缓冲器。

接收器内核具有以下特性：

- 16 字数据缓冲器
- 支持多种帧类型
- Ping 帧看门狗
- 帧看门狗
- 在硬件中进行 CRC 计算和比较
- ECC 检测
- 针对输入信号的可编程延迟线路控制
- DMA 支持
- SPI 兼容模式

图 6-74 所示为 FSIRX CPU 接口。图 6-75 提供了 FSIRX 中存在的内部模块的简要概览。图中并未显示所有数据路径和内部连接。




图 6-74. FSIRX CPU 接口




图 6-75. FSIRX 方框图

6.14.7.2.1 FSIRX 电气数据和时序

节 6.14.7.2.1.1 列出了 FSIRX 时序要求。节 6.14.7.2.1.2 列出了 FSIRX 开关特性。图 6-76 展示了 FSIRX 时序。

6.14.7.2.1.1 FSIRX 时序要求

编号	参数	描述	最小值	最大值	单位
1	$t_{c(RXCLK)}$	周期时间, RXCLK	20		ns
2	$t_{w(RXCLK)}$	RXCLK 低电平或 RXCLK 高电平的脉冲宽度。	$0.35t_{c(RXCLK)}$	$0.65t_{c(RXCLK)}$	ns
3	$t_{su(RXCLK - RXD)}$	相对于 RXCLK 的设置时间, 应用于时钟的两个边沿	1.7		ns
4	$t_{h(RXCLK - RXD)}$	相对于 RXCLK 的保持时间, 应用于时钟的两个边沿	2		ns

6.14.7.2.1.2 FSIRX 开关特性

编号	参数	描述	最小值	最大值	单位
1	$t_{d(RXCLK)}$	RX_DLYLINE_CTRL[RXCLK_DLY]=31 时的 RXCLK 延迟补偿	10	30	ns
2	$t_{d(RXD0)}$	RX_DLYLINE_CTRL[RXD0_DLY]=31 时的 RXD0 延迟补偿	10	30	ns
3	$t_{d(RXD1)}$	RX_DLYLINE_CTRL[RXD1_DLY]=31 时的 RXD1 延迟补偿	10	30	ns
4	$t_{d(DELAY_ELEMENT)}$	每个延迟线路元件的 RXCLK、RXD0 和 RXD1 增量延迟	0.3	1	ns

6.14.7.2.1.3 FSIRX 时序




图 6-76. FSIRX 时序

6.14.7.3 FSI SPI 兼容模式

FSI 支持 SPI 兼容模式以实现与可编程 SPI 器件的通信。在此模式下，FSI 发送数据的方式与 SPI 在单时钟配置模式下发数据的方式相同。虽然 FSI 在此模式下能够通过物理方式连接 SPI，但外部器件必须能够对 FSI 帧进行编码和解码才能成功进行通信。这是因为 FSI 会发送除前同步码和后同步码之外的所有 SPI 帧相位。FSI 提供与标准 FSI 模式相同的数据验证和帧检查功能，从而在不占用 CPU 周期的情况下实现更稳健的通信。为此，需要使用外部 SPI 来发送所有相关信息，并可用于访问标准 FSI 功能，例如 FSIRX 上的 ping 帧看门狗、帧标记或自定义 CRC 值。SPI 兼容模式的特性如下：

- 将在时钟的上升沿发送数据，并在下降沿接收数据。
- 仅支持 16 位字大小。
- TXD1 将像低电平有效片选信号一样被驱动。信号在整个帧发送期间将处于低电平。
- 无需接收器片选输入。不使用 RXD1。数据在每个有效时钟边沿转移到接收器中。
- 不会发送前同步码或后同步码时钟。帧相位结束后，所有信号都恢复到空闲状态。
- 由于 FSI TXCLK 不能采用外部时钟源，因此无法在 SPI 从器件配置下进行发送。

6.14.7.3.1 FSITX SPI 信令模式电气数据和时序

节 6.14.7.3.1.1 列出了 FSITX SPI 信令模式开关特性。图 6-77 所示为 FSITX SPI 信令模式时序。在 SPI 信令模式下，FSIRX 不需要特殊时序。节 6.14.7.2.1.1 中列出的 FSIRX 时序适用于 SPI 兼容模式。设置和保持时间仅在 FSIRXCLK 的下降沿有效，因为这是 SPI 信令模式中的有效边沿。

6.14.7.3.1.1 FSITX SPI 信令模式开关特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

编号	参数	最小值	最大值	单位
1	$t_c(\text{TXCLK})$	周期时间, TXCLK		ns
2	$t_w(\text{TXCLK})$	$(0.5t_c(\text{TXCLK})) - 1$	$(0.5t_c(\text{TXCLK})) + 1$	ns
3	$t_d(\text{TXCLKH} - \text{TXD0})$	TXCLK 高电平之后 TXD0 有效的延迟时间		3
4	$t_d(\text{TXD1} - \text{TXCLK})$	TXD1 低电平之后 TXCLK 高电平的延迟时间		$t_w(\text{TXCLK}) - 3$
5	$t_d(\text{TXCLK} - \text{TXD1})$	TXCLK 低电平之后 TXD1 高电平的延迟时间		$t_w(\text{TXCLK})$

6.14.7.3.1.2 FSITX SPI 信令模式时序




图 6-77. FSITX SPI 信令模式时序

6.14.8 主机接口控制器 (HIC)

HIC 模块允许外部主机控制器通过仿真 ASRAM 协议直接存取器件的资源。该模块有两种运行模式：直接访问和邮箱访问。在直接访问模式下，器件资源直接写入到外部主机并由外部主机进行读取。在邮箱访问模式下，外部主机和器件对缓冲区分进行写入和读取，并在缓冲区写入/读取完成时相互通知。出于安全考虑，必须先由器件启用 HIC，然后外部主机才能访问 HIC。图 6-78 展示了 HIC 的方框图。

HIC 的特性包括：

- 8 位和 16 位可配置 I/O 数据线
- 直接访问模式和邮箱访问模式
- 8 条地址线和 8 个可配置的基址，总共 2048 个可能的可寻址区域
- 使用邮箱访问模式时有两个用于外部主机和器件的 64 字节缓冲器
- 缓冲器满/空时产生中断
- 高吞吐量
- 从其他外设触发 HIC 活动
- 系统或接口的错误指示器




图 6-78. HIC 方框图

6.14.8.1 HIC 电气数据和时序

节 6.14.8.1.1 列出了 HIC 时序要求。节 6.14.8.1.2 列出了 HIC 开关特征。图 6-79 展示了使用 nOE 和 nWE 引脚进行读取/写入操作。图 6-80 展示了使用 RnW 引脚进行读取/写入操作。

6.14.8.1.1 HIC 时序要求

在自然通风条件下的工作温度范围内测得 (除非另有说明)

REFID			最小值	最大值	单位
nOE 和 nWE 引脚的读取/写入参数 - 双读取/写入引脚					
T1	$t_{su}(ABBV-OEV)$	建立时间, nOE 处于活动状态前的 A/BASESEL/nBE	0		ns
T2	$t_{su}(ABBV-WEV)$	建立时间, nWE 处于活动状态前的 A/BASESEL/nBE	0		ns
T3	$t_{su}(CSV-OEV)$	建立时间, nCS 在 nOE 处于活动状态前保持活动状态的时间	$0.5t_{c}(SYSCLK)$		ns
T4	$t_{su}(CSV-WEV)$	建立时间, nCS 在 nWE 处于活动状态前保持活动状态的时间	$0.5t_{c}(SYSCLK)$		ns
T5	$t_{h}(ABBV-OEIV)$	保持时间, 在 nOE 不活动后的 A/BASESEL/nBE/nCS	6		ns
T6	$t_{h}(ABBV-WEIV)$	保持时间, nWE 不活动后的 A/BASESEL/nBE/nCS	6		ns
T7	$t_{w}(OEV)$	nOE 的有效脉冲宽度 (读取) ⁽¹⁾	$4t_{c}(SYSCLK)$		ns
T8	$t_{w}(WEV)$	nWE 的有效脉冲宽度 (写入)	$4t_{c}(SYSCLK)$		ns
T9	$t_{w}(CSIV)$	nCS 的非活动脉冲宽度 ⁽²⁾	$3t_{c}(SYSCLK)$		ns
T10	$t_{w}(OEIV)$	nOE 的非活动读取脉冲宽度 ⁽²⁾	$3t_{c}(SYSCLK)$		ns
T11	$t_{w}(WEIV)$	nWE 的非活动写入脉冲宽度 ⁽²⁾	$3t_{c}(SYSCLK)$		ns
T12	$t_{su}(DV-WEV)$	建立时间, nWE 处于活动状态前的 D	0		ns
T13	$t_{h}(DV-WEIV)$	保持时间, nWE 不活动后的 D	6		ns
RnW 引脚读取/写入参数 - 单个读取/写入引脚					
T14	$t_{su}(ABBV-CSV)$	建立时间, nCS 处于活动状态前的 A/BASESEL/nBE	0		ns
T15	$t_{su}(RNWV-CSV)$	建立时间, nCS 处于活动状态之前的 RnW	$0.5t_{c}(SYSCLK)$		ns
T16	$t_{h}(ABBV-CSIV)$	保持时间, nCS 处于非活动状态后的 A/BASESEL/nBE/RnW	6		ns
T17	$t_{w}(CSV_RD)$	用于读取操作的 nCS 的有效脉冲宽度 ⁽¹⁾	$4t_{c}(SYSCLK)$		ns
T18	$t_{w}(CSV_WR)$	用于写入操作的 nCS 的有效脉冲宽度	$4t_{c}(SYSCLK)$		ns
T19	$t_{w}(CSIV)$	nCS 的非活动脉冲宽度 ⁽²⁾	$3t_{c}(SYSCLK)$		ns
T20	$t_{w}(RNWIV)$	RnW 的非活动脉冲宽度 ⁽²⁾	$3t_{c}(SYSCLK)$		ns
T21	$t_{su}(DV-CSV)$	建立时间, nCS 处于活动状态前的 D	0		ns
T22	$t_{h}(DV-CSIV)$	保持时间, nCS 处于非活动状态后的 D	5		ns

(1) 要访问器件区域, 需要额外的 2 个 SYSCLK 周期。

(2) 要使用 nRDY 引脚访问器件区域, 需要额外的 SYSCLK 周期。

6.14.8.1.2 HIC 开关特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)

REFID	参数		最小值	最大值	单位
nOE 和 nWE 引脚的读取/写入参数					
S1	$t_{d(OEV-DV)}$	输出数据延迟时间: nOE 到 D 输出有效 ⁽¹⁾	$3t_{c(SYSCLOCK)}$	$4t_{c(SYSCLOCK)} + 14$	ns
S2	$t_{d(OEIV-DIV)}$	输出数据保持时间: nOE 无效到 D 输出无效 (三态)	$1t_{c(SYSCLOCK)}$	$2t_{c(SYSCLOCK)} + 14$	ns
S3	$t_{d(OEV-RDYV)}$	读取就绪延迟时间: nOE 到 nRDY 输出有效	0	11	ns
S4	$t_{d(WEV-RDYV)}$	写入就绪延迟时间: nWE 到 nRDY 输出有效	0	11	ns
S5	$t_{d(RDYV-DV)}$	数据就绪延迟时间: nRDY 输出有效到 D 输出有效	-3	3	ns
S6	$t_{w(RDYACT)}$	nRDY 输出的有效脉冲宽度	$2t_{c(SYSCLOCK)}$		ns
RnW 引脚的读取/写入参数					
S7	$t_{d(CSV-DV)}$	输出延迟时间: nCS 激活至 D 输出有效 ⁽¹⁾	$3t_{c(SYSCLOCK)}$	$4t_{c(SYSCLOCK)} + 14$	ns
S8	$t_{d(CSIV-DIV)}$	输出保持时间: nCS 未激活至 D 输出无效 (三态)	$1t_{c(SYSCLOCK)}$	$2t_{c(SYSCLOCK)} + 14$	ns
S9	$t_{d(CSV-RDYV)}$	输出延迟时间: nCS 至 nRDY 输出有效	0	11	ns
S10	$t_{d(RDYV-DV)}$	数据就绪延迟时间: nRDY 输出有效到 D 输出有效	-3	3	ns
S11	$t_{w(RDYACT)}$	nRDY 输出的有效脉冲宽度	$2t_{c(SYSCLOCK)}$		ns

(1) 仅适用于邮箱访问。直接存储器映射 (器件) 访问由 nRDY 引脚限定。

6.14.8.1.3 HIC 时序图




图 6-79. 使用 nOE 和 nWE 引脚进行读取/写入操作




图 6-80. 使用 RnW 引脚进行读取/写入操作

7 详细说明

7.1 概述

C2000™ 32 位微控制器针对处理、感应和驱动进行了优化，可提高实时控制应用（如工业电机驱动器、光伏逆变器、数字电源、电动汽车和运输、电机控制以及感应和信号处理）的闭环性能。

TMS320F28002x (F28002x) 是一个功能强大的 32 位浮点微控制器单元 (MCU)，可让设计人员在单个器件上集成关键的控制外设、差分模拟和非易失性存储器。

实时控制子系统基于 TI 的 32 位 C28x CPU，可提供 100MHz 的信号处理性能。C28x CPU 的性能通过新的 TMU 扩展指令集和 VCRC 扩展指令集得到了进一步提升；TMU 扩展指令集可快速执行包含变换和扭矩环路计算中常见三角运算的算法，VCRC 扩展指令集可降低编码应用中常见复杂数学运算的延迟。

F28002x 支持将高达 128KB (64KW) 的闪存存储器分为一个块。此外，还以 4KB (2KW) 块提供高达 24KB (12KW) 的片上 SRAM，以进行高效的系统分区。还支持闪存 ECC、SRAM ECC/奇偶校验和双区安全性。

F28002x 实时 MCU 上集成了高性能模拟块，可进一步支持系统整合。两个独立的 12 位 ADC 可准确、高效地管理多个模拟信号，从而最终提高系统吞吐量。四个模拟比较器模块可以针对跳闸情况对输入电压电平进行持续监控。

TMS320C2000™ 器件包含先进的控制外设（具有与频率无关的 ePWM/HRPWM 和 eCAP），允许对系统进行出色的控制。

连接可通过各种业界通用通信端口（如 SPI、SCI、I2C、PMBus、LIN 和 CAN）实现，并且提供了多个多路复用选项，可在各种应用中实现出色的信号布局。C2000™ 平台新增了主机接口控制器 (HIC)，这是一个高吞吐量接口，它允许外部主机访问 TMS320F28002x 的资源。此外，FSI 率先在业内实现了高速可靠的通信，补充了嵌入该器件的各种外设的功能。

专门实现的器件型号 TMS320F28002xC 允许访问可配置逻辑块 (CLB) 来实现额外连接功能，还允许访问安全 ROM，该 ROM 包含用于支持 InstaSPIN-FOC™ 的库。请参阅[器件比较表](#)，了解更多信息。

嵌入式实时分析和诊断 (ERAD) 模块通过提供用于分析的附加硬件断点和计数器来增强器件的调试和系统分析功能。

要了解有关 C2000 实时 MCU 的更多信息，请访问 [C2000™ 实时控制 MCU](#) 页面。

7.2 功能方框图

图 7-1 展示了 CPU 系统及相关外设。




图 7-1. 功能方框图

7.3 存储器

7.3.1 存储器映射

“存储器映射”表描述了存储器映射。请参阅 [TMS320F28002x 实时微控制器技术参考手册](#) 中“系统控制”一章的“存储器控制器模块”部分。

表 7-1. 存储器映射

存储器	大小	起始地址	结束地址	HIC 存取	DMA 存取	ECC/奇偶校验	访问保护	安全
M0 RAM	1K x 16	0x0000 0000	0x0000 03FF	-	-	ECC	是	-
M1 RAM	1K x 16	0x0000 0400	0x0000 07FF	-	-	ECC	是	-
PieVectTable	512 x 16	0x0000 0D00	0x0000 0EFF	-	-	-	-	-
LS4 RAM	2K x 16	0x0000 A000	0x0000 A7FF	-	-	ECC	是	是
LS5 RAM	2K x 16	0x0000 A800	0x0000 AFFF	-	-	ECC	是	是
LS6 RAM	2K x 16	0x0000 B000	0x0000 B7FF	-	-	ECC	是	是
LS7 RAM	2K x 16	0x0000 B800	0x0000 BFFF	-	-	ECC	是	是
GS0 RAM	2K x 16	0x0000 C000	0x0000 C7FF	是	是	奇偶校验	是	-
CAN A 消息 RAM	2K x 16	0x0004 9000	0x0004 97FF	-	-	奇偶校验	-	-
TI OTP ⁽¹⁾	1K x 16	0x0007 0000	0x0007 03FF	-	-	ECC	-	-
用户 OTP	1K x 16	0x0007 8000	0x0007 83FF	-	-	ECC	-	是
闪存	64K x 16	0x0008 0000	0x0008 FFFF	-	-	ECC	-	是
安全 ROM	32K x 16	0x003E 8000	0x003E FFFF	-	-	奇偶校验	-	是
引导 ROM	64K x 16	0x003F 0000	0x003F FFFF	-	-	奇偶校验	-	-
饼图向量获取错误 (引导 ROM 的一部分)	1 x 16	0x003F FFBE	0x003F FFBF	-	-	奇偶校验	-	-
默认向量 (引导 ROM 的一部分)	64 x 16	0x003F FFC0	0x003F FFFF	-	-	奇偶校验	-	-

(1) TI OTP 仅供 TI 内部使用。

7.3.1.1 专用 RAM (Mx RAM)

CPU 子系统有两个支持 ECC 功能的专用 RAM 模块：M0 和 M1。这些存储器是与 CPU 紧密耦合的小型非安全块（即，只有 CPU 可以访问这些存储器）。

7.3.1.2 本地共享 RAM (LSx RAM)

CPU、HIC 和 BGCRG 可访问本地共享的 RAM (LSx RAM)。所有 LSx RAM 块都具有 ECC。这些存储器都是安全的，且具有 CPU 访问保护（CPU 写入/CPU 获取）。

7.3.1.3 全局共享 RAM (GSx RAM)

可从 CPU、HIC 和 DMA 访问全局共享的 RAM (GSx RAM)。CPU、HIC 和 DMA 都具有对这些存储器的完全读写访问权限。所有 GSx RAM 块都具有奇偶校验功能。GSx RAM 具有访问保护（CPU 写入/CPU 获取/DMA 写入/HIC 写入）。

7.3.2 闪存存储器映射

在 F28002x 器件上，提供了一个闪存组 (128KB [64KW])。对闪存进行编程的代码应在 RAM 之外执行，在进行擦除或编程操作时，不应以任何形式存取闪存存储体。表 7-2 列出了每个器件型号中闪存扇区的地址。

7.3.2.1 闪存扇区的地址

表 7-2. 闪存扇区的地址

器件型号	扇区	地址			ECC 地址		
		大小	启动	END	大小	启动	END
OTP 扇区							
所有 F28002x	TI OTP	1K x 16	0x0007 0000	0x0007 03FF	128 x 16	0x0107 0000	0x0107 007F
	DCSM OTP	1K x 16	0x0007 8000	0x0007 83FF	128 x 16	0x0107 1000	0x0107 107F
组 0 扇区							
所有 F28002x	扇区 0	4K x 16	0x0008 0000	0x0008 0FFF	512 x 16	0x0108 0000	0x0108 01FF
	扇区 1	4K x 16	0x0008 1000	0x0008 1FFF	512 x 16	0x0108 0200	0x0108 03FF
	扇区 2	4K x 16	0x0008 2000	0x0008 2FFF	512 x 16	0x0108 0400	0x0108 05FF
	扇区 3	4K x 16	0x0008 3000	0x0008 3FFF	512 x 16	0x0108 0600	0x0108 07FF
F280025、 F280023	扇区 4	4K x 16	0x0008 4000	0x0008 4FFF	512 x 16	0x0108 0800	0x0108 09FF
	扇区 5	4K x 16	0x0008 5000	0x0008 5FFF	512 x 16	0x0108 0A00	0x0108 0BFF
	扇区 6	4K x 16	0x0008 6000	0x0008 6FFF	512 x 16	0x0108 0C00	0x0108 0DFF
	扇区 7	4K x 16	0x0008 7000	0x0008 7FFF	512 x 16	0x0108 0E00	0x0108 0FFF
F280025	扇区 8	4K x 16	0x0008 8000	0x0008 8FFF	512 x 16	0x0108 1000	0x0108 11FF
	扇区 9	4K x 16	0x0008 9000	0x0008 9FFF	512 x 16	0x0108 1200	0x0108 13FF
	扇区 10	4K x 16	0x0008 A000	0x0008 AFFF	512 x 16	0x0108 1400	0x0108 15FF
	扇区 11	4K x 16	0x0008 B000	0x0008 BFFF	512 x 16	0x0108 1600	0x0108 17FF
	扇区 12	4K x 16	0x0008 C000	0x0008 CFFF	512 x 16	0x0108 1800	0x0108 19FF
	扇区 13	4K x 16	0x0008 D000	0x0008 DFFF	512 x 16	0x0108 1A00	0x0108 1BFF
	扇区 14	4K x 16	0x0008 E000	0x0008 EFFF	512 x 16	0x0108 1C00	0x0108 1DFF
	扇区 15	4K x 16	0x0008 F000	0x0008 FFFF	512 x 16	0x0108 1E00	0x0108 1FFF

7.3.3 外设寄存器内存映射

“外设寄存器存储器映射 (C28x)” 表列出了外设寄存器。

表 7-3. 外设寄存器存储器映射 (C28x)

位字段名称		DriverLib 名称	基址	受流水线保护	DMA 存取	HIC 存取
实例	结构					
外设帧 0 (PF0)						
AdcaResultRegs	ADC_RESULT_REGS	ADCARESLT_BASE	0x0000_0B00	-	是	是
AdccResultRegs	ADC_RESULT_REGS	ADCCRESLUT_BASE	0x0000_0B40	-	是	是
CpuTimer0Regs	CPUTIMER_REGS	CPUTIMER0_BASE	0x0000_0C00	-	-	-
CpuTimer1Regs	CPUTIMER_REGS	CPUTIMER1_BASE	0x0000_0C08	-	-	-
CpuTimer2Regs	CPUTIMER_REGS	CPUTIMER2_BASE	0x0000_0C10	-	-	-
PieCtrlRegs	PIE_CTRL_REGS	PIECTRL_BASE	0x0000_0CE0	-	-	-
DmaRegs	DMA_REGS	DMA_BASE	0x0000_1000	-	-	-
Dmach1Regs	DMA_CH_REGS	DMA_CH1_BASE	0x0000_1020	-	-	-
Dmach2Regs	DMA_CH_REGS	DMA_CH2_BASE	0x0000_1040	-	-	-
Dmach3Regs	DMA_CH_REGS	DMA_CH3_BASE	0x0000_1060	-	-	-
Dmach4Regs	DMA_CH_REGS	DMA_CH4_BASE	0x0000_1080	-	-	-
Dmach5Regs	DMA_CH_REGS	DMA_CH5_BASE	0x0000_10A0	-	-	-
Dmach6Regs	DMA_CH_REGS	DMA_CH6_BASE	0x0000_10C0	-	-	-
外设帧 1 (PF1)						
Clb1LogicCfgRegs	CLB_LOGIC_CONFIG_REGS	CLB1_LOGICCFG_BASE	0x0000_3000	-	是	是
Clb1LogicCtrlRegs	CLB_LOGIC_CONTROL_REGS	CLB1_LOGICCTRL_BASE	0x0000_3100	-	是	是
Clb1DataExchRegs	CLB_DATA_EXCHANGE_REGS	CLB1_DATAEXCH_BASE	0x0000_3180	-	是	是
Clb2LogicCfgRegs	CLB_LOGIC_CONFIG_REGS	CLB2_LOGICCFG_BASE	0x0000_3200	-	是	是
Clb1DataExchRegs	CLB_DATA_EXCHANGE_REGS	CLB1_DATAEXCH_BASE	0x0000_3300	-	是	是
Clb2LogicCfgRegs	CLB_LOGIC_CONFIG_REGS	CLB2_LOGICCFG_BASE	0x0000_3380	-	是	是
EPwm1Regs	EPWM_REGS	EPWM1_BASE	0x0000_4000	是	是	是
EPwm2Regs	EPWM_REGS	EPWM2_BASE	0x0000_4100	是	是	是
EPwm3Regs	EPWM_REGS	EPWM3_BASE	0x0000_4200	是	是	是
EPwm4Regs	EPWM_REGS	EPWM4_BASE	0x0000_4300	是	是	是
EPwm5Regs	EPWM_REGS	EPWM5_BASE	0x0000_4400	是	是	是
EPwm6Regs	EPWM_REGS	EPWM6_BASE	0x0000_4500	是	是	是
EPwm7Regs	EPWM_REGS	EPWM7_BASE	0x0000_4600	是	是	是
EQep1Regs	EQEP_REGS	EQEP1_BASE	0x0000_5100	是	是	是
EQep2Regs	EQEP_REGS	EQEP2_BASE	0x0000_5140	是	是	是
ECap1Regs	ECAP_REGS	ECAP1_BASE	0x0000_5200	是	是	是
ECap2Regs	ECAP_REGS	ECAP2_BASE	0x0000_5240	是	是	是
ECap3Regs	ECAP_REGS	ECAP3_BASE	0x0000_5280	是	是	是
Hrcap3Regs	HRCAP_REGS	HRCAP3_BASE	0x0000_52A0	是	是	是

表 7-3. 外设寄存器存储器映射 (C28x) (续)

位字段名称		DriverLib 名称	基址	受流水线保护	DMA 存取	HIC 存取
实例	结构					
Cmpss1Regs	CMPSS_REGS	CMPSS1_BASE	0x0000_5C80	是	是	是
Cmpss2Regs	CMPSS_REGS	CMPSS2_BASE	0x0000_5CA0	是	是	是
Cmpss3Regs	CMPSS_REGS	CMPSS3_BASE	0x0000_5CC0	是	是	是
Cmpss4Regs	CMPSS_REGS	CMPSS4_BASE	0x0000_5CE0	是	是	是
外设 2 (PF2)						
SpiaRegs	SPI_REGS	SPIA_BASE	0x0000_6100	是	是	是
SpibRegs	SPI_REGS	SPIB_BASE	0x0000_6110	是	是	是
BgcrCpuRegs	BGCRC_REGS	BGCRC_CPU_BASE	0x0000_6340	是	是	是
PmbusaRegs	PMBUS_REGS	PMBUSA_BASE	0x0000_6400	是	是	是
HicRegs	HIC_CFG_REGS	HIC_BASE	0x0000_6500	是	是	是
FsiTxaRegs	FSI_TX_REGS	FSITXA_BASE	0x0000_6600	是	是	是
FsiRxaRegs	FSI_RX_REGS	FSIRXA_BASE	0x0000_6680	是	是	是
外设 3 (PF3)						
AdcaRegs	ADC_REGS	ADCA_BASE	0x0000_7400	是	-	-
AdccRegs	ADC_REGS	ADCC_BASE	0x0000_7500	是	-	-
外设 4 (PF4)						
InputXbarRegs	INPUT_XBAR_REGS	INPUTXBAR_BASE	0x0000_7900	是	-	-
XbarRegs	XBAR_REGS	XBAR_BASE	0x0000_7920	是	-	-
SyncSocRegs	SYNC_SOC_REGS	SYNCSOC_BASE	0x0000_7940	是	-	-
InputXbar2Regs	INPUT_XBAR_REGS	INPUTXBAR2_BASE	0x0000_7960	是	-	-
DmaClaSrcSelRegs	DMA_CLA_SRC_SEL_REGS	DMACLASRCSEL_BASE	0x0000_7980	是	-	-
EPwmXbarRegs	EPWM_XBAR_REGS	EPWMXBAR_BASE	0x0000_7A00	是	-	-
ClbXbarRegs	CLB_XBAR_REGS	CLBXBAR_BASE	0x0000_7A40	是	-	-
OutputXbarRegs	OUTPUT_XBAR_REGS	OUTPUTXBAR_BASE	0x0000_7A80	是	-	-
OutputXbar2Regs	OUTPUT_XBAR_REGS	OUTPUTXBAR2_BASE	0x0000_7BC0	是	-	-
GpioCtrlRegs	GPIO_CTRL_REGS	GPIOCTRL_BASE	0x0000_7C00	是	-	-
GpioDataRegs	GPIO_DATA_REGS	GPIODATA_BASE	0x0000_7F00	是	-	-
GpioDataReadRegs	GPIO_DATA_READ_REGS	GPIODATAREAD_BASE	0x0000_7F80	是	-	是
外设 5 (PF5)						
DevCfgRegs	DEV_CFG_REGS	DEVCFG_BASE	0x0005_D000	是	-	-
ClkCfgRegs	CLK_CFG_REGS	CLKCFG_BASE	0x0005_D200	是	-	-
CpuSysRegs	CPU_SYS_REGS	CPUSYS_BASE	0x0005_D300	是	-	-
PeriphAcRegs	PERIPH_AC_REGS	PERIPHAC_BASE	0x0005_D500	是	-	-
AnalogSubsysRegs	ANALOG_SUBSYS_REGS	ANALOGSUBSYS_BASE	0x0005_D700	是	-	-
DcsmBank0Z1Regs	DCSM_BANK0_Z1_REGS	DCSM_BANK0_Z1_BASE	0x0005_F000	是	-	-
DcsmBank0Z2Regs	DCSM_BANK0_Z2_REGS	DCSM_BANK0_Z2_BASE	0x0005_F040	是	-	-
DcsmCommonRegs	DCSM_COMMON_REGS	DCSMCOMMON_BASE	0x0005_F070	是	-	-

表 7-3. 外设寄存器存储器映射 (C28x) (续)

位字段名称		DriverLib 名称	基址	受流水线保护	DMA 存取	HIC 存取
实例	结构					
DcsmCommon2Regs	DCSM_COMMON2_REGS	DCSMCOMMON2_BASE	0x0005_F080	是	-	-
外设帧 6 (PF6)						
MemCfgRegs	MEM_CFG_REGS	MEMCFG_BASE	0x0005_F400	是	-	-
AccessProtectionRegs	ACCESSPROTECTION_REGS	ACCESSPROTECTION_BASE	0x0005_F500	是	-	-
MemoryErrorRegs	MEMORY_ERROR_REGS	MEMORYERROR_BASE	0x0005_F540	是	-	-
RomWaitStateRegs	ROM_WAIT_STATE_REGS	ROMWAITSTATE_BASE	0x0005_F580	是	-	-
RomPrefetchRegs	ROM_PREFETCH_REGS	ROMPREFETCH_BASE	0x0005_F588	是	-	-
Flash0CtrlRegs	FLASH_CTRL_REGS	FLASH0CTRL_BASE	0x0005_F800	是	-	-
Flash0EccRegs	FLASH_ECC_REGS	FLASH0ECCREGS_BASE	0x0005_FB00	是	-	-
外设帧 7 (PF7)						
CanaRegs	CAN_REGS	CANA_BASE	0x0004_8000	是	是	是
CanaMboxRegs	CAN_MBOX	CANAMBOX_BASE	0x0004_9000	是	是	是
HwbistRegs	HWBIST_REGS	HWBIST_BASE	0x0005_E000	是	-	-
MpostRegs	MPOST_REGS	MPOST_BASE	0x0005_E200	是	-	-
Dcc0Regs	DCC_REGS	DCC0_BASE	0x0005_E700	是	-	-
Dcc1Regs	DCC_REGS	DCC1_BASE	0x0005_E740	是	-	-
EradGlobalRegs	ERAD_GLOBAL_REGS	ERADGLOBAL_BASE	0x0005_E800	是	-	-
EradHWBP1Regs	ERAD_HWBP_REGS	ERADHWBP1_BASE	0x0005_E900	是	-	-
EradHWBP2Regs	ERAD_HWBP_REGS	ERADHWBP2_BASE	0x0005_E908	是	-	-
EradHWBP3Regs	ERAD_HWBP_REGS	ERADHWBP3_BASE	0x0005_E910	是	-	-
EradHWBP4Regs	ERAD_HWBP_REGS	ERADHWBP4_BASE	0x0005_E918	是	-	-
EradHWBP5Regs	ERAD_HWBP_REGS	ERADHWBP5_BASE	0x0005_E920	是	-	-
EradHWBP6Regs	ERAD_HWBP_REGS	ERADHWBP6_BASE	0x0005_E928	是	-	-
EradHWBP7Regs	ERAD_HWBP_REGS	ERADHWBP7_BASE	0x0005_E930	是	-	-
EradHWBP8Regs	ERAD_HWBP_REGS	ERADHWBP8_BASE	0x0005_E938	是	-	-
EradCounter1Regs	ERAD_COUNTER_REGS	ERADCOUNTER1_BASE	0x0005_E980	是	-	-
EradCounter2Regs	ERAD_COUNTER_REGS	ERADCOUNTER2_BASE	0x0005_E990	是	-	-
EradCounter3Regs	ERAD_COUNTER_REGS	ERADCOUNTER3_BASE	0x0005_E9A0	是	-	-
EradCounter4Regs	ERAD_COUNTER_REGS	ERADCOUNTER4_BASE	0x0005_E9B0	是	-	-
EradCRCGlobalRegs	ERAD_CRC_GLOBAL_REGS	ERADCRCGLOBAL_BASE	0x0005_EA00	是	-	-
EradCRC1Regs	ERAD_CRC_REGS	ERADCRC1_BASE	0x0005_EA10	是	-	-
EradCRC2Regs	ERAD_CRC_REGS	ERADCRC2_BASE	0x0005_EA20	是	-	-
EradCRC3Regs	ERAD_CRC_REGS	ERADCRC3_BASE	0x0005_EA30	是	-	-
EradCRC4Regs	ERAD_CRC_REGS	ERADCRC4_BASE	0x0005_EA40	是	-	-
EradCRC5Regs	ERAD_CRC_REGS	ERADCRC5_BASE	0x0005_EA50	是	-	-
EradCRC6Regs	ERAD_CRC_REGS	ERADCRC6_BASE	0x0005_EA60	是	-	-
EradCRC7Regs	ERAD_CRC_REGS	ERADCRC7_BASE	0x0005_EA70	是	-	-

表 7-3. 外设寄存器存储器映射 (C28x) (续)

位字段名称		DriverLib 名称	基址	受流水线保护	DMA 存取	HIC 存取
实例	结构					
EradCRC8Regs	ERAD_CRC_REGS	ERADCRC8_BASE	0x0005_EA80	是	-	-
外设帧 8 (PF8)						
LinaRegs	LIN_REGS	LINA_BASE	0x0000_6A00	是	是	是
LinbRegs	LIN_REGS	LINB_BASE	0x0000_6B00	是	是	是
外设帧 9 (PF9)						
WdRegs	WD_REGS	WD_BASE	0x0000_7000	是	-	是
NmiIntruptRegs	NMI_INTRUPT_REGS	NMI_BASE	0x0000_7060	是	-	是
XintRegs	XINT_REGS	XINT_BASE	0x0000_7070	是	-	是
SciaRegs	SCI_REGS	SCIA_BASE	0x0000_7200	是	-	是
I2caRegs	I2C_REGS	I2CA_BASE	0x0000_7300	是	-	是
I2cbRegs	I2C_REGS	I2CB_BASE	0x0000_7340	是	-	是

7.4 标识

表 7-4 列出了器件标识寄存器。有关这些器件标识寄存器的其他信息，请参阅 [TMS320F28002x 实时微控制器技术参考手册](#)。

表 7-4. 器件标识寄存器

名称	地址	大小 (x16)	说明
PARTIDH	0x0005 D00A	2	器件型号标识号
			TMS320F280025 0x04FF 0500
			TMS320F280025C 0x04FF 0500
			TMS320F280023 0x04FD 0500
			TMS320F280023C 0x04FD 0500
TMS320F280021 0x04FB 0500			
REVID	0x0005 D00C	2	器件修订版本号
			修订版 0 0x0000 0000
			修订版 A 0x0000 0001
UID_UNIQUE	0x0007 01F4	2	唯一标识号。此编号在具有相同 PARTIDH 的每个单独器件上是不同的。此唯一编号可以用作应用中的序列号。此编号仅存在于 TMS 器件上。

7.5 总线架构 - 外设连接

“外设连接”表列出了每个总线主器件对外设和配置寄存器的可访问性。

表 7-5. 外设连接

外设	C28	DMA	HIC	BGCRC
系统外设				
CPU 计时器	Y			
ERAD	Y			
GPIO 数据	Y		Y	
GPIO 引脚映射和配置	Y			
XBAR 配置	Y			
系统配置	Y			
DCC	Y			
存储器				
M0/M1	Y			Y
LSx	Y			Y
GS0	Y	Y	Y	Y
ROM	Y			Y
闪存	Y			
控制外设				
ePWM/HRPWM	Y	Y	Y	
eCAP	Y	Y	Y	
eQEP ⁽¹⁾	Y	Y	Y	
模拟外设				
CMPSS ⁽¹⁾	Y	Y	Y	
ADC 配置	Y			
ADC 结果 ⁽¹⁾	Y	Y	Y	
通信外设				
CAN	Y	Y	Y	
FSITX/FSIRX	Y	Y	Y	
I2C	Y		Y	
LIN	Y	Y	Y	
PMBus	Y	Y	Y	
SCI	Y		Y	
SPI	Y	Y	Y	

(1) 这些模块可从 DMA 访问，但不能触发 DMA 传输。

7.6 C28x 处理器

CPU 是 32 位定点处理器。该器件借鉴了数字信号处理的最佳特性；精简指令集计算 (RISC)；以及微控制器架构、固件和工具集。

CPU 的特性包含修改后的 Harvard 架构和循环寻址。RISC 特性是单周期指令执行、寄存器到寄存器操作和修改后的 Harvard 架构。微控制器特性包含通过直观的指令集、字节打包和解包以及位操作来实现易用性。CPU 修改后的 Harvard 架构使指令和数据获取能够并行执行。CPU 可以读取指令和数据，同时写入数据以在整个流水线中保持单周期指令操作。CPU 通过六条独立的地址/数据总线完成此操作。

有关 CPU 架构和指令集的更多信息，请参阅 [TMS320C28x CPU 和指令集参考指南](#)。有关 C28x 浮点单元 (FPU)、三角函数加速器和循环冗余校验 (VCRC) 指令集的更多信息，请参阅 [TMS320C28x 扩展指令集技术参考手册](#)。此处提供了 FPU、TMU 和 VCRC 的简要概述。

7.6.1 浮点单元 (FPU)

C28x 加浮点 (C28x+FPU) 处理器通过增加支持 IEEE 单精度浮点运算的寄存器和指令来扩展 C28x 定点 CPU 的功能。

具有 C28x+FPU 的器件包含标准 C28x 寄存器集以及一组额外的浮点单元寄存器。额外的浮点单元寄存器如下：

- 八个浮点结果寄存器，RnH (其中 n=0 - 7)
- 浮点状态寄存器 (STF)
- 重复块寄存器 (RB)

除 RB 寄存器外，所有浮点寄存器都采用影子化技术。这种隐藏可用于高优先级中断，以实现浮点寄存器的快速背景保存和恢复。

7.6.2 快速整数除法单元

C28x CPU 的快速整数除法 (FINTDIV) 单元独特地支持三种类型的整数除法 (截断、模数、欧几里德)，这些整数除法具有不同的数据类型大小 (16/16、32/16、32/32、64/32、64/64)，采用无符号或有符号格式。

- C 语言天然支持截断整数除法 (/、% 运算符)。
- 模数除法和欧几里德除法是更高效的控制算法，并受 C 内在函数支持。

所有三种类型的整数除法都会产生商和余数分量，具有可中断特性，并在最小数量的确定性周期内执行 (32/32 除法为 10 个周期)。此外，C28x CPU 的快速除法功能独特地支持浮点 32 位 (5 个周期内) 和 64 位 (20 个周期内) 除法的快速执行。

更多有关快速整数除法的信息，请参阅 [快速整数除法 - C2000™ 产品系列特性应用报告](#)。

7.6.3 三角函数加速器 (TMU)

TMU 通过增加指令和利用可加速执行常见三角函数和表 7-6 中所列算术运算的现有 FPU 指令来扩展 C28x+FPU 的功能。

表 7-6. TMU 支持的指令

指令	C 等效运算	流水线周期
MPY2PIF32 RaH,RbH	$a = b * 2 \pi$	2/3
DIV2PIF32 RaH,RbH	$a = b / 2 \pi$	2/3
DIVF32 RaH,RbH,RcH	$a = b/c$	5
SQRTF32 RaH,RbH	$a = \text{sqrt}(b)$	5
SINPUF32 RaH,RbH	$a = \sin(b*2 \pi)$	4
COSPUF32 RaH,RbH	$a = \cos(b*2 \pi)$	4
ATANPUF32 RaH,RbH	$a = \text{atan}(b)/2 \pi$	4
QUADF32 RaH,RbH,RcH,RdH	用于协助计算 ATANPU2 的运算	5

对现有指令、流水线或内存总线架构均未做任何更改。所有 TMU 指令都使用现有的 FPU 寄存器集 (R0H 至 R7H) 来执行运算。

已添加指数指令 IEXP2F32 和对数指令 LOG2F32，可支持针对 C2000 数字控制库的非线性比例积分微分控制 (NLPID) 组件计算浮点幂函数。添加的这两条指令将幂函数计算从使用库仿真时的典型 300 个周期减少到不到 10 个周期。

7.6.4 VCRC 单元

循环冗余校验 (CRC) 算法提供了一种简单的方法来验证大型数据块、通信数据包或代码段上的数据完整性。C28x+VCRC 可执行 8 位、16 位、24 位和 32 位 CRC。例如，VCRC 可以在 10 个周期内计算出块长度为 10 字节的 CRC。CRC 结果寄存器包含当前 CRC,每次执行 CRC 指令时，该 CRC 都会更新。

以下是 VCRC 的 CRC 计算逻辑使用的 CRC 多项式：

- CRC8 多项式 = 0x07
- CRC16 多项式 1 = 0x8005
- CRC16 多项式 2 = 0x1021
- CRC24 多项式 = 0x5d6dcb
- CRC32 多项式 1 = 0x04c11db7
- CRC32 多项式 2 = 0x1edc6f41

该模块可以在单个周期内为一个字节的数据计算 CRC。CRC8、CRC16、CRC24 和 CRC32 的 CRC 计算是按字节完成的 (而不是计算 C28x 内核读取的完整 16 位或 32 位数据)，以便与各种标准规定的按字节计算要求保持一致。

VCRC 单元还允许用户提供任何多项式的大小 (1b-32b) 和值，来满足自定义 CRC 要求。使用自定义多项式时，CRC 执行时间会增加到三个周期。

7.7 嵌入式实时分析和诊断 (ERAD)

ERAD 模块增强了器件的调试和系统分析功能。ERAD 模块提供的调试和系统分析增强功能在 CPU 之外完成。ERAD 模块由增强型总线比较器单元和系统事件计数器单元组成。增强型总线比较器单元用于生成硬件断点、硬件观察点和其他输出事件。系统事件计数器单元用于分析和评测系统。ERAD 模块可由调试器和应用软件访问，这显著提高了许多实时系统的调试功能，尤其是在调试器未连接的情况下。在 TMS320F28002x 器件中，ERAD 模块包含八个增强型总线比较器单元（将硬件断点数量从 2 个增加到 10 个）和四个基准测试系统事件计数器单元。

7.8 背景 CRC-32 (BGCR)

背景 CRC (BGCR) 模块在可配置的存储器块上计算 CRC-32。这是通过在 CPU、HIC 或 DMA 不存取指定的存储块的空闲周期中获取该存储块来实现的。计算出的 CRC-32 值与黄金 CRC-32 值进行比较以指示通过还是未通过。本质上，BGCR 有助于识别内存故障和损坏。

BGCR 模块具有以下特性：

- 关于 32 位数据的一个周期 CRC-32 运算
- 对于零等待状态存储器，CPU 带宽不受影响
- 对非零等待状态存储器，CPU 带宽受到的影响极小
- 两种工作模式（CRC-32 模式和清理模式）
- 通过看门狗计时器对 CRC-32 完成时间进行计时
- 能够暂停和恢复 CRC-32 计算

7.9 直接存储器存取 (DMA)

DMA 模块提供了一种在外设和/或存储器之间传输数据的硬件方法，无需 CPU 干预，从而为其他系统功能释放带宽。此外，DMA 还能够在数据传输时对其进行正交重排，以及在缓冲器之间对数据执行“乒乓”操作。这些特性对于将数据结构化为模块以实现最优 CPU 处理非常有用。图 7-2 展示了 DMA 的器件级方框图。

DMA 模块特性包括：

- 六个具有独立 PIE 中断的通道
- 外设中断触发源
 - ADC 中断和 EVT 信号
 - 外部中断
 - ePWM SOC 信号
 - CPU 计时器
 - eCAP
 - SPI 发送和接收
 - CAN 发送和接收
 - LIN 发送和接收
- 数据源和目标：
 - GSx RAM
 - ADC 结果寄存器
 - 控制外设寄存器 (ePWM、eQEP、eCAP)
 - SPI、LIN、CAN 和 PMBus 寄存器
- 字大小：16 位或 32 位 (SPI 限制到 16 位)
- 吞吐量：每个字四个周期，无需仲裁




图 7-2. DMA 方框图

7.10 器件引导模式

本节介绍了默认引导模式以及该器件支持的所有可用引导模式。引导 ROM 使用引导模式选择、通用输入/输出 (GPIO) 引脚来确定引导模式配置。

表 7-7 展示了可供默认引导模式选择引脚选择的引导模式选项。用户可以选择对器件进行编程，以自定义引导表中可选的引导模式以及使用的引导模式选择引脚 GPIO。

所有支持的外设引导模式都使用外设模块 (SCIA、SPIA、I2CA、CAN 等) 的第一个实例。凡是本章提到的这些引导模式 (例如 SCI 引导) 时，实际均指第一个模块实例，如 SCIA 端口上的 SCI 引导。这同样适用于其他外设引导。

请参阅节 6.11.2.2.2 和图 6-11，了解 $t_{boot-flash}$ (在闪存中第一次取指令之前的引导 ROM 执行时间)。

表 7-7. 器件默认引导模式

引导模式	GPIO24 (默认引导模式选择引脚 1)	GPIO32 (默认引导模式选择引脚 0)
并行 IO	0	0
SCI/等待引导 ⁽¹⁾	0	1
CAN	1	0
闪存	1	1

(1) 只要 SCI 在 SCI 自动波特率锁定过程中继续等待 “A” 或 “a”，SCI 引导模式就可用作等待引导模式。

7.10.1 器件引导配置

本节详细介绍了可用的引导配置以及如何对其进行配置。该器件支持 0 引导模式选择引脚到 3 个引导模式选择引脚，以及 1 种配置的引导模式到 8 种配置的引导模式。

要更改器件并将其从默认设置配置为适合应用程序的自定义设置，请遵从以下过程：

1. 确定您希望应用程序能够引导的所有各种方式。(例如：用于主应用程序的闪存引导的初级引导选项、用于固件更新的 CAN 引导的次级引导选项、用于调试的 SCI 引导的三级引导选项，等等)。
2. 根据所需引导模式的数量，确定需要多少个引导模式选择引脚 (BMSP) 来在所选的引导模式之间进行选择。(例如：需要 2 个 BMSP 来在 3 个引导模式选项之间进行选择)。
3. 将所需的 BMSP 分配到物理 GPIO 引脚 (例如，BMSP0 到 GPIO10，BMSP1 到 GPIO51，BMSP2 保留为默认禁用状态。) 有关执行这些配置的所有详细信息，请参阅节 7.10.1.1。
4. 将确定的引导模式定义分配给自定义引导表中与 BMSP 的解码值相关的索引例如，BOOTDEF0=引导至闪存，BOOTDEF1=CAN 引导，BOOTDEF2=SCI 引导；所有其他 BOOTDEFx 保留为默认值/无。有关如何设置和配置自定义引导模式表的所有详细信息，请参阅节 7.10.1.2。

此外，TMS320F28002x 实时微控制器技术参考手册的“引导模式示例用例”一节提供了一些有关如何配置 BMSP 和自定义引导表的示例用例。

备注

CAN 引导模式打开 XTAL。在使用 CAN 引导模式之前，请确保在应用中安装了 XTAL。

7.10.1.1 配置引导模式引脚

本节介绍了用户如何通过用户在用户可配置双区域安全模块 (DCSM) OTP 中对 BOOTPIN-CONFIG 位置 (请参阅表 7-8) 进行编程来自定义引导模式选择引脚。DCSM OTP 中的位置是 Z1-OTP-BOOTPIN-CONFIG 或 Z2-OTP-BOOTPIN-CONFIG。调试时，EMU-BOOTPIN-CONFIG 是 Z1-OTP-BOOTPIN-CONFIG/Z2-OTP-BOOTPIN-CONFIG 的仿真等效，可进行编程，从而在不写入 OTP 的情况下使用不同的引导模式进行实验。可根据需要对器件进行编程，以使用 0、1、2 或 3 个引导模式选择引脚。

备注

使用 Z2-OTP-BOOTPIN-CONFIG 时，在此位置编程的配置将优先于 Z1-OTP-BOOTPIN-CONFIG 中的配置。建议先使用 Z1-OTP-BOOTPIN-CONFIG，然后如果需要更改 OTP 配置，请改为使用 Z2-OTP-BOOTPIN-CONFIG。

表 7-8. BOOTPIN-CONFIG 位字段

位	名称	说明
31:24	密钥	将 0x5A 写入这 8 位以指示该寄存器中的位有效
23:16	引导模式选择引脚 2 (BMSP2)	请参阅 BMSP0 说明，BMSP2 除外
15:8	引导模式选择引脚 1 (BMSP1)	请参阅 BMSP0 说明，BMSP1 除外
7:0	引导模式选择引脚 0 (BMSP0)	设置为在引导期间使用的 GPIO 引脚 (最多 255) : - 0x0 = GPIO0 - 0x01 = GPIO1 - 等等 写入 0xFF 会禁用 BMSP0，此引脚不再用于选择引导模式。

以下 GPIO 不能用作 BMSP。如果为特定的 BMSP 选择，引导 ROM 会自动选择出厂默认 GPIO (BMSP2 的出厂默认值为 0xFF，这会禁用 BMSP)。

- GPIO 20 和 GPIO 21
- GPIO 36 和 GPIO 38
- GPIO 47 至 GPIO 60
- GPIO 63 至 GPIO 223

表 7-9. 独立引导模式选择引脚解码

BOOTPIN_CONFIG 键	BMSP0	BMSP1	BMSP2	实现的引导模式
!= 0x5A	不用考虑	不用考虑	不用考虑	由出厂默认 BMSP 定义的引导
= 0x5A	0xFF	0xFF	0xFF	引导模式 0 的引导表中定义的引导 (禁用所有 BMSP)
	有效 GPIO	0xFF	0xFF	由 BMSP0 值定义的引导 (禁用 BMSP1 和 BMSP2)
	0xFF	有效 GPIO	0xFF	由 BMSP1 值定义的引导 (禁用 BMSP0 和 BMSP2)
	0xFF	0xFF	有效 GPIO	由 BMSP2 值定义的引导 (禁用 BMSP0 和 BMSP1)
	有效 GPIO	有效 GPIO	0xFF	由 BMSP0 和 BMSP1 的值定义的引导 (禁用 BMSP2)
	有效 GPIO	0xFF	有效 GPIO	由 BMSP0 和 BMSP2 的值定义的引导 (禁用 BMSP1)
	0xFF	有效 GPIO	有效 GPIO	由 BMSP1 和 BMSP2 的值定义的引导 (禁用 BMSP0)
	有效 GPIO	有效 GPIO	有效 GPIO	由 BMSP0、BMSP1 和 BMSP2 的值定义的引导
	GPIO 无效	有效 GPIO	有效 GPIO	BMSP0 被复位为出厂默认 BMSP0 GPIO 由 BMSP0、BMSP1 和 BMSP2 的值定义的引导
	有效 GPIO	GPIO 无效	有效 GPIO	BMSP1 被复位为出厂默认 BMSP1 GPIO 由 BMSP0、BMSP1 和 BMSP2 的值定义的引导
有效 GPIO	有效 GPIO	GPIO 无效	BMSP2 被复位为出厂默认状态, 处于禁用状态 由 BMSP0 和 BMSP1 的值定义的引导	

备注

解码引导模式时, BMSP0 是引导表索引值的最低有效位, BMSP2 是最高有效位。建议在禁用 BMSP 时, 先禁用 BMSP2。例如, 在仅使用 BMSP2 (禁用 BMSP1 和 BMSP0) 的实例中, 只能选择引导表索引 0 和 4。在仅使用 BMSP0 的实例中, 可选引导表索引 0 和 1。

7.10.1.2 配置引导模式表选项

本节介绍了如何为器件配置引导定义表 BOOTDEF 以及相关的引导选项。64 位位置位于 Z1-OTP-BOOTDEF-LOW 和 Z1-OTP-BOOTDEF-HIGH 位置的用户可配置 DCSM OTP 中。调试时，EMU-BOOTDEF-LOW 和 EMU-BOOTDEF-HIGH 是 Z1-OTP-BOOTDEF-LOW 和 Z1-OTP-BOOTDEF-HIGH 的仿真等效，并且可以进行编程，以便在不写入 OTP 的情况下使用不同的引导模式选项进行实验。引导定义表的自定义范围取决于正在使用多少引导模式选择引脚 (BMSP)。例如，0 个 BMSP 等于 1 个表条目、1 个 BMSP 等于 2 个表条目、2 个 BMSP 等于 4 个表条目，而 3 个 BMSP 等于 8 个表条目。有关如何设置 BOOTPIN_CONFIG 和 BOOTDEF 值的示例，请参阅 [TMS320F28002x 实时微控制器技术参考手册](#)。

备注

配置 Z2-OTP-BOOTPIN-CONFIG 时，将使用 Z2-OTP-BOOTDEF-LOW 和 Z2-OTP-BOOTDEF-HIGH 位置，而不是 Z1-OTP-BOOTDEF-LOW 和 Z1-OTP-BOOTDEF-HIGH 位置。更多有关 BOOTPIN_CONFIG 用法的详细信息，请参阅[配置引导模式引脚](#)。

表 7-10. BOOTDEF 位字段

BOOTDEF 名称	字节位置	名称	说明
BOOT_DEF0	7:0	BOOT_DEF0 模式/选项	为引导表的索引 0 设置引导模式。 例如，不同的引导模式及其选项可以包括使用不同 GPIO 来实现特定引导加载程序或使用不同闪存入口点地址的引导模式。任何不支持的引导模式都会导致器件进入等待引导或引导至闪存。 有关表中要设置的有效 BOOTDEF 值，请参阅 GPIO 分配 。
BOOT_DEF1	15:8	BOOT_DEF1 模式/选项	请参阅 BOOT_DEF0 说明
BOOT_DEF2	23:16	BOOT_DEF2 模式/选项	
BOOT_DEF3	31:24	BOOT_DEF3 模式/选项	
BOOT_DEF4	39:32	BOOT_DEF4 模式/选项	
BOOT_DEF5	47:40	BOOT_DEF5 模式/选项	
BOOT_DEF6	55:48	BOOT_DEF6 模式/选项	
BOOT_DEF7	63:56	BOOT_DEF7 模式/选项	

7.10.2 GPIO 分配

本节详细介绍了用于在位于 Z1-OTP-BOOTDEF-LOW/ Z2-OTP-BOOTDEF-LOW 和 Z1-OTP-BOOTDEF-HIGH/ Z2-OTP-BOOTDEF-HIGH 的 BOOT_DEF 存储器位置中设置引导模式的 GPIO 和引导选项值。请参阅[配置引导模式表选项](#)，了解如何配置 BOOT_DEF。选择引导模式选项时，请确认所用特定器件封装的引脚多路复用器选项中提供了必要的引脚。

表 7-11. SCI 引导选项

选项	BOOTDEF 值	SCITXDA GPIO	SCIRXDA GPIO
0 (默认值)	0x01	GPIO29	GPIO28
1	0x21	GPIO16	GPIO17
2	0x41	GPIO8	GPIO9
3	0x61	GPIO2	GPIO3
4	0x81	GPIO16	GPIO3

表 7-12. CAN 引导选项

选项	BOOTDEF 值	CANTXA GPIO	CANRXA GPIO
0 (默认值)	0x02	GPIO4	GPIO5
1	0x22	GPIO32	GPIO33
2	0x42	GPIO2	GPIO3

表 7-13. I2C 引导选项

选项	BOOTDEF 值	SDAA GPIO	SCLA GPIO
0	0x07	GPIO32	GPIO33
1	0x27	GPIO0	GPIO1
2	0x47	GPIO10	GPIO8

表 7-14. RAM 引导选项

选项	BOOTDEF 值	RAM 入口点 (地址)
0	0x05	0x0000 0000

表 7-15. 闪存引导选项

选项	BOOTDEF 值	闪存入口点 (地址)	闪存扇区
0 (默认值)	0x03	0x0008 0000	组 0 扇区 0
1	0x23	0x0008 4000	组 0 扇区 4
2	0x43	0x0008 8000	组 0 扇区 8
3	0x63	0x0008 EFF0	组 0, 扇区 14 末尾

表 7-16. 等待引导选项

选项	BOOTDEF 值	看门狗
0	0x04	启用
1	0x24	禁用

表 7-17. SPI 引导选项

选项	BOOTDEF 值	SPISIMOA	SPISOMIA	SPICLKA	SPISTEA
0	0x06	GPIO2	GPIO1	GPIO3	GPIO5
1	0x26	GPIO16	GPIO1	GPIO3	GPIO0
2	0x46	GPIO8	GPIO10	GPIO9	GPIO11
3	0x66	GPIO8	GPIO17	GPIO9	GPIO11

表 7-18. 并行引导选项

选项	BOOTDEF 值	D0-D7 GPIO	28x(DSP) 控制 GPIO	主机控制 GPIO
0 (默认值)	0x00	D0 - GPIO28	GPIO16	GPIO29
		D1 - GPIO1		
		D2 - GPIO2		
		D3 - GPIO3		
		D4 - GPIO4		
		D5 - GPIO5		
		D6 - GPIO6		
		D7 - GPIO7		
1	0x20	D0 - GPIO0	GPIO16	GPIO11
		D1 - GPIO1		
		D2 - GPIO2		
		D3 - GPIO3		
		D4 - GPIO4		
		D5 - GPIO5		
		D6 - GPIO6		
		D7 - GPIO7		

7.11 双代码安全模块

双代码安全模块 (DCSM) 防止对片上安全内存进行访问。术语“安全”意味着阻止对安全存储器和资源的访问。术语“不安全”是指允许访问；例如，通过 Code Composer Studio™ (CCS) 等调试工具。

代码安全机制为两个区域，即区域 1 (Z1) 和区域 2 (Z2)，提供保护。这两个区域的安全实现是相同的。每个区域都有自身的专用安全资源 (OTP 存储器和安全 ROM) 和分配的安全资源 (LSx RAM 和闪存扇区)。

每个区域的安全性都由自身的 128 位密码 (CSM 密码) 确保。每个区域的密码根据区域专用链接指针存储在 OTP 存储器位置中。可以更改链接指针值，以在 OTP 中编程一组不同的安全设置 (包括密码)。

Code Security Module Disclaimer

本器件所包含的代码安全模块 (CSM) 旨在对存储在相关存储器中的数据进行了密码保护，并且由德州仪器 (TI) 根据其标准条款和条件保证以符合 TI 发布的适用于本器件的保修期规范。

然而，TI 不保证或承诺 CSM 不会受到损坏或破坏，也不保证或承诺存储在相关存储器中的数据不能通过其他方式访问。此外，除上述内容外，TI 也未对本器件的 CSM 或运行做任何保证或表示，包括对适销性或特定用途适用性的任何暗示保证。

在任何情况下，TI 对以任何方法使用 CSM 或本器件产生的任何必然、特殊、间接、偶然或惩罚性损害概不负责，无论 TI 是否已告知上述损害。排除的损害包括但不限于数据丢失、信誉损失、使用损失、业务中断或其他经济损失。

7.12 看门狗

该看门狗模块与之前的 TMS320C2000 器件上的模块相同，但针对计数器的软件复位之间的时间提供了一个可选的下限。默认情况下会禁用此窗口倒计时，因此该看门狗完全向后兼容。

看门狗生成复位或中断。看门狗使用可选分频器通过内部振荡器计时。

图 7-3 展示了看门狗模块内的各种功能块。




图 7-3. 窗口看门狗

7.13 C28x 计时器

CPU 计时器 0, 1, 和 2 是完全一样的 32 位计时器, 具有可预设定周期和 16 位时钟预分频。此计时器具有 32 位递减计数寄存器, 该寄存器在计数器达到 0 时生成一中断。计数器以 CPU 时钟速度除以预分频值设置形式递减。当计数器达到 0 时, 则自动重新加载 32 位周期值。

CPU 计时器 0 用于普通用途并连接至 PIE 块。CPU 计时器 1 也用于普通用途, 并连接至 CPU 的 INT13。CPU 计时器 2 为 TI-RTOS 保留。该计时器连接至 CPU 的 INT14。如果未使用 TI-RTOS, CPU 计时器 2 也可用于普通用途。

CPU 计时器 2 可由下列任一器件计时:

- SYSCLK (默认)
- 内部零引脚振荡器 1 (INTOSC1)
- 内部零引脚振荡器 2 (INTOSC2)
- X1 (XTAL)

7.14 双时钟比较器 (DCC)

该器件上有三个双路时钟比较器 (DCC0 和 DCC1)。所有三个 DCC 只能通过 CPU1 访问。DCC 模块用于根据第二个时钟评估和监测时钟输入, 第二个时钟可以是更准确和可靠的版本。该仪器用于检测时钟源或时钟结构中的故障, 从而增强系统的安全性指标。

7.14.1 特性

DCC 具有以下特性:

- 允许应用确保两个时钟信号的频率之间保持固定的比率。
- 支持根据参考时钟周期数定义可编程公差窗口。
- 支持连续监视, 而无需应用干预。
- 支持单序列模式进行点测量。
- 允许为每个计数器选择一个时钟源, 从而产生几种特定的用例。

7.14.2 DCCx (DCC0 和 DCC1) 时钟源输入映射

表 7-19. DCCx 时钟源 0 表

DCCxCLKSRC0[3:0]	时钟名称
0x0	XTAL/X1
0x1	INTOSC1
0x2	INTOSC2
0x5	CPU1.SYSCLK
0xC	INPUT XBAR (输入 xbar 的输出 16)
其它	保留

表 7-20. DCCx 时钟源 1 表

DCCxCLKSRC1[4:0]	时钟名称
0x0	PLLRAWCLK
0x2	INTOSC1
0x3	INTOSC2
0x6	CPU1.SYSCLK
0x9	输入 XBAR (输入 xbar 的输出 15)
0xB	EPWMCLK
0xC	LSPCLK
0xD	ADCCLK
0xE	WDCLK
0xF	CAN0BITCLK
其它	保留

7.15 可配置逻辑块 (CLB)

C2000 可配置逻辑块 (CLB) 是一组模块的集合，这些模块使用软件进行互连，以实现自定义数字逻辑功能或增强现有的片上外设。CLB 能够通过一组交叉开关互连来增强现有的外设，为现有的控制外设（例如增强型脉宽调制器 (ePWM)、增强型采集模块 (eCAP) 和增强型正交编码器脉冲模块 (eQEP)）提供高度连接性。交叉开关还允许将 CLB 连接到外部 GPIO 引脚。通过这种方式，CLB 可以配置为与器件外设交互以执行小型逻辑功能（例如比较器），或实现自定义串行数据交换协议。通过 CLB，原本需要使用外部逻辑器件实现的功能现在可在 MCU 内实现。

CLB 外设是通过 CLB 工具进行配置的。有关 CLB 工具、可用示例、应用报告和用户指南的更多信息，请参阅 [C2000Ware](#) 软件包（C2000Ware_2_00_00_03 及更高版本）中的以下位置：

- **C2000WARE_INSTALL_LOCATION\utilities\clb_tool\clb_syscfg\doc**
- [CLB 工具用户指南](#)
- [“使用 C2000™ 可配置逻辑块 \(CLB\) 进行设计” 应用报告](#)
- [“如何将自定义逻辑从 FPGA/CPLD 迁移到 C2000™ 微控制器” 应用报告](#)

CLB 模块及其互连如图 7-4 所示。




图 7-4. CLB 概述

绝对编码器协议接口现在作为 C2000Ware MotorControl SDK 中的 [Position Manager](#) 解决方案提供。
[C2000Ware MotorControl SDK](#) 提供了此类解决方案的配置文件、应用程序接口 (API) 和使用示例。在某些解决方案中，TI 配置的 CLB 与其他片上资源 (例如 SPI 端口或 C28x CPU) 一起使用，以执行更复杂的功能。

8 应用、实施和布局

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

“F2800x C2000™ 实时 MCU 系列的硬件设计指南”应用手册是使用 C2000 器件的硬件开发人员的基本指南，有助于简化设计过程，同时降低设计故障的可能性。论述的主要主题包括：电源要求、通用输入/输出 (GPIO) 连接、模拟输入和 ADC、时钟生成和要求以及 JTAG 调试等。

8.1 器件主要特性

表 8-1. 器件主要特性

模块	特性	系统优势
处理		
实时控制 CPU	高达 200MIPS C28x : 100 MIPS CLA : 100 MIPS 闪存 : 高达 256KB RAM : 高达 100KB 32 位浮点单元 (FPU32) 三角函数加速器 (TMU) 维特比复杂数学单元 (VCU)	TI 的 32 位 C28x DSP 内核可为从片上闪存或 SRAM 运行的浮点或定点代码提供 100MHz 的信号处理性能。 为从片上闪存或 SRAM 运行的浮点或定点代码提供 100MHz 的信号处理性能。 FPU32 : 原生硬件支持 IEEE-754 单精度浮点运算 TMU : 使用加速器加快三角函数和算术运算执行速度，从而提高控制应用的计算速度 (例如 PLL 和 DQ 变换)。有助于实现更快的控制环路，从而提高效率和优化元件尺寸。 特殊指令支持非线性 PID 控制算法 VCU : 降低已编码应用中常见的复杂数学运算延迟 展示 C2000™ 控制 MCU 优化信号链的实时基准测试
检测		
模数转换器 (ADC) (12 位)	多达 3 个 ADC 模块 3.45MSPS 高达 21 通道	ADC 对全部三相电流和直流总线进行精准并行采样，且具有零抖动。 ADC 后处理 - 片上硬件将降低 ADC ISR 复杂度并缩短电流环路周期。 增加 ADC 数量在多相应用中很有用。提供更高的有效 MSPS (过采样) 和典型 ENOB 以实现更好的控制环路性能。
比较器子系统 (CMPSS)	CMPSS 2 个窗口比较器 两个 12 位 DAC DAC 斜坡生成 外部引脚上提供低 DAC 输出 数字滤波器 60ns 跳闸检测时间 斜率补偿	系统保护无误报： 比较器子系统 (CMPSS) 模块适用于峰值电流模式控制、开关模式电源、功率因数校正和电压跳闸监控等应用。 借助模拟比较器子系统提供的消隐窗口和滤波功能，PWM 跳闸触发和消除不必要噪声变得非常容易。 提供更出色的控制精度。无需进一步的 CPU 配置即可通过比较器和 12 位 DAC (CMPSS) 控制 PWM。 使用同一引脚实现保护和控制。
增强型正交编码器 脉冲 (eQEP)	2 个 eQEP 模块	用于与线性或旋转增量编码器进行直接连接，以便获得高性能运动和位置控制系统中使用的旋转机器的位置、方向和速度信息。另外，也可以在其他应用中用于对来自外部器件 (例如传感器) 的输入脉冲进行计数。

表 8-1. 器件主要特性 (续)

模块	特性	系统优势
增强型捕捉 (eCAP)/高分辨率增强型捕捉 (HRCAP)	<p>7 个 eCAP 模块 (2 个具有 HRCAP 功能)</p> <p>测量事件之间经过的时间 (最多 4 个带时间戳的事件)。</p> <p>通过输入 X-BAR 连接到任何 GPIO。</p> <p>当未用于捕获模式时, eCAP 模块可配置为单通道 PWM 输出 (APWM)。</p>	<p>eCAP 的应用包含:</p> <p>旋转机械的速度测量 (例如, 通过霍尔传感器感应齿状链轮)</p> <p>位置传感器脉冲之间的持续时间测量</p> <p>脉冲序列信号的周期和占空比测量</p> <p>对来自占空比编码电流/电压传感器的电流或电压幅度进行解码</p>
	<p>2 个 HRCAP 通道</p> <p>能够以 300ps 的典型分辨率测量外部脉冲的宽度。</p>	<p>HRCAP 的应用包括:</p> <p>脉冲序列周期的高分辨率周期和占空比测量</p> <p>瞬时速度测量</p> <p>瞬时频率测量</p> <p>在一个隔离边界上的电压测量</p> <p>距离/声纳测量和扫描</p> <p>流量测量</p> <p>电容式触控应用</p>

表 8-1. 器件主要特性 (续)

模块	特性	系统优势
驱动		
增强型脉宽调制 (ePWM)/高分辨率脉宽调制 (HRPWM)	<p>多达 16 个 ePWM 通道</p> <p>能够生成具有死区的高侧/低侧 PWM</p> <p>支持谷底开关 (能够在谷点切换 PWM 输出) 以及消隐窗口等特性</p>	<p>灵活的 PWM 波形生成功能, 具有出色的电源拓扑覆盖范围。</p> <p>影子化死区和影子化动作限定器可实现自适应 PWM 生成和保护, 从而提高控制精度并降低功率损耗。</p> <p>可改善功率因数 (PF) 和总谐波失真 (THD), 这在功率因数校正 (PFC) 应用中尤为重要。可提高轻载效率。</p>
	<p>HRPWM 功能:</p> <p>所有 16 个通道均提供高分辨率功能 (150ps)</p> <p>为占空比、周期、死区以及相位偏移提供 150ps 的步长, 精度提高 99%</p>	<p>有利于精确控制并实现性能更佳的高频功率转换。</p> <p>实现更干净的波形并避免输出端产生振荡/限制周期。</p>
	<p>一次性和全局重新加载功能</p>	<p>对于变频和多相直流/直流应用至关重要, 有助于实现高频控制环路 (>2MHz)。</p> <p>能够在高频下控制交错式 LLC 拓扑</p>
	<p>针对逐周期 (CBC) 跳闸事件和一次性跳闸 (OST) 触发事件进行独立 PWM 操作</p>	<p>提供逐周期保护并在故障条件下完全关闭 PWM。有助于实现多相 PFC 或直流/直流控制。</p>
	<p>在 SYNC 时加载 (支持在发生 SYNC 事件时的“影子到活动”加载)</p>	<p>支持变频应用 (允许在功率转换中进行 LLC 控制)。</p>
	<p>无需软件干预即可关闭 PWM (无 ISR 延迟)</p>	<p>在出现故障时提供快速保护</p>
	<p>延迟跳闸功能</p>	<p>有助于利用峰值电流模式控制 (PCMC) 相移全桥 (PSFB) 直流/直流转换器轻松实现死区, 无需占用大量 CPU 资源 (即使发生基于比较器、跳闸或同步输入事件的触发事件时也是如此)。</p>
	<p>死区发生器 (DB) 子模块</p>	<p>通过向 PWM 信号上升沿 (RED) 和下降沿 (FED) 添加可编程延迟, 防止高侧和低侧栅极同时导通。</p>
<p>灵活的 PWM 相位关系和计时器同步</p>	<p>每个 ePWM 模块都能与其他 ePWM 模块或其他外设同步。可使 PWM 边沿彼此保持同步或与特定事件保持同步。</p> <p>支持采用特定采样窗口实现灵活的 ADC 调度, 与功率器件切换保持同步。</p>	
连接		
串行外设接口 (SPI)	2 个高速 SPI 端口	支持 25MHz
串行通信接口 (SCI)	2 个 SCI (UART) 模块	与控制器连接
本地互连网络 (LIN)	1 LIN	<p>提供一种低成本解决方案, 无需控制器局域网 (CAN) 的带宽和容错能力。</p> <p>也可用作 SCI 与其他控制器进行通信。</p>
控制器局域网 (CAN/DCAN)	1 个 DCAN 模块	能够兼容经典 CAN 模块
内部集成电路 (I2C)	1 个 I2C 模块	与外部 EEPROM、传感器或控制器连接
电源管理总线 (PMBus)	<p>1 个 PMBus 模块</p> <p>符合 SMI Forum PMBus 规范 (第 I 部分 v1.0 和第 II 部分 v1.1)</p>	基于硬件的无缝主机通信
带变送器和接收器的快速串行接口 (FSI)	<p>最多 1 个 FSI 变送器和 1 个 FSI 接收器</p> <p>能够进行可靠的高速通信的串行通信外设</p> <p>在隔离器件之间通信 (高达 100MHz)</p>	快速串行接口 (FSI) 可用于低引脚数的高速通信, 甚至能够以高达 100Mbps 的速度跨越隔离边界进行通信。
其他系统特性		

表 8-1. 器件主要特性 (续)

模块	特性	系统优势
安全增强功能	双区域代码安全模块 (DCSM) 看门狗 寄存器受写保护 丢失时钟检测逻辑 (MCD) 纠错码 (ECC) 和奇偶校验	DCSM : 防止对专有代码进行复制和逆向工程 看门狗 : 如果 CPU 陷入无休止的执行循环, 则会产生复位 寄存器受写保护 : 针对系统配置寄存器进行锁定保护 防止虚假 CPU 写入 MCD : 自动时钟故障检测 ECC 和奇偶校验 : single-bit 纠错和 double-bit 错误检测
交叉开关 (XBAR)	可灵活连接各种配置中的器件输入、输出和内部资源。 <ul style="list-style-type: none"> • 输入 X-BAR • 输出 X-BAR • ePWM X-BAR • CLB X-BAR 	增强硬件设计的通用性 : 输入 X-BAR : 将信号从任何 GPIO 路由到芯片内的多个 IP 块 输出 XBAR : 将内部信号路由到指定的 GPIO 引脚上 ePWM X-BAR : 将内部信号从各种 IP 块路由到 ePWM CLB X-BAR : 允许用户将信号从各种 IP 块传输到 CLB

8.2 应用信息

8.2.1 典型应用

典型应用 一节将详细介绍该器件的一些应用。如需查看更详细的应用列表, 请参阅本数据表的 *应用* 一节。

8.2.1.1 伺服驱动器控制模块

伺服驱动器需要高精度电流和电压检测功能以实现精确的扭矩控制, 并且通常支持用于多种编码器类型的接口以及通信接口。此 C2000 器件既可用于独立伺服驱动器的单芯片解决方案 (如图 8-1 所示), 也可用于分散式系统 (如图 8-2 所示)。在后一种情况下, F2838x C2000 器件充当控制器, 对所有电压和电流输入进行采样并为逆变器生成正确的 PWM 信号。每个 C2000 器件均作为目标轴的实时控制器, 用于控制电机的电流控制环。通过使用快速串行接口 (FSI) 外设, 一个 C2000 器件最多可管理 16 个轴。C2000 器件作为外部环路控制器执行主轴电机控制, 控制通过 FSI 与所有副轴的数据交换, 并通过 EtherCAT 与主机或 PLC 进行通信。

8.2.1.1.1 系统方框图




图 8-1. 伺服驱动器控制模块




图 8-2. 分布式多轴伺服驱动器

8.2.1.1.2 伺服驱动器控制模块资源

参考设计和相关培训视频

具有基于采样电阻的内嵌式电机相电流采样的 [48V 三相逆变器评估模块](#)

BOOSTXL-3PHGANINV 评估模块采用 48V/10A 三相 GaN 逆变器，具备基于分流器的精密直列式相电流检测功能，从而对精密驱动器（例如，伺服驱动器）进行精准控制。

用于工业电机控制的 [C2000 DesignDRIVE 开发套件](#)

DesignDRIVE 开发套件 (IDDK) 硬件提供了可驱动高电压三相电机的全功率级集成伺服驱动器设计，并简化了对各种位置反馈、电流检测和控制拓扑的评估。

[C2000 DesignDRIVE Position Manager BoosterPack™ 插件模块](#)

PositionManager BoosterPack 是一个用于评估绝对编码器和模拟传感器（如旋转变压器和 SinCos 传感器）接口的灵活低电压平台。与 DesignDRIVE Position Manager 软件解决方案结合使用时，这种低成本评估模块成为用于将许多流行的位置编码器类型（如 EnDat、BiSS 和 T-Format）与 C2000 实时控制器件连接的强大工具。C2000 Position Manager 技术将流行的数字和模拟位置传感器接口集成到 C2000 实时控制器上，因此无需外部 FPGA 来实现这些功能。

[C2000Ware MotorControl SDK](#)

适用于 C2000™ 微控制器 (MCU) 的 MotorControl SDK 包含一套全面的软件基础架构、工具和文档，旨在尽可能缩短基于 C2000 实时控制器的电机控制系统开发时间，适用于各种三相电机控制应用。该软件包括在 C2000 电机控制评估模块 (EVM) 和针对工业驱动器、机器人、电器和汽车应用的 TI Designs (TID) 上运行的固件。MotorControl SDK 包含高性能电机控制应用在开发和评估等各阶段所需的所有资源。

TIDM-02006 基于快速串行接口 (FSI) 的分布式多轴伺服驱动器参考设计

此参考设计展示了使用 C2000™ 实时控制器通过快速串行接口 (FSI) 实现的分布式或分散式多轴伺服驱动器示例。多轴伺服驱动器用于工厂自动化和机器人等多种应用。凭借每轴成本、性能和易用性等特性，该驱动器受到上述系统的高度青睐。FSI 是一种可靠的成本优化型高速通信接口，具有低抖动，能以菊花链形式连接多个 C2000 微控制器。在此设计中，每个 TMS320F280049 或 TMS320F280025 实时控制器均作为分布式轴的实时控制器，控制电机的电流控制环。单个 TMS320F28388D 控制各轴的位置和速度控制环。上述 F2838x 还通过充分利用多个内核，执行集中式电机控制轴和 EtherCAT 通信。该设计采用我们的现有 EVM 套件，软件随附 C2000WARE MotorControl SDK 发布。

8.2.1.2 服务器或电信电源单元 (PSU)

服务器或电信电源单元 (PSU) 包含功率因数校正 (PFC) 级和直流/直流转换器级。通常使用图腾柱 PFC 作为 PFC 级。对于直流/直流级，LLC 和相移全桥 (PSFB) 是两种常用的拓扑。通常，当前服务器 PSU 基于双芯片架构，如图 8-3 所示。电信 PSU 更有可能采用单芯片架构，如图 8-4 所示。

PFC 级从交流电源汲取与交流电压同相的正弦波电流，并在其输出端保持稳定的直流总线电压 (VDC，通常为 +400V)。该输出电压施加到直流/直流级的输入端，可将其转换为隔离式低输出电压 V_{out} (服务器为 12V/48V，电信为 48V)。

8.2.1.2.1 系统方框图




图 8-3. 典型的服务器 PSU 架构




图 8-4. 典型的电信 PSU 架构

8.2.1.2.2 服务器和电信 PSU 资源

参考设计和相关培训视频

[PMP41081 使用 C2000™ 实时微控制器的 1kW、12V HHC LLC 参考设计](#)

该参考设计是一款使用 C2000™ 微控制器的 1kW、400V 至 12V 半桥谐振直流/直流平台，用于评估混合迟滞控制 (HHC) 的负载瞬态性能。

[具有有源钳位、功率密度 > 270W/in³ 的 3kW 相移全桥参考设计](#)

此参考设计是基于 GaN 的 3kW 相移全桥 (PSFB)，旨在实现更高的功率密度。该设计具有一个有源钳位，可尽可能地减小次级同步整流器 MOSFET 的电压应力，以使用具有更好品质因数 (FoM) 的额定电压较低的 MOSFET。PMP23126 在初级侧使用我们的 30mΩ GaN，在次级侧使用硅 MOSFET。与 Si MOSFET 相比，LMG3522 顶部冷却 GaN 集成了驱动器和保护功能，可在更宽的工作范围内保持 ZVS，从而实现更高的效率。PSFB 以 100kHz 的频率运行，可实现 97.74% 的峰值效率。

[PMP23069 功率密度 > 180W/in³ 的 3.6kW 单相图腾柱无桥 PFC 参考设计](#)

此参考设计是一款基于 GaN 的 3.6kW 单相连续导通模式 (CCM) 图腾柱功率因数校正 (PFC) 转换器，旨在实现更高的功率密度。此功率级之后是一个小型升压转换器，这有助于缩小大容量电容器的尺寸。LMG3522 采用 GaN 功率级顶部冷却封装，具有集成驱动器和保护功能，可实现更高的效率、缩小低电源尺寸和降低复杂性。F28004x 或 F28002x C2000™ 控制器可用于所有高级控制，包括快速继电器控制、交流压降事件期间的小幅升压运行、反向电流流动保护以及 PFC 和通用控制器之间的通信。PFC 在 65kHz 的开关频率下运行，可实现 98.7% 的峰值效率。

[PMP41017 使用 GaN 和 C2000™ MCU 的 3kW 两相交错式半桥 LLC 参考设计](#)

该参考设计是使用 LMG3422 和 C2000™ 器件的 3kW、两相交错式半桥电感器-电感器-电容器 (LLC)。

[数控高效率和高功率密度 PFC 电路 - 第 2 部分 \(视频\)](#)

该演示将介绍两种使用 C2000 MCU 的无桥 PFC 设计。TI 高压 GaN 用于实现 3.3kW 交错式 CCM 图腾柱 PFC 和 1.6kW 交错式 TRM 图腾柱 PFC 设计。本书提供了详细的设计注意事项，以更大限度地降低开关损耗、电流交叉失真、输入电流 THD 并提高效率 and PF。

[TIDA-010062 1kW、80 Plus Titanium、GaN CCM 图腾柱无桥 PFC 和半桥 LLC 参考设计](#)

此参考设计是一种数字控制的紧凑型 1kW 交流/直流电源设计，适用于服务器电源单元 (PSU) 和通信电源整流器应用。该高效设计支持两个主要功率级，包括一个前端连续导通模式 (CCM) 图腾柱无桥功率因数校正 (PFC) 级。PFC 级采用带有集成驱动器的 LMG341x GaN FET，可在较宽的负载范围内实现更高的效率，并且符合 80 Plus Titanium 要求。此设计还支持半桥 LLC 隔离式直流/直流级，以便在 1kW 功率下获得 +12V 直流输出。两个控制卡使用 C2000™ 入门级高性能 MCU 来控制两个功率级。

[TIDM-1007 交错式 CCM 图腾柱 PFC 参考设计 \(视频\)](#)

此视频介绍了使用 C2000 微控制器控制图腾柱 PFC 所需的硬件要素、控制要素和软件设计。此演示中还介绍了在该参考设计上实现的测试结果。

[变频、ZVS、5kW、基于 GaN 的两相图腾柱 PFC 参考设计](#)

此参考设计是一种高密度、高效的 5kW 图腾柱功率因数校正 (PFC) 设计。设计采用两相图腾柱 PFC，能在可变频率和零电压开关 (ZVS) 条件下运行。控制器采用新拓扑和改进型三角电流模式 (iTCM)，能够减小尺寸并提高效率。设计方案为在 TMS320F280049C 微控制器内使用高性能处理内核，可在广泛的工作范围内保证效率。PFC 的运行频率范围为 100kHz 至 800kHz。峰值系统效率为 99%，该数值在 120W/in³ 开放式框架功率密度下实现。

8.2.1.3 商用电信整流器

商用通信电源整流器包含功率因数校正 (PFC) 级和直流/直流转换器级。通常使用图腾柱 PFC 作为 PFC 级。对于直流/直流级，LLC 和相移全桥 (PSFB) 是两种常用的拓扑。商用通信电源整流器可采用单芯片和双芯片架构，如图 8-5 和图 8-6 所示。

PFC 级从交流电源汲取与交流电压同相的正弦波电流，并在其输出端保持稳定的直流总线电压 (VDC，通常为 +400 V)。该输出电压施加到直流/直流级的输入端，可将其转换为隔离式低输出电压 Vout (通常为 48V)。

8.2.1.3.1 系统方框图




图 8-5. 商用通信电源整流器单芯片架构




图 8-6. 商用通信电源整流器双芯片架构

8.2.1.3.2 商用通信电源整流器资源

参考设计和相关培训视频

[PMP41081 使用 C2000™ 实时微控制器的 1kW、12V HHC LLC 参考设计](#)

该参考设计是一款使用 C2000™ 微控制器的 1kW、400V 至 12V 半桥谐振直流/直流平台，用于评估混合迟滞控制 (HHC) 的负载瞬态性能。

[具有有源钳位、功率密度 > 270W/in³ 的 3kW 相移全桥参考设计](#)

此参考设计是基于 GaN 的 3kW 相移全桥 (PSFB)，旨在实现更高的功率密度。该设计具有一个有源钳位，可尽可能地减小次级同步整流器 MOSFET 的电压应力，以使用具有更好品质因数 (FoM) 的额定电压较低的 MOSFET。PMP23126 在初级侧使用我们的 30mΩ GaN，在次级侧使用硅 MOSFET。与 Si MOSFET 相比，LMG3522 顶部冷却 GaN 集成了驱动器和保护功能，可在更宽的工作范围内保持 ZVS，从而实现更高的效率。PSFB 以 100kHz 的频率运行，可实现 97.74% 的峰值效率。

[PMP23069 功率密度 > 180W/in³ 的 3.6kW 单相图腾柱无桥 PFC 参考设计](#)

此参考设计是一款基于 GaN 的 3.6kW 单相连续导通模式 (CCM) 图腾柱功率因数校正 (PFC) 转换器，旨在实现更高的功率密度。此功率级之后是一个小型升压转换器，这有助于缩小大容量电容器的尺寸。LMG3522 采用 GaN 功率级顶部冷却封装，具有集成驱动器和保护功能，可实现更高的效率、缩小低电源尺寸和降低复杂性。F28004x 或 F28002x C2000™ 控制器可用于所有高级控制，包括快速继电器控制、交流压降事件期间的小幅升压

运行、反向电流流动保护以及 PFC 和通用控制器之间的通信。PFC 在 65kHz 的开关频率下运行，可实现 98.7% 的峰值效率。

[PMP41017 使用 GaN 和 C2000™ MCU 的 3kW 两相交错式半桥 LLC 参考设计](#)

该参考设计是使用 LMG3422 和 C2000™ 器件的 3kW、两相交错式半桥电感器-电感器-电容器 (LLC)。

[数控高效率和高功率密度 PFC 电路 - 第 2 部分 \(视频\)](#)

该演示将介绍两种使用 C2000 MCU 的无桥 PFC 设计。TI 高压 GaN 用于实现 3.3kW 交错式 CCM 图腾柱 PFC 和 1.6kW 交错式 TRM 图腾柱 PFC 设计。本书提供了详细的设计注意事项，以更大限度地降低开关损耗、电流交叉失真、输入电流 THD 并提高效率 and PF。

[TIDA-010062 1kW、80 Plus Titanium、GaN CCM 图腾柱无桥 PFC 和半桥 LLC 参考设计](#)

此参考设计是一种数字控制的紧凑型 1kW 交流/直流电源设计，适用于服务器电源单元 (PSU) 和通信电源整流器应用。该高效设计支持两个主要功率级，包括一个前端连续导通模式 (CCM) 图腾柱无桥功率因数校正 (PFC) 级。PFC 级采用带有集成驱动器的 LMG341x GaN FET，可在较宽的负载范围内实现更高的效率，并且符合 80 Plus Titanium 要求。此设计还支持半桥 LLC 隔离式直流/直流级，以便在 1kW 功率下获得 +12V 直流输出。两个控制卡使用 C2000™ 入门级高性能 MCU 来控制两个功率级。

[TIDM-1007 交错式 CCM 图腾柱 PFC 参考设计 \(视频\)](#)

此视频介绍了使用 C2000 微控制器控制图腾柱 PFC 所需的硬件要素、控制要素和软件设计。此演示中还介绍了在该参考设计上实现的测试结果。

[变频、ZVS、5kW、基于 GaN 的两相图腾柱 PFC 参考设计](#)

此参考设计是一种高密度、高效的 5kW 图腾柱功率因数校正 (PFC) 设计。设计采用两相图腾柱 PFC，能在可变频率和零电压开关 (ZVS) 条件下运行。控制器采用新拓扑和改进型三角电流模式 (ITCM)，能够减小尺寸并提高效率。设计方案为在 TMS320F280049C 微控制器内使用高性能处理内核，可在广泛的工作范围内保证效率。PFC 的运行频率范围为 100kHz 至 800kHz。峰值系统效率为 99%，该数值在 120W/in³ 开放式框架功率密度下实现。

8.2.1.4 电动汽车充电站电源模块

直流充电站中的电源模块包含交流/直流功率级和直流/直流功率级。每个与其功率级相关的转换器都包含多个开关管和一个栅极驱动器、电流和电压检测以及实时微控制器。输入侧有三相交流电源，连接到交流/直流功率级。该块将传入的交流电压转换为约 800V 的固定直流电压。该电压用作直流/直流功率级的输入，直流/直流功率级处理功率并直接与电动汽车上的电池连接。每个功率级都有一个独立的实时微控制器，该微控制器负责处理模拟信号并提供快速控制操作。

交流/直流级 (也称为 PFC 级) 是电动汽车充电站中的第一级功率转换。它将从电网传入的交流功率 (380-415 VAC) 转换为大约 800V 的稳定直流链路电压。PFC 级保持正弦输入电流 (THD 通常小于 5%)，并提供高于线间输入电压幅度的受控直流输出电压。直流/直流级是电动汽车充电站中的第二级功率转换。它将 800V 的传入直流链路电压 (对于三相系统) 转换为较低的直流电压，以便为电动汽车的电池充电。直流/直流转换器必须能够在宽范围内为电池提供额定功率，并且能够根据电池的荷电状态 (SOC) 以恒流或恒压模式为电池充电。

8.2.1.4.1 系统方框图




图 8-7. 双有源电桥直流/直流转换器

8.2.1.4.2 电动汽车充电站电源模块资源

参考设计和相关培训视频

TIDA-01606 10kW 双向三相三级 (T 型) 逆变器和 PFC 参考设计

此参考设计概述了如何实现基于 SiC 的双向三相三级有源前端 (AFE) 逆变器和 PFC 级。此设计使用 50kHz 开关频率和 LCL 输出滤波器来减小磁性元件的尺寸。峰值效率达到了 99%。此设计展示了如何在 DQ 域中实现完整的三相 AFE 控制。控制和软件在实际硬件上和“硬件在环” (HIL) 设置中经过了验证。

TIDA-010210 基于 GaN 的 11kW 双向三相 ANPC 参考设计

此参考设计提供了用于实现基于 GaN 的三级三相氮化镓 (GaN) 逆变器功率级的设计模板。使用快速开关型功率器件可实现 100kHz 的更高开关频率，不仅减小了滤波器磁性元件的尺寸，还提高了功率级的功率密度。多级拓扑允许在高达 1000V 的较高直流母线电压下使用额定电压为 600V 的功率器件。较低的开关电压应力可降低开关损耗，从而使峰值效率达到 98.5%

TIDA-010054 适用于 3 级电动汽车充电站的双向双有源电桥参考设计

此参考设计概述了单相双有源电桥 (DAB) 直流/直流转换器的实现。DAB 拓扑具有软开关换向、器件数量减少和效率高等优势。当功率密度、成本、重量、电隔离、高电压转换比和可靠性是关键因数时，该设计大有裨益，使其成为电动汽车充电站和能量存储应用的理想之选。DAB 中的模块化和对称结构允许堆叠转换器，以实现高功率吞吐量，并促进双向运行模式，从而支持电池充电和放电应用。

C2000™ MCU - 电动汽车 (EV) 培训视频 (视频)

此 C2000™ MCU 视频集介绍了电动汽车 (EV) 的英语和中文专项培训。

更大幅度地提高 3 级电动汽车充电站的功率

这说明了 C2000 丰富的产品系列如何提供出色解决方案，帮助工程师解决设计难题并实施高级电源拓扑。

[“电动汽车充电站的电源拓扑注意事项”应用报告](#)

本应用报告讨论了设计用作快速直流充电站设计构建块的电源模块的拓扑注意事项。

[TIDM-02000 使用 C2000™ 实时 MCU 的峰值电流模式控制相移全桥参考设计](#)

该设计采用数字化峰值电流模式控制型 (PCMC) 相移全桥 (PSFB) 直流/直流转换器，可将 400V 直流输入转换为稳定的 12V 直流输出。该设计的亮点是：基于 4 类 PWM 和内部斜坡补偿的全新 PCMC 波形生成，以及简单的 PCMC 实现。采用来自 C2000 实时微控制器系列的 TMS320F280049C MCU。

[TIDUEG2C TIDM-02002 针对 HEV/EV 车载充电器的双向 CLLLC 谐振双有源电桥 \(DAB\) 参考设计](#)

具有双向功率流功能和软开关特性的 CLLLC 谐振 DAB 是混合动力电动汽车/电动汽车 (HEV/EV) 车载充电器和能量存储应用的理想候选器件。此设计演示了在闭合电压和闭合电流环路模式中使用 C2000™ MCU 控制此电源拓扑。采用此设计的硬件和软件可帮助您缩短产品上市时间。

8.2.1.5 空调室外机

空调室外机的设计注意事项包括更大限度提高电源效率、更大限度降低噪声以及成本。变速空调可以连续调节温度，比定速空调更高效。空调室外机 (ODU) 由功率因数校正 (PFC) 级、压缩机电机驱动器和风扇电机驱动器组成。ODU 压缩机和风扇电机采用基于无传感器磁场定向控制 (FOC) 的永磁同步电机 (PMSM) 驱动器，通过改变电机的输入频率和电压来控制电机速度和扭矩。PFC 可确保电流波形跟随电压波形以改善线路侧功率因数，并且不论负载或输入条件出现任何变化，都能将输出直流电压调节为恒定值。

8.2.1.5.1 系统方框图




图 8-8. 采用三分流器和交错 PFC 且具有双电机控制功能的典型变频空调




图 8-9. 采用单分流器和单相 PFC 且具有双电机控制功能的典型变频空调




图 8-10. 采用单分流器和单相 PFC 且具有单电机控制功能的典型变频空调

8.2.1.5.2 空调室外机资源

参考设计和相关培训视频

TIDM-02010 : 具有数字交错式 PFC、适用于 HVAC 的双电机控制参考设计

TIDM-02010 参考设计是一款适用于 HVAC 应用变频空调室外机控制器的 1.5kW 双电机驱动和功率因数校正 (PFC) 控制参考设计。此参考设计展示了一种对压缩机和风扇电机驱动器以及数字交错式升压 PFC 实现无传感器三相 PMSM 矢量控制的方法, 可通过单个 C2000™ 微控制器满足新的效率标准。此参考设计提供的硬件和软件已经过测试, 而且可随时使用, 有助于加快开发, 从而缩短产品上市时间。本参考设计包括硬件设计文件和软件代码。

[变速空调 \(HVAC\) 参考设计演示 \(视频\)](#)

此视频介绍了适用于搭载单个 C2000 MCU 的 HVAC 应用设计并采用交错式 PFC 的双电机控制解决方案。此演示中还介绍了在该参考设计上实现的测试结果。

9 器件和文档支持

9.1 入门和后续步骤

[C2000™ 实时控制微控制器 \(MCU\) 入门指南](#) 涵盖了 C2000 器件开发中从硬件到支持资源的所有方面。除了主要的参考文档外，每个部分还提供了相关链接和资源，帮助用户进一步了解相关信息。

如需快速了解 TMS320F28002x 器件、特性、路线图、与其他器件的比较以及封装详细信息，请参阅 [C2000™ 实时微控制器：F28002x 系列](#)。

9.2 器件和开发支持工具命名规则

为了标示产品开发周期所处的阶段，TI 为所有 TMS320 MCU 器件和支持工具的器件型号分配了前缀。每个 TMS320™ MCU 商用产品系列成员都具有以下三个前缀之一：TMX、TMP 或 TMS（例如，TMS320F280025C）。德州仪器 (TI) 为其支持工具推荐使用三种可能的前缀指示符中的两个：TMDX 和 TMDS。这些前缀代表了产品从工程原型（其中 TMX 针对器件，而 TMDX 针对工具）直到完全合格的生产器件和工具（其中 TMS 针对器件，而 TMDS 针对工具）的产品开发演变阶段。

器件开发演变流程：

- TMX** 试验器件不一定代表最终器件的电气规范标准，并且可能不使用生产组装流程。
- TMP** 原型器件不一定是最终器件模型，并且不一定符合最终电气标准规范。
- TMS** 完全合格的芯片模型的生产版本。

支持工具开发演变流程：

- TMDX** 还未经德州仪器 (TI) 完整内部质量测试的开发支持产品。
- TMDS** 完全合格的开发支持产品。

TMX 和 TMP 器件和 TMDX 开发支持工具供货时附带如下免责条款：

“开发的产品用于内部评估用途。”


生产器件和 TMDS 开发支持工具已进行完全特性描述，并且器件的质量和可靠性已经完全论证。TI 的标准保修证书适用。

预测显示原型器件 (X 或者 P) 的故障率大于标准生产器件。由于这些器件的预期最终使用故障率仍未确定，故德州仪器 (TI) 建议请勿将这些器件用于任何生产系统。请仅使用合格的生产器件。

TI 的器件命名规则还包含具有器件产品系列名称的后缀。此后缀表示封装类型（例如 PN）和温度范围（例如 S）。

若要获取器件型号以及更多订购信息，请访问 TI 网站 (www.ti.com.cn) 或者联系您的 TI 销售代表。

有关芯片上器件命名规则标记的其他说明，请参阅 [TMS320F28002x 实时 MCU 器件勘误表](#)。



A. 可订购器件型号使用前缀 X。

图 9-1. 器件命名规则

9.3 标识

图 9-2 和 图 9-3 展示了封装编号法。表 9-1 列出了器件修订版本代码。





图 9-2. PM 和 PN 封装的封装编号法



YMLLLLL = Lot Trace Code
YM = 2-Digit Year/Month Code
LLLL = Assembly Lot
S = Assembly Site Code
980 = TI E.I.A. Code
\$\$ = Wafer Fab Code (one or two characters) as applicable
= Silicon Revision Code
G4 = Green (Low Halogen and RoHS-compliant)

图 9-3. PT 封装的封装编号法

表 9-1. 版本标识

器件修订版本代码	器件修订版本	REVID ⁽¹⁾ 地址：0x5D00C	注释
空白	0	0x0000 0000	该器件修订版本以 TMX 形式提供。
A	A	0x0000 0001	该器件修订版本的代码为 TMX 和 TMS。

(1) 器件修订版本 ID

9.4 工具与软件

TI 提供广泛的开发工具。下面是部分用于评估器件性能、生成代码和开发解决方案的工具和软件。若要查看 C2000™ 实时控制 MCU 的所有可用工具和软件，请访问 [C2000 实时控制 MCU - 设计和开发](#) 页面。

开发工具

[LAUNCHXL-F280025C](#)

LAUNCHXL-F280025C 是一款适用于 TI C2000™ 实时控制器系列 F28002x 器件的低成本开发板。该板不仅适用于初始评估和原型设计，还提供易于使用的标准化平台来开发未来的应用。该扩展版本 LaunchPad™ 开发套件可提供额外引脚用于评估，并支持连接两个 BoosterPack™ 插件模块。

[F280025 controlCARD](#)

F280025 controlCARD 是一种基于 HSEC180 controlCARD 的评估和开发工具，适用于 C2000™ F28002x 系列的微控制器产品。controlCARD 非常适合用于初始评估和系统原型设计。它们也是完整的板级模块，利用两种标准外形尺寸（100 引脚 DIMM 或 180 引脚 HSEC）中的一种来提供薄型单板控制器解决方案。首次评估时，通常购买与基板捆绑或捆绑在应用套件中的 controlCARD。

[TI Resource Explorer](#)

要增强您的体验，请务必查看 TI Resource Explorer 以浏览应用的示例、库和文档。

软件工具

[用于 C2000 MCU 的 C2000Ware](#)

用于 C2000™ MCU 的 C2000Ware 是一系列紧密相关的软件和文档，旨在尽可能缩短软件开发时间。它包括特定于器件的驱动程序、库和外设示例。

[Digital Power SDK](#)

Digital Power SDK 包含一套紧密相关的软件基础架构、工具和文档，旨在尽可能缩短基于 C2000 MCU 的数字电源系统的开发时间，可适用于各种交流/直流、直流/直流和直流/交流电源应用。该软件包含可运行于 C2000 数字电源评估模块 (EVM) 的固件和适用于太阳能、电信、服务器、电动汽车充电器和工业电力输送应用的 TI Designs (TID)。Digital Power SDK 包含数字电源应用在开发和评估等各阶段所需的所有资源。

[Motor Control SDK](#)

Motor Control SDK 包含一系列紧密相关的软件架构、工具和文档，旨在尽可能缩短基于 C2000 MCU 的电机控制系统开发时间，适用于各种三相电机控制应用。软件中包含可运行于 C2000 电机控制评估模块 (EVM) 和多种 TI 设计 (TID) (适用于工业驱动和其他电机控制) 上的固件。Motor Control SDK 包含高性能电机控制应用在开发和评估等各阶段所需的所有资源。

[适用于 C2000 微控制器的 Code Composer Studio™ \(CCS\) 集成开发环境 \(IDE\)](#)

Code Composer Studio 是支持 TI 微控制器和嵌入式处理器产品系列的集成开发环境 (IDE)。Code Composer Studio 包含一整套用于开发和调试嵌入式应用的工具。它包含了用于优化的 C/C++ 编译器、源代码编辑器、工程编译环境、调试器、分析工具以及多种其他功能。直观的 IDE 提供了单一用户界面，带领用户完成应用开发流程的每个步骤。熟悉的工具和界面让用户能够比以往更快地上手。Code Composer Studio 将 Eclipse 软件框架的优势和 TI 高级嵌入式调试功能相结合，为嵌入式开发人员提供了一种极具吸引力且功能丰富的开发环境。

SysConfig 系统配置工具

SysConfig 包含了用于配置引脚、外设、无线电、子系统和其他元件的全面图形实用工具集。SysConfig 可助您直观地管理、发现和解决冲突，以便您有更多时间创建差异化应用。该工具的输出包括 C 头文件和代码文件，这些文件可与软件开发套件 (SDK) 示例配合使用，或用于配置定制软件。SysConfig 工具会自动选择满足输入要求的 pinmux 设置。SysConfig 工具作为独立安装程序集成在 CCS 中，也可以通过 dev.ti.com 云工具门户使用。有关 SysConfig 系统配置工具的更多信息，请访问 [系统配置工具](#) 页面。

C2000 第三方搜索工具 TI 与多家公司携手推出适用于 TI C2000 器件的各种解决方案和服务。这些公司可使用 C2000 器件加速量产流程。下载此搜索工具，快速浏览第三方详细信息，并寻找合适的第三方来满足您的需求。

模型

您可以从产品的“设计与开发”页面下载各种模型。这些模型包括 I/O 缓冲器信息规范 (IBIS) 模型和边界扫描描述语言 (BSDL) 模型。若要查看所有可用模型，请访问每个器件的“设计与开发”页面的“设计工具与仿真”部分。

培训

为帮助设计工程师充分利用 C2000 微控制器的特性和性能，TI 开发了各种培训资源。通过利用在线培训资料和可下载的实际操作技术讲座，可方便地获得关于 C2000 微控制器系列的全方位的实际知识。这些培训资源旨在简化学习过程，同时缩短开发时间并加快产品上市速度。有关各种培训资源的更多信息，请访问 [C2000™ 实时控制 MCU - 支持和培训](#) 站点。

F28002x 的架构和许多外设与 F28004x 的架构和许多外设相似。以下技术讲座材料以及 [“TMS320F28004x 和 TMS320F28002x 之间的迁移”应用报告](#) 将介绍 TMS320F28004x 架构的技术细节并重点说明器件差异，对 F28002x 器件用户十分有益。

有关具体的 TMS320F28004x 实践技术培训资源，请访问 [C2000™ MCU 器件技术讲座](#)。

新型 C2000 TMS320F28004x 器件系列技术简介

F28002x 的许多外设和架构均与 F28004x 类似。该演示将介绍 TMS320F28004x 架构的技术细节并重点说明各种主要外设的新改进，对 F28002x 器件用户十分有益。

9.5 文档支持

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

下面列出了介绍处理器、相关外设以及其他配套技术资料的最新文档。

勘误

[TMS320F28002x 实时 MCU 器件勘误表](#) 介绍了有关器件的已知公告，并给出了权变措施。

技术参考手册

[TMS320F28002x 实时微控制器技术参考手册](#) 详述了 F28002x 实时微控制器中每个外设和子系统的集成、环境、功能说明和编程模型。

CPU 用户指南

[TMS320C28x CPU 和指令集参考指南](#)介绍了 TMS320C28x 定点数字信号处理器 (DSP) 的中央处理单元 (CPU) 和汇编语言指令。此参考指南还介绍了这些 DSP 上可用的仿真特性。

[TMS320C28x 扩展指令集技术参考手册](#)介绍了 TMU、VCU-II 和 FPU 加速器的架构、流水线和指令集。

外设指南

[C2000 实时控制外设参考指南](#)介绍了 28x DSP 的外设参考指南。

工具指南

[TMS320C28x 汇编语言工具 v22.6.0.LTS 用户指南](#)介绍了用于 TMS320C28x 器件的汇编语言工具 (用于开发汇编语言代码的汇编器和其他工具)、汇编器指令、宏、通用目标文件格式和符号调试指令。

[TMS320C28x 优化 C/C++ 编译器 v22.6.0.LTS 用户指南](#)介绍了 TMS320C28x C/C++ 编译器。此编译器接受 ANSI 标准 C/C++ 源代码, 并为 TMS320C28x 器件生成 TMS320 DSP 汇编语言源代码。

应用报告

[SMT 和封装应用手册](#)网站列出了有关 TI Surface Mount Technology (SMT) 的文档以及涵盖各种封装相关主题的应用手册。

[半导体包装方法](#)介绍了向最终用户发货时对半导体器件使用的包装方法。

[计算嵌入式处理器的有效使用寿命](#)介绍了如何计算 TI 嵌入式处理器 (EP) 在电子系统中运行时的有效使用寿命。本文档的目标读者为希望确定 TI EP 的可靠性是否符合终端系统可靠性要求的总工程师。

[IBIS \(I/O 缓冲器信息规范\) 建模简介](#)讨论了 IBIS 的各个方面, 包括其历史、优势、兼容性、模型生成流程、输入/输出结构建模中的数据要求以及未来趋势。

[C2000™ 微控制器的串行闪存编程](#)介绍了使用闪存内核和 ROM 加载程序对器件进行串行编程。

[快速整数除法 - C2000™ 产品系列特性](#)概述了不同的除法和模 (余数) 运算及其相关属性。

[C2000™ 关键技术指南](#)更深入探究了哪些元件能够让与实时控制系统相关的 C2000 微控制器 (MCU) 脱颖而出。

[TMS320F28004x 和 TMS320F28002x 之间的迁移](#)描述了在 F28004x 和 F28002x C2000™ MCU 之间迁移时需要注意的硬件和软件差异。

[TMS320F2802x/TMS320F2803x 至 TMS320F28002x 迁移概述](#)介绍德州仪器 (TI) TMS320F2802x/TMS320F2803x 和 TMS320F28002x 微控制器之间的差异, 目的是协助进行应用程序迁移。

9.6 支持资源

[TI E2E™ 中文支持论坛](#)是工程师的重要参考资料, 可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题, 获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范, 并且不一定反映 TI 的观点; 请参阅 TI 的[使用条款](#)。

9.7 商标

C2000™, TMS320C2000™, InstaSPIN-FOC™, Code Composer Studio™, TMS320™, LaunchPad™, BoosterPack™, and TI E2E™ are trademarks of Texas Instruments.

Bosch® is a registered trademark of Robert Bosch GmbH Corporation.

所有商标均为其各自所有者的财产。

9.8 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.9 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

Changes from DECEMBER 18, 2020 to APRIL 4, 2024 (from Revision B (December 2020) to Revision C (April 2024))

	Page
• 特性部分：将“片上晶体振荡器或外部时钟输入”更改为“晶体振荡器或外部时钟输入”将独立可编程多路复用通用输入/输出 (GPIO) 引脚数从 39 更改为 43.....	1
• 特性部分：添加了“功能安全”要点.....	1
• 应用部分：更新了“混合动力、电动和动力总成系统”应用.....	2
• 说明部分：添加了对 C2000™ 实时控制微控制器 (MCU) 入门指南的引用.....	2
• 封装信息表：添加了此表.....	2
• 功能方框图图：删除了 BGCRG 和闪存组 0 之间的连接。将“39x GPIO”更改为“43x GPIO”.....	5
• 器件比较表：更新了 GPIO 引脚的引脚数向“额外 GPIO”添加了注释更新了“eCAP/HRCAP 模块 - 1 类”更新了“ePWM/HRPWM 通道 - 4 类”.....	7
• 器件比较表：更新了 eCAP 和 ePWM 的高分辨率模块编号.....	7
• 引脚属性表：更新了 VDD、VDDA 和 VDDIO 的说明.....	9
• 电源和接地表：更新了 VDD、VDDA 和 VDDIO 的说明.....	29
• 规格部分：删除了段落.....	51
• 绝对最大额定值表：更新了“输入钳位电流”。更新了“每个引脚的连续钳位电流为 $\pm 2\text{mA}$...”脚注。添加了“施加大于 VDDIO/VDDA 或小于 VSS/VSSA 的 V_{IN} ...”脚注。添加了“还必须观察到输入钳位电流”脚注.....	51
• 绝对最大额定值表：添加了“应力超出绝对最大额定值下所列的值...”脚注和“除非另有说明，否则所有电压值均以 VSS 为基准”脚注.....	51
• 建议工作条件表：删除了最小和最大 SR_{SUPPLY} 值。删除了 SR_{SUPPLY} 单位更新了关联的脚注.....	51
• 建议工作条件表：删除了 $t_{VDDIO-RAMP}$ 行.....	51
• 建议工作条件表：更新了 T_J 和 T_A	51
• 建议工作条件表：添加了“施加大于 VDDIO/VDDA 或小于 VSS/VSSA 的 V_{IN} ...”脚注。.....	51
• ESD 等级 - 商用表：从充电器件模型 (CDM) 说明中删除了“JEDEC 规范 JESD22-C101”添加了转角引脚.....	51
• 电流消耗图部分：添加了“注释”.....	55
• 电源管理模块 (PMM) 部分：更新部分。.....	61
• 延迟块部分：删除了对外部 VREG 的引用。.....	63
• 内部 1.2V LDO 稳压器 (VREG) 部分：删除了“启用它的方法是将 VREGENZ 引脚绑定为低电平”句子。...63	63
• VDD 去耦一节：更新了配置 1 和配置 2。.....	63
• 复位电路图：更新了图.....	69
• 晶体振荡器部分：删除了该部分。替换为新的 XTAL 振荡器部分.....	73
• 内部时钟频率表：更新了最小 f_{INTCLK}	76
• XTAL 振荡器部分：新增了该部分.....	78
• INTOSC 特性表：更新了表.....	84
• 闪存参数表：更新了擦除时间的最大值.....	85
• 闪存参数表：添加了“每个扇区本身只能被擦除/编程 20,000 次...”脚注.....	85
• RAM 规格部分：新增了该部分.....	87
• ROM 规格部分：新增了该部分.....	87
• 连接到 14 引脚 JTAG 接头图：更新了图.....	88
• 连接到 20 引脚 JTAG 接头图：更新了图.....	88
• 外部中断时序要求表：添加了“有关输入限定器参数的说明...”脚注.....	96
• 外部中断开关特性表：添加了“有关输入限定器参数的说明...”脚注.....	96
• 模拟引脚和内部连接表：更新了“高正”、“高负”、“低正”和“低负”列.....	105
• ADC 电气数据和时序部分：更新了注释“ADC 输入应保持低于 $VDDA + 0.3\text{V}$ ”.....	111
• ADC 运行条件表：更新了 VREFHI - VREFLO 测试条件.....	111
• ADC 特性表：更新了 ENOB 测试条件和值.....	111

• ADC INL 和 DNL 图：新增了图.....	113
• ADC 输入模型部分：添加了对 C2000 ADC 的充电共享驱动电路应用报告和 C2000 MCU 的 ADC 输入电路评估应用报告的引用.....	114
• 比较器子系统 (CMPSS) 一节：添加了关于 CMPSS 引脚多路复用的注释.....	118
• 比较器电气特性表：更新了迟滞值.....	119
• 同步链架构图：更新了图.....	126
• I2C 时序要求表：添加了脚注.....	142
• PMBus 快速模式开关特性表：添加了 f_{mod} (PMBus 模块频率) 和脚注.....	145
• PMBus 标准模式开关特性表：添加了 f_{mod} (PMBus 模块频率) 和脚注.....	145
• SPI 主模式开关特征 (时钟相位 = 1) 表：新增了脚注.....	151
• HIC 方框图：更新了图.....	166
• 功能方框图图：删除了 BGCRC 和闪存组 0 之间的连接。将“39x GPIO”更改为“43x GPIO”.....	171
• 应用、实施和布局部分：更新部分。.....	196
• 商用通信电源整流器单芯片架构图：更正了下部 FET 的 EPWM 标签。.....	206
• 商用通信电源整流器双芯片架构图：更正了下部 FET 的 EPWM 标签。.....	206
• 入门和后续步骤部分：更新部分。.....	215
• 工具与软件部分：向 软件工具 一节中添加了“C2000 第三方搜索工具”.....	218

11 机械、封装和可订购信息

11.1 封装信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

要了解关于 TI 封装的更多信息，请访问[封装信息](#)网站。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
F280021PTQR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280021 PTQ
F280021PTQR.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280021 PTQ
F280021PTQR.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280021 PTQ
F280021PTSR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280021 PTS
F280021PTSR.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280021 PTS
F280021PTSR.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280021 PTS
F280021PTSRG4	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280021 PTS
F280021PTSRG4.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280021 PTS
F280021PTSRG4.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280021 PTS
F280023CPMSR	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023CPMS
F280023CPMSR.A	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023CPMS
F280023CPMSR.B	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023CPMS
F280023CPNSR	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023CPNS
F280023CPNSR.A	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023CPNS
F280023CPNSR.B	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023CPNS
F280023CPTSR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023C PTS
F280023CPTSR.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023C PTS
F280023CPTSR.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023C PTS
F280023CPTSRG4	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023C PTS

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
F280023CPTSRG4.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023C PTS
F280023CPTSRG4.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023C PTS
F280023PMQR	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023PMQ
F280023PMQR.A	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023PMQ
F280023PMQR.B	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023PMQ
F280023PMSR	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023PMS
F280023PMSR.A	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023PMS
F280023PMSR.B	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023PMS
F280023PNQR	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023PNQ
F280023PNQR.A	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023PNQ
F280023PNQR.B	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023PNQ
F280023PNSR	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023PNS
F280023PNSR.A	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023PNS
F280023PNSR.B	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023PNS
F280023PTQR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023 PTQ
F280023PTQR.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023 PTQ
F280023PTQR.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023 PTQ
F280023PTSR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023 PTS
F280023PTSR.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023 PTS
F280023PTSR.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023 PTS
F280023PTSRG4	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023 PTS
F280023PTSRG4.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023 PTS
F280023PTSRG4.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280023 PTS

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
F280025CPMQR	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPMQ
F280025CPMQR.A	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPMQ
F280025CPMQR.B	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPMQ
F280025CPMS	Active	Production	LQFP (PM) 64	160 JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPMS
F280025CPMS.A	Active	Production	LQFP (PM) 64	160 JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPMS
F280025CPMS.B	Active	Production	LQFP (PM) 64	160 JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPMS
F280025CPMSR	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPMS
F280025CPMSR.A	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPMS
F280025CPMSR.B	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPMS
F280025CPNQR	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPNQ
F280025CPNQR.A	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPNQ
F280025CPNQR.B	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPNQ
F280025CPNSR	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPNS
F280025CPNSR.A	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPNS
F280025CPNSR.B	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPNS
F280025CPNSRG4	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPNS
F280025CPNSRG4.A	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPNS
F280025CPNSRG4.B	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPNS
F280025CPTQR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPTQ
F280025CPTQR.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPTQ
F280025CPTQR.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPTQ
F280025CPTSR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPTS
F280025CPTSR.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPTS
F280025CPTSR.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025CPTS

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
F280025CPTSRG4	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025C PTS
F280025CPTSRG4.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025C PTS
F280025CPTSRG4.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025C PTS
F280025PMQR	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PMQ
F280025PMQR.A	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PMQ
F280025PMQR.B	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PMQ
F280025PMS	Active	Production	LQFP (PM) 64	160 JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PMS
F280025PMS.A	Active	Production	LQFP (PM) 64	160 JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PMS
F280025PMS.B	Active	Production	LQFP (PM) 64	160 JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PMS
F280025PMSR	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PMS
F280025PMSR.A	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PMS
F280025PMSR.B	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PMS
F280025PNQR	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PNQ
F280025PNQR.A	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PNQ
F280025PNQR.B	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PNQ
F280025PNS	Active	Production	LQFP (PN) 80	119 JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PNS
F280025PNS.A	Active	Production	LQFP (PN) 80	119 JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PNS
F280025PNS.B	Active	Production	LQFP (PN) 80	119 JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PNS
F280025PNSR	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PNS
F280025PNSR.A	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PNS
F280025PNSR.B	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025PNS
F280025PTQR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025 PTQ
F280025PTQR.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025 PTQ

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
F280025PTQR.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025 PTQ
F280025PTS	Active	Production	LQFP (PT) 48	250 JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025 PTS
F280025PTS.A	Active	Production	LQFP (PT) 48	250 JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025 PTS
F280025PTS.B	Active	Production	LQFP (PT) 48	250 JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025 PTS
F280025PTSR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025 PTS
F280025PTSR.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025 PTS
F280025PTSR.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025 PTS
F280025PTSRG4	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025 PTS
F280025PTSRG4.A	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025 PTS
F280025PTSRG4.B	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F280025 PTS

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TMS320F280021, TMS320F280021-Q1, TMS320F280023, TMS320F280023-Q1, TMS320F280025, TMS320F280025-Q1, TMS320F280025C, TMS320F280025C-Q1 :


● Catalog : [TMS320F280021](#), [TMS320F280023](#), [TMS320F280025](#), [TMS320F280025C](#)

● Automotive : [TMS320F280021-Q1](#), [TMS320F280023-Q1](#), [TMS320F280025-Q1](#), [TMS320F280025C-Q1](#)


NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
F280021PTQR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280021PTSR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280021PTSRG4	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280023CPMSR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F280023CPNSR	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
F280023CPTSR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280023CPTSRG4	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280023PMQR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F280023PMSR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F280023PNQR	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
F280023PNSR	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
F280023PTQR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280023PTSR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280023PTSRG4	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280025CPMQR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F280025CPMSR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
F280025CPNQR	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
F280025CPNSR	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
F280025CPNSRG4	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
F280025CPTQR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280025CPTSR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280025CPTSRG4	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280025PMQR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F280025PMSR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F280025PNQR	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
F280025PNSR	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
F280025PTQR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280025PTSR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F280025PTSRG4	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
F280021PTQR	LQFP	PT	48	1000	336.6	336.6	31.8
F280021PTSR	LQFP	PT	48	1000	336.6	336.6	31.8
F280021PTSRG4	LQFP	PT	48	1000	336.6	336.6	31.8
F280023CPMSR	LQFP	PM	64	1000	336.6	336.6	41.3
F280023CPNSR	LQFP	PN	80	1000	367.0	367.0	55.0
F280023CPTSR	LQFP	PT	48	1000	336.6	336.6	31.8
F280023CPTSRG4	LQFP	PT	48	1000	336.6	336.6	31.8
F280023PMQR	LQFP	PM	64	1000	336.6	336.6	41.3
F280023PMSR	LQFP	PM	64	1000	336.6	336.6	41.3
F280023PNQR	LQFP	PN	80	1000	367.0	367.0	55.0
F280023PNSR	LQFP	PN	80	1000	367.0	367.0	55.0
F280023PTQR	LQFP	PT	48	1000	336.6	336.6	31.8
F280023PTSR	LQFP	PT	48	1000	336.6	336.6	31.8
F280023PTSRG4	LQFP	PT	48	1000	336.6	336.6	31.8
F280025CPMQR	LQFP	PM	64	1000	336.6	336.6	41.3
F280025CPMSR	LQFP	PM	64	1000	336.6	336.6	41.3
F280025CPNQR	LQFP	PN	80	1000	367.0	367.0	55.0
F280025CPNSR	LQFP	PN	80	1000	367.0	367.0	55.0

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
F280025CPNSRG4	LQFP	PN	80	1000	367.0	367.0	55.0
F280025CPTQR	LQFP	PT	48	1000	336.6	336.6	31.8
F280025CPTSR	LQFP	PT	48	1000	336.6	336.6	31.8
F280025CPTSRG4	LQFP	PT	48	1000	336.6	336.6	31.8
F280025PMQR	LQFP	PM	64	1000	336.6	336.6	41.3
F280025PMSR	LQFP	PM	64	1000	336.6	336.6	41.3
F280025PNQR	LQFP	PN	80	1000	367.0	367.0	55.0
F280025PNSR	LQFP	PN	80	1000	367.0	367.0	55.0
F280025PTQR	LQFP	PT	48	1000	336.6	336.6	31.8
F280025PTSR	LQFP	PT	48	1000	336.6	336.6	31.8
F280025PTSRG4	LQFP	PT	48	1000	336.6	336.6	31.8


TRAY


Chamfer on Tray corner indicates Pin 1 orientation of packed units.

*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	Unit array matrix	Max temperature (°C)	L (mm)	W (mm)	K0 (µm)	P1 (mm)	CL (mm)	CW (mm)
F280025CPMS	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
F280025CPMS.A	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
F280025CPMS.B	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
F280025PMS	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
F280025PMS.A	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
F280025PMS.B	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
F280025PNS	PN	LQFP	80	119	7 X 17	150	315	135.9	7620	17.9	14.3	13.95
F280025PNS.A	PN	LQFP	80	119	7 X 17	150	315	135.9	7620	17.9	14.3	13.95
F280025PNS.B	PN	LQFP	80	119	7 X 17	150	315	135.9	7620	17.9	14.3	13.95
F280025PTS	PT	LQFP	48	250	10 x 25	150	315	135.9	7620	12.2	11.1	11.25
F280025PTS.A	PT	LQFP	48	250	10 x 25	150	315	135.9	7620	12.2	11.1	11.25
F280025PTS.B	PT	LQFP	48	250	10 x 25	150	315	135.9	7620	12.2	11.1	11.25


PM0064A



PACKAGE OUTLINE

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



4215162/A 03/2017

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MS-026.

EXAMPLE BOARD LAYOUT

PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).

EXAMPLE STENCIL DESIGN

PM0064A

LQFP - 1.6 mm max height


PLASTIC QUAD FLATPACK



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


PT0048A



PACKAGE OUTLINE

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



4215159/B 11/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MS-026.
4. This may also be a thermally enhanced plastic package with leads connected to the die pads.

EXAMPLE BOARD LAYOUT


PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE 10.000



SOLDER MASK DETAILS

4215159/B 11/2023

NOTES: (continued)


- 5. Publication IPC-7351 may have alternate designs.
- 6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PT0048A

LQFP - 1.6 mm max height


LOW PROFILE QUAD FLATPACK



NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.


PN0080A



PACKAGE OUTLINE

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MS-026.

EXAMPLE BOARD LAYOUT

PN0080A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:6X



SOLDER MASK DETAILS

4215166/A 08/2022

NOTES: (continued)


- 4. Publication IPC-7351 may have alternate designs.
- 5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
- 6. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).

EXAMPLE STENCIL DESIGN

PN0080A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:6X

4215166/A 08/2022

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月