

TLV431x-Q1 低压可调节精密并联稳压器

1 特性

- 符合汽车应用要求
- 具有符合 AEC-Q100 标准的下列特性：
 - 器件温度等级 1：-40°C 至 125°C 环境温度范围
- 低电压运行， $V_{REF} = 1.24V$
- 可调节输出电压， $V_O = V_{REF}$ 至 6V
- 25°C 温度下的基准电压容差
 - TLV431B 为 0.5%
 - TLV431A 为 1%
- 温漂典型值
 - 11mV (-40°C 至 125°C)
- 低阴极工作电流，典型值为 80 μ A
- 输出阻抗典型值为 0.25 Ω
- 请参阅 [TLVH431](#) 和 [TLVH432](#)，以了解以下特性：
 - 更宽的 V_{KA} (1.24V 至 18V) 和 I_K (80mA)
 - 适用于 SOT-23-3 和 SOT-89 封装的多个引脚排列

2 应用

- 可调节电压和电流基准
- 反激式开关模式电源 (SMPS) 中的二次侧稳压
- 齐纳二极管替代产品
- 电压监测
- 具有集成基准的比较器

3 说明

TLV431 器件是低电压 3 端子可调节电压基准，在适用的工业和商业级温度范围内具有额定热稳定性。可以通过两个外部电阻器将输出电压设置为 1.24V (在独立模式下) 或介于 V_{REF} (1.24V) 和 6V 之间的任何值 (请参阅图 6-2)。这些器件具有比广泛使用的 TL431 和 TL1431 并联稳压器基准电压更低的工作电压 (1.24V)。


与光耦合器配合使用时，TLV431 器件是适用于 3V 至 3.3V 开关模式电源的隔离式反馈电路的电压基准。这些器件的输出阻抗典型值为 0.25 Ω 。有源输出电路提供非常快速的导通特性，因此它们非常适合替代许多应用中的低压齐纳二极管，包括板载稳压和可调节电源。

器件信息

器件型号	封装 (引脚) ⁽¹⁾	本体尺寸 (标称值) ⁽²⁾
TLV431x-Q1	SOT-23 (3)	2.90mm x 1.30mm
	SOT-23 (5)	2.90mm x 1.60mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。




简化版原理图



内容

1 特性	1	7.2 功能方框图.....	16
2 应用	1	7.3 特性说明.....	16
3 说明	1	7.4 器件功能模式.....	17
4 引脚配置和功能	3	8 应用和实施	18
引脚功能.....	3	8.1 应用信息.....	18
5 规格	4	8.2 典型应用.....	19
5.1 绝对最大额定值.....	4	8.3 电源相关建议.....	22
5.2 ESD 等级.....	4	8.4 布局.....	22
5.3 热性能信息.....	4	9 器件和文档支持	24
5.4 建议运行条件.....	4	9.1 接收文档更新通知.....	24
5.5 TLV431A-Q1 的电气特性.....	5	9.2 支持资源.....	24
5.6 TLV431B-Q1 的电气特性.....	6	9.3 商标.....	24
5.7 典型特性.....	7	9.4 静电放电警告.....	24
6 参数测量信息	15	9.5 术语表.....	24
7 详细说明	16	10 修订历史记录	24
7.1 概述.....	16	11 机械、封装和可订购信息	24

4 引脚配置和功能



NC—No internal connection

* Pin 2 is attached to Substrate and must be connected to ANODE or left open.

引脚功能

名称	引脚		类型	说明
	DBZ	DBV		
CATHODE	2	3	I/O	并联电流/电压输入
REF	1	4	I	相对于通用阳极的阈值
ANODE	3	5	O	通用引脚，通常接地
NC	—	1	I	无内部连接
*	—	2	I	基板连接

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

	最小值	最大值	单位
V_{KA} 阴极电压 ⁽²⁾		7	V
I_K 连续阴极电流范围	-20	20	mA
I_{ref} 基准电流范围	-0.05	3	mA
工作虚拟结温		150	°C
T_{stg} 贮存温度范围	-65	150	°C

- (1) 应力超出绝对最大额定值下面列出的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值，并不表示器件在这些条件下以及在 5.4 以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 除非另有说明，否则电压值以阳极端子为基准。

5.2 ESD 等级

	值	单位
$V_{(ESD)}$ 静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 标准 ⁽¹⁾	±2000
	充电器件模型 (CDM), 符合 AEC Q100-011 标准	±1000

- (1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

5.3 热性能信息

热指标 ⁽¹⁾	TLV431x		单位
	DBV	DBZ	
	5 引脚	3 引脚	
$R_{\theta JA}$ 结至环境热阻	206	206	°C/W
$R_{\theta JC(top)}$ 结至外壳 (顶部) 热阻	131	76	

- (1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

5.4 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

	最小值	最大值	单位
V_{KA} 阴极电压	V_{REF}	6	V
I_K 阴极电流	0.1	15	mA
T_A 自然通风条件下的工作温度范围			
	TLV431x-Q1	-40	125
			°C

5.5 TLV431A-Q1 的电气特性

在 25°C 自然通风条件下测得 (除非另有说明)

参数	测试条件	TLV431AQ			单位
		最小值	典型值	最大值	
V _{REF} 基准电压	V _{KA} = V _{REF} , I _K = 10mA T _A = 25°C T _A = 完整范围 ⁽¹⁾ (请参阅图 6-1)	1.228	1.24	1.252	V
		1.209		1.271	
V _{REF(dev)} 整个温度范围内的 V _{REF} 偏差 ⁽²⁾	V _{KA} = V _{REF} , I _K = 10mA ⁽¹⁾ (请参阅图 6-1)		11	31	mV
$\frac{\Delta V_{REF}}{\Delta V_{KA}}$ 阴极电压变化中的 V _{REF} 变化比	V _{KA} = V _{REF} 至 6V, I _K = 10mA (请参阅图 6-2)		-1.5	-2.7	mV/V
I _{ref} 基准端子电流	I _K = 10mA, R1 = 10kΩ, R2 = 开路 (请参阅图 6-2)		0.15	0.5	μA
I _{ref(dev)} 整个温度范围内的 I _{ref} 偏差 ⁽²⁾	I _K = 10mA, R1 = 10kΩ, R2 = 开路 ⁽¹⁾ (请参阅图 6-2)		0.15	0.5	μA
I _{K(min)} 调节的最小阴极电流	V _{KA} = V _{REF} (请参阅图 6-1)		55	100	μA
I _{K(off)} 关闭状态阴极电流	V _{REF} = 0, V _{KA} = 6V (请参阅图 6-3)		0.001	0.1	μA
z _{KA} 动态阻抗 ⁽³⁾	V _{KA} = V _{REF} , f ≤ 1kHz, I _K = 0.1mA 至 15mA (请参阅图 6-1)		0.25	0.4	Ω

(1) TLV431x-Q1 的完整温度范围为 -40°C 至 125°C。

(2) 偏差参数 V_{REF(dev)} 和 I_{ref(dev)} 是指在额定温度范围内获得的最大和最小值之间的差异。基准输入电压的平均全范围温度系数 α V_{REF} 定义如下：

$$|\alpha V_{REF}| \left(\frac{\text{ppm}}{^{\circ}\text{C}} \right) = \frac{\left(\frac{V_{REF(dev)}}{V_{REF}(T_A = 25^{\circ}\text{C})} \right) \times 10^6}{\Delta T_A}$$

其中, ΔT_A 是器件在自然通风条件下的额定工作温度范围。

α V_{REF} 可能是正数, 也可能是负数, 这具体取决于较低温度条件下出现的是最小 V_{REF} 还是最大 V_{REF}。

(3) 动态阻抗定义为 $|z_{ka}| = \frac{\Delta V_{KA}}{\Delta I_K}$

当器件在配备两个外部电阻器的情况下运行时 (请参阅图 6-2), 电路的总动态阻抗定义为:

$$|z_{ka}|' = \frac{\Delta V}{\Delta I} \approx |z_{ka}| \times \left(1 + \frac{R1}{R2} \right)$$

5.6 TLV431B-Q1 的电气特性

在 25°C 自然通风条件下测得 (除非另有说明)

参数	测试条件	TLV431BQ			单位
		最小值	典型值	最大值	
V _{REF} 基准电压	V _{KA} = V _{REF} , I _K = 10mA	T _A = 25°C			V
		T _A = 完整范围 ⁽¹⁾ (请参阅图 6-1)			
V _{REF(dev)} 整个温度范围内的 V _{REF} 偏差 ⁽²⁾	V _{KA} = V _{REF} , I _K = 10mA ⁽¹⁾ (请参阅图 6-1)		11	31	mV
$\frac{\Delta V_{REF}}{\Delta V_{KA}}$ 阴极电压变化中的 V _{REF} 变化比	V _{KA} = V _{REF} 至 6V, I _K = 10mA (请参阅图 6-2)		-1.5	-2.7	mV/V
I _{ref} 基准端子电流	I _K = 10mA, R1 = 10kΩ, R2 = 开路 (请参阅图 6-2)		0.1	0.5	μA
I _{ref(dev)} 整个温度范围内的 I _{ref} 偏差 ⁽²⁾	I _K = 10mA, R1 = 10kΩ, R2 = 开路 (请参阅图 6-2)		0.15	0.5	μA
I _{K(min)} 调节的最小阴极电流	V _{KA} = V _{REF} (请参阅图 6-1)		55	100	μA
I _{K(off)} 关闭状态阴极电流	V _{REF} = 0, V _{KA} = 6V (请参阅图 6-3)		0.001	0.1	μA
z _{KA} 动态阻抗 ⁽³⁾	V _{KA} = V _{REF} , f ≤ 1kHz, I _K = 0.1mA 至 15mA (请参阅图 6-1)		0.25	0.4	Ω

(1) TLV431x-Q1 的完整温度范围为 -40°C 至 125°C。

(2) 偏差参数 V_{REF(dev)} 和 I_{ref(dev)} 是指在额定温度范围内获得的最大和最小值之间的差异。基准输入电压的平均全范围温度系数 α V_{REF} 定义如下：

$$|\alpha V_{REF}| \left(\frac{\text{ppm}}{^{\circ}\text{C}} \right) = \frac{\left(\frac{V_{REF(dev)}}{V_{REF}(T_A = 25^{\circ}\text{C})} \right) \times 10^6}{\Delta T_A}$$

其中, ΔT_A 是器件在自然通风条件下的额定工作温度范围。

α V_{REF} 可能是正数, 也可能是负数, 这具体取决于较低温度条件下出现的是最小 V_{REF} 还是最大 V_{REF}。

(3) 动态阻抗定义为 $|z_{ka}| = \frac{\Delta V_{KA}}{\Delta I_K}$

当器件在配备两个外部电阻器的情况下运行时 (请参阅图 6-2), 电路的总动态阻抗定义为:

$$|z_{ka}'| = \frac{\Delta V}{\Delta I} \approx |z_{ka}| \times \left(1 + \frac{R1}{R2} \right)$$

5.7 典型特性

并不表示器件在这些条件下或者超出 表 5.4 中所规定的任何其他条件下能够正常运行。




图 5-1. 基准电压与结温间的关系




图 5-2. 基准电流与自然通风温度间的关系 (TLV431A)




图 5-3. 基准输入电流与结温间的关系 (对于 TLV431B)




图 5-4. 阴极电流与阴极电压之间的关系




图 5-5. 最小阴极电流 (μA) 与温度间的关系




图 5-6. 阴极电流与阴极电压之间的关系

5.7 典型特性 (续)

并不表示器件在这些条件下或者超出 表 5.4 中所规定的任何其他条件下能够正常运行。




图 5-7. TLV431A 的关断状态阴极电流与结温间的关系




图 5-8. TLV431B 的关断状态阴极电流与结温间的关系




图 5-9. TLV431A 的 Δ 基准电压与 Δ 阴极电压之比与结温间的关系





图 5-10. Δ 基准电压与 Δ 阴极电压之比与结温间的关系 (对于 TLV431B)



‡ 根据在 125°C 采集的寿命测试数据推算；激活能量为 0.7eV。

图 5-11. 55°C 时 V_REF 变化百分比与使用寿命间的关系

5.7 典型特性 (续)

并不表示器件在这些条件下或者超出 表 5.4 中所规定的任何其他条件下能够正常运行。





图 5-12. 等效输入噪声电压

5.7 典型特性 (续)

并不表示器件在这些条件下或者超出 节 5.4 表中所规定的任何其他条件下能够正常运行。




图 5-13. 10s 周期内的等效噪声电压

5.7 典型特性 (续)

并不表示器件在这些条件下或者超出 节 5.4 表中所规定的任何其他条件下能够正常运行。




图 5-14. 电压增益和相位裕度




图 5-15. 基准阻抗与频率之间的关系

5.7 典型特性 (续)

并不表示器件在这些条件下或者超出 节 5.4 表中所规定的任何其他条件下能够正常运行。




图 5-16. 脉冲响应 1





图 5-17. 脉冲响应 2

5.7 典型特性 (续)

并不表示器件在这些条件下或者超出 表 5.4 中所规定的任何其他条件下能够正常运行。



‡ 曲线下的区域表示可能导致器件振荡的条件。针对 $V_{KA} = 2V$ 和 $3V$ 曲线，对 V_{bat} 进行了调整，以建立初始 V_{KA} 和 I_K 条件，且 $C_L = 0$ 。然后，对 V_{bat} 和 C_L 进行了调整，以确定稳定范围。

图 5-18. 稳定性边界条件




图 5-19. 相位裕度与容性负载间的关系 $V_{KA} = V_{REF} (1.25V)$ 、 $T_A = 25^\circ C$ (对于 TLV431B-Q1)

5.7 典型特性 (续)

并不表示器件在这些条件下或者超出 节 5.4 表中所规定的任何其他条件下能够正常运行。




图 5-20. 相位裕度与容性负载间的关系 $V_{KA} = 2.50V$ 、 $T_A = 25^\circ C$ (对于 TLV431B-Q1)




图 5-21. 相位裕度与容性负载间的关系 $V_{KA} = 5.00V$ 、 $T_A = 25^\circ C$ (对于 TLV431B-Q1)

6 参数测量信息




图 6-1. 针对 $V_{KA} = V_{REF}$ 、 $V_O = V_{KA} = V_{REF}$ 的测试电路




图 6-2. 针对 $V_{KA} > V_{REF}$ 、 $V_O = V_{KA} = V_{REF} \times (1 + R1/R2) + I_{ref} \times R1$ 的测试电路




图 6-3. 针对 $I_{K(off)}$ 的测试电路

7 详细说明

7.1 概述


TLV431 是与 TL431 相对应的低功耗器件，具有更低的基准电压 (1.24V 与 2.5V)，可实现更低的电压调节能力和更低的最小阴极电流 ($I_{k(\min)}=100\mu\text{A}$ 与 1mA)。与 TL431 一样，TLV431 与其关键元件搭配使用，可用作单个电压基准、误差放大器、电压钳位或具有集成基准的比较器。

TLV431 能够运行并调整到 1.24V 至 6V 的阴极电压，这使得该器件成为了工业、汽车、电信和计算领域中各种终端设备的最佳选择。为了将该器件用作并联稳压器或误差放大器，必须为阴极引脚提供 $>100\mu\text{A}$ ($I_{\min(\max)}$) 的电流。在这种情况下，可以从阴极引脚和基准引脚施加反馈，以创建内部基准电压的副本。

您可以购买初始容差为 0.5% 和 1% (在 25°C 条件下) 的各种基准电压选件。这些基准选件以在 TLV431x-Q1 之后跟 B (0.5%) 和 A (1.0%) 的形式表示。

TLV431x-Q1 器件的额定工作温度范围是 -40°C 至 125°C 。

7.2 功能方框图



7.3 特性说明

TLV431 由内部基准和根据基准引脚和虚拟内部引脚之间的差异输出灌电流的放大器组成。该灌电流由内部达林顿对产生。

在具有足够电压余量 ($\geq 1.24\text{V}$) 和阴极电流 (I_{ka}) 的情况下运行时，TLV431 会将基准引脚电压强制为 1.24V。不过，基准引脚不能悬空，因为它需要 $I_{\text{ref}} \geq 0.5\mu\text{A}$ (请参阅 [节 7.2](#))。这是因为基准引脚会被驱动到 npn 中，后者要有基极电流才能正常工作。

当从阴极引脚和基准引脚施加反馈时，TLV431 将作为齐纳二极管，根据向阴极提供的电流将输出电压调节至恒定电压。这是由于内部放大器和基准进入了适当的运行区域。在开环、伺服或误差放大实现中，为了使该器件保持在合适的线性区域，必须向其施加与在反馈情况下所需电流的大小相同的电流，从而使 TLV431 具有足够的增益。

与许多线性稳压器不同的是，TLV431 通过内部补偿来达到稳定，无需在阴极和阳极之间使用输出电容器。但是，如果需要为该器件使用输出电容器，[图 5-18](#) 可提供指导，帮助用户选择用于保持稳定性的合适电容器。

7.4 器件功能模式

7.4.1 开环 (比较器)

当 TLV431 的阴极/输出电压或电流未以任何形式馈送回基准/输入引脚时，该器件便是处于开环状态。在向该器件施加合适的阴极电流 (I_{ka}) 后，TLV431 将会具有图 5-6 中所示的特性。这种配置具有如此高的增益，因此 TLV431 通常用作比较器。TLV431 具有集成的内部基准，因此，当用户想要监控单个信号的某个电平时，该器件便成为了他们的理想选择。

7.4.2 闭环

当 TLV431 的阴极/输出电压或电流以任何形式馈送回基准/输入引脚时，该器件便是处于闭环状态。涉及 TLV431 的多数应用都是采用这种模式，从而实现调节至固定电压或电流的目的。反馈使得该器件能够作为误差放大器，计算输出电压的一部分，并对其进行调整以保持期望的调节。实现该目标的途径是：将输出电压以某种方式关联至基准引脚，从而使其等于内部基准电压（这可以通过电阻反馈或直接反馈来实现）。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

图 8-1 展示了 3.3V 隔离型反激式电源中使用的 TLV431A 或 TLV431B。输出电压 V_O 可以低至基准电压 V_{REF} ($1.24V \pm 1\%$)。稳压器的输出加上光耦合器 LED 的正向压降 ($1.24 + 1.4 = 2.64V$) 决定了在隔离式电源配置中可以调节的最小电压。在图 8-1 中所示的拓扑中，稳压电压可低至 2.7Vdc。

431 系列器件在这些应用中非常普遍，设计人员可以选择将其用于次级侧调节。鉴于这种普遍性，本节介绍 TLV431 在此应用中的两种状态下的运行和设计，即开环（比较器 + V_{ref} ）和闭环（并联稳压器）。

有关系统稳定性和使用 TLV431 器件进行补偿的更多信息，请参阅应用手册使用 TL431 针对 UCC28600 进行补偿设计，SLUA671。




图 8-1. 使用 TLV431、TLV431A 或 TLV431B 作为电压基准和误差放大器且具有隔离功能的反激式器件

8.2 典型应用

8.2.1 具有集成基准的比较器 (开环)




图 8-2. 比较器应用原理图

8.2.1.1 设计要求

本设计示例使用表 8-1 中所列的参数作为输入参数。

表 8-1. 设计参数

设计参数	示例值
输入电压范围	0V 至 5V
输入电阻	10k Ω
电源电压	5V
阴极电流 (I_K)	500 μ A
输出电压电平	约 1V - V_{sup}
逻辑输入阈值 V_{IH}/V_{IL}	V_L

8.2.1.2 详细设计过程

在将 TLV431 用作具有基准电压的比较器时，需要确定以下参数：

- 输入电压范围
- 基准电压精度
- 输出/逻辑输入高低电平阈值
- 电流源电阻

8.2.1.2.1 基本操作

在图 8-2 所示的配置中，TLV431 用作比较器，将 V_{ref} 引脚电压与内部虚拟基准电压进行比较。在获得合适的阴极电流 (I_K) 时，TLV431 具有足够的开环增益来提供快速响应。TLV431 在整个温度范围内的最大工作电流 (I_{min}) 为 55 μ A 至 100 μ A，因此低于该电流值运行可能会导致增益降低，从而使响应速度变慢。

8.2.1.2.2 过驱

未为基准引脚提供足够的过驱动电压也可能导致响应较慢或不准确。该电压高于内部虚拟基准电压。内部虚拟基准电压会在 $1.24V \pm 0.5\%$ 或 1.0% (具体取决于所使用的版本) 范围内。

所提供的过驱动电压越高, TLV431 的响应速度就会越快。这可以在图 8-4 和图 8-3 中看到, 其中的图像显示了对各种输入电压的输出响应。

对于 TLV431 用作比较器的应用, 请将跳闸点设置为高于正预期误差 (对于 A 版本来说是 $+1.0\%$)。为了实现快速响应, 请将跳闸点设置为高于内部 V_{ref} 的 10% 。

为了实现从 V_{in} 到基准引脚的最低压降或差异, TI 建议使用阻值低于 $10k\Omega$ 的输入电阻器来提供 I_{ref} 。

8.2.1.2.3 输出电压和逻辑输入电平

为了使 TLV431 能够正常地用作比较器, 逻辑输出必须可供逻辑接收器件读取。这是通过了解输入高低电平阈值电压电平 (通常表示为 V_{IH} 和 V_{IL}) 来实现的。

如图 8-3 中所示, TLV431 在开环/比较器模式下的输出低电平电压大约为 $1V$, 这对于一些支持 $3.3V$ 供应逻辑已足够。但却无法支持 $2.5V$ 和 $1.8V$ 的供应逻辑。为了适应这种情况, 可以在输出端连接一个电阻分压器, 以将输出电压衰减到方便低电压逻辑接收器件读取的电压。



TLV431 的输出高电压约为 V_{sup} , 因为 TLV431 处于集电极开路状态。如果 V_{sup} 远高于接收逻辑的最大输入电压容差, 则必须对输出进行衰减, 以确保输出逻辑的稳定性。

当在输出端上使用电阻分压器时, 务必要使电阻分压器 (图 8-2 中的 R_1 和 R_2) 的和远高于 R_{sup} , 以免影响 TLV431 在关闭时将电压拉近至 V_{sup} 的能力。

8.2.1.2.3.1 输入电阻

在此应用中, TLV431 需要具有输入电阻, 以确保此器件所提供的所需基准拉电流 (I_{ref}) 在开启期间保持在合适的运行区域内。基准引脚上的实际电压为 $V_{ref}=V_{in}-I_{ref}*R_{in}$ 。 I_{ref} 可能会高达 $0.5\mu A$, 因此 TI 建议使用足够小的电阻, 这将能够减小 I_{ref} 通过 V_{in} 造成的误差。

8.2.1.3 应用曲线



8.2.2 并联稳压器/基准




图 8-5. 并联稳压器原理图

8.2.2.1 设计要求

本设计示例使用表 8-2 中所列的参数作为输入参数。

表 8-2. 设计参数

设计参数	示例值
基准初始精度	1.0%
电源电压	6V
阴极电流 (I _k)	1mA
输出电压电平	1.24V 至 6V
负载电容	100pF
反馈电阻器值和精度 (R1 和 R2)	10kΩ

8.2.2.2 详细设计过程

在将 TLV431 用作并联稳压器时，需要确定以下参数：

- 输入电压范围
- 温度范围
- 总精度
- 阴极电流
- 基准初始精度
- 输出电容

8.2.2.2.1 可编程输出/阴极电压

为了将阴极电压编程至调节电压，必须对阴极和阳极引脚之间的电阻桥进行分流，即将中点处连接至基准引脚。您可以在图 8-5 中看到该电路，其中电阻桥由 R1 和 R2 组成。您可以使用图 8-5 中所示的公式计算出并联稳压器配置中的阴极/输出电压近似值。您还可以通过考虑阴极电流，更精确地确定阴极电压：

$$V_O = (1 + R1/R2) * V_{ref} - I_{ref} * R1$$

为了使该公式有效，TLV431 必须完全偏置，以便具有足够的开环增益来减小任何增益误差。这可以通过满足节 5.4 表中指示的 I_{min} 规格来实现。

8.2.2.2.2 总精度

当对高于单位增益 ($V_{ka}=V_{ref}$) 的输出进行编程时, 除 V_{ref} 之外, TLV431 还容易受其他误差的影响, 这些误差可能会影响整体精度。这些误差包括:

- R1 和 R2 的精度
- $V_{I(dev)}$ - 基准电压随温度的变化
- $\Delta V_{ref} / \Delta V_{KA}$ - 基准电压变化与阴极电压变化之比
- $|z_{KA}|$ - 动态阻抗, 通过阴极电流导致阴极电压的变化

将所有这些变量考虑在内, 便可确定最坏情况下的阴极电压。应用手册 [SLVA445](#) 可协助设计人员设置并联电压, 以达到该器件的理想精度。

8.2.2.2.3 稳定性

虽然 TLV431 在没有容性负载的情况下是稳定的, 但是接收并联稳压器输出电压的器件可能会产生 TLV431 稳定区域 (如 [图 5-18](#) 中所示) 内的容性负载。此外, 设计人员可以使用容性负载来改进瞬态响应或进行电源去耦。

8.2.2.3 应用曲线




图 8-6. TLV431 启动响应

8.3 电源相关建议

当使用 TLV431 作为线性稳压器来为负载供电时, 设计人员通常会在输出/阴极引脚上使用旁路电容。这样做时, 请确保电容符合 [图 5-18](#) 中所示的稳定性标准。

为了避免超出最大阴极电流, 请确保电源电压符合电流要求的限制。另外, 请务必限制流入基准引脚的电流, 以免其超过绝对最大额定值。

对于分流高电流的应用, 请注意阴极和阳极迹线的长度, 从而调整迹线宽度以获得适当的电流密度。

8.4 布局

8.4.1 布局指南

将去耦电容器尽可能靠近器件放置。在分流大电流时, 对布线使用适当的宽度, 以避免压降过大。

8.4.2 布局示例




图 8-7. DBZ 布局示例

9 器件和文档支持

9.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.2 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (October 2017) to Revision B (March 2024)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 更新了引脚图.....	3
• 更新了 <i>典型应用设计要求</i>	21

Changes from Revision * (December 2008) to Revision A (October 2017)	Page
• 添加了汽车 AEC-Q100 特性.....	1
• 添加了新的典型曲线.....	15

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV431AQDBVRQ1	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	VONQ
TLV431AQDBVRQ1.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	VONQ
TLV431AQDBVRQ1G4	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	VONQ
TLV431AQDBVRQ1G4.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	VONQ
TLV431BQDBVRQ1	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	VOMQ
TLV431BQDBVRQ1.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	VOMQ
TLV431BQDBZRQ1	Active	Production	SOT-23 (DBZ) 3	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	VOQQ
TLV431BQDBZRQ1.A	Active	Production	SOT-23 (DBZ) 3	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	VOQQ
TLV431BQDBZRQ1G4	Active	Production	SOT-23 (DBZ) 3	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	VOQQ
TLV431BQDBZRQ1G4.A	Active	Production	SOT-23 (DBZ) 3	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	VOQQ

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TLV431A-Q1, TLV431B-Q1 :

- Catalog : [TLV431A](#), [TLV431B](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV431AQDBVRQ1	SOT-23	DBV	5	3000	179.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV431AQDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV431AQDBVRQ1G4	SOT-23	DBV	5	3000	179.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV431BQDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV431BQDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV431BQDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV431BQDBZRQ1	SOT-23	DBZ	3	3000	180.0	8.4	3.15	2.95	1.22	4.0	8.0	Q3
TLV431BQDBZRQ1G4	SOT-23	DBZ	3	3000	180.0	8.4	3.15	2.95	1.22	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV431AQDBVRQ1	SOT-23	DBV	5	3000	200.0	183.0	25.0
TLV431AQDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV431AQDBVRQ1G4	SOT-23	DBV	5	3000	200.0	183.0	25.0
TLV431BQDBVRQ1	SOT-23	DBV	5	3000	200.0	183.0	25.0
TLV431BQDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV431BQDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV431BQDBZRQ1	SOT-23	DBZ	3	3000	200.0	183.0	25.0
TLV431BQDBZRQ1G4	SOT-23	DBZ	3	3000	200.0	183.0	25.0

DBV0005A



PACKAGE OUTLINE

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



4214839/K 08/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DBZ0003A



PACKAGE OUTLINE

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



4214838/F 08/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration TO-236, except minimum foot length.
4. Support pin may differ or may not be present.
5. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

EXAMPLE BOARD LAYOUT

DBZ0003A

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
SCALE:15X



SOLDER MASK DETAILS

4214838/F 08/2024

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBZ0003A

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:15X

4214838/F 08/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月