

TLV232x 低电压、低功耗运算放大器

1 特性

- 在指定温度范围内具有宽电源电压范围：
 - $T_A = -40^{\circ}\text{C}$ 至 $+85^{\circ}\text{C}$, $V_{DD} = 2.7\text{V}$ 至 8V
- 已在 3V 和 5V 电压下完成全面特性测试
- 单电源供电
- $T_A = 25^{\circ}\text{C}$ 时, 共模输入电压范围扩大至从小于负电源轨到 $V_{DD} - 1\text{V}$
- 输出电压范围包括负电源轨
- 高输入阻抗: $10^{12}\Omega$ (典型值)
- ESD 保护电路
- 内置门锁效应抑制功能

2 应用

- 烟雾和热量探测器
- 现场变送器和传感器
 - 流量变送器
 - 压力变送器
 - 温度变送器
 - 液位变送器
- 运动检测器

3 说明

TLV2322 和 TLV2324 (TLV232x) 运算放大器属于专为用于低压单电源应用而设计的器件系列。该放大器对于要求器件仅消耗电源电流的绝对最小值的超低功耗系统特别有用。每个放大器可以在 2.7V 的最低电源电压下完全正常运行, 并已在 3V 和 5V 电源条件下完成全面特性测试与参数确定。共模输入电压范围包括负电源导轨, 并向上延伸至正电源导轨附近 1V 的范围以内。

这些放大器专门用于超低功耗、便携式、电池驱动型应用中, 每个运算放大器在 -40°C 至 $+85^{\circ}\text{C}$ 的全温度范围内的最大电源电流额定值仅为 $27\mu\text{A}$ 。

使用德州仪器 (TI) 的硅栅 LinCMOS™ 技术, 可以在低电压和低功耗下工作。LinCMOS 技术工艺还具有极高的输入阻抗和超低偏置电流, 使这些放大器非常适合连接到高阻抗源, 如传感器电路或滤波器应用。

为了便于设计小型便携式设备, TLV232x 提供了多种封装选项, 包括小外形封装和薄型缩小外形封装 (TSSOP)。与标准表面贴装封装相比, TSSOP 封装尺寸显著减小。最大高度仅为 1.1mm , 这使得该器件在空间至关重要时特别具有吸引力。


器件输入和输出能够承受 -100mA 电流而不会保持门锁。TLV232x 包含内部 ESD 保护电路, 可防止在高达 2000V 的电压 (根据 MIL-STD 883C 方法 3015.2 测

得) 下发生功能故障。不过, 在处理这些器件时必须小心, 因为接触 ESD 可能导致器件参数性能下降。

器件信息

器件型号	25°C 时的 $V_{IO\text{MAX}}$	封装 ⁽¹⁾
TLV2322	9mV	D (SOIC, 8)
		P (PDIP, 8)
		PW (TSSOP, 8)
TLV2324	10mV	D (SOIC, 14)
		N (PDIP, 14)
		PW (TSSOP, 14)

(1) 有关所有可用封装, 请参阅节 10。



输入偏移电压的示例分布 (TLV2322)



内容

1 特性	1	6.1 单电源与双电源测试电路.....	17
2 应用	1	6.2 输入偏置电流.....	18
3 说明	1	6.3 低电平输出电压.....	18
4 引脚配置和功能	3	6.4 输入偏移电压温度系数.....	18
5 规格	5	6.5 全功率响应.....	19
5.1 绝对最大额定值.....	5	6.6 测试时间.....	19
5.2 功耗额定值.....	5	7 应用和实施	20
5.3 建议运行条件.....	5	7.1 应用信息.....	20
5.4 电气特性, TLV2322.....	6	8 器件和文档支持	24
5.5 TLV2322 工作特性, $V_{DD} = 3V$	7	8.1 接收文档更新通知.....	24
5.6 工作特性, TLV2322, $V_{DD} = 5V$	7	8.2 支持资源.....	24
5.7 电气特性, TLV2324.....	8	8.3 商标.....	24
5.8 工作特性, TLV2324, $V_{DD} = 3V$	9	8.4 静电放电警告.....	24
5.9 工作特性, TLV2324, $V_{DD} = 5V$	9	8.5 术语表.....	24
5.10 典型特性.....	10	9 修订历史记录	24
6 参数测量信息	17	10 机械、封装和可订购信息	25

4 引脚配置和功能




图 4-1. TLV2322 D 封装，8 引脚 SOIC 和 P 封装，8 引脚 PDIP (顶视图)




图 4-2. TLV2322 PW 封装，8 引脚 TSSOP (顶视图)

表 4-1. 引脚功能：TLC2322

引脚		类型	说明
名称	编号		
1IN+	3	输入	同相输入，通道 1
1IN -	2	输入	反相输入，通道 1
2IN+	5	输入	同相输入，通道 2
2IN -	6	输入	反相输入，通道 2
OUT1	1	输出	输出，通道 1
OUT2	7	输出	输出，通道 2
V _{DD+}	8	—	正 (最高) 电源
V _{DD- / GND}	4	—	接地或负 (最低) 电源




图 4-3. TLV2324 D 封装，14 引脚 SOIC 或 N 封装，14 引脚 PDIP (顶视图)




图 4-4. TLV2324 PW 封装，14 引脚 TSSOP (顶视图)

表 4-2. 引脚功能：TLC2324

引脚		类型	说明
名称	编号		
1IN+	3	输入	同相输入，通道 1
1IN -	2	输入	反相输入，通道 1
2IN+	5	输入	同相输入，通道 2
2IN -	6	输入	反相输入，通道 2
3IN+	10	输入	同相输入，通道 3
3IN -	9	输入	反相输入，通道 3
4IN+	12	输入	同相输入，通道 4
4IN -	13	输入	反相输入，通道 4
OUT1	1	输出	输出，通道 1
OUT2	7	输出	输出，通道 2
OUT3	8	输出	输出，通道 3
OUT4	14	输出	输出，通道 4
V _{DD+}	4	—	正 (最高) 电源

表 4-2. 引脚功能 : TLC2324 (续)

引脚		类型	说明
名称	编号		
V _{DD} - / GND	11	—	接地或负 (最低) 电源

5 规格

5.1 绝对最大额定值

在自然通风温度下测得 (除非另有说明) (1)

		最小值	最大值	单位
V_{DD} (2)	电源电压		8	V
V_{ID} (3)	差分输入电压		$V_{DD} \pm$	V
V_I (任何输入)	输入电压	-0.3	V_{DD}	V
I_I	输入电流		± 5	mA
I_O	输出电流		± 30	mA
	在 $T_A = 25^\circ\text{C}$ (4) (或更低温度) 时短路电流的持续时间		无限	
	持续总功耗		请参阅 额定耗散电压	
T_A	自然通风条件下的工作温度	-40	85	$^\circ\text{C}$
T_{stg}	贮存温度	-65	150	$^\circ\text{C}$
	10 秒内距离外壳 1.6mm (1/16 英寸) 的引线温度		260	$^\circ\text{C}$

- (1) 应力超出绝对最大额定值下面列出的值时可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值，并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 除差分电压外的所有电压值都是相对于网络接地而言的。
- (3) 差分电压是指同相输入端上相对于反相输入端的电压。
- (4) 输出端能够短接到任一电源。将温度和/或电源电压限制为不超过最大额定耗散电压 (请参阅节 7.1.6)。

5.2 功耗额定值

封装	$T_A \leq 25^\circ\text{C}$ 额定功率	降额系数, $T_A > 25^\circ\text{C}$	$T_A = 85^\circ\text{C}$ 额定功率
D (SOIC , 8)	725mW	5.8mW/ $^\circ\text{C}$	377mW
D (SOIC , 14)	950mW	7.6mW/ $^\circ\text{C}$	494mW
N (PDIP , 14)	1575mW	12.6mW/ $^\circ\text{C}$	819mW
P (PDIP , 8)	1000mW	8.0mW/ $^\circ\text{C}$	520mW
PW (TSSOP , 8)	525mW	4.2mW/ $^\circ\text{C}$	273mW
PW (TSSOP , 14)	700mW	5.6mW/ $^\circ\text{C}$	364mW

5.3 建议运行条件

			最小值	最大值	单位
V_{DD}	电源电压		2.7	8	V
V_{IC}	共模输入电压	$V_{DD} = 3\text{V}$	-0.2	1.8	V
		$V_{DD} = 5\text{V}$	-0.2	3.8	
T_A	自然通风条件下的工作温度		-40	85	$^\circ\text{C}$

5.4 电气特性，TLV2322

在指定自然通风温度下（除非另有说明）

参数		测试条件	T _A ⁽¹⁾	TLV2322						单位
				V _{DD} = 3V			V _{DD} = 5V			
				最小值	典型值	最大值	最小值	典型值	最大值	
V _{IO}	输入失调电压	V _O = 1V, V _{IC} = 1V, R _S = 50 Ω, R _L = 1M Ω	25°C	1.1		9	1.1		9	mV
			完整范围			11	11			
α _{VIO}	输入失调电压的平均温度系数		25°C 至 85°C	1			1.1			μ V/°C
I _{IO}	输入偏移电流 ^{(2) (3)}	V _O = 1V, V _{IC} = 1V	25°C	0.5			0.5			pA
			85°C	22	1000	24	1000			
I _{IB}	输入偏置电流 ^{(2) (3)}	V _O = 1V, V _{IC} = 1V	25°C	0.6			0.6			pA
			85°C	175	2000	200	2000			
V _{ICR}	共模输入电压范围 ⁽⁴⁾		25°C	-0.2 至 2	-0.2 至 2.3		-0.2 至 4	-0.2 至 4.2		V
			完整范围	-0.2 至 1.8			-0.2 至 3.8			V
V _{OH}	高电平输出电压	V _{IC} = 1V, V _{ID} = 100mV, I _{OH} = -1mA	25°C	1.75	1.9		3.2	3.8		V
			完整范围	1.7			3			
V _{OL}	低电平输出电压	V _{IC} = 1V, V _{ID} = 100mV, I _{OH} = -1mA	25°C	115		150	95		150	mV
			完整范围			190	190			
A _{VD}	大信号差分电压放大	V _{IC} = ±1V, R _L = 1M Ω ⁽⁵⁾	25°C	50	400		50	520		V/mV
			完整范围	50			50			
CMRR	共模抑制比	V _O = 1V, R _S = 50 Ω V _{IC} = V _{ICR} 最小值	25°C	61	83		65	88		dB
			完整范围	59			60			
k _{SVR}	电源电压抑制比 (Δ V _{DD} /Δ V _{IO})	V _{IC} = 1V, V _O = 1V, R _S = 50 Ω	25°C	70	86		70	86		dB
			完整范围	65			65			
I _{DD}	电源电流	V _O = 1V, V _{IC} = 1V, 空载	25°C	13		34	20		34	μ A
			完整范围			54	54			

(1) 完整范围为 -40°C 至 +85°C。

(2) 小于 5pA 的输入偏置电流和输入偏移电流典型值通过数学方式确定。

(3) 参数通过特性测试确定。

(4) 此范围也适用于每个单独输入。

(5) V_{DD} = 5V 时, V_{O(PP)} = 0.25V 至 2V; V_{DD} = 3V 时, V_O = 0.5V 至 1.5V。

5.5 TLV2322 工作特性, $V_{DD} = 3V$

在指定自然通风温度下, $V_{DD} = 3V$

参数		测试条件	T_A	TLV2322			单位
				最小值	典型值	最大值	
SR	单位增益下的压摆率	$V_{IC} = 1V$, $V_{I(PP)} = 1V$, $R_L = 1M\Omega$, $C_L = 20pF$, 请参阅图 6-1	25°C		0.02		V/ μs
			85°C		0.02		
V_n	等效输入噪声电压	$f = 1kHz$, $R_S = 20\Omega$, 请参阅图 6-2	25°C		68		nV/ $\sqrt{Hz}$
B_{OM}	最大输出摆幅带宽	$V_O = V_{OH}$, $R_L = 1M\Omega$, $C_L = 20pF$, 请参阅图 6-1	25°C		2.5		kHz
			85°C		2		
B_1	单位增益带宽	$V_I = 10mV$, $R_L = 1M\Omega$, $C_L = 20pF$, 请参阅图 6-3	25°C		27		kHz
			85°C		21		
ϕ_m	相位裕度	$V_I = 10mV$, $f = B_1$, $R_L = 1M\Omega$, $C_L = 20pF$, 请参阅图 6-3	-40°C		39		°
			25°C		34		
			85°C		28		

5.6 工作特性, TLV2322, $V_{DD} = 5V$

在指定自然通风温度下, $V_{DD} = 5V$

参数		测试条件		T_A	TLV2322			单位
					最小值	典型值	最大值	
SR	单位增益下的压摆率	$V_{IC} = 1V$, $R_L = 1M\Omega$, $C_L = 20pF$, 请参阅图 6-1	$V_{I(PP)} = 1V$	25°C		0.03		V/ μs
				85°C		0.03		
			$V_{I(PP)} = 2.5V$	25°C		0.03		
				85°C		0.02		
V_n	等效输入噪声电压	$f = 1kHz$, $R_S = 20\Omega$, 请参阅图 6-2		25°C		68		nV/ $\sqrt{Hz}$
B_{OM}	最大输出摆幅带宽	$V_O = V_{OH}$, $R_L = 1M\Omega$, $C_L = 20pF$, 请参阅图 6-1		25°C		5		kHz
				85°C		4		
B_1	单位增益带宽	$V_I = 10mV$, $R_L = 1M\Omega$, $C_L = 20pF$, 请参阅图 6-3		25°C		85		kHz
				85°C		55		
ϕ_m	相位裕度	$V_I = 10mV$, $f = B_1$, $R_L = 1M\Omega$, $C_L = 20pF$, 请参阅图 6-3		-40°C		38		°
				25°C		34		
				85°C		28		

5.7 电气特性，TLV2324

在指定自然通风温度下（除非另有说明）

参数		测试条件	T _A ⁽¹⁾	TLV2324						单位
				V _{DD} = 3V			V _{DD} = 5V			
				最小值	典型值	最大值	最小值	典型值	最大值	
V _{IO}	输入失调电压	V _O = 1V, V _{IC} = 1V, R _S = 50 Ω, R _L = 1M Ω	25°C	1.1		10	1.1		10	mV
α _{VIO}	输入失调电压的平均温度系数		完整范围			12			12	
α _{VIO}	输入失调电压的平均温度系数		25°C 至 85°C	1			1.1			μ V/°C
I _{IO}	输入偏移电流 ^{(2) (3)}	V _O = 1V, V _{IC} = 1V	25°C	0.5			0.5			pA
			85°C	22		1000	24		1000	
I _{IB}	输入偏置电流 ^{(2) (3)}	V _O = 1V, V _{IC} = 1V	25°C	0.6			0.6			pA
			85°C	175		2000	200		2000	
V _{ICR}	共模输入电压范围 ⁽⁴⁾		25°C	-0.2 至 2	-0.2 至 2.3		-0.2 至 4	-0.2 至 4.2		V
			完整范围	-0.2 至 1.8			-0.2 至 3.8			V
V _{OH}	高电平输出电压	V _{IC} = 1V, V _{ID} = 100mV, I _{OH} = - μ 1mA	25°C	1.75	1.9		3.2	3.8		V
			完整范围	1.7			3			
V _{OL}	低电平输出电压	V _{IC} = 1V, V _{ID} = -100mV, I _{OL} = 1mA	25°C	115		150	95		150	mV
			完整范围			190			190	
A _{VD}	大信号差分电压放大	V _{IC} = ±1V, R _L = 1M Ω ⁽⁵⁾	25°C	50	400		50	520		V/mV
			完整范围	50			50			
CMRR	共模抑制比	V _O = 1V, R _S = 50 Ω, V _{IC} = V _{ICR} 最小值	25°C	61	83		65	88		dB
			完整范围	59			60			
k _{SVR}	电源电压抑制比 (Δ V _{DD} /Δ V _{IO})	V _O = 1V, V _{IC} = 1V, R _S = 50 Ω	25°C	70	86		70	86		dB
			完整范围	65			65			
I _{DD}	电源电流	V _O = 1V, V _{IC} = 1V, 空载	25°C	26		68	39		68	μ A
			完整范围			108			108	

- (1) 完整范围为 -40°C 至 85°C。
 (2) 低于 5pA 的输入偏置电流和输入偏移电流典型值通过数学方式确定。
 (3) 参数通过特性测试确定。
 (4) 此范围也适用于每个单独输入。
 (5) $V_{DD} = 5V$ 时, $V_O(PP) = 0.25V$ 至 $2V$; $V_{DD} = 3V$ 时, $V_O = 0.5V$ 至 $1.5V$ 。

5.8 工作特性，TLV2324， $V_{DD} = 3V$

在指定自然通风温度下， $V_{DD} = 3V$

参数		测试条件	T_A	TLV2324			单位
				最小值	典型值	最大值	
SR	单位增益下的压摆率	$V_{IC} = 1V$ ， $V_{I(PP)} = 1V$ ， $R_L = 1M\Omega$ ， $C_L = 20pF$ ，请参阅图 6-1	25°C		0.02		V/ μs
			85°C		0.02		
V_n	等效输入噪声电压	$f = 1kHz$ ， $R_S = 20\Omega$ ，请参阅图 6-2	25°C		68		nV/ $\sqrt{Hz}$
B_{OM}	最大输出摆幅带宽	$V_O = V_{OH}$ ， $R_L = 1M\Omega$ ， $C_L = 20pF$ ，请参阅图 6-1	25°C		2.5		kHz
			85°C		2		
B_1	单位增益带宽	$V_I = 10mV$ ， $R_L = 1M\Omega$ ， $C_L = 20pF$ ，请参阅图 6-3	25°C		27		kHz
			85°C		21		
ϕ_m	相位裕度	$V_I = 10mV$ ， $f = B_1$ ， $R_L = 1M\Omega$ ， $C_L = 20pF$ ，请参阅图 6-3	-40°C		39		°
			25°C		34		
			85°C		28		

5.9 工作特性，TLV2324， $V_{DD} = 5V$

在指定自然通风温度下， $V_{DD} = 5V$

参数		测试条件		T_A	TLV2324			单位
					最小值	典型值	最大值	
SR	单位增益下的压摆率	$V_{IC} = 1V$ ， $R_L = 1M\Omega$ ， $C_L = 20pF$ ，请参阅图 6-1	$V_{I(PP)} = 1V$	25°C		0.03		V/ μs
				85°C		0.03		
			$V_{I(PP)} = 2.5V$	25°C		0.03		
				85°C		0.02		
V_n	等效输入噪声电压	$f = 1kHz$ ， $R_S = 20\Omega$ ，请参阅图 6-2		25°C		68		nV/ $\sqrt{Hz}$
B_{OM}	最大输出摆幅带宽	$V_O = V_{OH}$ ， $R_L = 1M\Omega$ ， $C_L = 20pF$ ，请参阅图 6-1		25°C		5		kHz
				85°C		4		
B_1	单位增益带宽	$V_I = 10mV$ ， $R_L = 1M\Omega$ ， $C_L = 20pF$ ，请参阅图 6-3		25°C		85		kHz
				85°C		55		
ϕ_m	相位裕度	$V_I = 10mV$ ， $f = B_1$ ， $R_L = 1M\Omega$ ， $C_L = 20pF$ ，请参阅图 6-3		-40°C		38		°
				25°C		34		
				85°C		28		

5.10 典型特性

表 5-1. 图形表

			图表
V_{IO}	输入失调电压	经销商	1 – 4
α_{VIO}	输入偏移电压温度系数	经销商	5 – 8
I_{IB}	输入偏置电流	与自然通风温度间的关系	9
I_{IO}	输入失调电流	与自然通风温度间的关系	9
V_{IC}	共模输入电压	与电源电压间的关系	10
V_{OH}	高电平输出电压	与高电平输出电流间的关系	11
		与电源电压间的关系	12
		与自然通风温度间的关系	13
V_{OL}	低电平输出电压	与共模电压间的关系	14
		与自然通风温度间的关系	15、16
		与差动输入电压间的关系	17
		与低电平输出电流间的关系	18
A_{VD}	大信号差动电压放大	与电源电压间的关系	19
		与自然通风温度间的关系	20
		与频率间的关系	21、22
I_{DD}	电源电流	与电源电压间的关系	23
		与自然通风温度间的关系	24、25
S_R	压摆率	与电源电压间的关系	26
		与自然通风温度间的关系	27
$V_{O(PP)}$	最大峰值间输出电压	与频率间的关系	28
B_1	单位增益带宽	与电源电压间的关系	29
		与自然通风温度间的关系	30
ϕ_m	相位裕度	与电源电压间的关系	31
		与自然通风温度间的关系	32
		与负载电容间的关系	33
	相移	与频率间的关系	21、22
V_n	等效输入噪声电压	与频率间的关系	34




图 5-1. TLV2322 输入失调电压的分布




图 5-2. TLV2322 输入失调电压的分布

5.10 典型特性 (续)




图 5-3. TLV2324 输入失调电压的分布




图 5-4. TLV2324 输入失调电压的分布




图 5-5. TLV2322 输入失调电压温度系数的分布




图 5-6. TLV2322 输入失调电压温度系数的分布




图 5-7. TLV2324 输入失调电压温度系数的分布





图 5-8. TLV2324 输入失调电压温度系数的分布

5.10 典型特性 (续)



小于 5pA 的输入偏置电流和输入偏移电流典型值通过数学方式确定

图 5-9. 输入偏置电流和输入偏移电流与自然通风温度间的关系




图 5-10. 共模输入电压与电源电压间的关系





图 5-11. 高电平输出电压与高电平输出电流间的关系



$V_{IC} = 1V$, $V_{ID} = 100mV$, $R_L = 1M\Omega$

图 5-12. 高电平输出电压与电源电压间的关系




图 5-13. 高电平输出电压与自然通风温度间的关系




图 5-14. 低电平输出电压与共模输入电压间的关系

5.10 典型特性 (续)




图 5-15. 低电平输出电压与自然通风温度间的关系




图 5-16. 低电平输出电压与自然通风温度间的关系




图 5-17. 低电平输出电压与差动输入电压间的关系




图 5-18. 低电平输出电压与低电平输出电流间的关系




图 5-19. 大信号差动电压放大与电源电压间的关系




图 5-20. 大信号差分电压放大与自然通风温度间的关系

5.10 典型特性 (续)




图 5-21. 大信号差分电压放大和相移与频率间的关系




图 5-22. 大信号差分电压放大和相移与频率间的关系




图 5-23. 电源电流与电源电压间的关系




图 5-24. TLV2322 电源电流与自然通风温度间的关系




图 5-25. TLV2324 电源电流与自然通风温度间的关系




图 5-26. 压摆率与电源电压间的关系

5.10 典型特性 (续)




图 5-27. 压摆率与自然通风温度间的关系




图 5-28. 最大峰值间输出电压与频率间的关系




图 5-29. 单位增益带宽与电源电压间的关系




图 5-30. 单位增益带宽与自然通风温度间的关系




图 5-31. 相位裕度与电源电压间的关系




图 5-32. 相位裕度与自然通风温度间的关系

5.10 典型特性 (续)




图 5-33. 相位裕度与负载电容间的关系




图 5-34. 等效输入噪声电压与频率间的关系

6 参数测量信息

6.1 单电源与双电源测试电路

由于 TLV232x 针对单个电源操作进行了优化，因此用于各种测试的电路配置常常会带来一些不便，因为在许多情况下输入信号必须偏离接地电平。通过使用双电源并将输出负载连接到负电源轨来测试器件，可以避免这种不便。下图比较了单电源与双电源测试电路。使用任一电路均可得到相同的结果。




图 6-1. 单位增益放大器




图 6-2. 噪声测试电路




图 6-3. 100 倍增益反相放大器

6.2 输入偏置电流

由于 TLV232x 运算放大器具有高输入阻抗，尝试测量输入偏置电流可能得到错误的读数。在正常环境温度下，偏置电流通常小于 1pA，测试插座上的泄漏电流很容易超过该值。为避免测量错误，我们提供了两条建议：

- 将器件与其他潜在的泄漏漏源隔离。在设备输入端周围和之间使用接地屏蔽层（请参阅图 6-4）。否则可能流向输入端的泄漏电流被分流。
- 在测试插座中没有器件的情况下实际执行输入偏置电流测试（使用皮安表），以补偿测试插座的泄漏电流。然后，可以从使用测试插座中的器件获得的读数减去开路插座泄漏电流读数来计算实际的输入偏置电流。

许多自动测试仪以及部分台式运算放大器测试仪使用伺服环路技术，将电阻器与器件输入串联来测量输入偏置电流（测量串联电阻器两端的压降并计算偏置电流）。这种方法要求将器件插入测试插座以获得正确读数；因此，使用这种方法无法获得开路插座读数。




图 6-4. 器件输入端周围的隔离金属 (P 封装)

6.3 低电平输出电压

为了实现在低电平电源电压下运行，需要在输入级中做出一定的妥协。这种妥协会导致器件的低电平输出电压依赖于共模输入电压电平和差动输入电压电平。当尝试将低电平输出读数与电气规格中引用的读数相关联时，请观察这两种情况。如果要使用除这些条件以外的其他条件，请参阅节 5.10 中的典型特性。

6.4 输入偏移电压温度系数

读数错误通常是由于尝试测量输入偏移电压的温度系数所导致的。该参数实际上是使用在两个不同温度下获得的输入偏移电压测量值计算出的。当一个（或两个）温度低于冰点时，器件和测试插座上都会积聚湿气。这种湿气会导致泄漏电流和接触电阻，从而可能导致输入偏移电压读数错误。前面提到的隔离技术对泄漏电流没有效果，因为湿气也会覆盖隔离金属，导致这些技术失效。请在高于冰点的温度下执行这些测量，以最大限度减少误差。

6.5 全功率响应

全功率响应（即运算放大器转换率限制输出电压摆幅的最低频率）通常通过两种方式指定：全线性响应和全峰值响应。全线性响应通常通过以下方法测量：在增加正弦输入信号频率的同时监测输出的失真水平。当输出显示明显失真时，输入频率即记为全线性带宽。全峰值响应定义为保持完整的峰值间输出摆幅的最大输出频率，不考虑失真。当输出频率大于全峰值响应带宽或最大输出摆幅带宽时，无法保持完整的峰值间输出摆幅。

由于没有全行业都认可的显著失真值，因此本数据表中指定了全峰值响应，并使用图 6-1 的电路进行测量。初始设置涉及使用正弦输入来确定器件的最大峰值间输出（正弦波振幅增加，直到发生削波）。然后将正弦波替换为具有相同振幅的方波。然后增加频率，直到无法再保持最大的峰值间输出（图 6-5）。使用方波可以更准确地确定达到最大峰值间输出的点。




图 6-5. 全功率响应输出信号

6.6 测试时间

测试时间不足是一个常见问题，尤其是在大批量、短测试时间的环境中测试 CMOS 器件时。CMOS 中的内部电容天生高于双极性和 BiFET 器件，并且比双极性和 BiFET 器件需要更长的测试时间。随着电源电平和温度降低，该问题变得更加明显。

7 应用和实例

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

7.1.1 单电源供电

虽然 TLV232x 在使用双电源（也称为平衡或分立电源）时表现良好，但该设计针对单电源供电进行了优化。优化内容包括：包含接地的输入共模电压范围，以及下拉至接地的输出电压范围。电源电压范围扩大至低至 2.7V，从而可在通常为 TTL 和 HCMOS 提供的电源电平下运行。

许多单电源应用要求在一个输入端施加电压，以建立大于接地电平的基准电平。该虚拟接地使用两个大电阻器和一个缓冲放大器（如 OPA202）生成。

TLV232x 可很好地与数字逻辑配合使用；但是，使用同一电源为线性器件和数字逻辑供电时，请采取以下建议的预防措施：

- 通过单独的旁路电源线为线性器件供电（请参阅图 7-1）；否则，线性器件电源导轨可能会由于数字逻辑中的高开关电流引起的压降而波动。
- 可使用适当的旁路技术，以降低出现噪声引起的误差的可能性。单电容去耦合通常就已足够；不过，在高频应用中可能需要 RC 去耦合。




图 7-1. 公共电源导轨与独立电源导轨

7.1.2 输入特性

指定了 TLV232x 的最小和最大输入电压，如果任一输入端超过该电压，可能会导致器件故障。超出此指定范围是一种常见问题，尤其是在单电源供电时。范围下限包括负电源轨，而上限指定为 $V_{DD} - 1V$ ($T_A = 25^\circ C$ 时) 和 $V_{DD} - 1.2V$ (所有其他温度下)。

多晶硅栅极工艺的使用和精心设计的输入电路，使传统 TLV232x 与传统金属栅极工艺相比具有非常好的输入偏移电压漂移特性。CMOS 器件中的偏移电压漂移在很大程度上受到植入氧化物中的磷掺杂剂极化引起的阈值电压漂移的影响。将磷掺杂剂置于导体（如多晶硅栅极）中可缓解极化问题，从而使阈值电压漂移降低一个数量级以上。偏移电压随时间的漂移计算值通常为 $0.1\mu V/V$ ，包括运行的第一个月。

通过从传统的 150mm LinCMOS 工艺迁移到 300mm 直径晶圆工艺，输入偏移电压精度、转换率、相位裕度、输出电流驱动能力和高电平输出电压得到了相关改进。然而，这一改变引入了一个新的交叉区域，在该区域中，当输入共模电压接近 V_{DD} 导轨时，输入偏移电压将会发生漂移（通常为 $300\mu V - 400\mu V$ ）。图 7-2 和图 7-3 绘制了该特性在各种温度和 5V 电源下的平均值和标准偏差。




图 7-2. 偏移电压与输入共模电压间的关系




图 7-3. 偏移电压与输入共模电压间的关系

由于极高的输入阻抗和由此产生的低偏置电流要求，TLV232x 是低电平信号处理的绝佳选择。但是，印刷电路板和插座上的泄漏电流有时很容易超过偏置电流要求，且会导致器件性能下降。最佳实践是在输入端周围添加防护环（类似于参数测量信息一节中图 6-4 的防护环）。在与共模输入相同的电压电平下，从低阻抗源驱动这些防护装置（请参阅图 7-4）。

将任何未使用的放大器的输入端接地，以避免可能的振荡。




图 7-4. 防护环方案

7.1.3 噪声性能

运算放大器电路中的噪声规格在很大程度上取决于第一级差分放大器中的电流。TLV232x 具有低输入偏置电流要求，因此具有非常低的噪声电流，在大多数应用中影响甚微。当使用大于 $50k\Omega$ 的电路阻抗值时，这一特性使得该器件尤其优于双极性器件，因为双极性器件具有更大的噪声电流。

7.1.4 反馈

运算放大器电路几乎总是采用反馈设计，而由于反馈是振荡的首要条件，因此需谨慎设计。大多数振荡问题都是由于驱动电容负载并忽略杂散输入电容所致。与反馈电阻器并联的低容值电容器是一种有效的解决方法（请参阅图 7-5）。基于经验对该电容器值进行了优化。




图 7-5. 对输入电容进行补偿

7.1.5 静电放电保护

TLV232x 包含内部静电放电 (ESD) 保护电路, 可防止在高达 2000V 的电压 (根据 MIL-PRF-38535 方法 3015.2 测得) 下发生功能故障。不过, 处理这些器件时必须小心, 因为接触 ESD 可能导致器件参数性能下降。保护电路还导致输入偏置电流呈现出温度依赖性, 并具有反向偏置二极管的特性。

7.1.6 闩锁效应


CMOS 器件由于固有的寄生晶闸管而容易受到闩锁效应的影响, 因此 TLV232x 输入和输出在设计上可承受 -100mA 浪涌电流而不会发生闩锁效应。但是, 应尽可能利用最佳实践来降低发生闩锁效应的可能性。不要正向偏置内部保护二极管。对于所施加的输入和输出电压, 不要超出电源电压 300mV 以上。在脉冲发生器上使用电容性耦合时请小心。使用去耦电容器 (典型值为 0.1μF) 来分流电源瞬变, 将该电容器置于电源导轨上尽可能靠近器件的位置。

如果发生闩锁效应, 建立的电流路径通常介于正电源导轨和接地之间, 并由电源线上的浪涌、超过电源电压的输出和/或输入电压触发。发生闩锁效应后, 电流仅受电源阻抗和寄生晶闸管的正向电阻限制, 通常会导致器件损坏。发生闩锁效应的可能性随着温度和电源电压增加而增加。

7.1.7 输出特性

TLV232x 的输出级旨在灌入和拉取相对较高的电流 (请参阅节 5.10)。如果输出遇到短路情况, 这种高电流能力在某些情况下可能造成器件损坏。输出电流能力随电源电压增加而提高。

尽管 TLV232x 已具有输出高电平电压和电流的出色能力, 但在需要时也可以通过一些方法进一步增强此能力。最简单的方法是使用从输出端连接到正电源导轨的上拉电阻器 (R_P) (请参阅图 7-6)。使用该电路有两个劣势。首先, NMOS 下拉晶体管会灌入相对较大的电流。在该电路中, 下拉晶体管的行为类似于线性电阻器, 导通电阻介于约 60Ω 到 180Ω 之间, 具体取决于运算放大器输入的驱动强度。 R_P 值非常低时, 输出端会发生相对于 0V 的电压偏移。其次, 上拉电阻器 R_P 充当着下拉晶体管的漏极负载。因此, 在相应上拉晶体管不提供输出电流的输出电压电平时, 运算放大器的增益会降低。

图 7-6. 使用阻性上拉来提高 V_{OH}






图 7-7. 输出特性测试电路


TLV232x 的所有工作特性都是在 20pF 负载下测得的。该器件可驱动更高的电容负载。但是，随着输出负载电容增加，产生的响应极出现在较低频率下，进而导致振铃、峰值甚至振荡（请参阅图 7-7 和图 7-8）。在许多情况下，在反馈环路中增加串联电阻器形式的补偿可以缓解该问题。



(a) $C_L = 20\text{ pF}$, $R_L = \text{NO LOAD}$



(b) $C_L = 260\text{ pF}$, $R_L = \text{NO LOAD}$



(c) $C_L = 310\text{ pF}$, $R_L = \text{NO LOAD}$

图 7-8. 电容负载的影响

8 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

8.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.2 支持资源

TI E2E™ 中文支持论坛 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.3 商标

LinCMOS™ and TI E2E™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

8.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.5 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (February 1997) to Revision A (July 2025)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 添加了 <i>应用、引脚配置和功能、应用和实施、器件和文档支持以及机械、封装和可订购信息</i> 部分.....	1
• 从数据表中删除了过时的 TLE2322Y 和 TLE2324Y 器件和相关内容.....	1
• 将 <i>特性、说明、建议运行条件、电气特性、典型特性和单个电源操作</i> 中的最低电源电压从 2V 更改为 2.7V.....	1
• 删除了 <i>等效原理图 (每个放大器)</i> 部分.....	3
• 添加了 <i>引脚配置和功能</i> 部分以及引脚说明.....	3
• 添加表注：输入偏置电流和输入偏移电流通过特性测试来确定.....	6
• 将典型输入偏移电流从 0.1pA 更改为 0.5pA.....	6
• 将 $T_A = 25^\circ\text{C}$ 时的最小输入共模电压从 -0.3V 更改为 -0.2V	6
• 将 $T_A = 25^\circ\text{C}$ 时 $V_{DD} = 3\text{V}$ 的典型电源电流从 $12\ \mu\text{A}$ 更改为 $13\ \mu\text{A}$	6
• 将 $T_A = 25^\circ\text{C}$ 时 $V_{DD} = 3\text{V}$ 的 CMRR 最小值从 65dB 更改为 61dB.....	6
• 将 $T_A = 25^\circ\text{C}$ 时 $V_{DD} = 3\text{V}$ 的 CMRR 最小值从 88dB 更改为 83dB.....	6
• 将整个温度范围内 $V_{DD} = 3\text{V}$ 的 CMRR 最小值从 60dB 更改为 59dB.....	6
• 将 $T_A = 25^\circ\text{C}$ 时 $V_{DD} = 5\text{V}$ 的 CMRR 最小值从 94dB 更改为 88dB.....	6
• 添加表注：输入偏置电流和输入偏移电流通过特性测试来确定.....	8
• 将典型输入偏移电流从 0.1pA 更改为 0.5pA.....	8
• 将 $T_A = 25^\circ\text{C}$ 时的最小输入共模电压从 -0.3V 更改为 -0.2V	8
• 将 $T_A = 25^\circ\text{C}$ 时 $V_{DD} = 3\text{V}$ 的典型电源电流从 $24\ \mu\text{A}$ 更改为 $26\ \mu\text{A}$	8

• 将 $T_A = 25^\circ\text{C}$ 时 $V_{DD} = 3\text{V}$ 的 CMRR 最小值从 65dB 更改为 61dB.....	8
• 将 $T_A = 25^\circ\text{C}$ 时 $V_{DD} = 3\text{V}$ 的 CMRR 典型值从 88dB 更改为 83dB.....	8
• 将整个温度范围内 $V_{DD} = 3\text{V}$ 的 CMRR 最小值从 60dB 更改为 59dB.....	8
• 将 $T_A = 25^\circ\text{C}$ 时 $V_{DD} = 5\text{V}$ 的 CMRR 最小值从 94dB 更改为 88dB.....	8
• 更新了图 5-10、5-12、5-23、5-26、5-31 和 5-34.....	10
• 更新了全功率响应中对全线性 and 全峰值响应的说明.....	19
• 删除了单电源供电中的图 40 并更新了虚拟接地生成指南.....	20
• 向输入特性中添加了有关输入交叉区域更改的指南.....	20

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV2322ID	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 85	2322I
TLV2322IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	2322I
TLV2322IDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	2322I
TLV2322IP	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	TLV2322IP
TLV2322IP.A	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	TLV2322IP
TLV2322IPWR	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	TY2322
TLV2322IPWR.A	Active	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	TY2322
TLV2324ID	Obsolete	Production	SOIC (D) 14	-	-	Call TI	Call TI	-40 to 85	TLV2324I
TLV2324IDR	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	TLV2324I
TLV2324IDR.A	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	TLV2324I
TLV2324IN	Active	Production	PDIP (N) 14	25 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	TLV2324IN
TLV2324IN.A	Active	Production	PDIP (N) 14	25 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	TLV2324IN
TLV2324IPWR	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	TY2324
TLV2324IPWR.A	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	TY2324

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV2322IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV2322IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV2322IPWR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TLV2324IPWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TLV2324IPWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV2322IDR	SOIC	D	8	2500	340.5	338.1	20.6
TLV2322IDR	SOIC	D	8	2500	353.0	353.0	32.0
TLV2322IPWR	TSSOP	PW	8	2000	353.0	353.0	32.0
TLV2324IPWR	TSSOP	PW	14	2000	353.0	353.0	32.0
TLV2324IPWR	TSSOP	PW	14	2000	353.0	353.0	32.0

TUBE



*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
TLV2322IP	P	PDIP	8	50	506	13.97	11230	4.32
TLV2322IP.A	P	PDIP	8	50	506	13.97	11230	4.32
TLV2324IN	N	PDIP	14	25	506	13.97	11230	4.32
TLV2324IN.A	N	PDIP	14	25	506	13.97	11230	4.32

D0014A**PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT


D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

P (R-PDIP-T8)

PLASTIC DUAL-IN-LINE PACKAGE



- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. Falls within JEDEC MS-001 variation BA.

N (R-PDIP-T**)

16 PINS SHOWN

PLASTIC DUAL-IN-LINE PACKAGE



PINS ** DIM	14	16	18	20
A MAX	0.775 (19,69)	0.775 (19,69)	0.920 (23,37)	1.060 (26,92)
A MIN	0.745 (18,92)	0.745 (18,92)	0.850 (21,59)	0.940 (23,88)
MS-001 VARIATION	AA	BB	AC	AD



4040049/E 12/2002

- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 -  Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
 -  The 20 pin end lead shoulder width is a vendor option, either half or full width.



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)




8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4221848/A 02/2015

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153, variation AA.

EXAMPLE BOARD LAYOUT


PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X

4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月