

TLC555 CMOS 计时器

1 特性

- 极低功耗：
 - $V_{DD} = 5V$ 时为 1mW (典型值)
- 能够在非稳态模式下正常工作
- 支持轨到轨摆动的 CMOS 输出
- 高输出电流能力
 - 灌电流：100mA (典型值)
 - 源电流：10mA (典型值)
- 输出与 CMOS、TTL 和 MOS 完全兼容
- 低电源电流在输出转换期间降低了尖峰
- 2V 至 15V 单电源运行
- 在功能上可与 NE555 互换；具有相同的引脚
- ESD 保护超出 ANSI/ESDA/JEDEC JS-001 规定的 1000V
- 可用于 Q 级温度汽车
 - 高可靠性汽车应用
 - 配置控制和打印支持
 - 通过汽车标准鉴定

2 应用

- 精确计时
- 脉冲发生
- 顺序计时
- 延时时间生成
- 脉宽调制
- 脉冲位置调制
- 线性斜坡发生器

3 说明

TLC555 是一款 CMOS 单片计时电路。该计时器与 CMOS、TTL 和 MOS 逻辑器件完全兼容，可在最高 2MHz 的频率下运行。由于输入阻抗较高，此器件可支持比 NE555 或 LM555 所支持的计时电容器更小的计时电容器。因此，可实现更加准确的延时时间和振荡。在整个电源电压范围内可保持较低功耗。


与 NE555 类似，TLC555 有一个约等于电源电压三分之一的触发电平以及一个约等于电源电压三分之二的阈值电平。可使用控制电压终端 (CONT) 来改变这些电平。当触发输入 (TRIG) 下降至低于触发电平的时候，触发器被设定并且输出变为高电平。如果 TRIG 高于触发电平并且阈值输入 (THRES) 在阈值电平之上，触发器将被复位并且输出为低电平。复位输入 (RESET) 的优先级高于所有其他输入，并且可用于启动一个新的计时周期。如果 RESET 为低电平，触发器被复位并且输出为低电平。只要当输出为低电平，在放电终端 (DISCH) 和接地 (GND) 之间提供一个低阻抗路径。所有未使用的输入必须连接到适当的逻辑电平，以防止错误触发。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TLC555C	SOIC (8)	4.9mm × 6.0mm
	PDIP (8)	9.81mm × 9.43mm
	SOP (8)	6.2mm × 7.8mm
	TSSOP (14)	5.0mm × 6.4mm
TLC555I	SOIC (8)	4.9mm × 6.0mm
	PDIP (8)	9.81mm × 9.43mm
TLC555M	LCCC (20)	8.89mm × 8.89mm
	CDIP (8)	9.6mm × 9.0mm
TLC555Q	SOIC (8)	4.9mm × 6.0mm

(1) 有关更多信息，请参阅 节 10。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



简化版原理图



内容

1 特性	1	6.2 功能方框图	15
2 应用	1	6.3 特性说明	15
3 说明	1	6.4 器件功能模式	19
4 引脚配置和功能	3	7 应用和实施	20
5 规格	5	7.1 应用信息	20
5.1 绝对最大额定值.....	5	7.2 典型应用	20
5.2 ESD 等级.....	5	7.3 电源相关建议	26
5.3 建议运行条件.....	5	7.4 布局	26
5.4 热性能信息.....	6	8 器件和文档支持	27
5.5 电气特性：TLC555C 的 $V_{DD} = 2V$ ，TLC555I 的 $V_{DD} = 3V$	7	8.1 接收文档更新通知.....	27
5.6 电气特性： $V_{DD} = 5V$	8	8.2 支持资源.....	27
5.7 电气特性： $V_{DD} = 15V$	10	8.3 商标.....	27
5.8 计时特点.....	12	8.4 静电放电警告.....	27
5.9 典型特性.....	13	8.5 术语表.....	27
6 详细说明	15	9 修订历史记录	28
6.1 概述.....	15	10 机械、封装和可订购信息	30

4 引脚配置和功能




图 4-1. D、P、PS 和 JG 封装 8 引脚 SOIC、PDIP、SOP 和 CDIP (顶视图)

表 4-1. 引脚功能：D、P、PS 和 JG 封装

引脚		类型	说明
名称	编号		
CONT	5	输入	控制比较器阈值。输出 $2/3 V_{DD}$ 并允许旁路电容器连接。
DISCH	7	输出	集电极开路输出，可对计时电容器进行放电。
GND	1	—	接地。
NC	—	—	无内部连接。
OUT	3	输出	高电流计时器输出信号。
复位	4	输入	低电平有效复位输入可强制将输出端和放电端置于低电平。
THRES	6	输入	计时输入结束。THRES > CONT 时将输出端和放电端置于低电平。
TRIG	2	输入	计时输入开始。TRIG < $1/2$ CONT 时将输出端置于高电平，放电端为开路状态。
V _{DD}	8	—	电源电压。




图 4-2. PW 封装，14 引脚 TSSOP (俯视图)




图 4-3. FK 封装，20 引脚 LCCC (俯视图)

表 4-2. 引脚功能：PW 和 FK

引脚			类型	说明
名称	编号			
	PW (TSSOP)	FK (LCCC)		
CONT	8	12	输入	控制比较器阈值。输出 2/3 V _{DD} 并允许旁路电容器连接。
DISCH	12	17	输出	集电极开路输出，可对计时电容器进行放电。
GND	1	2	—	接地。
NC	2、4、6、 9、11、13	1、3、4、6、 8、 9、11、13、 14、16、18、 19	—	无内部连接。
OUT	5	7	输出	高电流计时器输出信号。
复位	7	10	输入	低电平有效复位输入可强制将输出端和放电端置于低电平。
THRES	10	15	输入	计时输入结束。THRES > CONT 时将输出端和放电端置于低电平。

表 4-2. 引脚功能：PW 和 FK（续）

引脚			类型	说明
名称	编号			
	PW (TSSOP)	FK (LCCC)		
TRIG	3	5	输入	计时输入开始。TRIG < 1/2 CONT 时将输出端置于高电平，放电端为开路状态。
V _{DD}	14	20	—	电源电压。

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

			最小值	最大值	单位
	电压	电源, V_{DD} ⁽²⁾	-0.3	18	V
		输入, 任何输入	-0.3	V_{DD}	
		放电	-0.3	18	
	电流	灌电流, 放电或输出		150	mA
		源电流, 输出, I_O		15	
T_A	工作温度	C 后缀型号	0	70	°C
		I 后缀	-40	85	
		Q 后缀	-40	125	
		M 后缀	-55	125	
	60 秒内的外壳温度	FK 封装	-65	150	°C
T_{stg}	贮存温度		-65	150	°C

- (1) 超出绝对最大额定值范围操作可能会导致器件永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议的工作条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 所有电压值均以网络 GND 为基准。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电 ⁽³⁾	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±1000	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	±1000	

- (1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。
- (3) 有关保护器件免受 ESD 影响的应用指南, 请参阅节 7.2.5。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

			最小值	最大值	单位
V_{DD}	电源电压	TLC555C	2	15	V
		TLC555I	3	15	
		TLC555M	5	15	
		TLC555Q	5	15	
T_A	自然通风条件下的工作温度	TLC555C	0	70	°C
		TLC555I	-40	85	
		TLC555M	-55	125	
		TLC555Q	-40	125	

5.4 热性能信息

热指标 ⁽¹⁾		TLC555						单位
		D (SOIC)	FK (LCCC)	JG (CDIP)	P (PDIP)	PS (SOP)	PW (TSSOP)	
		8 引脚	20 引脚	8 引脚	8 引脚	8 引脚	14 引脚	
$R_{\theta JA}$	结至环境热阻	138.9	不适用	120	93.1	120	135	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	78.8	37	81	82.5	72	61	°C/W
$R_{\theta JB}$	结至电路板热阻	87.9	36	110	69.6	69	77	°C/W
ψ_{JT}	结至顶部特征参数	23.2	不适用	45	52.0	32	12	°C/W
ψ_{JB}	结至电路板特征参数	86.9	不适用	103	69.2	68	77	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	4.3	31	不适用	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用手册。

5.5 电气特性：TLC555C 的 $V_{DD} = 2V$ ，TLC555I 的 $V_{DD} = 3V$

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件 ⁽¹⁾		最小值	典型值	最大值	单位
V_{IT}	阈值电压	25°C	TLC555C	0.95	1.33	1.65	V
			TLC555I	1.6		2.4	
		完整范围	TLC555C	0.85		1.75	
			TLC555I	1.5		2.5	
I_{IT}	阈值电流	25°C	TLC555C		10		pA
			TLC555I		10		
		最大值	TLC555C		75		
			TLC555I		150		
$V_{I(TRIG)}$	触发电压	25°C	TLC555C	0.4	0.67	0.95	V
			TLC555I	0.71	1	1.29	
		完整范围	TLC555C	0.3		1.05	
			TLC555I	0.61		1.39	
$I_{I(TRIG)}$	触发电流	25°C	TLC555C		10		pA
			TLC555I		10		
		最大值	TLC555C		75		
			TLC555I		150		
$V_{I(RESET)}$	复位电压	25°C	TLC555C	0.4	1.1	1.5	V
			TLC555I	0.4	1.1	1.5	
		完整范围	TLC555C	0.3		2	
			TLC555I	0.3		1.8	
	控制电压（开路）占电源电压的百分比	最大值	TLC555C		66.7%		
			TLC555I		66.7%		
	放电开关开通阶段电压	$I_{OL} = 1mA$ ，25°C	TLC555C		0.03	0.2	V
			TLC555I		0.03	0.2	
		$I_{OL} = 1mA$ ，完整范围	TLC555C			0.25	
			TLC555I			0.375	
	放电开关关断阶段电流	25°C	TLC555C		0.33		nA
			TLC555I		0.33		
		最大值	TLC555C		11		
			TLC555I		30		
V_{OH}	高电平输出电压	$I_{OH} = -300\mu A$ ，25°C	TLC555C	1.5	1.9		V
			TLC555I	2.5	2.85		
		$I_{OH} = -300\mu A$ ，完整范围	TLC555C	1.5			
			TLC555I	2.5			
V_{OL}	低电平输出电压	$I_{OL} = 1mA$ ，25°C	TLC555C		0.07	0.3	V
			TLC555I		0.07	0.3	
		$I_{OL} = 1mA$ ，完整范围	TLC555C			0.35	
			TLC555I			0.4	
I_{DD}	电源电流 ⁽²⁾	25°C	TLC555C			250	μA
			TLC555I			250	
		完整范围	TLC555C			400	
			TLC555I			500	
C_{PD}	功率耗散电容 ^{(3) (4)}	25°C	TLC555C		80		pF
			TLC555I		90		

(1) 对于 TLC555C，完整范围为 0°C 至 70°C；对于 TLC555I，完整范围为 -40°C 至 +85°C。对于显示为“最大值”的条件，请使用在 [节 5.3](#) 下指定的相应值。

(2) 这些值适用于正常的运行配置，其中 THRES 直接与 DISCH 或 TRIG 相连。

(3) C_{PD} 用于确定动态功耗。

(4) $P_D = V_{DD}^2 f_o (C_{PD} + C_L)$ ，其中 f_o = 输出频率， C_L = 输出负载电容， V_{DD} = 电源电压。

5.6 电气特性：V_{DD} = 5V

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件 ⁽¹⁾	最小值	典型值	最大值	单位
V _{IT}	25°C	2.8	3.3	3.8	V
	完整范围	2.7		3.9	
I _{IT}	25°C		10		pA
	最大值		75		
			150		
			5000		
V _{I(TRIG)}	25°C	1.36	1.66	1.96	V
	完整范围	1.26		2.06	
I _{I(TRIG)}	25°C		10		pA
	最大值		75		
			150		
			5000		
C _I	25°C		2.1		pF
V _{I(RESET)}	25°C	0.4	1.1	1.5	V
	完整范围	0.3		1.8	
I _{I(RESET)}	25°C		10		pA
	最大值		75		
			150		
			5000		
	控制电压（开路）占电源电压的百分比	最大值	66.7%		
放电开关开通阶段电压	I _{OL} = 10mA, 25°C		0.06	0.5	V
	I _{OL} = 10mA, 完整范围			0.6	

5.6 电气特性：V_{DD} = 5V（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件 ⁽¹⁾		最小值	典型值	最大值	单位
	放电开关关断阶段电流	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q		0.3		nA
		最大值	TLC555C		11		
			TLC555I		30		
			TLC555M、TLC555Q		275		
V _{OH}	高电平输出电压	I _{OH} = -1mA, 25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q	4.1	4.8		V
		I _{OH} = -1mA , 完整范围	TLC555C、 TLC555I、 TLC555M、TLC555Q	4.1			
V _{OL}	低电平输出电压	I _{OL} = 8mA, 25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q		0.21	0.4	V
			TLC555C			0.5	
		I _{OL} = 8mA , 完整范围	TLC555I			0.5	
			TLC555M、TLC555Q			0.6	
V _{OL}	低电平输出电压	I _{OL} = 5mA, 25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q		0.13	0.3	V
			TLC555C			0.4	
		I _{OL} = 5mA , 完整范围	TLC555I			0.4	
			TLC555M、TLC555Q			0.45	
		I _{OL} = 3.2mA, 25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q		0.08	0.3	
			TLC555C			0.35	
		I _{OL} = 3.2mA , 完整范围	TLC555I			0.35	
			TLC555M、TLC555Q			0.4	
I _{DD}	电源电流 ⁽²⁾	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q		180	350	μA
			TLC555C			500	
		完整范围	TLC555I			600	
			TLC555M、TLC555Q			700	
C _{PD}	功率耗散电容 ^{(3) (4)}	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q		115		pF

(1) 对于 TLC555C，完整范围为 0°C 至 70°C，对于 TLC555I，完整范围为 -40°C 至 85°C，对于 TLC555Q，完整范围为 -40°C 至 125°C，对于 TLC555M，完整范围为 -55°C 至 125°C。对于显示为“最大值”的条件，请使用在 [第 5.3 节](#) 表下指定的相应值。

(2) 这些值适用于正常的运行配置，其中 THRES 直接与 DISCH 或 TRIG 相连。

(3) C_{PD} 用于确定动态功耗。

(4) P_D = V_{DD}² f_o (C_{PD} + C_L)，其中 f_o = 输出频率，C_L = 输出负载电容，V_{DD} = 电源电压。

5.7 电气特性 : $V_{DD} = 15V$

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件 ⁽¹⁾		最小值	典型值	最大值	单位
V_{IT}	阈值电压	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q	9.45	10	10.55	V
		完整范围	TLC555C、 TLC555I、 TLC555M、TLC555Q	9.35		10.65	
I_{IT}	阈值电流	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q		10		pA
		最大值	TLC555C		75		
			TLC555I		150		
			TLC555M、TLC555Q		5000		
$V_{I(TRIG)}$	触发电压	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q	4.65	5	5.35	V
		完整范围	TLC555C、 TLC555I、 TLC555M、TLC555Q	4.55		5.45	
$I_{I(TRIG)}$	触发电流	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q		10		pA
		最大值	TLC555C		75		
			TLC555I		150		
			TLC555M、TLC555Q		5000		
C_I	触发器, 阈值电容 (每个引脚)	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q		1.8		pF
$V_{I(RESET)}$	复位电压	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q	0.4	1.1	1.5	V
		完整范围	TLC555C、 TLC555I、 TLC555M、TLC555Q	0.3		1.8	
$I_{I(RESET)}$	复位电流	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q		10		pA
		最大值	TLC555C		75		
			TLC555I		150		
			TLC555M、TLC555Q		5000		
	控制电压 (开路) 占电源电压的百分比	最大值	TLC555C、 TLC555I、 TLC555M、TLC555Q		66.7%		
	放电开关开通阶段电压	$I_{OL} = 100mA$, 25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q		0.77	1.7	V
		$I_{OL} = 100mA$, 完整范围	TLC555C、 TLC555I、 TLC555M、TLC555Q			1.8	
	放电开关关断阶段电流	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q		0.75		nA
		最大值	TLC555C		13		
			TLC555I		30		
			TLC555M、TLC555Q		280		

5.7 电气特性：V_{DD} = 15V（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件 ⁽¹⁾	最小值	典型值	最大值	单位
V _{OH}	高电平输出电压	I _{OH} = -10mA, 25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q	12.5	14.2
		I _{OH} = -10mA， 完整范围	TLC555C、 TLC555I、 TLC555M、TLC555Q	12.5	
		I _{OH} = -5mA, 25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q	13.5	14.6
V _{OL}	低电平输出电压	I _{OL} = 100mA, 25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q	1.28	3.2
		I _{OL} = 100mA， 完整范围	TLC555C TLC555I TLC555M、TLC555Q		3.6 3.7 3.8
		I _{OL} = 50mA, 25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q	0.63	1
		I _{OL} = 50mA， 完整范围	TLC555C TLC555I TLC555M、TLC555Q		1.3 1.4 1.5
I _{DD}	电源电流 ⁽²⁾	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q	235	600
		完整范围	TLC555C TLC555I TLC555M、TLC555Q		800 900 1000
C _{PD}	功率耗散电容 ^{(3) (4)}	25°C	TLC555C、 TLC555I、 TLC555M、TLC555Q	140	pF

(1) 对于 TLC555C，完整范围为 0°C 至 70°C，对于 TLC555I，完整范围为 -40°C 至 85°C，对于 TLC555Q，完整范围为 -40°C 至 125°C，对于 TLC555M，完整范围为 -55°C 至 125°C。对于显示为“最大值”的条件，请使用在 [节 5.3](#) 表下指定的相应值。

(2) 这些值适用于正常的运行配置，其中 THRES 直接与 DISCH 或 TRIG 相连。

(3) C_{PD} 用于确定动态功耗。

(4) P_D = V_{DD}² f_o (C_{PD} + C_L)，其中 f_o = 输出频率，C_L = 输出负载电容，V_{DD} = 电源电压。

5.8 计时特点

$V_{DD} = 5V$, $T_A = 25^{\circ}C$ (除非另有说明) 。特征值根据设计和/或表征来指定。

参数		测试条件	最小值	典型值	最大值	单位
	计时间隔的电源电压灵敏度	$V_{DD} = 5V$ 至 $15V$, $C_T = 0.1 \mu F$ $R_A = R_B = 1k\Omega$ 至 $100k\Omega$ (1)		0.1	0.5	%/V
t_r	输出脉冲上升时间	$R_L = 10M\Omega$, $C_L = 10pF$		20	75	ns
t_f	输出脉冲下降时间	$R_L = 10M\Omega$, $C_L = 10pF$		15	60	ns
f_{max}	非稳态模式下的最大频率	$R_A = 470\Omega$, $C_T = 200pF$ $R_B = 200\Omega$ (1)	1.2	2.1		MHz

(1) R_A 、 R_B 和 C_T 如图 6-5 所示。

5.9 典型特性




图 5-1. 放电开启状态电阻与自然通风温度间的关系




图 5-2. 从触发器到放电输出的传播延迟时间以及和短接阈值与电源电压间的关系




图 5-3. 电源电流与电源电压间的关系




图 5-4. 控制阻抗与温度间的关系




图 5-5. 输出低电阻与温度间的关系




图 5-6. 输出高电阻与温度间的关系

5.9 典型特性 (续)




图 5-7. 传播延迟与控制电压间的关系





图 5-8. 传播延迟与控制电压间的关系

6 详细说明

6.1 概述


TLC555 是一款精密计时器件，用于高达 2.1MHz 的通用计时应用。所有输入为电平敏感输入，而非边沿触发输入。



引脚编号适用于除 PW 和 FK 封装外的所有封装类型。RESET 会覆盖 TRIG，从而覆盖 THRES (当 CONT 引脚为 $\frac{2}{3} V_{DD}$ 时)。
R 电阻器的电阻随 V_{DD} 和温度而变化。两个电阻在 V_{DD} 和温度范围内彼此匹配良好，具有温度稳定控制电压比。

图 6-1. 简化版原理图

6.2 功能方框图



6.3 特性说明

6.3.1 单稳态工作模式

对于单稳工作模式，图 6-2 展示了如何连接这些计时器中的任何一个。如果输出为低电平，向触发器 (TRIG) 施加负向脉冲可设置内部锁存器；输出变为高电平，放电引脚 (DISCH) 变为开漏。然后，电容器 C 通过 R_A 充电，直到电容器上的电压达到阈值 (THRES) 输入的阈值电压。如果 TRIG 恢复到高电平，阈值比较器的输出将复位内部锁存器，输出变为低电平，放电引脚变为低电平，从而使电容器 C 快速放电。





图 6-2. 单稳态工作模式电路

当 TRIG 电压低于触发阈值时，将启动单稳态工作模式。启动后，只有 TRIG 在计时间隔结束前至少 $1\mu\text{s}$ 内保持高电平，此序列才会结束。当触发器接地时，比较器存储时间最长为 $1\mu\text{s}$ ，这样就将最小单稳脉冲持续时间限制为 $1\mu\text{s}$ 。输出脉冲持续时间约为 $t_w = 1.1 \times R_A C$ 。图 6-4 是 R_A 和 C 的不同值的时间常数图。阈值电平和充电率都与电源电压 (V_{DD}) 成正比。因此，只要电源电压在此时间间隔内保持恒定，计时间隔就与电源电压无关。

在此时间间隔内同时向 RESET 和 TRIG 施加负向触发脉冲会对电容器 C 放电，并重新启动该周期，从而开始复位脉冲的正沿。只要复位脉冲为低电平，则输出保持低电平。为了防止误触发，当 RESET 未置为低电平时，RESET 必须连接到 V_{DD} 。如果需要 RESET 功能，并且引脚由外部逻辑或微控制器驱动，请使用上拉电阻器连接到 V_{DD} （例如 $10\text{k}\Omega$ ），以防止 RESET 引脚悬空。如果不需要 RESET 功能，则将 RESET 引脚直接短接至 V_{DD} 引脚。

在单稳态应用中，通过施加到 CONT 的电压来设置触发器输入的跳闸点。来自具有至少 $500\mu\text{A}$ 偏置的电阻分压器的电源电压介于 10% 和 80% 之间的输入电压可提供良好结果。

 $R_A = 9.1\text{k}\Omega$ $C_L = 0.01\mu\text{F}$

请参阅 图 6-2

图 6-3. 典型单稳态波形





图 6-4. 输出脉冲持续时间与电容间的关系

6.3.2 非稳态工作模式

按照图 6-5 中所示，在图 6-2 电路中增加第二个电阻器 (R_B) 并将触发器输入连接到阈值输入会导致计时器自触发并作为多谐振荡器工作。C 电容器通过 R_A 和 R_B 充电，然后仅通过 R_B 放电。因此，占空比由 R_A 和 R_B 的值控制。

此非稳态连接导致电容器 C 在阈值电压电平

($\approx 0.67 \times V_{CC}$) 和触发器电压电平 ($\approx 0.33 \times V_{CC}$) 间充电和放电。与单稳态电路中相同，充电和放电时间 (以及频率和占空比) 均不受电源电压的影响。



用电容器解除 CONT 电压对地耦合可改善运行状态。重新评估各个应用。

图 6-5. 非稳态工作模式电路




图 6-6. 典型非稳态波形

图 6-6 展示了在非稳态工作期间生成的典型波形。对于小于 100kHz 的频率，输出高电平持续时间 t_H 和低电平持续时间 t_L 可根据以下公式计算得出：

$$t_H = 0.693(R_A + R_B)C \quad (1)$$

$$t_L = 0.693(R_B)C \quad (2)$$

其他有用的关系如下所示：

$$\text{period} = t_H + t_L = 0.693(R_A + 2R_B)C \quad (3)$$

$$\text{frequency} \approx \frac{1.44}{(R_A + 2R_B)C} \quad (4)$$

$$\text{Output driver duty cycle} = \frac{t_L}{t_H + t_L} = \frac{R_B}{R_A + 2R_B} \quad (5)$$

$$\text{Output waveform duty cycle} = \frac{t_H}{t_H + t_L} = 1 - \frac{R_B}{R_A + 2R_B} \quad (6)$$

$$\text{Low-to-high ratio} = \frac{t_L}{t_H} = \frac{R_B}{R_A + R_B} \quad (7)$$

方程式 1 至方程式 7 不考虑从 TRIG 和 THRES 输入到 DISCH 输出的任何传播延迟时间。这些延迟时间将直接添加到周期中，并使电容器过度充电，从而在随频率增加的计算值与实际值之间产生差异。此外，当 R_B 非常低时，放电期间的内部导通状态电阻 r_{on} 会使 R_B 增大，从而在计算中提供另一个时序误差源。以下公式求出的值与测得值更为相符。方程式 8 中的公式表示在较高频率（超过 100kHz）下使用时的实际低电平和高电平时间，因为公式中添加了传播延迟和放电导通电阻。 C_T 的值包括标称或有意的计时电容以及 PCB 上的寄生电容。CONT 上的去耦电容也会影响占空比，其误差贡献取决于电容器漏电阻。有关更多讨论，请参阅[设计低占空比计时器电路一文](#)。

$$t_{c(H)} = C_T (R_A + R_B) \ln \left[3 - \exp \left(\frac{-t_{PLH}}{C_T (R_B + r_{on})} \right) \right] + t_{PLH}$$

$$t_{c(L)} = C_T (R_B + r_{on}) \ln \left[3 - \exp \left(\frac{-t_{PLH}}{C_T (R_A + R_B)} \right) \right] + t_{PLH} \quad (8)$$

这些公式与先前给出的公式相似，即时间常数乘以数字或函数的对数。对数项的极限值必须介于低频下的 $\ln(2)$ 和极高频率下的 $\ln(3)$ 之间。对于接近 50% 的占空比，可以用对数项的适当常数替换，得到良好的结果。小于 50% 的输出波形占空比要求 $t_{c(H)} / t_{c(L)} < 1$ ，并可能要求 $R_A \leq r_{on}$ 。这些条件可能很难获得。图 6-8 展示了与 C_T 和 $R_A + 2 \times R_B$ 的各种组合相关的标称自由运行频率。




图 6-7. 触发器和阈值电压波形




图 6-8. 标称自由运行频率与定时电容间的关系
电阻 = $R_A + 2 \times R_B$

6.3.3 分频器

通过调整计时周期的长度，图 6-2 的基本电路可用作分频器。图 6-9 显示了一种三分频电路，该电路利用了在规定时间内无法发生重新触发这一特性。




图 6-9. 三分频电路波形

6.4 器件功能模式

表 6-1 展示了器件真值表。对于有效的复位电压条件，请对 V_{DD} 使用外部上拉电阻（如果使用复位功能），或将 RESET 引脚直接短接至 V_{DD}（如果未使用复位功能）。

表 6-1. 功能表

复位电压 ⁽¹⁾	触发电压 ⁽¹⁾	阈值电压 ⁽¹⁾	输出	放电开关
< MIN	不相关	不相关	L	开启
> MAX	< MIN	不相关 ⁽²⁾	H	关闭
> MAX	> MAX	> MAX	L	开启
> MAX	> MAX	< MIN	如之前设定	

(1) 对于显示为“最小值”或“最大值”的条件，请使用在 5.6 节指定的相应值。

(2) CONT 引脚开路或 2/3 V_{DD}。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

TLC555 计时器器件利用电阻器和电容器充电延迟来提供可编程的延时时间或工作频率。节 7.2 简要讨论了设计过程。复位模式可强制将输出和放电置于低电平，并可略微降低供电电流。

7.2 典型应用

7.2.1 漏脉冲检测器

图 7-1 中所示的电路可以用于检测脉冲序列中连续脉冲间出现的漏脉冲或间隔过长问题。如果脉冲间隔小于计时间隔，单稳态电路的计时间隔会被输入脉冲序列连续重新触发。出现脉冲间隔过长、漏脉冲或脉冲序列终止时，计时间隔仍可完成，从而生成如图 7-2 中所示的输出脉冲。




图 7-1. 漏脉冲检测器电路

7.2.1.1 设计要求

输入故障 (漏脉冲) 必须为输入高电平。无法检测输入卡在低电平的情况，因为计时电容器 (C) 仍然在放电。

7.2.1.2 详细设计过程

选择 R_A 和 C ，使 $R_A \times C > [\text{最大额定输入高电平时间}]$ 。

7.2.1.3 应用曲线





图 7-2. 漏脉冲检测器的计时波形

7.2.2 脉宽调制

要修改计时器的运行，请向 **CONT** 施加外部电压（或电流）以调制内部阈值和触发器电压。图 7-3 展示了脉宽调制电路。连续的输入脉冲序列可触发单稳态电路，而控制信号可以调制阈值电压。图 7-4 展示了产生的占空比与控制电压传递函数间的关系。尝试以 10% 以下的占空比运行可能会导致输出脉冲不一致。尝试以接近 100% 的占空比运行时，依次产生 2 分频、3 分频和 4 分频。



A. 调制信号可以直接耦合到 **CONT**，也可以容性耦合到 **CONT**。对于直接耦合，应考虑调制源电压和阻抗对计时器偏置的影响。

图 7-3. 脉宽调制电路

7.2.2.1 设计要求

时钟输入的 V_{OL} 和 V_{OH} 电平必须分别小于和大于 $1/3 V_{DD}$ 。时钟输入 V_{OL} 时间必须小于最短输出高电平时间；因此，建议使用高（正）占空比时钟。建议的最小调制电压为 $1V$ 。较低的 $CONT$ 电压会极大地增加阈值比较器的传播延迟和存储时间。应用必须不易受非线性传递函数的影响；调制输入和脉宽之间的关系不是线性关系，因为电容器电荷基于 RC ，具有负指数曲线。

7.2.2.2 详细设计过程

选择 R_A 和 C ，使 $R_A \times C$ 等于或小于时钟输入周期。图 7-4 展示了控制电压和输出占空比之间的非线性关系。占空比是控制电压和时钟周期相对于 RC 时间常数的函数。

7.2.2.3 应用曲线





图 7-4. 脉宽调制与控制电压间的关系
时钟占空比 98%， $V_{DD} = 5V$

7.2.3 脉冲位置调制

如图 7-5 中所示，这些计时器中的任意一个都可以用作脉冲位置调制器。这种应用可以调制自由运行振荡器的阈值电压和延时时间。图 7-6 和图 7-7 展示了输出频率和占空比与控制电压间的关系。



A. 调制信号可以直接耦合到 $CONT$ ，也可以容性耦合到 $CONT$ 。对于直接耦合，应考虑调制源电压和阻抗对计时器偏置的影响。

$$R_A = 3k\Omega$$

$$R_B = 309k\Omega$$

$$C = 1nF$$

图 7-5. 脉冲位置调制电路

7.2.3.1 设计要求

直流和交流耦合调制输入都可改变计时电容器的上下电压阈值。频率和占空比均随调制电压变化。低于 1V 的控制电压可能会导致输出干扰，而不是稳定输出脉冲流

7.2.3.2 详细设计过程

设置为 $2/3 V_{DD}$ 的控制电压的标称输出频率和占空比可使用 [节 6.3.2](#) 部分中的公式确定。

7.2.3.3 应用曲线




图 7-6. 脉冲位置调制频率
与控制电压间的关系， $V_{DD} = 5V$





图 7-7. 脉冲位置调制占空比
与控制电压间的关系， $V_{DD} = 5V$

7.2.4 顺序计时器

很多应用（例如计算机）需要信号在启动过程中初始化条件。其他应用（例如测试设备）需要按顺序激活测试信号。通过连接这些计时电路，可提供此类时序控制。这些计时器可在多种非稳态或单稳态电路连接组合中使用，并可带或不带调制，从而实现极其灵活的波形控制。图 7-8 展示了序列发生器电路以及许多系统中可能的应用；图 7-9 展示了输出波形。



在 $t = 0$ 时, S 瞬时闭合。

图 7-8. 顺序计时器电路


7.2.4.1 设计要求

顺序计时器应用与多个单稳态计时器相关联。连接的组件包含 $33\text{k}\Omega$ 的电阻器和 $0.001\mu\text{F}$ 的电容器。输出从高沿到低沿会向下一个单稳态传递一个 $10\mu\text{s}$ 的启动脉冲。需要在触发输入端使用二极管，以防止在前一次输出从低电平跳变到高电平的上升沿时发生过压。

7.2.4.2 详细设计过程

可以使用以下公式选择计时电阻器和电容器： $t_w = 1.1 \times R \times C$ 。

7.2.4.3 应用曲线



请参阅图 7-8

图 7-9. 顺序计时器波形

7.2.5 专为提高 ESD 性能而设计

TLC555 内部 HBM 和 CDM 保护特性有助于在 ESD 受控环境中实现安全组装。在将 TLC555 的引脚暴露于 ESD 的应用中，强烈建议采用额外的保护。下列测试板原理图中包含旁路电容、限流电阻器和电压钳位 TVS 二极管，用于为通常外露的引脚 (Reset、Trig 和 Output) 提供额外的 ESD 保护。




图 7-10. ESD 测试原理图

下表给出了针对不同电源电压和组装的外部元件记录的 ESD 保护电平。不建议仅使用无源元件通过单个 15V 电源保护 TLC555，因为较高的电压会使流经器件的电流不可接受。

表 7-1. ESD 测试结果

电源电压	仅已组装的无源元件 D1 至 D7 未组装 ⁽¹⁾	已组装的所有元件 ⁽¹⁾
5V	8kV	12kV
15V	不推荐	12kV

(1) 样片结果。结果可能因组装的元件、电路板布局布线 and 使用的样片而异。

7.3 电源相关建议

TLC555 要求电源电压大于或等于 2V、3V 或 5V（取决于支持的最低环境温度），且电源电压应小于或等于 15V。为了保护相关电路并提供稳定的输出脉冲，需要充分的电源旁路。建议至少使用与 $1\mu\text{F}$ 电解电容器并联的 $0.1\mu\text{F}$ 陶瓷电容器。将旁路电容器尽可能靠近 TLC555 放置，并尽量缩短布线长度。

7.4 布局

7.4.1 布局指南

TLC555 的布局适用标准的 PCB 规则。与 $1\mu\text{F}$ 电解电容器并联的 $0.1\mu\text{F}$ 陶瓷电容器应尽可能靠近 TLC555。用于延时时间的电容器还必须放置在靠近放电引脚的位置。底层上的接地平面可用于提供更好的抗噪性和信号完整性。

图 7-11 展示了各种应用的基本布局。

- C1 - 基于延时时间计算结果
- C2 - 控制电压引脚的 $0.01\mu\text{F}$ 旁路电容器
- C3 - $0.1\mu\text{F}$ 旁路陶瓷电容器
- C4 - $1\mu\text{F}$ 电解旁路电容器
- R1 - 基于延时时间计算结果

7.4.2 布局示例




图 7-11. 布局示例

8 器件和文档支持

8.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.2 支持资源

TI E2E™ 中文支持论坛 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.5 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision J (November 2023) to Revision K (January 2026)	Page
• 删除了数据表中的 LinCMOS™ 术语.....	1
• 从 ESD 等级表中删除了机器模型 (MM) 规格。.....	5
• 在以下部分中将 TLC555C 在 25°C 处放电开关关断阶段电流典型值从 0.1nA 更改为 0.33nA：电气特性： TLC555C 的 $V_{DD} = 2V$ ，TLC555I 的 $V_{DD} = 3V$	7
• 在以下部分中将 TLC555I 在 25°C 处放电开关关断阶段电流典型值从 0.1nA 更改为 0.33nA：电气特性： TLC555C 的 $V_{DD} = 2V$ ，TLC555I 的 $V_{DD} = 3V$	7
• 在以下部分中将 TLC555C 在全温度范围的放电开关关断阶段电流典型值从 0.5nA 更改为 11nA：电气特性： TLC555C 的 $V_{DD} = 2V$ ，TLC555I 的 $V_{DD} = 3V$	7
• 在以下部分中将 TLC555I 在全温度范围的放电开关关断阶段电流典型值从 120nA 更改为 30nA：电气特性： TLC555C 的 $V_{DD} = 2V$ ，TLC555I 的 $V_{DD} = 3V$	7
• 在以下部分中删除了复位电流 (I_{RESET}) 在测试条件 $V_{RESET} = 0V$ 下的典型规格：电气特性： $V_{DD} = 5V$	8
• 在以下部分中删除了复位电流对应的测试条件 $V_{RESET} = V_{DD}$ ：电气特性： $V_{DD} = 5V$	8
• 在以下部分中将 25°C 处放电开关关断阶段电流的典型值从 0.1nA 更改为 0.3nA：电气特性： $V_{DD} = 5V$	8
• 在以下部分中将 TLC555C 在最大温度范围处放电开关关断阶段电流的典型值从 0.5nA 更改为 11nA：电气特性： $V_{DD} = 5V$	8
• 在以下部分中将 TLC555I 在最大温度范围处放电开关关断阶段电流的典型值从 120nA 更改为 30nA：电气特性： $V_{DD} = 5V$	8
• 在以下部分中将 TLC555M 和 TLC555Q 在最大温度范围处放电开关关断阶段电流的典型值从 120nA 更改为 275nA：电气特性： $V_{DD} = 5V$	8
• 在以下部分中将 25°C 处放电开关开通阶段电压的典型值从 0.14V 更改为 0.06V：电气特性： $V_{DD} = 5V$	8
• 在以下部分中删除了复位电流 (I_{RESET}) 在测试条件 $V_{RESET} = 0V$ 下的典型规格：电气特性： $V_{DD} = 15V$	10
• 在以下部分中删除了复位电流对应的测试条件 $V_{RESET} = V_{DD}$ ：电气特性： $V_{DD} = 15V$	10
• 在以下部分中将 25°C 处放电开关关断阶段电流的典型值从 0.1nA 更改为 0.75nA：电气特性： $V_{DD} = 15V$	10
• 在以下部分中将 TLC555C 在最大温度范围处放电开关关断阶段电流的典型值从 0.5nA 更改为 13nA：电气特性： $V_{DD} = 15V$	10
• 在以下部分中将 TLC555I 在最大温度范围处放电开关关断阶段电流的典型值从 120nA 更改为 30nA：电气特性： $V_{DD} = 15V$	10
• 在以下部分中将 TLC555M 和 TLC555Q 在最大温度范围处放电开关关断阶段电流的典型值从 120nA 更改为 280nA：电气特性： $V_{DD} = 15V$	10
• 在以下部分中将 25°C 处电源电流的典型值从 360μA 更改为 235μA：电气特性： $V_{DD} = 15V$	10
• 更新了典型特性部分中的所有图表.....	13

Changes from Revision I (July 2019) to Revision J (November 2023)	Page
• 将特性中的 ESD 保护规格从 MIL-STD-883C 方法 3015.2 规定的 2000V 更改为 ANSI/ESDA/JEDEC JS-001 规定的 1000V.....	1
• 将说明部分中的器件信息表更改为封装信息，并将封装尺寸 (标称值) 更改为封装尺寸	1
• 添加了 ESD 等级表以及 HBM、CDM 和 MM 规格。.....	5
• 更改了热性能信息表中 SOIC 和 PDIP 封装的热阻和特征参数值。.....	6
• 将以下部分中的复位电流 (I_{RESET}) 测试条件更改为 $V_{RESET} = V_{DD}$ ：电气特性： $V_{DD} = 5V$ 和电气特性： $V_{DD} = 15V$	8
• 在以下部分中为测试条件 $V_{RESET} = 0V$ 添加了新的复位电流 (I_{RESET}) 典型规格：电气特性： $V_{DD} = 5V$ 和电气特性： $V_{DD} = 15V$	8
• 将以下部分中的电源电流 (I_{DD}) 典型值从 170 μA 更改为 180 μA：电气特性： $V_{DD} = 5V$	8

• 将工作特性部分的标题更改为计时特点，并澄清了相关值通过设计或表征指定。	12
• 删除了计时特点中计时间隔规格的初始误差	12
• 添加了图 5-4 电源电流与电源电压间的关系，单元 2	13
• 更改了图 5-3 电源电流与电源电压间的关系，在标题中添加了“单元 1”，并删除了 0°C 和 70°C 曲线	13
• 将功能方框图更改为简化原理图并移至概述部分	15
• 更新了功能方框图	15
• 在单稳态工作模式中添加了有关 RESET 引脚上拉电阻和 CONT 引脚电压范围的指导	15
• 在非稳态运行中添加了有关标称运行频率和寄生项的阐述	17
• 删除了非稳态工作模式中已弃用的 TLC555 设计计算器的链接	17
• 删除了图 17 等效原理图，并在器件功能模式中添加了关于 RESET 引脚的指南	19

Changes from Revision H (August 2016) to Revision I (July 2019)	Page
• 在绝对最大额定值中添加了输入电压的最小值	5
• 在绝对最大额定值中添加了放电引脚	5
• 基于建议运行条件中的部件型号更改了最小电源电压	5
• 在以下部分添加了功率耗散电容典型值：电气特性：TLC555C 的 $V_{DD} = 2V$ ，TLC555I 的 $V_{DD} = 3V$	7
• 在以下部分添加了触发器、阈值电容典型值：电气特性： $V_{DD} = 5V$	8
• 将以下部分的 V_{OH} 测试条件电流更改为了 $-1mA$ ：电气特性： $V_{DD} = 5V$	8
• 在以下部分添加了功率耗散电容典型值：电气特性： $V_{DD} = 5V$	8
• 在以下部分添加了触发器、阈值电容典型值：电气特性： $V_{DD} = 15V$	10
• 在以下部分添加了功率耗散电容典型值：电气特性： $V_{DD} = 15V$	10
• 在规格部分中新增了工作特性	12
• 在典型特性部分中添加了图表“电源电流与电源电压间的关系”	13
• 在典型特性部分中添加了图表“控制阻抗与温度间的关系”	13
• 在典型特性部分中添加了图表“输出低电阻与温度间的关系”	13
• 在典型特性部分中添加了图表“输出高电阻与温度间的关系”	13
• 在典型特性部分中添加了图表“传播延迟与控制电压间的关系”， $V_{DD} = 2V$	13
• 在典型特性部分中添加了图表“传播延迟与控制电压间的关系”， $V_{DD} = 5V$	13
• 将单稳态工作模式中的触发器高电平保持时间更改为 $1\mu s$	15
• 将单稳态工作模式中的最小单稳态脉冲宽度更改为 $1\mu s$	15
• 将单稳态工作模式中的图表“输出脉冲持续时间与电容间的关系”的调整比例更改为 $0.001ms$	15
• 在非稳态工作模式部分中添加了更多非稳态频率公式	17
• 将非稳态工作模式部分中的图表“自由运行频率与计时电容间的关系”的调整比例更改为 $2MHz$	17
• 在器件功能模式中的表 6-1 功能表添加了 CONT 引脚表注释	19
• 更改了脉宽调制部分中的应用曲线图	22
• 更改了脉冲位置调制部分中的应用曲线图	23
• 在顺序计时器部分的顺序计时器电路图中添加了钳位二极管	24
• 在应用信息部分中添加了为提高 ESD 性能而设计部分	25

Changes from Revision G (November 2008) to Revision H (August 2016)	Page
• 添加了特性说明部分、器件功能模式、应用和实现部分、电源相关建议部分、布局部分、器件和文档支持部分以及机械、封装和可订购信息部分	1
• 更改了热性能信息表中的值以符合 JEDEC 标准。	6
• 删除了功耗额定值表	6

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962-89503012A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962- 89503012A TLC555MFKB
5962-8950301PA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8950301PA TLC555M
TLC555CD	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	0 to 70	TL555C
TLC555CDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	TL555C
TLC555CDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	TL555C
TLC555CP	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	TLC555CP
TLC555CP.A	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	TLC555CP
TLC555CPS	Active	Production	SO (PS) 8	80 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	P555
TLC555CPS.A	Active	Production	SO (PS) 8	80 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	P555
TLC555CPSR	Active	Production	SO (PS) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	P555
TLC555CPSR.A	Active	Production	SO (PS) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	P555
TLC555CPW	Active	Production	TSSOP (PW) 14	90 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	P555
TLC555CPW.A	Active	Production	TSSOP (PW) 14	90 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	P555
TLC555CPWR	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	P555
TLC555CPWR.A	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	P555
TLC555ID	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 85	TL555I
TLC555IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	TL555I
TLC555IDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	TL555I
TLC555IP	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	TLC555IP
TLC555IP.A	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	TLC555IP
TLC555MFKB	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962- 89503012A TLC555MFKB
TLC555MFKB.A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962- 89503012A TLC555MFKB
TLC555MJG	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	TLC555MJG
TLC555MJG.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	TLC555MJG

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLC555MJGB	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8950301PA TLC555M
TLC555MJGB.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8950301PA TLC555M
TLC555QDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL555Q
TLC555QDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL555Q
TLC555QDRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-	TL555Q
TLC555QDRG4.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL555Q

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "--" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TLC555, TLC555M :

- Catalog : [TLC555](#)
- Automotive : [TLC555-Q1](#), [TLC555-Q1](#)
- Military : [TLC555M](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Military - QML certified for Military and Defense Applications

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLC555CDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLC555CDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLC555CPSR	SO	PS	8	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
TLC555CPWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TLC555IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLC555IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLC555QDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLC555QDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLC555QDRG4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLC555QDRG4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLC555CDR	SOIC	D	8	2500	353.0	353.0	32.0
TLC555CDR	SOIC	D	8	2500	356.0	356.0	35.0
TLC555CPSR	SO	PS	8	2000	353.0	353.0	32.0
TLC555CPWR	TSSOP	PW	14	2000	353.0	353.0	32.0
TLC555IDR	SOIC	D	8	2500	353.0	353.0	32.0
TLC555IDR	SOIC	D	8	2500	356.0	356.0	35.0
TLC555QDR	SOIC	D	8	2500	350.0	350.0	43.0
TLC555QDR	SOIC	D	8	2500	356.0	356.0	35.0
TLC555QDRG4	SOIC	D	8	2500	356.0	356.0	35.0
TLC555QDRG4	SOIC	D	8	2500	353.0	353.0	32.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
5962-89503012A	FK	LCCC	20	55	506.98	12.06	2030	NA
TLC555CP	P	PDIP	8	50	506	13.97	11230	4.32
TLC555CP.A	P	PDIP	8	50	506	13.97	11230	4.32
TLC555CPS	PS	SOP	8	80	530	10.5	4000	4.1
TLC555CPS.A	PS	SOP	8	80	530	10.5	4000	4.1
TLC555CPW	PW	TSSOP	14	90	530	10.2	3600	3.5
TLC555CPW.A	PW	TSSOP	14	90	530	10.2	3600	3.5
TLC555IP	P	PDIP	8	50	506	13.97	11230	4.32
TLC555IP.A	P	PDIP	8	50	506	13.97	11230	4.32
TLC555MFKB	FK	LCCC	20	55	506.98	12.06	2030	NA
TLC555MFKB.A	FK	LCCC	20	55	506.98	12.06	2030	NA

GENERIC PACKAGE VIEW

FK 20

LCCC - 2.03 mm max height

8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4229370VA\




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019


NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

MECHANICAL DATA

PS (R-PDSO-G8)

PLASTIC SMALL-OUTLINE PACKAGE




4040063/C 03/03

- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

PS (R-PDSO-G8)

PLASTIC SMALL OUTLINE



- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Publication IPC-7351 is recommended for alternate designs.
 - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC-7525 for other stencil recommendations.
 - Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

P (R-PDIP-T8)

PLASTIC DUAL-IN-LINE PACKAGE




- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. Falls within JEDEC MS-001 variation BA.

PW0014A

PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X


4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

JG0008A**PACKAGE OUTLINE****CDIP - 5.08 mm max height**

CERAMIC DUAL IN-LINE PACKAGE



4230036/A 09/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package can be hermetically sealed with a ceramic lid using glass frit.
4. Index point is provided on cap for terminal identification.
5. Falls within MIL STD 1835 GDIP1-T8

EXAMPLE BOARD LAYOUT

JG0008A

CDIP - 5.08 mm max height

CERAMIC DUAL IN-LINE PACKAGE



LAND PATTERN EXAMPLE
NON SOLDER MASK DEFINED
SCALE: 9X

4230036/A 09/2023

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月