TCA9517A 电平转换 I²C 总线中继器

1 特性

- 双通道双向缓冲器
- 与 I²C 总线和 SMBus 兼容
- 在 A 侧，工作电源电压范围为 0.9V 至 5.5V
- 在 B 侧，工作电源电压范围为 2.7V 至 5.5V
- 从 0.9V-5.5V 到 2.7V-5.5V 的电压电平转换
- 针对 PCA9515B 的封装和功能替代产品
- 高电平有效中继器使能输入
- 漏极开路 I²C I/O
- 5.5V 耐压 I²C 和使能输入支持混合模式信号操作
- 适应标准模式和快速模式 I²C 器件和多个控制器
- 器件断电时 I²C 引脚呈高阻抗状态
- 闩锁性能超过 100mA，符合 JESD 78 II 类规范的要求
- ESD 保护性能超过 JESD 22 规范要求
  - 5500V 人体放电模型 (A114-A)
  - 200V 机器模型 (A115-A)
  - 1000V 充电器件模型 (C101)

2 应用

- 服务器
- 路由器（电信交换设备）
- 工业设备
- 包含多个 I²C 目标和/或长 PCB 布线的产品

3 说明

TCA9517A 是一款具有电平转换功能的双向缓冲器，适用于 I²C 和 SMBus 系统。它能够在混合模式应用中实现低压（低至 0.9V）和高压（2.7V 至 5.5V）之间的双向电压电平转换（升压转换/降压转换）。该器件能够扩展 I²C 和 SMBus 系统，即使在电平转换期间也不会影响系统性能。

TCA9517A 可缓冲 I²C 总线上的串行数据 (SDA) 和串行时钟 (SCL) 信号，因而能够在 I²C 应用中连接两条总线电容高达 400pF 的总线。

TCA9517A 具有两种类型的驱动器：A 侧驱动器和 B 侧驱动器。所有输入和 I/O 均可耐受 5.5V 过压，甚至在器件断电时（V_{CCB} 和/或 V_{CCA} = 0V）也如此。

TCA9517A 的竞争电平阈值 (V_{ILC}) 高于 TCA9517，允许连接下拉能力较弱的目标器件。

B 侧上的缓冲器设计类型使其无法与使用静态电压偏移的器件串联使用。这是因为这类器件并不将经缓冲的低电平信号识别为有效低电平，并且不再将其作为经缓冲的低电平进行传送。

B 侧驱动器的工作电压范围为 2.7V 至 5.5V。针对这个内部缓冲器的输出低电平大约为 0.5V，但是当输出在内部被驱动为低电平时，输入电压必须比输出低电平低 70mV 或者更多。更高的电压低信号被称为经缓冲的低电平。当 B 侧 I/O 在内部被驱动为低电平时，输入并不将此低电平识别为低电平。当输入低电平状态被释放时，这一特性防止了锁定情况的发生。

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

A 侧驱动器运行电压介于 0.9V 至 5.5V 之间并且能够驱动更大电流。它们不需要经缓冲的低电平特性（或者静态失调电压）。这意味着，B 侧上的低电平信号将转换为 A 侧上接近 0V 的低电平，以适应低压逻辑的较小电压摆幅。A 侧上的输出下拉会驱动一个“硬”低电平，输入电平会设置为 0.3 × V_{CCA}，以便满足低压侧电源电压低至 0.9V 的系统对于较低低电平的需求。

可以将两个或更多 TCA9517A 的 A 侧连接在一起，从而构成多种拓扑结构（请参阅图 8-2 和图 8-3），其中 A 侧作为公共总线。此外，A 侧可以直接连接到任何其他具有静态或动态偏移电压的缓冲器。可以将多个 TCA9517A 串联在一起（相邻器件间通过 A 侧和 B 侧相连），偏移电压不会增大，只需考虑飞行时间延迟。由于 B 侧缓冲低电压的原因，TCA9517A 无法通过 B 侧相连。B 侧无法连接配有上升时间加速器的器件。


VCCA 只能用于为 A 侧输入比较器提供 0.3 × V_{CCA} 参考电压，或者用于电源正常状态检测电路。TCA9517A 逻辑和所有 I/O 均由 VCCB 引脚供电。

当与标准 I^2C 系统一同工作时，需要用上拉电阻在经缓冲的总线上提供逻辑高电平。TCA9517A 具有 I^2C 总线的标准开漏配置。这些上拉电阻器的阻值由系统决定，但中继器的每一侧都必须有一个上拉电阻器。此器件旨在与标准模式及快速模式 I^2C 器件（而不单是 SMBus 器件）一同工作。在可以接受标准模式器件和多个控制器的通用型 I^2C 系统中，标准模式 I^2C 器件的额定值仅为 3mA。在特定条件下，可以采用更高的端接电流。

封装信息

器件型号	封装 (1)	封装尺寸(2)
TCA9517A	VSSOP (8)	3mm × 3mm

(1) 有关更多信息，请参阅 节 13。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。



简化版原理图

Copyright © 2025 Texas Instruments Incorporated

内容

1 特性 1
2 应用 1
3 说明 1
4 引脚配置和功能 4
5 规格 5
5.1 绝对最大额定值 5
5.2 ESD 等级 5
5.3 建议运行条件 5
5.4 热性能信息 6
5.5 电气特性 7
5.6 时序要求 7
5.7 I^2C 接口开关特性 8
5.8 典型特性 9
6 参数测量信息 10
7 详细说明 11
7.1 概述 11
7.2 功能方框图 11
7.3 特性说明 12
7.4 器件功能模式 12
8 应用和实施 13
8.1 应用信息 13
8.2 典型应用 13
9 电源相关建议 15
10 布局 16
10.1 布局指南 16
10.2 布局示例 16
11 器件和文档支持 17
11.1 接收文档更新通知 17
11.2 支持资源 17
11.3 商标 17
11.4 静电放电警告 17
11.5 术语表 17
12 修订历史记录 17
13 机械、封装和可订购信息 18
13.1 卷带包装信息 19
13.2 机械数据 21

Copyright © 2025 Texas Instruments Incorporated

4 引脚配置和功能




图 4-1. DGK 封装，8 引脚 VSSOP
（顶视图）

表 4-1. 引脚功能

引脚		类型	说明
编号	名称		
1	VCCA	电源	A 侧电源电压（0.9V 至 5.5V）
2	SCLA	输入/输出	串行时钟总线，A 侧。通过上拉电阻器连接到 V_{CCA} 如果未使用，则直接接地。
3	SDAA	输入/输出	串行数据总线，A 侧。通过上拉电阻器连接到 V_{CCA} 如果未使用，则直接接地。
4	GND	接地	接地
5	EN	输入	高电平有效中继器使能输入
6	SDAB	输入/输出	串行数据总线，B 侧。通过上拉电阻器连接到 V_{CCB} 如果未使用，则直接接地。
7	SCLB	输入/输出	串行时钟总线，B 侧。通过上拉电阻器连接到 V_{CCB} 如果未使用，则直接接地。
8	VCCB	电源	B 侧和器件电源电压（2.7V 至 5.5V）

Copyright © 2025 Texas Instruments Incorporated

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）(1)

			最小值	最大值	单位
V_{CCB}	电源电压范围		-0.5	7	V
V_{CCA}	电源电压范围		-0.5	7	V
V_I	使能输入电压范围(2)		-0.5	7	V
$V_{I/O}$	I^2C 总线电压范围(2)		-0.5	7	V
I_{IK}	输入钳位电流	$V_I < 0$		-50	mA
I_{OK}	输出钳位电流	$V_O < 0$		-50	
I_O	持续输出电流			±50	mA
	通过 V_{CC} 或 GND 的持续电流			±100	mA
T_{stg}	贮存温度范围		-65	150	°C

(1) 应力超出*绝对最大额定值*中列出的值时可能会对器件造成永久损坏。这些列出的值仅为应力等级，并不表示器件在这些条件下以及在*建议工作条件*以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
(2) 如果遵守输入和输出电流额定值，则允许超出输入负电压和输出电压额定值。

5.2 ESD 等级

		值	单位
$V_{(ESD)}$ 静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001(1)	±5500	V
	充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101(2)	±1000	
	机器模型 (A115-A)	±200	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

			最小值	最大值	单位
V_{CCA}	电源电压，A 侧总线		0.9(2)	5.5	V
V_{CCB}	电源电压，B 侧总线		2.7	5.5	V
V_{IH}	高电平输入电压	SDAA、SCLA	0.7 × V_{CCA}	5.5	V
		SDAB、SCLB	0.7 × V_{CCB}	5.5	
		EN	0.7 × V_{CCB}	5.5	
V_{IL}	低电平输入电压	SDAA、SCLA		0.3 × V_{CCA}	V
		SDAB、SCLB(1)		0.3 × V_{CCB}	
		EN		0.3 × V_{CCB}	
I_{OL}	低电平输出电流			6	mA
T_A	自然通风条件下的工作温度		-40	85	°C

(1) V_{IL} 规格适用于 SDAB 和 SCLB 线路上出现的第一个低电平。V_{ILC} 适用于 SDAB 和 SCLB 线路上出现的第二个及后续低电平。有关 V_{ILC} 应用信息，请参阅*节 8.2.2.2*
(2) 低电平电源电压

Copyright © 2025 Texas Instruments Incorporated

5.4 热性能信息

热指标(1)		TCA9517A DGK (VSSOP) 8 引脚	单位
$R_{\theta JA}$	结至环境热阻	187.6	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	59.3	°C/W
$R_{\theta JB}$	结至电路板热阻	108.6	°C/W
ψ_{JT}	结至顶部特征参数	3.4	°C/W
ψ_{JB}	结至电路板特征参数	106.9	°C/W

(1) 有关新旧热指标的更多信息，请参阅半导体和 IC 封装热指标应用手册。

Copyright © 2025 Texas Instruments Incorporated

5.5 电气特性

V_{CCB} = 2.7V 至 5.5V，GND = 0V，T_A = –40°C 至 85°C（除非另有说明）

参数			测试条件	V_{CCB}	最小值	典型值	最大值	单位
V_{IK}	输入钳位电压		I_I = -18mA	2.7V 至 5.5V			-1.2	V
V_{OL}	低电平输出电压	SDAB、SCLB	I_{OL} = 100 μA 或 6mA、V_{ILA} = V_{ILB} = 0V	2.7V 至 5.5V	0.45	0.52	0.6	V
		SDAA、SCLA	I_{OL} = 6mA			0.1	0.2	
V_{OL} – V_{ILc}	低于低电平输出电压的低电平输入电压	SDAB、SCLB	通过设计保证	2.7V 至 5.5V		70		mV
V_{ILC}	SDA 和 SCL 低电平输入电压争用	SDAB、SCLB		2.7V 至 5.5V		0.45		V
I_{CC}	V_{CCA} 的静态电源电流		两个通道均为低电平，SDAA = SCLA = GND 且 SDAB = SCLB = 开路，或 SDAA = SCLA = 开路且 SDAB = SCLB = GND				1	mA
I_{CC}	静态电源电流		两个通道均为高电平，SDAA = SCLA = V_{CCA}、SDAB = SCLB = V_{CCB} 且 EN = V_{CCB}	5.5V		1.5	5	mA
			两个通道均为低电平，SDAA = SCLA = GND 且 SDAB = SCLB = 开路			1.5	5	
			在争用模式下，SDAA = SCLA = GND 且 SDAB = SCLB = GND			3	5	
I_I	输入漏电流	SDAB、SCLB	V_I = V_{CCB}	2.7V 至 5.5V			±1	μA
			V_I = 0.2V				10	
		SDAA、SCLA	V_I = V_{CCB}				±1	
			V_I = 0.2V				10	
		EN	V_I = V_{CCB}				±1	
			V_I = 0.2V			-10	-30	
I_{OH}	高电平输出漏电流	SDAB、SCLB	V_O = 3.6V	2.7V 至 5.5V			10	μA
		SDAA、SCLA					10	
C_I	输入电容	EN	V_I = 3V 或 0V	3.3V		6	10	pF
		SCLA、SCLB	V_I = 3V 或 0V	3.3V		8	13	
				0V		7	11	
C_{IO}	输入/输出电容	SDAA、SDAB	V_I = 3V 或 0V	3.3V		8	13	pF
				0V		7	11	

5.6 时序要求

在自然通风条件下的建议运行温度范围内测得（除非另有说明）

		最小值	最大值	单位
t_{su}	建立时间，达到启动条件前 EN 保持高电平的时间(1)	100		ns
t_h	保持时间，达到停止条件后 EN 保持高电平的时间(1)	100		ns

(1) 仅当全局总线和中继器端口处于空闲状态时，EN 才应更改状态。

Copyright © 2025 Texas Instruments Incorporated

5.7 I²C 接口开关特性

V_{CCB} = 2.7V 至 5.5V，GND = 0V，T_A = –40°C 至 85°C（除非另有说明）(1) (4)

参数		从（输入）	至（输出）	测试条件	最小值	典型值 (5)	最大值	单位
t_{PLZ} 传播延迟		SDAB、SCLB(3)（请参阅图 6-4）	SDAA、SCLA(3)（请参阅图 6-4）		80	141	350	ns
		SDAA、SCLA(2)（请参阅图 6-3）	SDAB、SCLB(2)（请参阅图 6-3）		25	74	110	
t_{PZL} 传播延迟		SDAB、SCLB	SDAA、SCLA	V_{CCA} ≤ 2.7V（请参阅图 6-2）	30	76(6)	110	ns
				V_{CCA} ≥ 3V（请参阅图 6-2）	10	86	230	
		SDAA、SCLA(2)（请参阅图 6-3）	SDAB、SCLB(2)（请参阅图 6-3）		60	107	230	
t_{TLH} 转换时间	B 侧至 A 侧	80%	20%	V_{CCA} ≤ 2.7V（请参阅图 6-3）	10	12	15	ns
				V_{CCA} ≥ 3V（请参阅图 6-3）	40	42	45	
	A 侧至 B 侧（请参阅图 6-2）				110	125	140	
t_{THL} 转换时间	B 侧至 A 侧	80%	20%	V_{CCA} ≤ 2.7V（请参阅图 6-3）	1	52(6)	105	ns
				V_{CCA} ≥ 3V（请参阅图 6-3）	20	67	175	
	A 侧至 B 侧（请参阅图 6-2）				30	48	90	

(1) 时间规格基于以下负载条件：B 侧 1.35kΩ 上拉电阻和 50pF 负载电容，A 侧 167Ω 上拉电阻和 57pF 负载电容。不同的负载电阻和电容会改变 RC 时间常数，进而改变传播延迟和切换时间。
(2) 从 A 侧到 B 侧的比例延迟数据在 A 侧的 0.3V_{CCA} 到 B 侧的 1.5V 条件下测得。
(3) 从 B 侧到 A 侧的 t_{PLH} 延迟数据的测量条件为：当 V_{CCA} 小于 2V 时，对应 B 侧的 0.4V 至 A 侧的 0.5V_{CCA}；如果 V_{CCA} 大于 2V，则对应 A 侧的 1.5V。
(4) 上拉电压在 A 侧为 V_{CCA}，在 B 侧为 V_{CCB}。
(5) 典型值在 V_{CCA} = V_{CCB} = 3.3V、T_A = 25°C 的条件下测得（除非另有说明）。
(6) 典型值在 V_{CCA} = 2.7V、T_A = 25°C 的条件下测得

Copyright © 2025 Texas Instruments Incorporated

5.8 典型特性

V_{CCA} = 0.9V，V_{CCB} = 2.7V




图 5-1. 端口 A V_{OL} 与 I_{OL} 间的关系





图 5-2. 端口 B V_{OL} 与 I_{OL} 间的关系

Copyright © 2025 Texas Instruments Incorporated

6 参数测量信息



TEST	S1
t_{PLZ}/t_{PZL}	V_{CC}

TEST CIRCUIT FOR OPEN-DRAIN OUTPUT

Copyright © 2017, Texas Instruments Incorporated

A. A 侧 R_L = 167Ω（0.9V 至 2.7V）且 R_L = 450Ω（3.0V 至 5.5V），B 侧 1.35kΩ
B. R_T 端接电阻应等于脉冲发生器的 Z_{OUT}。
C. C_L 包括探头和夹具电容。
D. 所有输入脉冲均由具有以下特性的发生器提供：PRR ≤ 10MHz，Z_O = 50Ω，压摆率 ≥ 1V/ns。
E. 每次测量这些输出中的一个，每次测量转换一次。
F. t_{PLH} 和 t_{PHL} 与 t_{pd} 一样。
G. t_{PLZ} 和 t_{PHZ} 与 t_{dis} 一样。
H. t_{PZL} 和 t_{PZH} 与 t_{en} 一样。

图 6-1. 测试电路




图 6-2. 波形 1 — B 侧到 A 侧的传播延迟和切换时间




图 6-3. 波形 2 — A 侧到 B 侧的传播延迟和切换时间




图 6-4. 波形 3 — B 侧到 A 侧的传播延迟

Copyright © 2025 Texas Instruments Incorporated

7 详细说明

7.1 概述


TCA9517A 是一款具有电平转换功能的双向缓冲器，适用于 I^2C 和 SMBus 系统。它能够在混合模式应用中实现低压（低至 0.9V）和高压（2.7V 至 5.5V）之间的双向电压电平转换（升压转换/降压转换）。该器件能够扩展 I^2C 和 SMBus 系统，即使在电平转换期间也不会影响系统性能。

TCA9517A 可缓冲 I^2C 总线上的串行数据 (SDA) 和串行时钟 (SCL) 信号，因而能够在 I^2C 应用中连接两条总线电容高达 400pF 的总线。

TCA9517A 具有两种类型的驱动器：A 侧驱动器和 B 侧驱动器。所有输入和 I/O 均可耐受 5.5V 过压，甚至在器件断电时（V_{CCB} 和/或 V_{CCA} = 0V）也如此。

TCA9517A 的竞争电平阈值 (V_{ILC}) 高于 TCA9517，允许连接下拉能力较弱的目标器件从设备。

7.2 功能方框图



7.3 特性说明

7.3.1 双通道双向缓冲器

TCA9517A 是一款具有电平位移功能的双通道双向缓冲器

7.3.2 高电平有效的中继器使能输入

TCA9517A 具有一个高电平有效的使能 (EN) 输入端，其通过内部上拉电阻器连接至 V_{CCB}，使用户能够选择何时激活中继器。这可用于在加电复位时隔离表现不良的目标。为了防止系统发生故障，仅当全局总线和中继器端口处于空闲状态时，EN 输入才应更改状态。

7.3.3 V_{OL} B 侧偏移电压

B 侧驱动器的工作电压范围为 2.7V 至 5.5V。针对这个内部缓冲器的输出低电平大约为 0.5V，但是当输出在内部被驱动为低电平时，输入电压必须比输出低电平低 70mV 或者更多。更高的电压低信号被称为经缓冲的低电平。当 B 侧 I/O 在内部被驱动为低电平时，输入并不将此低电平识别为低电平。当输入低电平状态被释放时，这一特性防止了锁定情况的发生。这种类型的设计可防止 2 个 B 侧端口相互连接。

7.3.4 标准模式和快速模式支持

TCA9517A 支持标准模式以及快速模式 I^2C。最大系统工作频率将取决于系统设计和中继器所增加的延迟。

7.3.5 支持时钟延展

TCA9517A 可以支持时钟延展，但需要注意尽可能降低在目标与控制器之间切换期间出现的过冲电压。这最好通过增加上拉电阻值来实现。

7.4 器件功能模式

表 7-1. 功能表

输入 EN	功能
L	输出已禁用
H	SDAA = SDAB SCLA = SCLB

Copyright © 2025 Texas Instruments Incorporated

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

8.1 应用信息

图 8-1 中显示了一种典型应用。在此示例中，系统控制器在 3.3V I^2C 总线上运行，目标器件连接到 1.2V I^2C 总线。两条总线的运行频率均为 400kHz。控制器器件可置于任一总线上。

TCA9517A 可耐受 5V 电压，因此无需任何额外的电路即可在 0.9V 至 5.5V 总线电压与 2.7V 至 5.5V 总线电压之间进行转换。

当 TCA9517A 的 A 侧被 I^2C 总线上的驱动器拉低时，比较器在下降沿低于 0.3 × V_{CCA} 时会检测到下降沿，并导致 B 侧的内部驱动器导通，从而使 B 侧下拉至约 0.5V。当 TCA9517A 的 B 侧下降时，首先一个 CMOS 磁滞型输入会检测到下降沿，使 A 侧的内部驱动器导通，并将 A 侧引脚下拉至接地。要了解在典型应用中可以看到的情景，请参见图 8-3 和图 8-4。如果图 8-1 中的总线控制器通过 TCA9517A 写入目标器件，则会在 A 总线上观察到图 8-3 中所示的波形。该波形看起来像正常的 I^2C 传输，但高电平可能低至 0.9V，并且确认信号的导通和关断会略有延迟。

在 TCA9517A 的 B 侧总线上，时钟和数据线与接地之间的正偏移电压等于 TCA9517A 的 V_{OL}。在第八个时钟脉冲之后，数据线被拉至目标器件的 V_{OL}，在本例中非常接近于接地。确认结束时，该电平仅短暂上升到 TCA9517A 中驱动器所设置的低电平，而 A 总线侧上升到 0.3 × V_{CCA} 以上，然后继续保持高电平。

8.2 典型应用




图 8-1. 典型应用原理图

8.2.1 设计要求

对于电平转换应用，应满足以下条件：

- V_{CCA} = 0.9V 至 5.5V
- V_{CCB} = 2.7V 至 5.5V
- B 侧端口不得连接在一起

8.2.2 详细设计过程

8.2.2.1 支持时钟延展

TCA9517A 可以支持时钟延展，但需要注意尽可能降低在目标与控制器之间切换期间出现的过冲电压。这最好通过增加上拉电阻值来实现。

Copyright © 2025 Texas Instruments Incorporated

8.2.2.2 V_{ILC} 和上拉电阻器大小

为了使 TCA9517A 正常工作，B 侧所有器件必须能够将 B 侧拉至低于电压输入低争用电平 (V_{ILC})。这意味着 B 侧任何器件的 V_{OL} 必须低于 0.45V。

器件的 V_{OL} 可通过改变流经器件的 I_{OL} 进行调节，该电流值由上拉电阻值决定。必须仔细选择 B 侧的上拉电阻，以确保逻辑电平正确传输到 A 侧。




图 8-2. 典型星型应用

多个 TCA9517A A 侧可采用星型配置连接，从而实现所有节点相互通信。




图 8-3. 典型串联应用

为了针对长走线/电缆进一步延长 I^2C 总线，只要 A 侧连接到 B 侧，就可以串联多个 TCA9517A。I^2C 总线目标器件可连接到任何总线段。可串联的器件数量受中继器延迟/飞行时间注意事项对最大总线速度要求的限制。

Copyright © 2025 Texas Instruments Incorporated




图 8-4. 总线 A（0.9V 至 5.5V 总线）波形




图 8-5. 总线 B（2.7V 至 5.5V 总线）波形

8.2.3 应用曲线




图 8-6. 400kHz、V_{CCA} = 0.9V，V_{CCB} = 2.7V 时的电压转换

9 电源相关建议

V_{CCB} 和 V_{CCA} 可以在加电时按任何顺序施加。TCA9517A 包含一个加电电路，可使输出驱动器保持关断状态，直到 V_{CCB} 高于 2.5V 且 V_{CCA} 高于 0.8V。加电且 EN 为高电平后，A 侧的低电平（低于 0.3 × V_{CCA}）会导通相应的 B 侧驱动器（SDA 或 SCL）并将 B 侧驱动至大约 0.5V。当 A 侧上升至 0.3 × V_{CCA} 以上时，B 侧下拉驱动器将关断，外部上拉电阻器将该引脚拉至高电平。当 B 侧首先下降至低于 0.3 × V_{CCB} 时，A 侧驱动器将导通，A 侧下拉至 0V。除非 B 侧电压下降至低于 0.4V，否则 B 侧下拉不会启用。如果 B 侧低电压未下降至低于 0.5V，则当 B

Copyright © 2025 Texas Instruments Incorporated

侧电压高于 0.7 × V_{CCB} 时，A 侧驱动器将关断。如果 B 侧低电压下降至低于 0.4V，B 侧下拉驱动器将启用，并且在 A 侧上升至 0.3 × V_{CCA} 以上之前 B 侧只能上升至 0.5V。

TI 建议使用一个容值约为 100nF 的去耦电容器，并将其靠近 VCCA 和 VCCB 引脚放置。

10 布局

10.1 布局指南

TCA9517A 不需要特殊的布局程序。建议将去耦电容器尽可能靠近 VCC 引脚放置。

10.2 布局示例

图 10-1 显示了 DGK 封装的示例布局。




图 10-1. TCA9517A 布局示例

Copyright © 2025 Texas Instruments Incorporated

11 器件和文档支持

11.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击*通知* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.2 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的使用条款。

11.3 商标

TI E2E™ is a trademark of Texas Instruments.
所有商标均为其各自所有者的财产。

11.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

11.5 术语表

TI 术语表　　本术语表列出并解释了术语、首字母缩略词和定义。

12 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision D (September 2024) to Revision E (October 2025)	Page
• 更新了*封装信息* 表	1
• 更新了卷带包装信息	19

Changes from Revision C (December 2018) to Revision D (September 2024)	Page
• 更新了卷带包装信息	19
• 更新了机械数据	21

Changes from Revision B (June 2015) to Revision C (December 2018)	Page
• 更改了 DGK 引脚排列图的外观	4
• 从*设计要求* 列表中删除了 $V_{CCA} < V_{CCB}$	13

Changes from Revision A (April 2013) to Revision B (June 2015)	Page
• 添加了*引脚配置和功能* 部分、*ESD 等级* 表、*特性说明* 部分、*器件功能模式*、*应用和实施* 部分、*电源相关建议* 部分、*布局* 部分、*器件和文档支持* 部分，以及*机械、封装和可订购信息* 部分	1


Copyright © 2025 Texas Instruments Incorporated


13 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。


Copyright © 2025 Texas Instruments Incorporated

13.1 卷带包装信息






A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers



器件	封装类型	封装图	引脚	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1象限
TCA9509MRVHR	X2QFN	RVH	8	5000	180.0	8.4	1.8	1.8	0.5	4.0	8.0	Q1
TCA9509RVHR	X2QFN	RVH	8	5000	180.0	8.4	1.8	1.8	0.5	4.0	8.0	Q3
TCA9509DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1

Copyright © 2025 Texas Instruments Incorporated

TAPE AND REEL BOX DIMENSIONS




器件	封装类型	封装图	引脚	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
TCA9509MRVHR	X2QFN	RVH	8	5000	183.0	183.0	20.0
TCA9509RVHR	X2QFN	RVH	8	5000	202.0	201.0	28.0
TCA9509DGKR	VSSOP	DGK	8	2500	364.0	364.0	27.0

Copyright © 2025 Texas Instruments Incorporated

13.2 机械数据


DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



PowerPAD is a trademark of Texas Instruments.

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.


Copyright © 2025 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT


DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

Copyright © 2025 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

DGK0008A ™ **VSSOP - 1.1 mm max height**

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

Copyright © 2025 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TCA9517ADGKR	Active	Production	VSSOP (DGK) | 8	2500 | LARGE T&R	Yes	NIPDAU | SN | NIPDAUAG	Level-1-260C-UNLIM	-40 to 85	BSK
TCA9517ADGKR.B	Active	Production	VSSOP (DGK) | 8	2500 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	BSK

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 TI 销售条款)、TI 通用质量指南 或 ti.com 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。 除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月