

SN74UVP1G37 具有施密特触发输入和漏极开路输出的单路缓冲器/驱动器

1 特性

- 扩展的低电压工作范围，电源电压为 0.63V 至 3.6V
- 扩展工作温度范围：-40°C 至 125°C
- 低功耗
 - 典型值 $I_{CC} = 10\text{nA}$
 - 输入泄漏电流典型值 $I_I = 3\text{nA}$
 - 关断状态下的输出泄漏电流典型值 $I_{OZ} = 100\text{nA}$
 - 在局部断电模式下， I_{OFF} 典型值为 0.2uA
- 3.6V 耐压输入，支持降压转换
- 3.3V 时 t_{pd} 最大值为 9.5ns
- 与 AUP1G 系列直接兼容， V_{CC} 范围从 0.8V 扩展至 0.63V

2 应用

- [PC 和笔记本电脑](#)
- [数据中心](#)
- [楼宇自动化](#)
- [手机](#)
- [可穿戴设备](#)
- [有线网络](#)


3 说明

SN74UVP1G37 器件是一款具有施密特触发输入和开漏输出的缓冲器。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
SN74UVP1G37	DBV (SOT-23 , 5)	2.90mm × 1.60mm
	DCK (SC-70 , 5)	2.00mm × 1.25mm
	DRY (USON , 6)	1.45mm × 1.00mm
	DSF (X2SON , 6)	1.00mm × 1.00mm
	DPW (X2SON , 5)	0.80mm × 0.80mm

- (1) 有关更多信息，请参阅节 11。
 (2) 封装尺寸 (长 × 宽) 为标称值，不包括引脚。



逻辑图



内容

1 特性.....	1	8 应用和实施.....	10
2 应用.....	1	8.1 应用信息.....	10
3 说明.....	1	8.2 典型应用.....	10
4 引脚配置和功能.....	3	8.3 电源相关建议.....	12
5 规格.....	4	8.4 布局.....	12
5.1 绝对最大额定值.....	4	9 器件和文档支持.....	14
5.2 ESD 等级.....	4	9.1 文档支持.....	14
5.3 建议运行条件.....	4	9.2 接收文档更新通知.....	14
5.4 热性能信息.....	5	9.3 支持资源.....	14
5.5 电气特性.....	5	9.4 商标.....	14
5.6 开关特性.....	6	9.5 静电放电警告.....	14
6 参数测量信息.....	8	9.6 术语表.....	14
7 详细说明.....	9	10 修订历史记录.....	14
7.1 概述.....	9	11 机械、封装和可订购信息.....	15
7.2 功能方框图.....	9	11.1 卷带包装信息.....	15
7.3 特性说明.....	9	11.2 机械数据.....	17
7.4 器件功能模式.....	9		

4 引脚配置和功能




图 4-1. DBV 或 DCK 封装，
5 引脚 SOT-23 或 SC-70
(顶视图)




图 4-2. DPW 封装，
5 引脚 X2SON
(顶视图)

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	DPW、DBV、DCK、		
N.C.	1	—	无内部连接
A	2	I	输入 A
GND	3	G	接地引脚
Y	4	O	输出 Y (推挽)
VCC	5	P	电源引脚

(1) I = 输入，O = 输出，G = 地，P = 电源




图 4-3. DRY 或 DSF 封装，
5 引脚 USON 或 X2SON
(顶视图)

表 4-2. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	DSF、DRY		
N.C.	1、5	—	无内部连接
A	2	I	输入 A
GND	3	G	接地引脚
Y	4	O	输出 Y (推挽)
VCC	6	P	电源引脚

(1) I = 输入，O = 输出，G = 地，P = 电源

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

			最小值	最大值	单位
V_{CC}	电源电压范围		-0.5	6	V
V_I	输入电压范围 ⁽²⁾		-0.5	6	V
V_O	输出电压范围 ⁽²⁾		-0.5	$V_{CC} + 0.5$	V
V_O	输出电压范围 ⁽²⁾		-0.5	6	V
I_{IK}	输入钳位电流	$V_I < 0V$		-50	mA
I_{OK}	输出钳位电流	$V_O < 0V$		-50	mA
I_O	持续输出电流			±50	mA
I_O	通过 V_{CC} 或 GND 的持续输出电流			±100	mA
T_J	结温		-65	150	°C
T_{stg}	贮存温度		-65	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内短暂运行，器件可能不会受到损坏，但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能，并缩短器件寿命。
- (2) 如果遵守输入和输出电流额定值，输入和输出电压可超过额定值。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	±1000	

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

规格	说明	条件	最小值	最大值	单位
V_{CC}	电源电压		0.63	3.6	V
V_I	输入电压		0	5.5	V
V_O	输出电压		0	5.5	V
I_{OL}	低电平输出电流	$V_{CC} = 0.63V$		0.2	mA
		$V_{CC} = 0.72V$		0.5	
		$V_{CC} = 0.9V$		0.7	
		$V_{CC} = 1.08V$		1.1	
		$V_{CC} = 1.35V$		1.7	
		$V_{CC} = 1.62V$		1.9	
		$V_{CC} = 2.3V$		3.1	
		$V_{CC} = 3.0V$		4	
T_A	自然通风条件下的工作温度		-40	125	°C

5.4 热性能信息

封装	引脚	热指标 ⁽¹⁾						单位
		$R_{\theta JA}$	$R_{\theta JC(top)}$	$R_{\theta JB}$	Ψ_{JT}	Ψ_{JB}	$R_{\theta JC(bot)}$	
DBV (SOT-23 , 5)	5	298.6	240.2	134.6	114.5	133.9	不适用	°C/W
DCK (SC-70 , 5)	5	314.4	128.7	100.6	7.1	99.8	不适用	°C/W
DRY (USON , 6)	6	554.9	385.4	388.2	159.0	384.1	不适用	°C/W
DSF (X2SON , 6)	6	407.1	232.0	306.9	40.3	306.0	不适用	°C/W
DPW (X2SON , 5)	5	291.8	224.2	245.8	31.4	245.6	195.4	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

5.5 电气特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	V_{CC}	最小值	典型值	最大值	单位
V_{T+}	正向输入阈值电压	0.63V	0.3		0.42	V
		0.65V	0.31		0.43	
		0.72V	0.35		0.47	
		0.9V	0.45		0.57	
		1.08V	0.56		0.68	
		1.35V	0.71		0.87	
		1.5V	0.79		0.98	
		1.62V	0.86		1.07	
		1.95V	1.07		1.33	
		2.3V	1.33		1.62	
		2.5V	1.47		1.78	
		2.7V	1.63		1.94	
		3V	1.86		2.18	
		3.6V	2.33		2.67	
V_{T-}	负向输入阈值电压	0.63V	0.15		0.31	V
		0.65V	0.16		0.32	
		0.72V	0.19		0.34	
		0.9V	0.25		0.42	
		1.08V	0.32		0.49	
		1.35V	0.42		0.59	
		1.5V	0.48		0.64	
		1.62V	0.52		0.68	
		1.95V	0.6		0.78	
		2.3V	0.69		0.88	
		2.5V	0.73		0.92	
		2.7V	0.78		0.97	
		3V	0.85		1.03	
		3.6V	1.01		1.21	

5.5 电气特性 (续)

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数	测试条件	V _{CC}	最小值	典型值	最大值	单位
ΔV_T	迟滞 ($V_{T+} - V_{T-}$)	0.63V	0.08		0.18	V
		0.65V	0.08		0.18	
		0.72V	0.09		0.2	
		0.9V	0.13		0.24	
		1.08V	0.17		0.27	
		1.35V	0.23		0.33	
		1.5V	0.27		0.41	
		1.62V	0.3		0.47	
		1.95V	0.38		0.65	
		2.3V	0.53		0.84	
		2.5V	0.63		0.94	
		2.7V	0.74		1.04	
		3V	0.92		1.19	
		3.6V	1.26		1.49	
V_{OL}	$I_{OL} = 20\mu A$	0.63V 至 3.6V			0.15	V
	$I_{OL} = 0.7mA$	1.0V			0.35	
	$I_{OL} = 1.1mA$	1.2V			0.25	
	$I_{OL} = 1.7mA$	1.5V			0.23	
	$I_{OL} = 1.9mA$	1.65V			0.23	
	$I_{OL} = 3.1mA$	2.3V			0.26	
	$I_{OL} = 3.5mA$	2.7V			0.27	
	$I_{OL} = 4mA$	3V			0.29	
I_I	$V_I = V_{CC}$ 或 GND	$V_{CC} = 0V$ 至 3.6V		± 0.003	± 0.5	μA
I_{OFF}	V_I 或 $V_O = V_{CC}$	$V_{CC} = 0V$		± 0.2	± 1	μA
I_{OZ}	$V_O = V_{CC}$ 或 GND	3.6V		± 0.1	± 1.5	μA
I_{CC}	$V_I = V_{CC}$ 或 GND, $I_O = 0$	$V_{CC} = 0.63V$ 至 3.6V		0.01	1.4	μA
ΔI_{CC}	一个输入电压为 V_{CC} 至 0.6V, 其他输入电压为 V_{CC} 或 GND	3.3V			60	μA
C_I	$V_I = V_{CC}$ 或 GND	3.3V		4.4		pF
C_O	$V_O = V_{CC}$ 或 GND	3.3V		2.59		pF

5.6 开关特性

在自然通风条件下的工作温度范围内；典型值在 $T_A = 25^\circ C$ 时测得 (除非另有说明)。请参阅参数测量信息

参数	从 (输入)	至 (输出)	负载条件	V _{CC}	最小值	典型值	最大值	单位
t_{pd}	A	Y	$C_L = 5pF$	0.7V $\pm$ 0.07V			336.3	ns
				0.8V $\pm$ 0.08V			135.7	ns
			$C_L = 10pF$	1.0V $\pm$ 0.1V			36.5	ns
				1.2V $\pm$ 0.12V			20.2	ns
			$C_L = 15pF$	1.5V $\pm$ 0.15V			8.4	ns
				1.8V $\pm$ 0.18V			8	ns
			$C_L = 30pF$	2.5V $\pm$ 0.2V			8.4	ns
				3.3V $\pm$ 0.3V			11.2	ns

在自然通风条件下的工作温度范围内；典型值在 $T_A = 25^{\circ}\text{C}$ 时测得（除非另有说明）。请参阅 [参数测量信息](#)


参数	从 (输入)	至 (输出)	负载条件	V_{CC}	最小值	典型值	最大值	单位
C_{pd}			$f = 10\text{MHz}$	0.7V		0.9		pF
				0.8V		1		pF
				1.0V		1.1		pF
				1.2V		1.1		pF
				1.5V		1.2		pF
				1.8V		1.4		pF
				2.5V		1.7		pF
				3.3V		2		pF

6 参数测量信息

对于下表中列出的示例，波形之间的相位关系是任意选择的。所有输入脉冲均由具有以下特性的发生器提供： $PRR \leq 1\text{MHz}$ ， $Z_O = 50\Omega$ ， $t_f < 3\text{ns}$ 。

输出单独测量，每次测量一个输入转换。


测试	R_L	C_L	ΔV	V_{CC}
t_{pd}	$20\text{K}\Omega$	5pF	0.07V	0.7V
			0.08V	0.8V
		10pF	0.1V	1.0V
	$5\text{K}\Omega$	10pF	0.12V	1.2V
		15pF	0.15V	1.5V
			0.18V	1.8V
		30pF	0.2V	2.5V
			0.3V	3.3V



(1) C_L 包括探头和测试夹具电容。

(2) 对于使能和禁用时间的测量， $R_L = 5\text{k}\Omega$ 或 $20\text{k}\Omega$ 。对于传播延迟、建立和保持时间以及脉冲宽度的测量， $R_L = 1\text{M}\Omega$ 。

图 6-1. 开漏输出的负载电路



(1) 如果 $R_L = 5\text{k}\Omega$ ，则 t_{PLZ} 和 t_{PZL} 之间的时间与禁用和使能时间相同。

(2) 如果 $R_L = 1\text{M}\Omega$ ，则 t_{PLZ} 和 t_{PZL} 与 t_{pd} 相同。


图 6-2. 电压波形传播延迟

7 详细说明

7.1 概述

SN74UVP1G37 器件包含一个最大灌电流为 32mA 的开漏缓冲器/驱动器。该器件专用于使用 I_{off} 的局部断电应用。当器件断电时， I_{off} 电路将会禁用输出。这会抑制电流回流到器件中，从而防止损坏器件。

7.2 功能方框图



7.3 特性说明

7.3.1 开漏 CMOS 输出

开漏输出包含在 SN74UVP1G37 中。开漏输出仅能将输出驱动为低电平。当置于高逻辑状态时，输出处于高阻抗状态，这意味着输出既不会拉出电流，也不会灌入电流（*电气特性* 表中定义的小漏电流除外）。在高阻抗状态下，输出电压不受 SN74UVP1G37 控制，而取决于外部因素。

受高阻抗状态影响，需要使用一个外部上拉电阻器来定义逻辑高电平。如果没有上拉电阻器，输出将悬空并处于未定义的逻辑电平。电阻器的值取决于寄生电容和功耗等因素；通常，10k Ω 的电阻器是合适的。

SN74UVP1G37 的驱动能力可在轻负载情况下产生快速边沿，因此在布线和负载设计时应注意防止振铃。此外，与能够连续处理电流的 SN74UVP1G37 相比，输出能够驱动更高的电流。限制器件输出功率，以避免因过流导致损坏。始终遵守 *绝对最大额定值* 中规定的电气和热限值。有关可从外部连接到 SN74UVP1G37 的最大输出电压，请参见 *建议的运行条件表*。

未使用的开漏 CMOS 输出应保持断开。

7.3.2 CMOS 施密特触发输入

此器件包括具有施密特触发架构的输入。这些输入为高阻抗，通常建模为从输入到地之间、与输入电容（电容值在 *电气特性* 表中规定）并联的电阻器。最坏情况下的电阻是使用 *绝对最大额定值* 表中给出的最大输入电压和 *电气特性* 表中给出的最大输入漏电流，根据欧姆定律 ($R = V \div I$) 计算得出的。

施密特触发输入架构可提供由 *电气特性* 表中的 ΔV_T 定义的迟滞，因而此器件能够很好地耐受慢速或高噪声输入。虽然输入的驱动速度可能比标准 CMOS 输入慢得多，但仍建议正确端接未使用的输入。使用缓慢的转换信号驱动输入会增加器件的动态电流消耗。有关施密特触发输入的其他信息，请参阅 [了解施密特触发](#)。

7.4 器件功能模式

功能表

输入 ⁽¹⁾ A	输出 ⁽²⁾ Y
H	Z
L	L

(1) H = 高压电平，L = 低压电平

(2) H = 高电平驱动，Z = 高阻抗状态

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

在此应用中，开漏缓冲器用于驱动 LED，如图 8-1 所示。

8.2 典型应用




图 8-1. 典型应用框图

8.2.1 设计要求

8.2.1.1 电源注意事项

验证所需电源电压在 *电气特性* 中规定的范围内。电源电压按照 *电气特性* 部分所述设置器件的电气特性。

正电压电源必须能够提供的电流等于 最大静态电源电流 I_{CC} （在 *电气特性* 中列出）以及开关所需的任何瞬态电流之和。

地必须能够灌入的电流等于 SN74UVP1G37 所有输出端灌入的总电流加上最大电源电流 I_{CC} （在 *电气特性* 中列出）以及开关所需的任何瞬态电流之和。逻辑器件只能灌入接地连接可灌入的大小相同的电流。验证不要超过 *绝对最大额定值* 中列出的通过 GND 的最大总电流。

SN74UVP1G37 可以驱动总电容小于或等于 30nF 的负载，同时仍满足所有数据表规格。可以施加更大的容性负载；但是，TI 建议在输出端和电容器之间添加一个串联电阻器，以防止电流过大。

SN74UVP1G37 可以驱动由 $R_L \geq V_O/I_O$ 描述的总电阻负载，输出电压和电流在 *电气特性* 表中用 V_{OL} 定义。在高电平状态下输出时，公式中的输出电压定义为测量的输出电压与 V_{CC} 引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算* 应用手册中提供的信息进行计算。

可以使用 *标准线性和逻辑 (SLL) 封装和器件的热特性* 应用手册中提供的信息计算热增量。

小心

绝对最大额定值 中列出的最高结温 $T_{J(max)}$ 是防止损坏器件的附加限制。请勿违反 *绝对最大额定值* 中列出的任何值。提供这些限制是为了防止损坏器件。

8.2.1.2 输入注意事项

输入信号必须超过 $V_{t(min)}$ 才能被视为逻辑低电平，超过 $V_{t(max)}$ 才能被视为逻辑高电平。不要超过 *绝对最大额定值* 中的最大输入电压范围。

未使用的输入必须端接至 V_{CC} 或地。如果输入完全不使用，则可以直接端接未使用的输入；或者，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用

于默认低电平状态。控制器的驱动电流、进入 SN74UVP1G37 的漏电流（如 *电气特性* 中所规定）以及所需输入转换率会限制电阻值。由于这些因素，通常使用 $10\text{k}\Omega$ 的电阻值。

SN74UVP1G37 由于器件具有施密特触发输入，因而没有输入信号转换速率要求。

具有施密特触发输入的另一个优势是能够抑制噪声。振幅足够大的噪声仍然会导致问题。要了解噪声大到什么程度才是过大，请参考电气特性中的 $\Delta V_{T(\min)}$ 。此迟滞值会提供峰峰值限制。

与标准 CMOS 输入不同，施密特触发输入可以保持在任何有效值，而不会导致功耗大幅增加。将输入保持在 V_{CC} 或地电平以外的值所导致的典型附加电流绘制在典型特性中。

有关此器件的输入的附加信息，请参阅 *特性描述*。

8.2.1.3 输出注意事项

接地电压用于产生低电平输出电压。根据 *电气特性* 中 V_{OL} 规格所示，向输出端灌入电流会提高输出电压。

开漏输出可以直接连接在一起，以实现线与配置或获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到 V_{CC} 或地。

有关此器件的输出的其他信息，请参阅 *特性说明* 部分。

8.2.2 详细设计过程

1. 在 V_{CC} 至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近 V_{CC} 和 GND 引脚。*布局* 部分中展示了示例布局。
2. 验证输出端的容性负载是否 $\leq 50\text{pF}$ 。低负载电容可以通过从 SN74UVP1G37 向接收器件提供适当大小的短布线来实现。
3. 验证输出端的电阻负载是否大于 $(V_{CC} / I_{O(\max)})\Omega$ 。切勿超出 *绝对最大额定值* 中的最大输出电流。大多数 CMOS 输入具有以 $\text{M}\Omega$ 为单位的电阻负载；远大于之前计算的最小值。
4. 逻辑门很少关注热问题；然而，可以使用 *CMOS 功耗与 Cpd 计算应用手册* 中提供的步骤计算功耗和热增量。

8.2.3 应用曲线




图 8-2. 应用曲线

8.3 电源相关建议

电源可以是 *建议运行条件* 中最小和最大电源电压额定值之间的任何电压。每个 V_{CC} 端子都必须具有一个良好的旁路电容器，以防止功率干扰。

建议为该器件使用 $0.1\ \mu\text{F}$ 电容器。可以并联多个旁路电容器以抑制不同的噪声频率。 $0.1\ \mu\text{F}$ 和 $1\ \mu\text{F}$ 电容器通常并联使用。为了获得最佳效果，旁路电容器必须尽可能靠近电源端子安装。

8.4 布局

8.4.1 布局指南

- 旁路电容器的放置
 - 靠近器件的正电源端子放置
 - 提供电气短接地返回路径
 - 使用宽布线以最大限度减小阻抗
 - 尽可能将器件、电容器和布线保持在电路板的同一面
- 信号布线几何形状
 - 8mil 至 12mil 布线宽度
 - 布线长度小于 12cm 可最大限度减轻传输线路影响
 - 避免信号布线出现 90° 角
 - 在信号布线下方使用不间断的接地平面
 - 通过接地对信号布线周围的区域进行泛洪填充
 - 并行布线之间必须至少间隔 3 倍电介质厚度
 - 对于长度超过 12cm 的布线
 - 使用阻抗受控的布线
 - 在输出端附近使用串联阻尼电阻进行源端接
 - 避免分支；对必须单独分支的每条信号进行缓冲

8.4.2 布局示例




图 8-3. 可改善信号完整性的布线转角示例




图 8-4. TSSOP 和类似封装的旁路电容器放置示例




图 8-5. WQFN 和类似封装的旁路电容器放置示例




图 8-6. SOT、SC70 和类似封装的旁路电容器放置示例




图 8-7. 可改善信号完整性的阻尼电阻放置示例

9 器件和文档支持

TI 提供大量的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

9.1 文档支持

9.1.1 相关文档

欲了解相关文件，请参阅以下内容：

- 德州仪器 (TI)，[CMOS 功耗与 \$C_{pd}\$ 计算应用手册](#)
- 德州仪器 (TI)，[使用逻辑器件进行设计应用手册](#)
- 德州仪器 (TI)，[标准线性和逻辑 \(SLL\) 封装和器件的热特性应用手册](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录


注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
August 2026	*	初始发行版

11 机械、封装和可订购信息


以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

11.1 卷带包装信息



器件	封装类型	封装图	引脚	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 象限
PSN74UVP1G37DBV R	SOT-23	DBV	5	3000	178.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
PSN74UVP1G37DC KR	SC70	DCK	5	3000	178.0	8.4	2.25	2.45	1.2	4.0	8.0	Q3
PSN74UVP1G37DP WR	X2SON	DPW	5	3000	178.0	8.4	0.91	0.91	0.5	2.0	8.0	Q3
PSN74UVP1G37DR YR	USON	DRY	5	5000	180.0	9.5	1.15	1.6	0.75	4.0	8.0	Q1
PSN74UVP1G37DSF R	USON	DSF	5	5000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q2


TAPE AND REEL BOX DIMENSIONS



器件	封装类型	封装图	引脚	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
PSN74UVP1G37DBVR	SOT-23	DBV	5	3000	208.0	191.0	35.0
PSN74UVP1G37DCKR	SC70	DCK	5	3000	208.0	191.0	35.0
PSN74UVP1G37DPWR	X2SON	DPW	5	3000	205.0	200.0	33.0
PSN74UVP1G37DRYR	USON	DRY	5	5000	184.0	184.0	19.0
PSN74UVP1G37DSFR	USON	DSF	5	5000	210.0	185.0	35.0

ADVANCE INFORMATION

11.2 机械数据



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR






NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

**DCK0005A****PACKAGE OUTLINE****SOT - 1.1 max height**

SMALL OUTLINE TRANSISTOR



4214834/C 03/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT


DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X




4214834/C 03/2023

NOTES: (continued)

4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN**DCK0005A****SOT - 1.1 max height**

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
 BASED ON 0.125 THICK STENCIL
 SCALE:18X

4214834/C 03/2023

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.




DPW0005A

PACKAGE OUTLINE

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The size and shape of this feature may vary.

EXAMPLE BOARD LAYOUT**DPW0005A****X2SON - 0.4 mm max height**

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SOLDER MASK DEFINED
SCALE:60X

4223102/D 03/2022

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, refer to QFN/SON PCB application note in literature No. SLUA271 (www.ti.com/lit/sluea271).

EXAMPLE STENCIL DESIGN

DPW0005A

X2SON - 0.4 mm max height


PLASTIC SMALL OUTLINE - NO LEAD




NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

ADVANCE INFORMATION

**PACKAGE OUTLINE****DSF0006A****X2SON - 0.4 mm max height**

PLASTIC SMALL OUTLINE - NO LEAD



4220597/A 06/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MO-287, variation X2AAF.

www.ti.com


ADVANCE INFORMATION

EXAMPLE BOARD LAYOUT

DSF0006A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES: (continued)

4. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).


www.ti.com

EXAMPLE STENCIL DESIGN

DSF0006A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:40X

4220597/A 06/2017

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

www.ti.com




PACKAGE OUTLINE

DRY0006A

USON - 0.6 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



ADVANCE INFORMATION


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.


EXAMPLE BOARD LAYOUT**DRY0006A****USON - 0.6 mm max height**

PLASTIC SMALL OUTLINE - NO LEAD

ADVANCE INFORMATION



LAND PATTERN EXAMPLE
 1:1 RATIO WITH PKG SOLDER PADS
 EXPOSED METAL SHOWN
 SCALE:40X

**SOLDER MASK DETAILS**

4222894/A 01/2018

NOTES: (continued)


3. For more information, see QFN/SON PCB application report in literature No. SLUA271 (www.ti.com/lit/sluea271).

EXAMPLE STENCIL DESIGN

DRY0006A

USON - 0.6 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月