

## SN74LVC1G14 单路施密特触发反相器

### 1 特性

- 闩锁性能超过 100mA，符合 JESD 78 II 类规范的要求
- ESD 保护性能超过 JESD 22 规范要求
  - 2000V 人体放电模型 (A114-A)
  - 200V 机器放电模型 (A115-A)
  - 1000V 充电器件模型 (C101)
- 采用德州仪器 (TI) NanoFree™ 封装
- 支持 5V  $V_{CC}$  运行
- 输入电压高达 5.5V
- 3.3V 时， $t_{pd}$  最大值为 4.6ns
- 低功耗， $I_{CC}$  最大值为 10 $\mu$ A
- 3.3V 时，输出驱动为  $\pm 24$ mA
- $I_{off}$  支持局部断电模式运行

### 2 应用

- AV 接收器
- 音频接口盒：便携式
- 蓝光播放器与家庭影院
- 嵌入式 PC
- MP3 播放器/录音机（便携式音频设备）
- 个人数字助理 (PDA)
- 电源：电信/服务器交流/直流电源：单路控制器：模拟式和数字式
- 固态硬盘 (SSD)：客户端和企业级
- 电视：LCD 电视/数字电视和高清电视 (HDTV)
- 平板电脑：企业级
- 视频分析：服务器
- 无线耳机、键盘和鼠标

### 3 说明

该单路施密特触发反相器设计在 1.65V 至 5.5V  $V_{CC}$  下运行。

SN74LVC1G14 器件包含一个逆变器并可执行布尔函数  $Y = \bar{A}$ 。该器件可作为具有施密特触发输入的独立逆变器，因此该器件针对正向 ( $V_{T+}$ ) 和负向 ( $V_{T-}$ ) 信号具有不同的输入阈值电平，可提供磁滞 ( $\Delta V_T$ )，从而使器件能够耐受慢速或高噪声输入信号。


NanoFree™ 封装技术是 IC 封装概念的一项重大突破，它将硅晶片用作封装。

该器件专用于使用  $I_{off}$  的局部断电应用。当器件断电时， $I_{off}$  电路将会禁用输出。这会抑制电流回流到器件中，从而防止损坏器件。

#### 封装信息


器件型号	封装 <sup>(1)</sup>	封装尺寸 <sup>(2)</sup>	本体尺寸 (标称值) <sup>(3)</sup>
SN74LVC1G14	DBV (SOT-23, 5)	2.90mm × 2.80mm	2.90mm × 1.60mm
	DCK (SC70, 5)	2.00mm × 2.10mm	2.00mm × 1.25mm
	DRL (SOT-5X3, 5)	1.60mm × 1.60mm	1.60mm × 1.20mm
	DRY (USON, 6)	1.45mm × 1.00mm	1.45mm × 1.00mm
	DSF (X2SON, 6)	1.00mm × 1.00mm	1.00mm × 1.00mm
	YZP (DSBGA, 5)	1.75mm × 1.75mm	1.39mm × 0.89mm
	YZV (DSBGA, 4)	1.25mm × 1.25mm	0.89mm × 0.89mm
	DPW (X2SON, 5)	0.80mm × 0.80mm	0.80mm × 0.80mm

- (1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
- (2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。
- (3) 封装尺寸 (长 × 宽) 为标称值，不包括引脚。



逻辑图 (正逻辑)

(DBV、DCK、DRL、DRY、DPW 和 YZP 封装)



逻辑图 (正逻辑)  
(YZV 封装)



## 内容

<b>1 特性</b> .....	1	6.3 特性说明.....	10
<b>2 应用</b> .....	1	6.4 器件功能模式.....	11
<b>3 说明</b> .....	1	<b>7 应用和实施</b> .....	12
<b>4 引脚配置和功能</b> .....	3	7.1 应用信息.....	12
<b>5 规格</b> .....	5	7.2 典型应用.....	12
5.1 绝对最大额定值.....	5	7.3 电源相关建议.....	13
5.2 ESD 等级.....	5	7.4 布局.....	13
5.3 建议运行条件.....	6	<b>8 器件和文档支持</b> .....	15
5.4 热性能信息.....	6	8.1 文档支持.....	15
5.5 电气特性.....	7	8.2 接收文档更新通知.....	15
5.6 开关特性：-40°C 至 85°C.....	8	8.3 支持资源.....	15
5.7 开关特性：-40°C 至 125°C.....	8	8.4 商标.....	15
5.8 工作特性.....	8	8.5 静电放电警告.....	15
5.9 典型特性.....	8	8.6 术语表.....	15
<b>6 详细说明</b> .....	10	<b>9 修订历史记录</b> .....	15
6.1 概述.....	10	<b>10 机械、封装和可订购信息</b> .....	16
6.2 功能方框图.....	10		

## 4 引脚配置和功能




图 4-1. DBV 封装 5 引脚 SOT-23 顶视图




图 4-2. DCK 封装 5 引脚 SC70 顶视图




图 4-3. DRL 封装 5 引脚 SOT-5X3 顶视图




图 4-4. DRY 封装 6 引脚 SON 顶视图






图 4-5. DPW 封装 5 引脚 X2SON 顶视图



请参阅机械制图，了解尺寸。  
 N.C. - 无内部连接

图 4-6. DSF 封装 6 引脚 SON 顶视图



保留 - 未使用

图 4-7. YZP 封装 5 引脚 DSBGA 底视图




图 4-8. YZV 封装 4 引脚 DSBGA 底视图

表 4-1. 引脚功能

名称	引脚				I/O	说明
	DBV、DCK、DRL、DPW	DRY、DSF	YZP	YZV		
A	2	2	B1	A1	I	信号输入
GND	3	3	C1	B1	—	接地
N.C.	1	1, 5	—	—	—	无内部连接 <sup>(1)</sup>
DNU	—	—	A1	—	—	请勿使用 <sup>(2)</sup>
V <sub>CC</sub>	5	6	A2	A2	—	正电源
Y	4	4	C2	B2	O	信号输出

- (1) 标有 N.C. 的引脚可连接到任何信号或电压源（包括接地）。它们应始终焊接到电路板上。
- (2) 标有 DNU 的引脚不应连接至任何信号或电压源（包括接地）。它们应始终焊接到电路板上。

## 5 规格

### 5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）<sup>(1)</sup>

		最小值	最大值	单位
$V_{CC}$	电源电压	-0.5	6.5	V
$V_I$	输入电压 <sup>(2)</sup>	-0.5	6.5	V
$V_O$	在高阻抗或断电状态对任一输出施加的电压范围 <sup>(2)</sup>	-0.5	6.5	V
$V_O$	应用到任一处于高电平或低电平状态输出的电压范围 <sup>(2) (3)</sup>	-0.5	$V_{CC} + 0.5$	V
$I_{IK}$	输入钳位电流	$V_I < 0$	-50	mA
$I_{OK}$	输出钳位电流	$V_O < 0$	-50	mA
$I_O$	持续输出电流		$\pm 50$	mA
	通过 $V_{CC}$ 或 $GND$ 的持续电流		$\pm 100$	mA
$T_J$	最大结温		150	$^{\circ}C$
$T_{stg}$	贮存温度	-65	150	$^{\circ}C$

- (1) 应力超出绝对最大额定值下面列出的值时可能会对器件造成永久损坏。这些列出的值仅仅是应力等级，并不表示器件在这些条件下以及在建议工作条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 如果遵守输入和输出电流额定值，则可能会超过输入和输出负电压额定值。
- (3)  $V_{CC}$  的值在建议运行条件表中提供。

### 5.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电		
	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 <sup>(1)</sup>	2000	V
	充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 <sup>(2)</sup>	1000	
机器模型 (A115-A):	200		

- (1) JEDEC 文档 JEP155 指出：500V HBM 能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

### 5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）<sup>(1)</sup>

		最小值	最大值	单位
V <sub>CC</sub> 电源电压	工作	1.65	5.5	V
	仅数据保留	1.5		
V <sub>I</sub> 输入电压		0	5.5	V
V <sub>O</sub> 输出电压		0	V <sub>CC</sub>	V
I <sub>OH</sub> 高电平输出电流	V <sub>CC</sub> = 1.65V		-4	mA
	V <sub>CC</sub> = 2.3V		-8	
	V <sub>CC</sub> = 3V		-16	
			-24	
V <sub>CC</sub> = 4.5V		-32		
I <sub>OL</sub> 低电平输出电流	V <sub>CC</sub> = 1.65V		4	mA
	V <sub>CC</sub> = 2.3V		8	
	V <sub>CC</sub> = 3V		16	
			24	
V <sub>CC</sub> = 4.5V		32		
T <sub>A</sub> 自然通风条件下的工作温度范围	YZP、YZV 和 DPW 封装	-40	85	°C
	所有其他封装	-40	125	

(1) 器件的所有未使用输入必须保持在 V<sub>CC</sub> 或 GND，以确保器件正常运行。请参阅 [CMOS 输入缓慢或悬空的影响](#)。

### 5.4 热性能信息

热指标 <sup>(1)</sup>	SN74LVC1G14							单位
	DBV (SOT-23)	DCK (SC70)	DRL (SOT-5X3)	DRY (SON)	DPW (X2SON)	YZV (DSBGA)	YZP (DSBGA)	
	5 引脚	5 引脚	5 引脚	5 引脚	5 引脚	4 引脚	5 引脚	
R <sub>θJA</sub> 结至环境热阻	357.1	371.0	296.2	369.6	522.9	168.2	146.2	°C/W
R <sub>θJC(top)</sub> 结至外壳（顶部）热阻	263.7	297.5	137.3	257.6	250.5	2.1	1.4	°C/W
R <sub>θJB</sub> 结至电路板热阻	264.4	258.6	145.3	230.8	384.0	55.9	39.8	°C/W
ψ <sub>JT</sub> 结至顶部特征参数	195.6	195.6	14.7	77.2	46.5	1.1	0.7	°C/W
ψ <sub>JB</sub> 结至电路板特征参数	262.2	256.2	145.9	231.0	382.8	56.3	39.3	°C/W
R <sub>θJC(bot)</sub> 结至外壳（底部）热阻	不适用	不适用	不适用	不适用	174.1	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用手册。

## 5.5 电气特性

在自然通风条件下的建议运行温度范围内测得（除非另有说明）

参数	测试条件	V <sub>CC</sub>	-40°C 至 85°C			-40°C 至 125°C <sup>(2)</sup>			单位
			最小值	典型值 <sup>(1)</sup>	最大值	最小值	典型值	最大值	
V <sub>T+</sub> 正向 输入阈值 电压		1.65V	0.79		1.16	.79		1.16	V
		2.3V	1.11		1.56	1.11		1.56	
		3V	1.5		1.87	1.5		1.87	
		4.5V	2.16		2.74	2.16		2.74	
		5.5V	2.61		3.33	2.61		3.33	
V <sub>T-</sub> 负向 输入阈值 电压	DBV、DCK、DRL、DRY、DSF、YZV 和 YZP 封装	1.65V	0.39		0.62	.39		.64	V
		2.3V	0.58		0.87	.58		.89	
		3V	0.84		1.14	.84		1.16	
		4.5V	1.41		1.79	1.41		1.79	
		5.5V	1.87		2.29	1.87		2.29	
V <sub>T-</sub> 负向 输入阈值 电压	DPW 封装	1.65V	0.44		0.67				V
		2.3V	0.63		0.92				
		3V	0.89		1.19				
		4.5V	1.46		1.84				
		5.5V	1.92		2.34				
ΔV <sub>T</sub> 迟滞 (V <sub>T+</sub> - V <sub>T-</sub> )		1.65V	0.37		0.62	0.37		0.62	V
		2.3V	0.48		0.77	0.48		0.77	
		3V	0.56		0.87	0.56		0.87	
		4.5V	0.71		1.04	0.71		1.04	
		5.5V	0.71		1.11	0.71		1.11	
V <sub>OH</sub>	I <sub>OL</sub> = -100μA	1.65V 至 4.5V	V <sub>CC</sub> - 0.1		V <sub>CC</sub> - 0.1				V
		1.65V	1.2		1.2				
		2.3V	1.9		1.9				
		3V	2.4		2.4				
			2.3		2.3				
			3.8		3.8				
V <sub>OL</sub>	I <sub>OL</sub> = 100μA	1.65V 至 4.5V	0.1		0.1				V
		1.65V	0.45		0.45				
		2.3V	0.3		0.3				
		3V	0.4		0.4				
			0.55		0.55				
			0.55		0.7				
I <sub>I</sub>	A 输入	V <sub>I</sub> = 5.5V 或 GND	0 至 5.5V		±5		±5	μA	
I <sub>off</sub>		V <sub>I</sub> 或 V <sub>O</sub> = 5.5V	0		±10		±10	μA	
I <sub>CC</sub>		V <sub>I</sub> = 5.5V 或 GND, I <sub>O</sub> = 0	1.65V 至 5.5V		10		10	μA	
ΔI <sub>CC</sub>		一个输入电压为 V <sub>CC</sub> 其他输入电压为 V <sub>CC</sub> 或 - 0.6V, GND	3V 至 5.5V		500		500	μA	
C <sub>i</sub>		V <sub>I</sub> = V <sub>CC</sub> 或 GND	3.3V		4.5		4.5	pF	

(1) 所有典型值均在 V<sub>CC</sub> = 3.3V、T<sub>A</sub> = 25°C 下测得。

(2) 这些规格不适用于 DPW、YZV 和 YZP 封装。DPW、YZV 和 YZP 在自然通风条件下的推荐工作温度范围为 -40°C 至 85°C。

### 5.6 开关特性：-40°C 至 85°C

(在推荐的自然通风条件下的工作温度范围，即 -40°C to 85°C，除非另外注明)

参数	从 (输入)	至 (输出)	V <sub>CC</sub>	C <sub>L</sub> = 15pF		C <sub>L</sub> = 30pF 或 50pF		单位
				最小值	最大值	最小值	最大值	
t <sub>pd</sub>	A	Y	1.8V ± 0.15V	2.8	9.9	3.8	11	ns
			2.5V ± 0.2V	1.6	5.5	2	6.5	
			3.3V ± 0.3V	1.5	4.6	1.8	5.5	
			5V ± 0.5V	0.9	4.4	1.2	5	

### 5.7 开关特性：-40°C 至 125°C

在自然通风条件下的工作温度范围内测得 (-40°C to 125°C，除非另有说明)

参数	从 (输入)	至 (输出)	V <sub>CC</sub>	C <sub>L</sub> = 30pF 或 50pF		单位
				最小值	最大值	
t <sub>pd</sub>	A	Y	1.8V ± 0.15V	3.8	13	ns
			2.5V ± 0.2V	2	8	
			3.3V ± 0.3V	1.8	6.5	
			5V ± 0.5V	1.2	6	

### 5.8 工作特性

T<sub>A</sub> = 25°C

参数	测试条件	V <sub>CC</sub>	典型值	单位
C <sub>pd</sub> 功率耗散电容	f = 10MHz	1.8V	20	pF
		2.5V	21	
		3.3V	22	
		5V	25	

### 5.9 典型特性

T<sub>A</sub> = 25°C




图 5-1. V<sub>OH</sub> 与 I<sub>OH</sub> 间的典型关系 - 25°C





图 5-2. V<sub>OL</sub> 与 I<sub>OL</sub> 间的典型关系 - 25°C

### 参数测量信息

- 输入脉冲由具有以下特性的发生器提供：PRR ≤ 10MHz。Z<sub>O</sub> = 50 Ω。
- 每次测量这些输出中的一个，每次测量转换一次。




A. C<sub>L</sub> 包括探头和夹具电容。

图 6-1. 负载电路

表 6-1. 参数测量条件

V <sub>CC</sub>	输入		V <sub>M</sub>	V <sub>LOAD</sub>	C <sub>L</sub>	R <sub>L</sub>	V <sub>D</sub>
	V <sub>I</sub>	t <sub>r</sub> /t <sub>f</sub>					
1.8V ± 0.15V	V <sub>CC</sub>	≤ 2ns	V <sub>CC</sub> /2	2 × V <sub>CC</sub>	15pF	1M Ω	0.15V
					30pF	1k Ω	
2.5V ± 0.2V	V <sub>CC</sub>	≤ 2ns	V <sub>CC</sub> /2	2 × V <sub>CC</sub>	15pF	1M Ω	0.15V
					30pF	500 Ω	
3.3V ± 0.3V	3V	≤ 2.5ns	1.5V	6V	15pF	1M Ω	0.3V
					50pF	500 Ω	
5V ± 0.5V	V <sub>CC</sub>	≤ 2.5ns	V <sub>CC</sub> /2	2 × V <sub>CC</sub>	15pF	1M Ω	0.3V
					50pF	500 Ω	



A. t<sub>pd</sub> 最大值是 t<sub>PLH</sub> 或 t<sub>PHL</sub> 的最坏情况

图 6-2. 电压波形，传播延迟时间，反相和同相输出

## 6 详细说明

### 6.1 概述

SN74LVC1G14 单路施密特触发逆变器专为 1.65V 至 5.5V 的工作电压设计，可执行布尔函数  $Y = \bar{A}$ 。该器件完全符合使用  $I_{off}$  的部分断电应用的规范要求。当器件断电时， $I_{off}$  电路将会禁用输出。这会抑制电流回流到器件中，从而防止损坏器件。

### 6.2 功能方框图




图 6-1. 逻辑图 (正逻辑)  
(DBV、DCK、DRL、DRY、DPW 和 YZP 封装)




图 6-2. 逻辑图 (正逻辑)  
(YZV 封装)

### 6.3 特性说明

#### 6.3.1 平衡型高驱动 CMOS 推挽式输出

平衡输出使器件能够灌入和拉取相似的电流。此器件的高驱动能力能够在轻负载时产生快速边沿，因此应考虑布线和负载条件以防止振铃。此外，该器件的输出能够驱动比此器件能够承受的电流更大，而不会损坏器件。务必限制器件的功率输出，以避免因过电流而导致热失控和器件损坏。中规定的电气和热限值 [绝对最大额定值](#)

[绝对最大额定值](#) 必须始终遵守。

#### 6.3.2 CMOS 施密特触发输入

标准 CMOS 输入为高阻抗，通常建模为与输入电容并联的电阻器，如 [电气特性](#) 中所示。最坏情况下的电阻是根据 [绝对最大额定值](#) 中给出的最大输入电压和 [电气特性](#) 中给出的最大输入漏电流，使用欧姆定律 ( $R = V \div I$ ) 计算得出的。

施密特触发输入架构可提供由 [电气特性](#) 中指定的磁滞，因而此器件能够很好地耐受慢速或高噪声输入。虽然输入的驱动速度可能比标准 CMOS 输入慢得多，但仍建议正确端接未使用的输入。慢速驱动输入还会增加器件的动态电流消耗。

### 6.3.3 钳位二极管

此器件的输入和输出具有负钳位二极管。

**小心**

电压超出 [绝对最大额定值](#) 表中规定的值可能会损坏器件。如果遵守输入和输出钳制电流额定值，有可能超过输入负电压和输出负电压额定值。




图 6-3. 每个输入和输出的钳位二极管的电气布置

### 6.3.4 局部断电 ( $I_{off}$ )

当电源电压为 0V 时，该器件的输入和输出进入高阻抗状态。[电气特性](#) 中的  $I_{off}$  指定了进出器件任何输入或输出引脚的最大漏电流。

### 6.3.5 过压容限输入

此器件的输入信号只要保持在低于 [绝对最大额定值](#) 中指定的最大输入电压值，就可以驱动到高于电源电压的电压。

## 6.4 器件功能模式

表 6-1 列出了 SN74LVC1G14 器件的功能模式。

表 6-1. 功能表

输入 A	输出 Y
H	L
L	H

## 7 应用和实施

### 备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

### 7.1 应用信息

按钮或旋钮等机械输入元件提供了与电子系统交互的简单方法。通常情况下，这些元件具有反弹或抖动特性，机械元件借此在人机交互期间多次接触和断开。这种抖动可能会导致传递一个或多个重复的信号，在只需要单个输入时触发多个操作。缓解这种多重输入的一种潜在解决方案是使用施密特触发器创建去抖电路。图 7-1 展示了此解决方案的示例。

### 7.2 典型应用

按钮产生的输入会多次切换，导致非施密特触发器件的输出触发多次，而具有 RC 延迟的施密特触发输入器件会将输出脉冲限制为用户所需的单个脉冲。将正负输入电压阈值（详情请见图 7-2）分离，可防止发生多次触发。




图 7-1. 按钮去抖电路原理图

#### 7.2.1 设计要求

此器件采用 CMOS 技术并具有平衡输出驱动。注意避免总线争用，因为它可以驱动超过最大限值的电流。高驱动也会在轻负载时产生快速边缘，因此应考虑布线和负载条件以防止振铃。

#### 7.2.2 详细设计过程

##### 1. 建议的输入条件：

- 有关指定的高电平和低电平，请参阅 [建议运行条件](#) 表中的 ( $V_{T+}$  和  $V_{T-}$ )。
- 输入可耐受过压，因此可在任何有效的  $V_{CC}$  下高达 [建议运行条件](#) 表中的 ( $V_I$  最大值)。

##### 2. 建议的输出条件：

- 每路输出的负载电流不应超过 ( $I_O$  最大值)，且不能超过该器件的总电流（通过  $V_{CC}$  或 GND 的持续电流）。这些限值位于 [绝对最大额定值](#) 表中。

### 7.2.3 应用曲线

图 7-2 是根据 [电气特性](#) 中给出的值创建的。线性插值显示了每个给定点之间的值。




图 7-2. 内插阈值电压与 V<sub>CC</sub> 间的关系

## 7.3 电源相关建议

电源可以是 [建议运行条件](#) 表中最小和最大电源电压额定值之间的任何电压。

V<sub>CC</sub> 引脚必须具有一个良好的旁路电容器，以防止功率干扰。建议使用 0.1μF 电容器，并且可以并联多个旁路电容器以抑制不同的噪声频率。0.1μF 和 1μF 电容器通常并联使用。为了获得更佳效果，旁路电容器必须尽可能靠近电源引脚安装。

## 7.4 布局

### 7.4.1 布局指南

由于边沿速率较快，即使是低数据速率数字信号也可能包含高频信号分量。当印刷电路板 (PCB) 布线以 90° 角拐角时，会发生反射。反射的主要原因是布线宽度发生了变化。在拐角的顶点，布线宽度增加到原来宽度的 1.414 倍。这种增加会影响传输线特性，尤其是导致反射的布线的分布式电容和自感特性。并非所有 PCB 布线都是直线，因此某些布线必须拐角。

图 7-3 中提供了 DPW (X2SON-5) 封装的示例布局。该示例布局包括一个 0402 (公制) 电容器，并使用附加在本数据表末尾的示例电路板布局中的测量值。直径为 0.1mm (3.973mil) 的过孔直接放置在器件中心。该过孔可用于通过另一层电路板引出中心引脚连接，也可以不在布局中使用该过孔

### 7.4.2 布局示例




图 7-3. DPW (X2SON-5) 封装的示例布局

## 8 器件和文档支持

### 8.1 文档支持

#### 8.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [CMOS 输入缓慢或悬空的影响 应用手册](#)

### 8.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](http://ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 8.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

### 8.4 商标

NanoFree™ and TI E2E™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

### 8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

### 8.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

## 9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

<b>Changes from Revision Z (June 2025) to Revision AA (October 2025)</b>	<b>Page</b>
• 将 DCK 封装的结至环境热阻值从：276.1°C/W 更改为：371.0°C/W.....	6
• 将 DCK 封装的结至外壳（顶部）热阻值从：178.9°C/W 更改为：297.5°C/W.....	6
• 将 DCK 封装的结至电路板热阻值从：70.9°C/W 更改为：258.6°C/W.....	6
• 将 DCK 封装的结至顶部特征值从：47.0°C/W 更改为：195.6°C/W.....	6
• 将 DCK 封装的结至电路板特征值从：69.3°C/W 更改为：256.2°C/W.....	6

<b>Changes from Revision Y (November 2018) to Revision Z (June 2025)</b>	<b>Page</b>
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 将 <a href="#">器件信息</a> 表更改为 <a href="#">封装信息</a> .....	1
• 将 DBV 封装的结至环境热阻值从：247.2°C/W 更改为：357.1°C/W.....	6
• 将 DBV 封装的结至外壳（顶部）热阻值从：154.5°C/W 更改为：263.7°C/W.....	6
• 将 DBV 封装的结至电路板热阻值从：86.8°C/W 更改为：264.4°C/W.....	6
• 将 DBV 封装的结至顶部特征值从：58.0°C/W 更改为：195.6°C/W.....	6

- 将 DBV 封装的结至电路板特征值从：86.4°C/W 更改为：262.2°C/W..... 6

### Changes from Revision X (August 2017) to Revision Y (November 2018)

Page

- 更改了向引脚功能表中添加的新封装引脚排列。多个引脚功能表精简为一个。..... 3
- 更改了  $T_j$  和  $T_{stg}$  线路开关以与其他器件保持一致。..... 5
- 为 DPW、YZP 和 YZV 封装添加了差异化 ROC 温度..... 6
- 更改了开关特性表的格式以包含不同  $C_L$  条件的列..... 8
- 在“开关特性”表的条件说明中添加了温度范围..... 8
- 用更新的负载电路和相关波形图替换了 PMI 部分。将参数测量值整合到一个表中。..... 9

## 10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">SN74LVC1G14DBVR</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	(C145, C14F, C14J, C14K, C14R) (C14H, C14S)
SN74LVC1G14DBVR.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(C145, C14F, C14J, C14K, C14R) (C14H, C14S)
SN74LVC1G14DBVR.B	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(C145, C14F, C14J, C14K, C14R) (C14H, C14S)
SN74LVC1G14DBVRE4	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
<a href="#">SN74LVC1G14DBVRG4</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
SN74LVC1G14DBVRG4.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
SN74LVC1G14DBVRG4.B	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
<a href="#">SN74LVC1G14DBVT</a>	Active	Production	SOT-23 (DBV)   5	250   SMALL T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	(C145, C14F, C14J, C14K, C14R) (C14H, C14S)
SN74LVC1G14DBVT.B	Active	Production	SOT-23 (DBV)   5	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(C145, C14F, C14J, C14K, C14R) (C14H, C14S)
SN74LVC1G14DBVTE4	Active	Production	SOT-23 (DBV)   5	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
<a href="#">SN74LVC1G14DBVTG4</a>	Active	Production	SOT-23 (DBV)   5	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
SN74LVC1G14DBVTG4.B	Active	Production	SOT-23 (DBV)   5	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
<a href="#">SN74LVC1G14DCKR</a>	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	(CF5, CFF, CFJ, CFK, CFR, CFT) (CFH, CFS)
SN74LVC1G14DCKR.A	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(CF5, CFF, CFJ, CFK, CFR, CFT) (CFH, CFS)
SN74LVC1G14DCKR.B	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(CF5, CFF, CFJ, CFK, CFR, CFT) (CFH, CFS)
SN74LVC1G14DCKRE4	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF5 CFS

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74LVC1G14DCKRG4.A	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF5 CFS
SN74LVC1G14DCKRG4.B	Active	Production	SC70 (DCK)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF5 CFS
<a href="#">SN74LVC1G14DCKT</a>	Active	Production	SC70 (DCK)   5	250   SMALL T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	(CF5, CFF, CFJ, CF K, CFR, CFT) (CFH, CFS)
SN74LVC1G14DCKT.B	Active	Production	SC70 (DCK)   5	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(CF5, CFF, CFJ, CF K, CFR, CFT) (CFH, CFS)
SN74LVC1G14DCKTE4	Active	Production	SC70 (DCK)   5	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF5 CFS
<a href="#">SN74LVC1G14DCKTG4</a>	Active	Production	SC70 (DCK)   5	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF5 CFS
SN74LVC1G14DCKTG4.B	Active	Production	SC70 (DCK)   5	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF5 CFS
<a href="#">SN74LVC1G14DPWR</a>	Active	Production	X2SON (DPW)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	9H
SN74LVC1G14DPWR.B	Active	Production	X2SON (DPW)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	9H
<a href="#">SN74LVC1G14DRLR</a>	Active	Production	SOT-5X3 (DRL)   5	4000   LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	(CF7, CFR)
SN74LVC1G14DRLR.B	Active	Production	SOT-5X3 (DRL)   5	4000   LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	(CF7, CFR)
SN74LVC1G14DRLRG4	Active	Production	SOT-5X3 (DRL)   5	4000   LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	(CF7, CFR)
<a href="#">SN74LVC1G14DRYR</a>	Active	Production	SON (DRY)   6	5000   LARGE T&R	Yes	Call TI   Nipdau	Level-1-260C-UNLIM	-40 to 125	CF
SN74LVC1G14DRYR.B	Active	Production	SON (DRY)   6	5000   LARGE T&R	Yes	Call TI	Level-1-260C-UNLIM	-40 to 125	CF
SN74LVC1G14DRYRG4.B	Active	Production	SON (DRY)   6	5000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF
<a href="#">SN74LVC1G14DSFR</a>	Active	Production	SON (DSF)   6	5000   LARGE T&R	Yes	NIPDAU   NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	CF
SN74LVC1G14DSFR.B	Active	Production	SON (DSF)   6	5000   LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	CF
SN74LVC1G14DSFRG4	Active	Production	SON (DSF)   6	5000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF
SN74LVC1G14DSFRG4.B	Active	Production	SON (DSF)   6	5000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF
<a href="#">SN74LVC1G14YZPR</a>	Active	Production	DSBGA (YZP)   5	3000   LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	(CF7, CFN)
SN74LVC1G14YZPR.B	Active	Production	DSBGA (YZP)   5	3000   LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	(CF7, CFN)
<a href="#">SN74LVC1G14YZVR</a>	Active	Production	DSBGA (YZV)   4	3000   LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	CF (7, N)
SN74LVC1G14YZVR.B	Active	Production	DSBGA (YZV)   4	3000   LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	CF (7, N)

- (1) **Status:** For more details on status, see our [product life cycle](#).
- (2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.
- (3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.
- (4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- (5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- (6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF SN74LVC1G14 :**

- Automotive : [SN74LVC1G14-Q1](#)
- Enhanced Product : [SN74LVC1G14-EP](#)

NOTE: Qualified Version Definitions:


- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LVC1G14DBVR	SOT-23	DBV	5	3000	178.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
SN74LVC1G14DBVRG4	SOT-23	DBV	5	3000	178.0	9.0	3.23	3.17	1.37	4.0	8.0	Q3
SN74LVC1G14DBVT	SOT-23	DBV	5	250	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
SN74LVC1G14DBVTG4	SOT-23	DBV	5	250	178.0	9.0	3.23	3.17	1.37	4.0	8.0	Q3
SN74LVC1G14DCKR	SC70	DCK	5	3000	178.0	8.4	2.25	2.45	1.2	4.0	8.0	Q3
SN74LVC1G14DCKT	SC70	DCK	5	250	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
SN74LVC1G14DCKTG4	SC70	DCK	5	250	178.0	9.2	2.4	2.4	1.22	4.0	8.0	Q3
SN74LVC1G14DPWR	X2SON	DPW	5	3000	178.0	8.4	0.91	0.91	0.5	2.0	8.0	Q3
SN74LVC1G14DRLR	SOT-5X3	DRL	5	4000	180.0	8.4	1.98	1.78	0.69	4.0	8.0	Q3
SN74LVC1G14DRYR	SON	DRY	6	5000	180.0	9.5	1.2	1.65	0.7	4.0	8.0	Q1
SN74LVC1G14DSFR	SON	DSF	6	5000	180.0	9.5	1.16	1.16	0.5	4.0	8.0	Q2
SN74LVC1G14DSFRG4	SON	DSF	6	5000	180.0	9.5	1.16	1.16	0.5	4.0	8.0	Q2
SN74LVC1G14YZPR	DSBGA	YZP	5	3000	178.0	9.2	1.02	1.52	0.63	4.0	8.0	Q1
SN74LVC1G14YZVR	DSBGA	YZV	4	3000	178.0	9.2	1.0	1.0	0.63	4.0	8.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LVC1G14DBVR	SOT-23	DBV	5	3000	208.0	191.0	35.0
SN74LVC1G14DBVRG4	SOT-23	DBV	5	3000	180.0	180.0	18.0
SN74LVC1G14DBVT	SOT-23	DBV	5	250	180.0	180.0	18.0
SN74LVC1G14DBVTG4	SOT-23	DBV	5	250	180.0	180.0	18.0
SN74LVC1G14DCKR	SC70	DCK	5	3000	208.0	191.0	35.0
SN74LVC1G14DCKT	SC70	DCK	5	250	180.0	180.0	18.0
SN74LVC1G14DCKTG4	SC70	DCK	5	250	180.0	180.0	18.0
SN74LVC1G14DPWR	X2SON	DPW	5	3000	205.0	200.0	33.0
SN74LVC1G14DRLR	SOT-5X3	DRL	5	4000	202.0	201.0	28.0
SN74LVC1G14DRYR	SON	DRY	6	5000	189.0	185.0	36.0
SN74LVC1G14DSFR	SON	DSF	6	5000	184.0	184.0	19.0
SN74LVC1G14DSFRG4	SON	DSF	6	5000	184.0	184.0	19.0
SN74LVC1G14YZPR	DSBGA	YZP	5	3000	220.0	220.0	35.0
SN74LVC1G14YZVR	DSBGA	YZV	4	3000	220.0	220.0	35.0



# EXAMPLE BOARD LAYOUT

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW

**DRY 6**

**USON - 0.6 mm max height**

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4207181/G




# EXAMPLE BOARD LAYOUT


DRY0006A

USON - 0.6 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



**LAND PATTERN EXAMPLE**  
1:1 RATIO WITH PKG SOLDER PADS  
EXPOSED METAL SHOWN  
SCALE:40X



**SOLDER MASK DETAILS**

4222894/A 01/2018

NOTES: (continued)


3. For more information, see QFN/SON PCB application report in literature No. SLUA271 ([www.ti.com/lit/sluea271](http://www.ti.com/lit/sluea271)).

# EXAMPLE STENCIL DESIGN

DRY0006A

USON - 0.6 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE  
BASED ON 0.075 - 0.1 mm THICK STENCIL  
SCALE:40X

4222894/A 01/2018

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




# EXAMPLE BOARD LAYOUT


DRY0006B

USON - 0.55 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE  
1:1 RATIO WITH PKG SOLDER PADS  
SCALE:40X



SOLDER MASK DETAILS

4222207/B 02/2016

NOTES: (continued)


3. For more information, see QFN/SON PCB application report in literature No. SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).

# EXAMPLE STENCIL DESIGN

DRY0006B

USON - 0.55 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE  
BASED ON 0.075 - 0.1 mm THICK STENCIL  
SCALE:40X

4222207/B 02/2016

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




# DSF0006A

# PACKAGE OUTLINE

## X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4220597/B 06/2022

### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MO-287, variation X2AAF.

# EXAMPLE BOARD LAYOUT

DSF0006A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:40X



SOLDER MASK DETAILS

4220597/B 06/2022

NOTES: (continued)


4. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).

# EXAMPLE STENCIL DESIGN

DSF0006A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD





SOLDER PASTE EXAMPLE  
BASED ON 0.09 mm THICK STENCIL

PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE  
SCALE:40X

4220597/B 06/2022

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



4220753/E 11/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-293 Variation UAAD-1

# EXAMPLE BOARD LAYOUT


DRL0005A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE  
SCALE:30X



SOLDERMASK DETAILS

4220753/E 11/2024

NOTES: (continued)


- 5. Publication IPC-7351 may have alternate designs.
- 6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DRL0005A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE  
BASED ON 0.1 mm THICK STENCIL  
SCALE:30X

4220753/E 11/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW

DPW 5




X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4211218-3/D



4223102/D 03/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The size and shape of this feature may vary.

# EXAMPLE BOARD LAYOUT

DPW0005A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE  
SOLDER MASK DEFINED  
SCALE:60X

4223102/D 03/2022

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, refer to QFN/SON PCB application note in literature No. SLUA271 ([www.ti.com/lit/sl原因271](http://www.ti.com/lit/sl原因271)).

# EXAMPLE STENCIL DESIGN

DPW0005A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE  
BASED ON 0.1 mm THICK STENCIL


EXPOSED PAD 3  
92% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE  
SCALE:100X

4223102/D 03/2022

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


YZP0005



# PACKAGE OUTLINE

## DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

# EXAMPLE BOARD LAYOUT


YZP0005

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



LAND PATTERN EXAMPLE  
SCALE:40X



SOLDER MASK DETAILS  
NOT TO SCALE

4219492/A 05/2017

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For more information, see Texas Instruments literature number SNVA009 ([www.ti.com/lit/snva009](http://www.ti.com/lit/snva009)).

# EXAMPLE STENCIL DESIGN

YZP0005

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



SOLDER PASTE EXAMPLE  
BASED ON 0.1 mm THICK STENCIL  
SCALE:40X


4219492/A 05/2017

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

YZV (S-XBGA-N4)

DIE-SIZE BALL GRID ARRAY



- NOTES:
- A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
  - B. This drawing is subject to change without notice.
  - C. NanoFree™ package configuration.

NanoFree is a trademark of Texas Instruments.


# DCK0005A



# PACKAGE OUTLINE

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

**NOTES:**


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

# EXAMPLE BOARD LAYOUT


DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:18X



SOLDER MASK DETAILS

4214834/G 11/2024

NOTES: (continued)


- 7. Publication IPC-7351 may have alternate designs.
- 8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 THICK STENCIL  
SCALE:18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.

## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月