SN74LVC1G09B 具有开漏输出的单路双输入正与门

1 特性

- 工作电压范围为 1.1V 至 5.5V
- 5.5V 容限输入引脚
- 支持标准引脚排列
- 闩锁性能超过 100mA，符合 JESD 78 规范

2 应用

- 将电源正常信号进行组合
- 启用数字信号


3 说明

SN74LVC1G09B 器件是一款具有开漏输出的单路 2 输入正与门。

封装信息

器件型号	封装(1)	封装尺寸(2)	本体尺寸(3)
SN74LVC1G09B	DBV（SOT-23，5）	2.9mm × 2.8mm	2.9mm × 1.6mm
	DCK（SOT-SC70，5）	2mm × 2.1mm	2mm × 1.25mm

(1) 有关更多信息，请参阅 节 10。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
(3) 封装尺寸（长 × 宽）为标称值，不包括引脚。



逻辑图

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

内容

1 特性 1
2 应用 1
3 说明 1
4 引脚配置和功能 3
5 规格 4
5.1 绝对最大额定值 4
5.2 ESD 等级 4
5.3 建议运行条件 4
5.4 热性能信息 5
5.5 电气特性 5
5.6 开关特性 5
5.7 典型特性 6
6 详细说明 8
6.1 概述 8
6.2 功能方框图 8
6.3 特性说明 8
6.4 器件功能模式 9
7 应用和实施 10
7.1 应用信息 10
7.2 典型应用 10
7.3 电源相关建议 12
7.4 布局 12
8 器件和文档支持 14
8.1 文档支持 14
8.2 接收文档更新通知 14
8.3 支持资源 14
8.4 商标 14
8.5 静电放电警告 14
8.6 术语表 14
9 修订历史记录 14
10 机械、封装和可订购信息 15

Copyright © 2026 Texas Instruments Incorporated

4 引脚配置和功能




图 4-1. DBV 或 DCK 封装，5 引脚 SOT-23 或 SOT-SC70
（顶视图）

表 4-1. 引脚功能

引脚		类型(1)	说明
名称	编号		
A	1	I	输入 A
B	2	I	输入 B
GND	3	G	接地引脚
Y	4	O	输出 Y
V_{CC}	5	P	电源引脚

(1) 信号类型：I = 输入，O = 输出，G = 地，P = 电源

Copyright © 2026 Texas Instruments Incorporated

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）(1)

			最小值	最大值	单位
V_{CC}	电源电压范围		-0.5	6.5	V
V_I	输入电压范围(2)		-0.5	6.5	V
V_O	输出电压范围(2)		-0.5	V_{CC} + 0.5	V
V_O	输出电压范围 - 高阻抗(2)		-0.5	6.5	V
I_{IK}	输入钳位电流	V_I < 0V		-50	mA
I_{OK}	输出钳位电流	V_O < 0V		-50	mA
I_O	持续输出电流			±50	mA
I_O	通过 V_{CC} 或 GND 的持续输出电流			±100	mA
T_J	结温		-65	150	°C
T_{stg}	贮存温度		-65	150	°C

(1) 超出*绝对最大额定值*范围操作可能会导致器件永久损坏。绝对最大额定值并不表示器件在这些条件下或在*建议运行条件*以外的任何其他条件下能够正常运行。如果在*建议运行条件*之外但在*绝对最大额定值*范围内短暂运行，器件可能不会受到损坏，但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能，并缩短器件寿命。
(2) 如果遵守输入和输出电流额定值，输入和输出电压可超过额定值。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准(1)	±2000	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准(2)	±1000	

(1) JEDEC 文档 JEP155 指出：500V HBM 可通过标准 ESD 控制流程实现安全生产。
(2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

规格	说明	条件	最小值	最大值	单位
V_{CC}	电源电压		1.1	5.5	V
V_I	输入电压		0	5.5	V
V_O	输出电压	（高电平或低电平状态）	0	V_{CC}	V
V_O	输出电压	（高阻抗）	0	5.5	V
V_{IH}	高电平输入电压	V_{CC} = 1.1V 至 1.95V	0.65 x V_{CC}		V
		V_{CC} = 2.3V 至 2.7V	1.7		
		V_{CC} = 3V 至 3.3V	2		
		V_{CC} = 4.5V 至 5.5V	0.7 x V_{CC}		
V_{IL}	低电平输入电压	V_{CC} = 1.1V 至 1.95V		0.35 x V_{CC}	V
		V_{CC} = 2.3V 至 2.7V		0.7	
		V_{CC} = 3V 至 3.3V		0.8	
		V_{CC} = 4.5V 至 5.5V		0.3 x V_{CC}	
$\Delta t/\Delta v$	输入转换上升或下降速率	V_{CC} = 1.1V 至 2.7V		20	ns/V
		V_{CC} = 3.3V ± 0.3V		10	
		V_{CC} = 5V ± 0.5V		5	
T_A	自然通风条件下的工作温度		-40	125	°C

Copyright © 2026 Texas Instruments Incorporated

5.4 热性能信息

封装	引脚	热指标(1)						单位
		$R_{\theta JA}$	$R_{\theta JC(top)}$	$R_{\theta JB}$	Ψ_{JT}	Ψ_{JB}	$R_{\theta JC(bot)}$	
DCK（SOT-SC70，5）	5	371	297.5	258.6	195.6	256.2	-	°C/W
DBV（SOT-23，5）	5	357.1	263.7	264.4	195.6	262.2	-	°C/W

(1) 有关新旧热指标的更多信息，请参阅半导体和 IC 封装热指标应用手册。

5.5 电气特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	V_{CC}	-40°C 至 125°C			单位
			最小值	典型值	最大值	
V_{OL}	I_{OL}= 100 μA	1.1V 至 5.5V			0.15	V
	I_{OL} = 4mA	1.65V			0.45	
	I_{OL} = 8mA	2.3V			0.3	
	I_{OL} = 12mA	2.7V			0.4	
	I_{OL} = 16mA	3V			0.4	
	I_{OL} = 24mA	3V			0.55	
	I_{OL} = 32mA	4.5V			0.55	
I_I	V_I = V_{CC} 或 GND	V_{CC} = 0V 至 5.5V			±5	μA
I_{OFF}	V_I 或 V_O = V_{CC}	V_{CC} = 0V			±10	μA
I_{OZ}	V_O = V_{CC} 或 GND	5.5V			±15	μA
I_{CC}	V_I = V_{CC} 或 GND，I_O = 0	V_{CC} = 1.1V 至 5.5V			10	μA
ΔI_{CC}	一个输入电压为 V_{CC} 至 0.6V，其他输入电压为 V_{CC} 或 GND	3.0V 至 5.5V			500	μA
C_I	V_I = V_{CC} 或 GND	3.3V		3.5		pF
C_O	V_O = V_{CC} 或 GND	3.3V		6.3		pF

5.6 开关特性

在自然通风条件下的工作温度范围内；典型值在 T_A = 25°C 时测得（除非另有说明）。请参阅*参数测量信息*

参数	从（输入）	至（输出）	负载电容	V_{CC}	-40°C 至 125°C			单位
					最小值	典型值	最大值	
t_{pd}	A 或 B	Y	C_L = 15pF	1.2V ± 0.1V		23	40.8	ns
				1.5V ± 0.12V		7	8.5	
				1.8V ± 0.15V		5	6	
				2.5V ± 0.2V		3	3.8	
				3.3V ± 0.3V		2.5	2.9	
				5.0V ± 0.5V		2	2.4	
			C_L = 30pF	1.8V ± 0.15V	2.8	6	6.9	
				2.5V ± 0.2V	1.6	3.8	4.5	
			C_L = 50pF	3.3V ± 0.3V	1.4	3.2	3.9	
				5.0V ± 0.5V	1	2.5	3.2	

Copyright © 2026 Texas Instruments Incorporated

5.6 开关特性（续）

在自然通风条件下的工作温度范围内；典型值在 T_A = 25°C 时测得（除非另有说明）。请参阅*参数测量信息*

参数	从（输入）	至（输出）	负载电容	V_{CC}	-40°C 至 125°C			单位
					最小值	典型值	最大值	
C_{pd}			f = 10MHz	1.8V		3		pF
				2.5V		3		
				3.3V		4		
				5V		6		

5.7 典型特性

T_A = 25°C（除非另有说明）




图 5-1. 电源电流与输入电源电压（1.8V 至 2.5V）间的关系




图 5-2. 电源电流与输入电源电压（3.3V 至 5.0V）间的关系




图 5-3. 电源电压两端的电源电流




图 5-4. 低电平状态下输出电压与电流间的关系




图 5-5. 低电平状态下输出电压与电流间的关系（5V 电源）




图 5-6. 低电平状态下输出电压与电流间的关系（3.3V 电源）

Copyright © 2026 Texas Instruments Incorporated

5.7 典型特性（续）

T_A = 25°C（除非另有说明）




图 5-7. 低电平状态下输出电压与电流间的关系（2.5V 电源）




图 5-8. 低电平状态下输出电压与电流间的关系（1.8V 电源）

Copyright © 2026 Texas Instruments Incorporated

6 详细说明

6.1 概述

SN74LVC1G09B 器件是一个单通道双输入正与门。该器件以正逻辑执行布尔函数 Y = A ● B 或 Y = $\overline{A + B}$。

6.2 功能方框图




图 6-1. 逻辑图（正逻辑）

6.3 特性说明

6.3.1 开漏 CMOS 输出

开漏输出包含在 SN74LVC1G09B 中。开漏输出仅能将输出驱动为低电平。当置于高逻辑状态时，输出处于高阻抗状态，这意味着输出既不会拉出电流，也不会灌入电流（*电气特性* 表中定义的小漏电流除外）。在高阻抗状态下，输出电压不受 SN74LVC1G09B 控制，而取决于外部因素。

受高阻抗状态影响，需要使用一个外部上拉电阻器来定义逻辑高电平。如果没有上拉电阻器，输出将悬空并处于未定义的逻辑电平。电阻器的值取决于寄生电容和功耗等因素；通常，10kΩ 的电阻器是合适的。

SN74LVC1G09B 的驱动能力可在轻负载情况下产生快速边沿，因此在布线和负载设计时应注意防止振铃。此外，与能够连续处理电流的 SN74LVC1G09B 相比，输出能够驱动更高的电流。限制器件输出功率，以避免因过流导致损坏。始终遵守 *绝对最大额定值* 中规定的电气和热限值。有关可从外部连接到 SN74LVC1G09B 的最大输出电压，请参见*建议的运行条件* 表。

未使用的开漏 CMOS 输出应保持断开。

6.3.2 局部断电 (I_{off})

该器件包含当电源引脚保持为 0V 时禁用所有输出的电路。禁用时，无论施加的输入电压是多少，输出都不会拉出或灌入电流。每个输出端的漏电流大小由*电气特性* 表中的 I_{off} 规格定义。

6.3.3 标准 CMOS 输入

此器件包括标准 CMOS 输入。标准 CMOS 输入为高阻抗，通常建模为与输入电容并联的电阻器，如*电气特性* 中所示。最坏情况下的电阻使用*绝对最大额定值*中给出的最大输入电压和*电气特性*中给出的最大输入泄漏电流，根据欧姆定律 (R = V ÷ I) 计算得出。

标准 CMOS 输入要求输入信号在有效逻辑状态之间快速转换，如*建议运行条件* 表中的输入转换时间或速率所定义。不符合此规范会导致功耗过大并可能导致振荡。更多详细信息请参阅 *CMOS 输入缓慢或悬空的影响*。

在运行期间，任何时候都不要让标准 CMOS 输入悬空。在 V_{CC} 或 GND 处端接未使用的输入。如果系统并非一直驱动输入，请考虑添加上拉或下拉电阻器，以提供有效的输入电压。电阻值取决于多种因素；但建议使用 10kΩ 电阻器，这通常可以满足所有要求。

6.3.4 钳位二极管结构

图 6-2 展示了该器件的输入和输出仅布置负钳位二极管。

Copyright © 2026 Texas Instruments Incorporated

小心

电压超出*绝对最大额定值* 表中规定的值可能会损坏器件。如果遵守输入和输出钳制电流额定值，输入和输出电压可超过额定值。




图 6-2. 每个输入和输出的钳位二极管的电气布置

6.4 器件功能模式

表 6-1 列出了 SN74LVC1G09B 器件的功能模式。

表 6-1. 功能表

输入(1)		输出(2) Y
A	B	
H	H	Z
L	X	L
X	L	L

(1) H = 高电压电平，L = 低电压电平，X = 不用考虑
(2) H = 驱动为高电平，L = 驱动为低电平，Z = 高阻抗状态

Copyright © 2026 Texas Instruments Incorporated

7 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客 户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

在该应用中，将两个双输入与门、SN74LVC1G09B 相组合，可实现 4 输入与门的功能，如 *节 7.2* 图所示。

SN74LVC1G09B 直接控制电机控制器的 $\overline{\text{RESET}}$ 引脚。要启用控制器，需要四个输入信号都处于高电平，并且在任何一个信号变为低电平时禁用控制器。4 输入与门功能将四个单独的复位信号组合成一个低电平有效复位信号。

7.2 典型应用




图 7-1. 典型应用框图

7.2.1 设计要求

SN74LVC1G09B 器件采用 CMOS 技术并具有平衡输出驱动。注意避免总线争用，因为它可以驱动超过最大限值的电流。

SN74LVC1G09B 允许通过数字控制信号切换模拟和数字信号控制。所有输入信号必须保持在尽可能接近 0V 或 V_{CC} 的位置，以实现卓越运行。

7.2.1.1 电源注意事项

验证所需电源电压在*电气特性*中规定的范围内。电源电压按照*电气特性* 部分所述设置器件的电气特性。

正电压电源必须能够提供的电流等于 最大静态电源电流 I_{CC}（在*电气特性* 中列出）以及开关所需的任何瞬态电流之和。

地必须能够灌入的电流等于 SN74LVC1G09B 所有输出端灌入的总电流加上最大电源电流 I_{CC}（在*电气特性* 中列出）以及开关所需的任何瞬态电流之和。逻辑器件只能灌入接地连接可灌入的大小相同的电流。验证不要超过*绝对最大额定值*中列出的通过 GND 的最大总电流。

SN74LVC1G09B 可以驱动总电容小于或等于 50pF 的负载，同时仍满足所有数据表规格。可以施加更大的容性负载；但不要超过 50pF。

SN74LVC1G09B 可以驱动由 $R_L \geqslant V_O/I_O$ 描述的总电阻负载，输出电压和电流在*电气特性* 表中用 V_{OL} 定义。在高电平状态下输出时，公式中的输出电压定义为测量的输出电压与 V_{CC} 引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算*应用手册中提供的信息进行计算。

可以使用*标准线性和逻辑 (SLL) 封装和器件的热特性*应用手册中提供的信息计算热增量。

Copyright © 2026 Texas Instruments Incorporated

小心

绝对最大额定值 中列出的最高结温 $T_{J(max)}$ 是防止损坏器件的附加限制。请勿违反*绝对最大额定值* 中列出的任何值。提供这些限制是为了防止损坏器件。

7.2.1.2 输入注意事项

输入信号必须超过 $V_{IL(max)}$ 才能被视为逻辑低电平，超过 $V_{IH(min)}$ 才能被视为逻辑高电平。不要超过*绝对最大额定值* 中的最大输入电压范围。

未使用的输入必须端接至 V_{CC} 或地。如果输入完全不使用，则可以直接端接未使用的输入；或者，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。控制器的驱动电流、进入 SN74LVC1G09B 的漏电流（如*电气特性* 中所规定）以及所需输入转换率会限制电阻值。由于这些因素，通常使用 10kΩ 的电阻值。

SN74LVC1G09B 具有 CMOS 输入，因此需要进行快速输入转换才能正常工作，如电气特性表中所定义。缓慢的输入转换会导致振荡、额外的功耗以及器件可靠性下降。

有关此器件的输入的附加信息，请参阅*特性描述*。

7.2.1.3 输出注意事项

接地电压用于产生低电平输出电压。根据*电气特性* 中 V_{OL} 规格所示，向输出端灌入电流会提高输出电压。

开漏输出可以直接连接在一起，以实现线与配置或获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到 V_{CC} 或地。

有关此器件的输出的其他信息，请参阅*特性说明* 部分。

7.2.2 详细设计过程

1. 建议的输入条件：
   - 有关上升时间和下降时间规格，请参阅*建议运行条件*表中的 $\Delta t/\Delta v$。
   - 有关额定的高电平和低电平，请参阅*建议运行条件*表中的 V_{IH} 和 V_{IL}。
   - 输入和输出具有过压容限，因此在任何有效 V_{CC} 下均高达 5.5V。
2. 建议的输出条件：
   - 负载电流不超过 ±50mA。
3. 频率选择标准：
   - 频率对器件功耗的影响应该在 *CMOS 功耗和 CPD 计算* 应用手册中研究。
   - 添加的布线电阻和电容可能会降低最大频率能力；请遵循*布局*部分中列出的布局实践。

7.2.3 应用曲线




图 7-2. 应用时序图

7.3 电源相关建议

电源可以是*建议运行条件*中所列最小和最大电源电压额定值之间的任何电压。

确保每个 V_{CC} 端子都配置了良好的旁路电容器，以防功率止干扰。对于 SN74LVC1G09B，建议使用 0.1 µF 旁路电容器。要抑制不同的噪声频率，请并联多个旁路电容器。值为 0.1 µF 和 1 µF 的电容器通常并联使用。

7.4 布局

7.4.1 布局指南

- 旁路电容器的放置
  - 靠近器件的正电源端子放置
  - 提供电气短接地返回路径
  - 使用宽布线以最大限度减小阻抗
  - 尽可能将器件、电容器和布线保持在电路板的同一面
- 信号布线几何形状
  - 8mil 至 12mil 布线宽度
  - 布线长度小于 12cm 可最大限度减轻传输线路影响
  - 避免信号布线出现 90° 角
  - 在信号布线下方使用不间断的接地平面
  - 通过接地对信号布线周围的区域进行泛洪填充
  - 并行布线之间必须至少间隔 3 倍电介质厚度
  - 对于长度超过 12cm 的布线
    - 使用阻抗受控的布线
    - 在输出端附近使用串联阻尼电阻进行源端接
    - 避免分支；对必须单独分支的每条信号进行缓冲

7.4.2 布局示例




图 7-3. 可改善信号完整性的布线转角示例

Copyright © 2026 Texas Instruments Incorporated




图 7-4. TSSOP 和类似封装的旁路电容器放置示例




图 7-5. WQFN 和类似封装的旁路电容器放置示例




图 7-6. SOT、SC70 和类似封装的旁路电容器放置示例




图 7-7. 可改善信号完整性的阻尼电阻放置示例

8 器件和文档支持

TI 提供大量的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

8.1 文档支持

8.1.1 相关文档

欲了解相关文件，请参阅以下内容：

- 德州仪器 (TI)，*CMOS 功耗与 C_{pd} 计算* 应用手册
- 德州仪器 (TI)，*使用逻辑器件进行设计* 应用手册
- 德州仪器 (TI)，*标准线性和逻辑 (SLL) 封装和器件的热特性* 应用手册

8.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击*通知* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.3 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的使用条款。

8.4 商标

TI E2E™ is a trademark of Texas Instruments.
所有商标均为其各自所有者的财产。

8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.6 术语表

TI 术语表	本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (October 2025) to Revision A (April 2026)	Page
• 将文件状态从*预告信息* 更改为*量产数据*	1

Copyright © 2026 Texas Instruments Incorporated

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

Copyright © 2026 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PSN74LVC1G09DCKR	Active	Preproduction	SC70 (DCK) | 5	3000 | LARGE T&R	-	Call TI	Call TI	-40 to 125	
SN74LVC1G09BDBVR	Active	Production	SOT-23 (DBV) | 5	3000 | LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3SCH

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LVC1G09B :


- Automotive : SN74LVC1G09B-Q1

NOTE: Qualified Version Definitions:


- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers


QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LVC1G09BDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LVC1G09BDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0

PACKAGE OUTLINE

DBV0005A

SOT-23 - 1.45 mm max height


SMALL OUTLINE TRANSISTOR




4214839/K 08/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Refernce JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X




SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

DCK0005A

SOT - 1.1 max height


SMALL OUTLINE TRANSISTOR




4214834/G 11/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Refernce JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X




SOLDER MASK DETAILS

4214834/G 11/2024

NOTES: (continued)

7. Publication IPC-7351 may have alternate designs.
8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 TI 销售条款)、TI 通用质量指南 或 ti.com 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。 除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月