SN74LV08A 四通道双输入正与门

1 特性

- 2V 至 5.5V V_{CC} 运行
- 电压为 5V 时，t_{pd} 最大值为 7ns
- V_{OLP}（输出接地反弹）典型值小于 0.8V（V_{CC} = 3.3V、T_A = 25°C 时）
- V_{OHV}（输出 V_{OH} 下冲）典型值大于 2.3V（V_{CC} = 3.3V、T_A = 25°C 时）
- 所有端口上均支持以混合模式电压运行
- I_{off} 支持带电插入、局部关断模式和后驱动保护
- 闩锁性能超过 250mA，符合 JESD 17 规范

2 应用

- 服务器
- 电信基础设施
- PC 和笔记本电脑
- 组合电源正常信号

3 说明

该四路 2 输入正与门专为在 2V 至 5.5V V_{CC} 电压下运行而设计。SN74LV08A 器件以正逻辑执行布尔函数 $Y = A \cdot B$ or $Y = \overline{A + B}$ 。

器件信息 (1)

器件型号	封装	本体尺寸（标称值）
SN74LV08A	DGV（TVSOP，14）	3.60mm × 4.40mm
	D（SOIC，14）	8.65mm × 3.91mm
	RGY（VQFN，14）	3.50mm × 3.50mm
	DB（SSOP，14）	6.20mm × 5.30mm
	PW（TSSOP，14）	5.00mm × 4.40mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



图 3-1. 简化版原理图

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

内容

1 特性.....1
2 应用.....1
3 说明.....1
4 引脚配置和功能.....3
5 规格.....4
5.1 绝对最大额定值.....4
5.2 ESD 等级.....4
5.3 建议运行条件.....5
5.4 热性能信息.....5
5.5 电气特性.....6
5.6 开关特性，V_{CC} = 2.5V ± 0.2V.....6
5.7 开关特性，V_{CC} = 3.3V ± 0.3V.....6
5.8 开关特性，V_{CC} = 5V ± 0.5V.....6
5.9 噪声特性.....7
5.10 工作特性.....7
5.11 典型特性.....7
6 参数测量信息.....8
7 详细说明.....9
7.1 概述.....9
7.2 功能方框图.....9
7.3 特性说明.....9
7.4 器件功能模式.....9
8 应用和实施.....10
8.1 应用信息.....10
8.2 典型应用.....10
8.3 电源相关建议.....12
8.4 布局.....12
9 器件和文档支持.....13
9.1 接收文档更新通知.....13
9.2 支持资源.....13
9.3 商标.....13
9.4 静电放电警告.....13
9.5 术语表.....13
10 修订历史记录.....13
11 机械、封装和可订购信息.....13

Copyright © 2025 Texas Instruments Incorporated

4 引脚配置和功能

SN74LV08A . . . D, DB, DGV, NS, OR PW PACKAGE (TOP VIEW)



SN74LV08A . . . RGY PACKAGE (TOP VIEW)



表 4-1. 引脚功能

引脚		类型[(1)]	说明
名称	SN74LV08A D、DB、DGV、NS、PW、RGY		
1A	1	I	1A 输入
1B	2	I	1B 输入
1Y	3	O	1Y 输出
2A	4	I	2A 输入
2B	5	I	2B 输入
2Y	6	O	2Y 输出
3Y	8	O	3Y 输出
3A	9	I	3A 输入
3B	10	I	3B 输入
4Y	11	O	4Y 输出
4A	12	I	4A 输入
4B	13	I	4B 输入
GND	7	—	接地引脚
V_{CC}	14	—	电源引脚

(1) 信号类型：I = 输入，O = 输出，I/O = 输入或输出。

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）[(1)]

			最小值	最大值	单位
V_{CC}	电源电压范围		-0.5	7	V
V_I	输入电压范围[(2)]		-0.5	7	V
V_O	在高阻抗或断电状态对任一输出施加的电压范围[(2)]		-0.5	7	V
V_O	输出电压范围[(2) (3)]		-0.5	V_{CC} + 0.5	V
I_{IK}	输入钳位电流	V_I < 0		-20	mA
I_{OK}	输出钳位电流	V_O < 0		-50	mA
I_O	持续输出电流	V_O = 0 至 V_{CC}		±25	mA
	通过 V_{CC} 或 GND 的持续电流			±50	mA
T_J	结温			150	°C
T_{stg}	贮存温度范围		-65	150	°C

(1) 应力超出*绝对最大额定值*下列出的值时可能会对器件造成永久损坏。这些列出的值仅是应力额定值，并不表示器件在这些条件下以及在*建议运行条件*以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
(2) 如果遵守输入和输出电流额定值，则可能会超过输入和输出负电压额定值。
(3) 该值被限制为最大 5.5V。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准，所有引脚[(1)]	±2000	V
		充电器件模型 (CDM)，符合 JEDEC 规范 JESD22C101，所有引脚[(2)]	±1000	
		机器放电模型	±200	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

Copyright © 2025 Texas Instruments Incorporated

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）[(1)]

			SN74LV08A		单位
			最小值	最大值	
V_{CC}	电源电压		2	5.5	V
V_{IH}	高电平输入电压	V_{CC} = 2V	1.5		V
		V_{CC} = 2.3V 至 2.7V	V_{CC} × 0.7		
		V_{CC} = 3V 至 3.6V	V_{CC} × 0.7		
		V_{CC} = 4.5V 至 5.5V	V_{CC} × 0.7		
V_{IL}	低电平输入电压	V_{CC} = 2V		0.5	V
		V_{CC} = 2.3V 至 2.7V		V_{CC} × 0.3	
		V_{CC} = 3V 至 3.6V		V_{CC} × 0.3	
		V_{CC} = 4.5V 至 5.5V		V_{CC} × 0.3 5	
V_I	输入电压		0	5.5	V
V_O	输出电压		0	V_{CC}	V
I_{OH}	高电平输出电流	V_{CC} = 2V		-50	μA
		V_{CC} = 2.3V 至 2.7V		-2	mA
		V_{CC} = 3V 至 3.6V		-6	
		V_{CC} = 4.5V 至 5.5V		-12	
I_{OL}	低电平输出电流	V_{CC} = 2V		50	μA
		V_{CC} = 2.3V 至 2.7V		2	mA
		V_{CC} = 3V 至 3.6V		6	
		V_{CC} = 4.5V 至 5.5V		12	
Δt/Δv	输入转换上升或下降速率	V_{CC} = 2.3V 至 2.7V		200	ns/V
		V_{CC} = 3V 至 3.6V		100	
		V_{CC} = 4.5V 至 5.5V		20	
T_A	自然通风条件下的工作温度		-40	125	°C

(1) 器件的所有未使用输入必须保持在 V_{CC} 或 GND，以确保器件正常运行。请参阅 TI 应用报告，*CMOS 输入缓慢或悬空的影响* (SCBA004)。

5.4 热性能信息

热指标[(1)]		SN74LV08A							单位
		D	DB	DGV	N	NS	PW	RGY	
		14 引脚	14 引脚	14 引脚	14 引脚	14 引脚	14 引脚	14 引脚	
$R_{\theta JA}$	结至环境热阻	90.6	107.1	129.0	57.4	90.7	122.6	57.5	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	50.9	59.6	52.1	44.9	48.3	51.4	70.8	
$R_{\theta JB}$	结至电路板热阻	44.8	54.4	62.0	37.2	49.4	64.4	33.6	
ψ_{JT}	结至顶部特征参数	14.7	20.5	6.5	30.1	14.6	6.7	3.4	
ψ_{JB}	结至电路板特征参数	44.5	53.8	61.3	37.1	49.1	63.8	33.7	
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	–	–	–	–	–	–	13.9	

(1) 有关新旧热指标的更多信息，请参阅 *IC 封装热指标* 应用报告 (SPRA953)。

5.5 电气特性

在自然通风条件下的建议运行温度范围内测得（除非另有说明）

参数		测试条件	V_{CC}	SN74LV08A –40°C 至 85°C			SN74LV08A –40°C 至 125°C			单位
				最小值	典型值	最大值	最小值	典型值	最大值	
V_{OH}	高电平输出电压	I_{OH} = -50μA	2V 至 5.5V	V_{CC} – 0.1			V_{CC} – 0.1			V
		I_{OH} = -2mA	2.3V	2			2			
		I_{OH} = -6mA	3V	2.48			2.48			
		I_{OH} = -12mA	4.5V	3.8			3.8			
V_{OL}	低电平输出电压	I_{OL} = 50μA	2V 至 5.5V			0.1			0.1	V
		I_{OL} = 2mA	2.3V			0.4			0.4	
		I_{OL} = 6mA	3V			0.44			0.44	
		I_{OL} = 12mA	4.5V			0.55			0.55	
I_I	输入泄漏电流 VI	V_I = 5.5V 或 GND	0 至 5.5V			±1			±1	μA
I_{CC}	静态电源电流	V_I = V_{CC} 或 GND， I_O = 0	5.5V			20			20	μA
I_{off}	输入/输出断电漏电流	V_I 或 V_O = 0V 至 5.5V	0			5			5	μA
C_i	输入电容	V_I = V_{CC} 或 GND	3.3V		3.3			3.3		pF
			5V		3.3			3.3		

5.6 开关特性，V_{CC} = 2.5V ± 0.2V

在自然通风条件下的建议工作温度范围内测得（除非另有说明）（请参阅参数测量信息）

参数	从（输入）	至（输出）	负载电容	T_A = 25°C		SN74LV08A –40°C 至 85°C		SN74LV08A –40°C 至 125°C		单位
				最小值	典型值	最大值	最小值	最大值	最小值	最大值	
t_{pd}	A 或 B	Y	C_L = 15pF		7.9(1)	13.8(1)	1	16	1	17	ns
			C_L = 50pF		10.5	17.3	1	20	1	21	

(1) 对于符合 MIL-PRF-38535 标准的产品，此参数未经量产测试。

5.7 开关特性，V_{CC} = 3.3V ± 0.3V

在自然通风条件下的建议工作温度范围内测得（除非另有说明）（请参阅参数测量信息）

参数	从（输入）	至（输出）	负载电容	T_A = 25°C		SN74LV08A –40°C 至 85°C		SN74LV08A –40°C 至 125°C		单位
				最小值	典型值	最大值	最小值	最大值	最小值	最大值	
t_{pd}	A 或 B	Y	C_L = 15pF		5.6(1)	8.8(1)	1	10.5	1	11.5	ns
			C_L = 50pF		7.5	12.3	1	14	1	15	

(1) 对于符合 MIL-PRF-38535 标准的产品，此参数未经量产测试。

5.8 开关特性，V_{CC} = 5V ± 0.5V

在自然通风条件下的建议工作温度范围内测得（除非另有说明）（请参阅参数测量信息）

参数	从（输入）	至（输出）	负载电容	T_A = 25°C		SN74LV08A –40°C 至 85°C		SN74LV08A –40°C 至 125°C		单位
				最小值	典型值	最大值	最小值	最大值	最小值	最大值	
t_{pd}	A 或 B	Y	C_L = 15pF		4.1(1)	5.9(1)	1	7	1	8	ns
			C_L = 50pF		5.5	7.9	1	9	1	10	

(1) 对于符合 MIL-PRF-38535 标准的产品，此参数未经量产测试。

Copyright © 2025 Texas Instruments Incorporated

5.9 噪声特性

V_{CC} = 3.3V，C_L = 50pF，T_A = 25°C

参数		SN74LV08A			单位
		最小值	典型值	最大值	
$V_{OL(P)}$	安静输出，最大动态 V_{OL}		0.2	0.8	V
$V_{OL(V)}$	安静输出，最小动态 V_{OL}		-0.1	-0.8	V
$V_{OH(V)}$	安静输出，最小动态 V_{OH}		3.1		V
$V_{IH(D)}$	高电平动态输入电压	2.31			V
$V_{IL(D)}$	低电平动态输入电压			0.99	V

5.10 工作特性

T_A = 25°C

参数		测试条件	V_{CC}	典型值	单位
C_{pd}	功率耗散电容	C_L = 50pF， f = 10MHz	3.3V	8	pF
			5V	10	

5.11 典型特性



图 5-1. TPD 与 V_{CC} 间的关系



图 5-2. TPD 与温度间的关系

6 参数测量信息



A. C_L 包括探头和夹具电容。
B. 波形 1 用于具有内部条件的输出，使得输出为低电平，除非被输出控制禁用。
波形 2 用于具有内部条件的输出，使得输出为高电平，除非被输出控制禁用。
C. 所有输入脉冲均由具有以下特性的发生器提供：PRR ≤ 1MHz，Z_O = 50 Ω，t_r ≤ 3ns，t_f ≤ 3ns。
D. 一次测量一个输出，每次测量一个输入转换。
E. t_{PLZ} 和 t_{PHZ} 与 t_{dis} 一样。
F. t_{PZL} 和 t_{PZH} 与 t_{en} 一样。
G. t_{PHL} 和 t_{PLH} 与 t_{pd} 一样。
H. 并非所有参数和波形都适用于所有器件。

图 6-1. 负载电路和电压波形

Copyright © 2025 Texas Instruments Incorporated

7 详细说明

7.1 概述

该四路 2 输入正与门专为在 2V 至 5.5V V_{CC} 电压下运行而设计。SN74LA08A 器件以正逻辑执行布尔函数 $Y = A \cdot B$ or $Y = \overline{A + B}$ 。

该器件专用于使用 I_{off} 的局部断电应用。I_{off} 电路会禁用输出，从而在器件断电时防止电流回流损坏器件。

7.2 功能方框图

图 7-1. 逻辑图，每个逻辑门（正逻辑）

7.3 特性说明

- 宽工作电压范围
  - 工作电压范围为 2V 至 5.5V
- 支持降压转换
  - 输入电压高达 5.5V
- I_{off} 特性
  - 允许在 V_{CC} 为 0V 时在输入和输出上产生电压

7.4 器件功能模式

表 7-1. 功能表
（每个逻辑门）

输入(1)		输出(2)
A	B	Y
H	H	H
L	X	L
X	L	L

(1) H = 高电压电平，L = 低电压电平，X = 不用考虑
(2) H = 驱动为高电平，L = 驱动为低电平，Z = 高阻抗状态

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客 户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

SN74LV08A 是一款低驱动 CMOS 器件，可用于需要考虑输出振铃的多种总线接口类型应用。低驱动和慢速边沿速率将更大限度地减少输出上的过冲和下冲。这些输入可在任何有效 V_{CC} 下接受高达 5.5V 的电压，使该器件成为降压转换的理想选择。

8.2 典型应用



图 8-1. 应用示意图

8.2.1 设计要求

此器件采用 CMOS 技术并具有平衡输出驱动。注意避免总线争用，因为它可以驱动超过最大限制的电流。高驱动也会在轻负载时产生快速边缘，因此应考虑布线和负载条件以防止振铃。

8.2.2 详细设计过程

1. 建议的输入条件：
   - 有关指定的高电平和低电平，请参阅 *节 5.3* 表中的 V_{IH} 和 V_{IL}。
   - 输入具有过压容限，允许它们在任何有效 V_{CC} 下高达 5.5V。
2. 建议的输出条件：
   - 每个输出的负载电流不应超过 25mA，该器件的总电流不应超过 50mA。
   - 输出不应被拉至高于 V_{CC}。

Copyright © 2025 Texas Instruments Incorporated

8.2.3 应用曲线



图 **8-2.** 应用曲线

8.3 电源相关建议

电源可以是 *节 5.3* 表中最小和最大电源电压额定值之间的任意电压。

每个 V_{CC} 端子均应具有一个良好的旁路电容器，以防止功率干扰。对于单电源器件，建议使用 0.1 µF 电容器。如果有多个 V_{CC} 终端，建议为每个电源终端使用 0.01 µF 或 0.022 µF 电容器。可以并联多个旁路电容器以抑制不同的噪声频率。0.1 µF 和 1.0 µF 电容器通常并联使用。为了获得最佳效果，旁路电容器应尽可能靠近电源终端安装。

8.4 布局

8.4.1 布局指南

当使用多位逻辑器件时，输入不应悬空。在许多情况下，数字逻辑器件的功能或部分功能未被使用。例如，在仅使用三输入与门的两个输入，或仅使用 4 个缓冲门中的 3 个时。此类输入引脚不应悬空，因为外部连接处的未定义电压会导致未定义的运行状态。

图 8-3 指定了在所有情况下都必须遵守的规则。数字逻辑器件的所有未使用输入必须连接至高或低偏置以防悬空。应应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，将这些输入连接到 GND 或 V_{CC}，具体取决于哪种方式更合理或更方便。使输出悬空是可以接受的，除非该器件是收发器。如果该收发器有一个输出使能引脚，它会在置为有效时禁用该器件的输出部分。这不会禁用 I/O 的输入部分，因此输入在禁用后也无法悬空。

8.4.2 布局示例



图 8-3. 布局图

Copyright © 2025 Texas Instruments Incorporated

9 器件和文档支持

9.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击*通知* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.2 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的使用条款。

9.3 商标

TI E2E™ is a trademark of Texas Instruments.
所有商标均为其各自所有者的财产。

9.4 静电放电警告

静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.5 术语表

TI 术语表	本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

Changes from Revision M (October 2014) to Revision N (September 2025)	Page
• 更新了整个文档中的编号、格式、表格、图和交叉参考，以反映现代数据表标准	1
• 添加了 –40°C 到 85°C 的温度范围	4

Changes from Revision L (October 2010) to Revision M (October 2014)	Page
• 将文档更新为新的 TI 数据表格式	1
• 删除了“订购信息”表	1
• 删除了数据表中的 SN54LV08A 器件	1
• 添加了“应用”	1
• 添加了“引脚功能”表	3
• 将建议运行条件表中的最大运行温度更改为 125°C	5
• 添加了“热性能信息”表。	5
• 添加了“典型特性”。	7
• 添加了“应用和实施”一节。	10
• 添加了“电源相关建议”部分和“布局”部分。	12

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74LV08AD	Obsolete	Production	SOIC (D) | 14	-	-	Call TI	Call TI	-40 to 125	LV08A
SN74LV08ADBR	Active	Production	SSOP (DB) | 14	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV08A
SN74LV08ADBR.A	Active	Production	SSOP (DB) | 14	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV08A
SN74LV08ADGVR	Active	Production	TVSOP (DGV) | 14	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV08A
SN74LV08ADGVR.A	Active	Production	TVSOP (DGV) | 14	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV08A
SN74LV08ADR	Active	Production	SOIC (D) | 14	2500 | LARGE T&R	Yes	NIPDAU | SN	Level-1-260C-UNLIM	-40 to 125	LV08A
SN74LV08ADR.A	Active	Production	SOIC (D) | 14	2500 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV08A
SN74LV08ANSR	Active	Production	SOP (NS) | 14	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	74LV08A
SN74LV08ANSR.A	Active	Production	SOP (NS) | 14	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	74LV08A
SN74LV08APW	Obsolete	Production	TSSOP (PW) | 14	-	-	Call TI	Call TI	-40 to 125	LV08A
SN74LV08APWR	Active	Production	TSSOP (PW) | 14	2000 | LARGE T&R	Yes	NIPDAU | SN	Level-1-260C-UNLIM	-40 to 125	LV08A
SN74LV08APWR.A	Active	Production	TSSOP (PW) | 14	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV08A
SN74LV08APWRG3	Active	Production	TSSOP (PW) | 14	2000 | LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	LV08A
SN74LV08APWRG3.A	Active	Production	TSSOP (PW) | 14	2000 | LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	LV08A
SN74LV08APWRG4	Active	Production	TSSOP (PW) | 14	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV08A
SN74LV08APWRG4.A	Active	Production	TSSOP (PW) | 14	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV08A
SN74LV08APWT	Obsolete	Production	TSSOP (PW) | 14	-	-	Call TI	Call TI	-40 to 125	LV08A
SN74LV08ARGYR	Active	Production	VQFN (RGY) | 14	3000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LV08A
SN74LV08ARGYR.A	Active	Production	VQFN (RGY) | 14	3000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LV08A
SN74LV08ARGYRG4	Active	Production	VQFN (RGY) | 14	3000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LV08A

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LV08A :

- Automotive : SN74LV08A-Q1
- Enhanced Product : SN74LV08A-EP

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

TAPE AND REEL INFORMATION

REEL DIMENSIONS



TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LV08ADBR	SSOP	DB	14	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN74LV08ADGVR	TVSOP	DGV	14	2000	330.0	12.4	6.8	4.0	1.6	8.0	12.0	Q1
SN74LV08ADR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74LV08ANSR	SOP	NS	14	2000	330.0	16.4	8.1	10.4	2.5	12.0	16.0	Q1
SN74LV08APWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.3	1.6	8.0	12.0	Q1
SN74LV08APWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74LV08APWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74LV08APWRG3	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74LV08APWRG4	TSSOP	PW	14	2000	330.0	12.4	6.9	5.3	1.6	8.0	12.0	Q1
SN74LV08APWRG4	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74LV08ARGYR	VQFN	RGY	14	3000	330.0	12.4	3.75	3.75	1.15	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LV08ADBR	SSOP	DB	14	2000	353.0	353.0	32.0
SN74LV08ADGVR	TVSOP	DGV	14	2000	353.0	353.0	32.0
SN74LV08ADR	SOIC	D	14	2500	353.0	353.0	32.0
SN74LV08ANSR	SOP	NS	14	2000	353.0	353.0	32.0
SN74LV08APWR	TSSOP	PW	14	2000	367.0	367.0	35.0
SN74LV08APWR	TSSOP	PW	14	2000	356.0	356.0	35.0
SN74LV08APWR	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74LV08APWRG3	TSSOP	PW	14	2000	364.0	364.0	27.0
SN74LV08APWRG4	TSSOP	PW	14	2000	367.0	367.0	35.0
SN74LV08APWRG4	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74LV08ARGYR	VQFN	RGY	14	3000	353.0	353.0	32.0



NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

MECHANICAL DATA

NS (R-PDSO-G)** **PLASTIC SMALL-OUTLINE PACKAGE**

14-PINS SHOWN



DIM \ PINS **	14	16	20	24
A MAX	10,50	10,50	12,90	15,30
A MIN	9,90	9,90	12,30	14,70

4040062/C 03/03

NOTES:
A. All linear dimensions are in millimeters.
B. This drawing is subject to change without notice.
C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

DGV (R-PDSO-G)** **PLASTIC SMALL-OUTLINE**

24 PINS SHOWN



DIM \ PINS **	14	16	20	24	38	48	56
A MAX	3,70	3,70	5,10	5,10	7,90	9,80	11,40
A MIN	3,50	3,50	4,90	4,90	7,70	9,60	11,20

4073251/E 08/00

NOTES: A. All linear dimensions are in millimeters.
B. This drawing is subject to change without notice.
C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15 per side.
D. Falls within JEDEC: 24/48 Pins – MO-153
14/16/20/56 Pins – MO-194



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-150.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220762/A 05/2024

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220762/A 05/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

PW0014A



PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



NON-SOLDER MASK DEFINED (PREFERRED)

SOLDER MASK DEFINED

SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

RGY 14

VQFN - 1 mm max height

3.5 x 3.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4231541/A

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 TI 销售条款)、TI 通用质量指南 或 ti.com 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。 除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月