


OPAx591 85V、高精度 ($1\mu\text{V}/^\circ\text{C}$)、低功耗 ($450\mu\text{A}$)、高压摆率 ($100\text{V}/\mu\text{s}$) 运算放大器 (具有多路复用器友好型输入)

1 特性

- 宽电源电压范围：8V 至 85V
- 低失调电压： $225\mu\text{V}$ ，最大值
- 低温漂： $1\mu\text{V}/^\circ\text{C}$ (最大值)
- 高 CMRR：125dB (最小值)
- 高 PSRR：120dB (最小值)
- 低输入偏置电流： 15pA ，最大值
- 低噪声：1kHz 时为 $12.9\text{nV}/\sqrt{\text{Hz}}$
- 高带宽：3.75MHz (40dB 时)
- 高压摆率： $100\text{V}/\mu\text{s}$
- 低静态电流： $450\mu\text{A}$
- 轨到轨输出
- 单位增益稳定
- 多路复用器友好型输入
- 热关断保护
- 小型封装选项：
 - 单通道：SOT-23
 - 双通道：VSSOP, SOIC

2 应用

- 半导体测试
- CT 和 PET 扫描仪
- 可编程直流电源
- 源测量单元 (SMU)
- 分析型实验室仪表
- 功率分析仪
- 光学模块



具有 INA592 的 OPA591 缓冲器

3 说明

OPAx591 是采用小型业界通用封装的高精度 85V CMOS 功率放大器系列。

这些器件经过激光修整，可提供出色的直流性能，包括 $225\mu\text{V}$ 最大失调电压， $1\mu\text{V}/^\circ\text{C}$ 最大温漂。高电源和共模抑制有助于这些运算放大器在不同的工作条件下保持高直流性能。由于在整个工作电压范围内输入偏置电流非常低，因此精度下降非常小。

OPAx591 还具有出色的交流性能，尽管静态电流消耗较低。专有设计技术可提供 $100\text{V}/\mu\text{s}$ 的压摆率和支持多路复用器的输入，以实现大信号的快速稳定。低宽带噪声有助于在宽频谱范围内保持信号保真度。

高精度、低噪声、低功耗和小型封装相结合，使 OPAx591 成为重视功耗和/或热管理的高电压、空间受限型系统的理想选择。此类系统包括需要高电压和精度的自动测试设备，需要电流或电压检测的电源，以及用于触觉反馈系统的压电执行器驱动。

该放大器系列可在 -40°C 至 $+125^\circ\text{C}$ 的更宽工业级温度范围内运行。

器件信息

器件型号	通道数	封装 ⁽¹⁾
OPA591	单通道	DBV (SOT-23 , 5)
OPA2591	双通道	D (SOIC , 8) ⁽²⁾
		DGK (VSSOP , 8) ⁽²⁾

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。

(2) 此封装仅为预发布状态。



内容

1 特性	1	6.3 特性说明	17
2 应用	1	6.4 器件功能模式	20
3 说明	1	7 应用和实施	21
4 引脚配置和功能	3	7.1 应用信息.....	21
5 规格	4	7.2 典型应用.....	21
5.1 绝对最大额定值.....	4	7.3 电源相关建议.....	25
5.2 ESD 等级.....	4	7.4 布局.....	25
5.3 建议运行条件.....	4	8 器件和文档支持	29
5.4 OPA591 的热性能信息.....	5	8.1 接收文档更新通知.....	29
5.5 OPA2591 热性能信息.....	5	8.2 支持资源.....	29
5.6 电气特性.....	6	8.3 商标.....	29
5.7 典型特性.....	8	8.4 静电放电警告.....	29
6 详细说明	16	8.5 术语表.....	29
6.1 概述.....	16	9 修订历史记录	29
6.2 功能方框图.....	16	10 机械、封装和可订购信息	29

4 引脚配置和功能




图 4-1. OPA591 DBV 封装，5 引脚 SOT-23 (顶视图)

表 4-1. 引脚功能：OPA591

引脚		类型	说明
名称	编号		
+IN	3	输入	同相输入
- IN	4	输入	反相输入
OUT	1	输出	输出
V+	5	电源	正 (最高) 电源
V -	2	电源	负 (最低) 电源




图 4-2. OPA2591 D 封装，8 引脚 SOIC 和 DGK 封装，8 引脚 VSSOP (顶视图)

表 4-2. 引脚功能：OPA2591

引脚		类型	说明
名称	编号		
+IN A	3	输入	同相输入，通道 A
+IN B	5	输入	同相输入，通道 B
- IN A	2	输入	反相输入，通道 A
- IN B	6	输入	反相输入，通道 B
OUT A	1	输出	输出，通道 A
OUT B	7	输出	输出，通道 B
V+	8	电源	正 (最高) 电源
V -	4	电源	负 (最低) 电源

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

			最小值	最大值	单位
V_S	电源电压, $V_S = (V+) - (V-)$			93	V
	信号输入引脚电压 ⁽²⁾	共模	$(V-) - 0.3$	$(V+) + 0.3$	V
		差分		$(V+) - (V-)$	
	输入电流, 所有输入引脚 ⁽²⁾			± 10	mA
I_{SC}	输出短路 ⁽³⁾			持续	
T_J	结温			150	°C
T_{stg}	贮存温度		-65	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 输入端子被二极管钳制至电源轨。对于摆幅可能超过电源轨 0.3V 的输入信号，必须将其电流限制为 10mA 或者更低。
- (3) 接地短路。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	± 2500	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	± 500	

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

			最小值	标称值	最大值	单位
V_S	电源电压	双电源	± 4		± 42.5	V
		单电源	8		85	
T_A	环境温度		-40		125	°C

5.4 OPA591 的热性能信息

热指标 ⁽¹⁾		OPA591	单位
		DBV (SOT-23)	
		5 引脚	
R _{θJA}	结至环境热阻	165.4	°C/W
R _{θJC(top)}	结至外壳（顶部）热阻	99.1	°C/W
R _{θJB}	结至电路板热阻	64.5	°C/W
ψ _{JT}	结至顶部特征参数	42.6	°C/W
ψ _{JB}	结至电路板特征参数	64.2	°C/W
R _{θJC(bot)}	结至外壳（底部）热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

5.5 OPA2591 热性能信息

热指标 ⁽¹⁾		OPA2591		单位
		D (SOIC)	DGK (VSSOP)	
		8 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	111.3	143.6	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	49.2	50.4	°C/W
$R_{\theta JB}$	结至电路板热阻	59.0	78.7	°C/W
ψ_{JT}	结至顶部特征参数	5.8	3.0	°C/W
ψ_{JB}	结至电路板特征参数	58.1	77.5	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

5.6 电气特性

在 $V_S = 85V (\pm 42.5V)$ 、 $T_A = 25^\circ C$ 、 $R_L = 10k\Omega$ (连接至 $1/2 V_S$) 和 $V_{CM} = V_{OUT} = 1/2 V_S$ 时测得 (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
失调电压							
V _{OS}	输入偏移电压			±50	±225		μV
dV _{OS} /dT	输入失调电压漂移	T _A = -40°C 至 +125°C ⁽¹⁾		±0.2	±1		μV/°C
PSRR	电源抑制比	8V ≤ V _S ≤ 85V		±0.2	±1		μV/V
输入偏置电流							
I _B	输入偏置电流 ⁽¹⁾			±5	±15		pA
		T _A = -40°C 至 +85°C		±50			
		T _A = -40°C 至 +125°C		±1			nA
I _{OS}	输入失调电流 ⁽¹⁾			±5	±15		pA
		T _A = -40°C 至 +85°C		±55			
		T _A = -40°C 至 +125°C		±1			nA
噪声							
	输入电压噪声	f = 0.1Hz 至 10Hz		1.4			μV _{PP}
e _n	输入电压噪声密度	f = 100Hz		17.8			nV/√Hz
		f = 1kHz		12.9			
		f = 10kHz		12.8			
i _n	电流噪声密度	f = 1kHz		10			fA/√Hz
输入电压							
V _{CM}	共模电压	线性运算		(V ₋) - 0.1	(V ₊) - 3.5		V
CMRR	共模抑制	(V ₋) ≤ V _{CM} ≤ (V ₊) - 3.5V		125	140		dB
		T _A = -40°C 至 +125°C ⁽¹⁾		120	140		
输入阻抗							
	差分			100 2.5			MΩ pF
	共模			10 5.5			GΩ pF
开环增益							
A _{OL}	开环电压增益	(V ₋) + 1V < V _O < (V ₊) - 1.5V , R _L = 10kΩ (连接至 1/2 V _S) ⁽¹⁾			134	140	dB
		T _A = -40°C 至 +125°C			120	140	
		(V ₋) + 3V < V _O < (V ₊) - 3.5V , R _L = 2kΩ (连接至 1/2 V _S)			116	126	
		T _A = -40°C 至 +125°C ⁽¹⁾			112	126	
频率响应							
GBW	增益带宽积	G = 1		2.25			MHz
		G = 10		2.8			
		G = 100		3.25			
SR	压摆率	G = ±1 , V _O = 70V 阶跃		100			V/μs
t _S	趋稳时间	精度为 ±0.01% , G = 1 , V _O = 70V 阶跃 , C _L = 20pF		4.25			μs
	过载恢复	G = -10		1.1			μs
THD+N	总谐波失真 + 噪声	G = +1 , V _O = 70V _{PP} , f = 1kHz		R _L = 10kΩ	-102		dB
				R _L = 2kΩ	-95		

5.6 电气特性 (续)

在 $V_S = 85V (\pm 42.5V)$ 、 $T_A = 25^\circ C$ 、 $R_L = 10k\Omega$ (连接至 $1/2 V_S$) 和 $V_{CM} = V_{OUT} = 1/2 V_S$ 时测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
输出						
V _O	相对于电源轨的电压输出摆幅 ⁽¹⁾	无负载			25	mV
		R _L = 10kΩ 至 1/2 V _S			500	
		R _L = 2kΩ 至 1/2 V _S			2.25	V
I _{SC}	输出电流			±30		mA
C _{LOAD}	容性负载驱动			1		nF
Z _O	开环输出阻抗	f = 1MHz		550		Ω
电源						
I _Q	静态电流	I _O = 0mA		450	550	μA
			T _A = -40°C 至 +125°C ⁽¹⁾		550	
温度						
	过热关断	关断温度, T _J		170		°C
		热迟滞		20		

(1) 根据多个批次的器件组装工作台系统测量值建立的规范。

5.7 典型特性

$T_A = 25^\circ\text{C}$, $V_S = 85\text{V}$, $V_{CM} = V_{OUT} = 1/2 V_S$, $R_L = 10\text{k}\Omega$ (除非另有说明)




图 5-1. 25°C 下失调电压产生分布




图 5-2. 125°C 下失调电压产生分布




图 5-3. -40°C 下失调电压产生分布




图 5-4. 输入失调电压与共模电压间的关系

5.7 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = 85\text{V}$, $V_{CM} = V_{OUT} = 1/2 V_S$, $R_L = 10\text{k}\Omega$ (除非另有说明)




图 5-5. 输入失调电压与共模电压间的关系




图 5-6. 输入失调电压与共模电压间的关系




图 5-7. 失调电压漂移分配





图 5-8. 输入失调电压与温度间的关系

5.7 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = 85\text{V}$, $V_{CM} = V_{OUT} = 1/2 V_S$, $R_L = 10\text{k}\Omega$ (除非另有说明)



5 个典型芯片

图 5-9. 失调电压与电源电压间的关系




图 5-10. 输入偏置与共模电压间的关系




图 5-11. 输入偏置和输入失调电流与温度间的关系




图 5-12. 电源和共模抑制率与频率间的关系




图 5-13. 电源抑制比与温度间的关系




图 5-14. 共模抑制比与温度间的关系

5.7 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = 85\text{V}$, $V_{CM} = V_{OUT} = 1/2 V_S$, $R_L = 10\text{k}\Omega$ (除非另有说明)




图 5-15. 开环增益和相位与频率间的关系




图 5-16. 闭环增益与频率间的关系




图 5-17. 单位增益带宽与容性负载间的关系




图 5-18. 电压噪声密度与频率间的关系




图 5-19. 0.1Hz 至 10Hz 噪声




图 5-20. 电流噪声密度与频率间的关系

5.7 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = 85\text{V}$, $V_{CM} = V_{OUT} = 1/2 V_S$, $R_L = 10\text{k}\Omega$ (除非另有说明)




图 5-21. 总谐波失真 + 信噪比与输出振幅间的关系




图 5-22. 总谐波失真 + 信噪比与频率间的关系




图 5-23. 输出电压摆幅与输出拉电流间的关系




图 5-24. 输出电压摆幅与输出灌电流间的关系




图 5-25. 无相位反转




图 5-26. 正过载恢复

5.7 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = 85\text{V}$, $V_{CM} = V_{OUT} = 1/2 V_S$, $R_L = 10\text{k}\Omega$ (除非另有说明)




图 5-27. 负过载恢复




图 5-28. 开环输出阻抗与频率间的关系




图 5-29. 小信号过冲与容性负载间的关系




图 5-30. 小信号过冲与容性负载间的关系

5.7 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = 85\text{V}$, $V_{CM} = V_{OUT} = 1/2 V_S$, $R_L = 10\text{k}\Omega$ (除非另有说明)




图 5-31. 趋稳时间




图 5-32. 小信号阶跃响应




图 5-33. 小信号阶跃响应




图 5-34. 大信号阶跃响应 (上升)

5.7 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = 85\text{V}$, $V_{CM} = V_{OUT} = 1/2 V_S$, $R_L = 10\text{k}\Omega$ (除非另有说明)




图 5-35. 大信号阶跃响应 (上升)




图 5-36. 大信号阶跃响应 (下降)




图 5-37. 短路电流与温度间的关系




图 5-38. 静态电流与电源电压间的关系




图 5-39. 静态电流与温度间的关系




图 5-40. 电磁干扰抑制


6 详细说明

6.1 概述

OPAx591 是高精度低功耗 ($450\ \mu\text{A}$)、高压摆率 ($100\text{V}/\mu\text{s}$)、85V 运算放大器。这些运算放大器采用专有设计技术，能够以极低的功耗实现非常高的压摆能力。OPAx591 能够驱动 $\pm 30\text{mA}$ 的输出电流，并且可以在任一电源轨的 100mV 以内摆动。

这些放大器采用先进的 CMOS 技术并具有先进的设计特性，有助于实现出色的交流性能并支持小型封装选项。OPAx591 的优势还包括 3.75MHz 带宽、 $12.8\text{nV}/\sqrt{\text{Hz}}$ 噪声频谱密度和低输入偏置电流。这些特性使得 OPAx591 非常适合对数模转换器 (DAC) 和高精度高侧电流检测应用的输出进行增益和缓冲。

6.2 功能方框图



6.3 特性说明

6.3.1 偏移校正

在许多应用中，运算放大器的输入失调电压是主要的误差源。输入失调电压由输入晶体管的细微失配引起，可能随工作温度的变化而显著变化。通过测量失调电压并同时调整或修整通过输入晶体管的电流，直到失调电压接近于零，可以在晶圆级校正失配。

OPAx591 的每个器件在生产时都经过激光修整，以校正输入失调电压和输入失调电压在整个温度范围内的变化，即失调电压漂移。失调电压漂移描述了输入失调电压与温度间关系曲线的斜率。如果器件在温度范围内表现出非线性性和非单调性输入失调电压（这在经过修整的场效应晶体管 (FET) 输入放大器中较为常见），则必须特别注意计算漂移。[方程式 1](#) 所述的箱形法是计算漂移的最常用方法。

$$\frac{dV_{OS}}{dT} = \frac{|V_{OS(Max)} - V_{OS(Min)}|}{T_{Max} - T_{Min}} \quad (1)$$

美中不足的是，箱形法会产生单侧分布，导致不适合使用统计分析。因此，OPAx591 使用另一种方法来正确表示漂移性能。确定 OPAx591 规格时，需计算温度轴上各点处的输入失调电压与温度关系曲线斜率。生成的斜率产生正态分布，之后可用于执行统计分析。该方法与其他高精度 FET 输入放大器（如 OPAx192）一致，能够对输入失调电压漂移提供足够保守的表示。

可以生成一条实用曲线来演示 OPAx591 的漂移性能在不同温度范围内的变化。设计人员可以在误差分析中使用[图 6-1](#) 来确定最适合应用的温度。在整个指定温度范围内执行误差分析时，使用[电气特性](#)中描述的输入失调电压漂移的典型值和最大值。




图 6-1. 输入失调电压漂移与温度间的关系




图 6-2. 输入失调电压与温度间的关系

OPAx591 经过精心修整，可实现 $1\mu\text{V}/^\circ\text{C}$ 的最大输入失调电压漂移。该数字是基于对器件组装工作台系统测量值的可靠统计确定的。低漂移使放大器能够用于极高精度的高电压应用。OPA591 的输入失调电压与温度间的关系如[图 6-2](#) 所示。

6.3.2 多路复用器友好型输入

OPAx591 使用独特的输入架构来消除对输入保护二极管的需求，但在瞬态情形下仍能提供可靠的输入保护。图 6-3 所示的常规输入二极管保护方案可以通过快速瞬态阶跃响应来激活。由于存在交流电路径，该方案可能引入信号失真和稳定时间延迟；相关细节另见图 6-4。对于低增益电路，这些快速斜向输入信号对背对背二极管进行正向偏置，这会导致输入电流增加，进而使稳定时间延长。




图 6-3. OPA591 输入保护不限制差分输入能力




图 6-4. 背对背二极管造成稳定问题

OPAx591 为高压应用提供真正的高阻抗差分输入能力。这种获得专利的输入保护架构不会引入额外的信号失真或延迟稳定时间，使这些器件非常适用于多通道、高开关输入应用。OPAx591 可以承受高达 85V 的最大差分摆幅（运算放大器的反相和同相引脚之间的电压），适合用作比较器，或用于具有快速斜向或开关输入信号的应用。

6.3.3 过热保护

OPAx591 具有热保护功能，可防止自发热造成损坏。当结温 (T_J) 达到大约 170°C 时，运算放大器输出级被禁用。该热保护通过监测输出级的温度并关闭运算放大器输出驱动来工作。热保护强制输出进入高阻抗状态。OPAx591 被设计为具有大约 20°C 的热迟滞，当输出级温度低于大约 150°C 时恢复正常运行。

过热保护并非设计用于防止器件超出绝对最大额定值，而是防止器件超出热过载。

6.3.4 高级压摆增强

压摆率是输出电压相对于时间的最大变化率，其单位通常为伏特/微秒 ($\text{V}/\mu\text{s}$)。当在输入端施加较大且快速移动的信号时，运算放大器会进入压摆状态。在压摆期间，运算放大器进入开环状态，并且可以在输出信号上看到明显的由压摆引起的失真。

方程式 2 显示运算放大器的压摆率 (SR) 通常由输入级的饱和电流 I_{TAIL} 和补偿电容 C_C 决定。

$$\text{SR} = \frac{I_{\text{TAIL}}}{C_C} \quad (2)$$

压摆率通常随运算放大器静态电流 I_Q 的增大而增大。设计人员可以通过几种方法来克服压摆率限制。例如，降低 C_C 通常称为解补偿，可以改善压摆率，但会降低稳定性。解补偿运算放大器需要最小增益，并且在单位增益下不稳定。更常见的是，现代运算放大器采用了压摆增强技术，该技术通过增大 I_{SAT} 来改善压摆率。压摆增强电路的实现方式可能各不相同，但通常可以预计这些电路相对于同类非增强运算放大器能够将压摆率提高 4 倍。

OPAx591 使用专有设计来实现出色的压摆率与 I_Q 之比。与同类非增强运算放大器相比，OPAx591 中全新的压摆增强技术将压摆率提高了近 100 倍。该运算放大器具有单位增益稳定性，可根据需要配置为缓冲器。

表 6-1 比较了不同运算放大器的压摆率和静态电流。

表 6-1. 运算放大器压摆率和静态电流

器件型号	压摆率	静态电流
OPAx591	100V/ μs	450 μA
OPAx188	0.8V/ μs	425 μA
OPAx202	0.35V/ μs	580 μA
OPAx192	20V/ μs	1mA
OPA454	13V/ μs	3.2mA

6.3.5 改进了全功率带宽

数十年来，全功率带宽曲线一直是数据表中的主要组成部分。运算放大器的全功率带宽在一定程度上指明了设计人员在给定振幅和频率的信号上预计的转换导致的失真。使用 [方程式 3](#) 生成全功率带宽曲线。

$$FPBW = \frac{SR}{2\pi V_{OUT_MAX}} \quad (3)$$

[图 6-5](#) 显示了 OPAx591 的全功率带宽。对于需要在几乎不考虑失真性能的情况下实现高电压、高频输出摆幅的设计人员而言，该曲线是一个很好的参考。遗憾的是，曲线几乎不能指示曲线上任何给定点的真正失真。毕竟，当输出接近最大变化率时，全功率带宽曲线只是理论值，而压摆率引起的失真的失真会逐渐出现。此外，转换导致的失真只是运算放大器失真的多个来源之一。因此，该曲线是一个不错的起点，但不是失真表现的可靠来源。

[图 6-6](#) 展示了 OPAx591 在总谐波失真 (THD) 表现方面的全功率带宽。该曲线可以更好地指示设计人员对于给定振幅和频率的信号所期望的失真程度。例如，在 70V_{pp} 达到约 1kHz 时，OPAx591 可实现约 -100dB 或更好的 THD。再如，在 10V_{pp} 达到约 1kHz 时，OPAx591 可实现约 -130dB 或更好的 THD。由于测量带宽的限制，仅记录 20kHz 数据。




图 6-5. 全功率带宽




图 6-6. 改进了全功率带宽

6.3.6 过载恢复

过载恢复的定义是运算放大器输出从饱和状态恢复到线性状态所需的时间。当输出电压由于高输入电压或高增益而超过额定工作电压时，运算放大器的输出器件进入饱和区。器件进入饱和区后，输出器件中的电荷载体需要时间返回到线性状态。当电荷载体返回到线性状态时，器件开始以指定的压摆率进行转换。因此，过载时的传播延迟等于过载恢复时间与转换时间的总和。

6.4 器件功能模式

OPA591 具有单一功能模式，可在电源电压介于 8V (±4V) 和 85V (±42.5V) 时正常工作。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

7.1 应用信息

OPAx591 是高精度低功耗 ($450\ \mu\text{A}$)、高压摆率 ($100\text{V}/\mu\text{s}$)、85V 功率运算放大器。这些运算放大器采用专有设计技术，能够以极低功耗实现非常高的压摆能力。低功耗有助于减少电路板上产生的热量，同时输出在电源轨附近摆动。在处理大峰值高频信号时，高压摆可减小输出端与压摆相关的失真。

7.2 典型应用

7.2.1 高压仪表放大器

电流监测在广泛的应用中是一项关键功能。虽然有多种电流检测方法可供使用，但分流电阻器提供了一种高精度的可靠方法。设计人员需要在高侧和低侧电流测量之间进行选择。在精度和负载保护至关重要的情况下，通常首选高侧测量。

高侧电流检测电路需要特别考虑放大器的输入及输出共模限制。高侧电流测量面临的最大挑战是确保放大器可支持和缓解高共模电压固有的误差。设计人员可以通过使用差分放大器来衰减共模电压，但需要进行显著的增益和输入阻抗权衡。在测量小电流时，高输入阻抗和大增益尤为关键。在这种情况下，仪表放大器可提供所需的输入阻抗和增益。

代价是仪表放大器的复杂输入电压范围取决于共模电压、差分电压、增益和基准电压。输入级单独受运算放大器的输入共模电压限制和最大电源电压范围的约束。幸运的是，OPAx591 提供高工作电源电压，可让设计人员构建超高共模、高阻抗、高增益、高共模抑制仪表放大器。该仪表放大器可用于在存在非常高的共模电压时测量小的差分信号。

7.2.1.1 设计要求




图 7-1. OPAx591 仪表放大器和 RES31A

OPAx591 用于构建能够在高共模电压下运行的高精度仪表放大器。此仪表是一种具有吸引力的高压高侧电流检测方案。本文讨论了一种高压高侧电流检测应用。

本设计示例使用以下参数：

- 共模电压：54V
- 电流输出范围：100nA 至 1µA
- 典型的未校准误差：< 1%

7.2.1.2 详细设计过程

OPAx591 可配置为三级运算放大器，可实现非常高的输入共模电压范围。仪表放大器可分为具有输入或增益级的两级放大器和差分放大器级。图 7-2 展示了一个通用三级运算放大器仪表放大器。




图 7-2. 仪表放大器

为满足高共模电压范围要求，OPAx591 由 85V 供电，产生 81.5V 的输入共模电压。OPAx591 接受的输入电压范围为 $(V-) - 0.1V$ 至 $(V+) - 3.5V$ 。对于给定的差分电压，输出电压摆幅还会限制共模电压。以下方程式 4 中显示了具体关系。请注意，85V 是 OPAx591 的最大工作电源电压，1.5V 表示 10kΩ 的线性输出电压摆幅，如电气特性中所示。

$$V_{IN+} + (V_{IN+} - V_{IN-}) \left(\frac{R_F}{R_G} \right) < 85V - 1.5V \quad (4)$$

分流电阻器设置为尽可能小，以最大限度地减小压降。在给定实际的放大器误差源的情况下，选择一个分流电阻器，该分流电阻器应提供足够大的压降以满足应用的精度要求。电流检测应用中最大的误差源是放大器和电阻器漂移，通常设置分流电阻器值的下限。在大多数通用应用中，可以接受不超过 100mV 的压降。

OPAx591 提供非常低的失调电压和温漂，即使在低电流值下也能进行高精度测量。OPAx591 另一个优势是 15pA（最大值）的低输入偏置电流。低输入偏置电流可实现低至纳安级的高精度测量。

OPAx591 电路配置为针对 1μA 的满量程电流提供 20V 的最大输出电压，对应于 10kΩ 分流电阻上的 100mV 压降。第一级的增益设置为 20V/V，差分放大器级增益设置为 10V/V，总增益为 200V/V 电路电流测量能力的下限，由应用的最大误差容差决定，此类误差会随着分流电阻器上的压降的降低而增加。方程式 5 给出了放大器的传递函数。

$$V_{OUT} = (V_{IN+} - V_{IN-}) \left(1 + \frac{2R_F}{R_G} \right) \left(\frac{R_{G2}}{R_{IN2}} \right) + V_{REF} \quad (5)$$

此应用使用德州仪器 (TI) 的 RES31A 匹配电阻器芯片。与分立式 0.1% 电阻器相比，这些电阻器可提供出色的匹配和温漂。电阻器匹配对于实现高共模抑制和低增益误差至关重要。图 7-1 展示了最终电路。图 7-4、图 7-5 所示为电路结果。请注意，误差是室温下的仿真结果，具有典型的直流误差值和最坏情况下的电阻器匹配值。建议进行室温校准以实现更高精度的测量。

为了进一步简化该电路 OPAx591 可用于增益和缓冲现成的单片差分放大器，如 INA132。OPAx591 提供测量小电流值所需的高增益和高输入阻抗。




图 7-3. 用于 INA132 的 OPA591 缓冲器

7.2.1.3 应用曲线




图 7-4. 输出电压




图 7-5. 输出电压和误差

7.2.2 DAC 输出增益和缓冲器

许多应用需要精确控制高压信号，但现有的数模转换器 (DAC) 的输出范围有限，为 0V 至 5V。OPA591 设计用作具有增益的输出驱动器级，可提供高电压、双极输出电压。OPA591 在高电压、小型封装和低功耗下提供出色的直流精度，因此是许多测试和测量应用中常见的高通道、高密度系统的理想选择。




图 7-6. DAC 输出增益和缓冲器

7.2.3 单电源压电式驱动器

一些压电式传感器可以接地为基准，如图 7-7 所示。压电负载在放大器的输出端表现出较大的电容，需要进行适当的补偿以避免不稳定。图 7-7 使用双反馈补偿方案来提高相位裕度并为负载实现精确的电压设置。还要考虑输出电流驱动要求。电流驱动要求由工作频率和负载的有效电容决定。高频和大电容会降低负载的有效阻抗，从而增大电流驱动要求。OPA591 是在直流和低频下驱动压电负载的理想选择。




图 7-7. 80V 单电源压电式驱动器

7.2.4 电流增强器

有些情况下，设计人员需要 OPAx591 提供更多的输出电流驱动。图中所示为一个简单的电流提升器电路，可实现高电压、高电流驱动能力。该电路可以使用几个功率 MOSFET 或 BJT 构建而成。与单片功率放大器相比，该电路的一个优势是热性能明显更好。外部晶体管提供功率，OPAx591 保持相对冷却，以防止任何因发热引起的性能下降。




图 7-8. 电流提升器电路

7.3 电源相关建议

OPAx591 由高达 $\pm 42.5V$ (85V)、低至 $\pm 4V$ (8V) 的电源供电，同时提供出色的性能。大多数行为在整个工作电压范围内保持不变，但参数可能随工作电压而变化。为确保正常运行，需要使用至少 $0.1\mu F$ 的电源旁路电容器。确保电容器电压在整个工作温度范围内具有高电压额定值。OPAx591 可采用非对称电源供电，可优化不要求正负输出电压摆幅相等的应用中的功率耗散。

7.4 布局

7.4.1 布局指南

为了实现器件的卓越运行性能，请使用良好的印刷电路板 (PCB) 布局布线实践，包括以下指导原则：

- 噪声可通过运算放大器的电源引脚和整个电路的电源引脚传播到模拟电路中。在每个电源引脚和接地端之间连接低 ESR、 $0.1\mu F$ 陶瓷旁路电容器。将这些电容器放置在尽可能靠近器件的位置。对于单电源应用而言，从 V+ 到接地端的单个旁路电容器就足够了。
- 将电路中模拟和数字部分单独接地是最简单和最有效的噪声抑制方法之一。多层 PCB 上的一层或多层通常专门用于作为接地平面。接地层有助于散热和减少 EMI 噪声拾取。对数字接地和模拟接地进行物理隔离，同时应注意接地电流的流动。
- 为了减少寄生耦合，应让输入走线尽可能远离电源或输出走线。如果这些走线无法分开，将敏感走线与噪声走线垂直交叉，而非平行铺设，效果要好得多。
- 外部元件应尽量靠近器件放置。
- 尽可能缩短输入走线的长度。切记，输入布线是电路中最敏感的部分。
- 考虑在关键布线周围设定驱动型低阻抗保护环。这样可显著减少附近布线在不同电势下产生的漏电流。
- 在组装 PCB 板之后对其进行清洁，以获得最佳性能。
- 任何精密集成电路都可能因湿气渗入塑料封装中而出现性能变化。在执行任何 PCB 水清洁流程之后，将 PCB 组件烘干，以去除清洁时渗入器件封装中的湿气。大多数情形下，清洁后在 $85^{\circ}C$ 下低温烘干 30 分钟即可。

7.4.1.1 散热注意事项

正常运行时，运算放大器会自发热。自发热是每个放大器中都会发生的芯片结温升高的自然现象。这种自发热是多个因素造成的，包括静态功耗、封装热阻、PCB 布局布线和器件工作条件。

在额定结温 T_J 范围内运行 OPAx591，避免热关断。使用方程式 6 来确定估算的 T_J

$$T_J = P_D \times R_{\theta JA} + T_A \quad (6)$$

在静态状态下， P_D 是电源电压和运算放大器静态电流的乘积。方程式 7 显示了在使用 85V 电源且工作温度为 25°C 时 OPAx591 的 T_J 计算。

$$T_J = (85V \times 550\mu A) \times 165.4 \frac{^\circ C}{W} + 25^\circ C \quad (7)$$

$$T_J = 32.73^\circ C \quad (8)$$

OPAx591 具有低功耗，即使采用小型 SOT23-5 封装也可以实现极低的自发热，如方程式 8 所示。在负载条件下， P_D 等于静态功率 P_{DQ} 与输出级耗散的功率 P_{DL} 之和。最坏情况是输出电压等于任一电源轨的 $\frac{1}{2}$ (假设采用对称电源 $V+$ 和 $V-$)。在最坏情况下， P_{DL} 由方程式 9 给出。

$$P_{DL} = \frac{(V+)^2}{4 \times R_L} \quad (9)$$

例如，假设 OPAx591 由双极 $\pm 42.5V$ 电源供电并驱动 $5k\Omega$ 接地负载 R_L 。 T_J 的最大增量预计约为 $22^\circ C$ ，如方程式 10 所示。在本例中，为了使运算放大器保持在绝对最大额定值范围内，请在 T_A 远低于 $128^\circ C$ 的情况下运行，以应对不同因素的影响。

$$\Delta T_J = (46.75mW + 90.3mW) \times 165.4 \frac{^\circ C}{W} \quad (10)$$

对于高压放大器，如 OPAx591，在静态 (空载) 条件下，结温很容易比环境温度高几十度。如方程式 6 所示，结温取决于封装的热性能，如结至环境热阻 ($R_{\theta JA}$) 所示。




图 7-9. OPA591 (SOT23-5) 热安全工作区




图 7-10. OPA2591 (VSSOP-8) 热安全工作区

如果器件随后开始驱动重负载，则结温可能会上升并触发热关断电路。图 7-9 显示了 SOT23-5 封装版本的 OPA591 在负载和空载条件下，最大输出电压与环境温度间的关系，以避免超过绝对最大额定值。该曲线假设静态电流为典型值，而未考虑静态电流的任何温度变化。

7.4.1.2 爬电距离和电气间隙

在设计和构建具有高电压的电气系统时，需要考虑两个重要概念，即爬电距离和间隙距离。爬电距离是指电流可沿绝缘材料 (如印刷电路板 (PCB) 或塑料外壳) 表面穿行的最短路径。间隙距离是指两个导电器件 (例如导线、端子或元件) 通过空气的最短距离。图 7-11 显示了典型集成电路 (IC) 的爬电距离和间隙。




图 7-11. 集成电路中的爬电距离和间隙

有多种标准都存在爬电距离和电气间隙指导，但这些标准与运算放大器和其他集成电路的关系在很大程度上取决于解释和内部要求。引导距离受污染等级、最大电压和基本应用的显著影响。在爬电距离情况下，绝缘材料的相对漏电起痕指数 (CTI) 额定值是主要因素。如有必要，可以采用不同的设计技术来改善爬电距离和电气间隙，包括添加 PBC 坡口、保形涂层和/或降低工作电压。

德州仪器 (TI) 采用旨在更大限度地减小 PCB 面积的小尺寸现代封装。但是，满足任何爬电距离或电气间隙规格的要求取决于设计人员对任何相关 IEC 或系统级标准的解释和实现情况。有关此主题的更多信息，请访问[揭秘高压终端设备的电气间隙和爬电距离](#)文档。

7.4.2 布局示例




图 7-12. 同相配置的原理图表示




图 7-13. SOT23-5 封装同相配置的电路板布局布线

8 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

8.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.2 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (February 2026) to Revision A (September 2026)	Page
• 将 OPA591DBV 从“预告信息”更改为“量产数据”	1

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA591DBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	O591
POPA2591DGKR	Active	Preproduction	VSSOP (DGK) 8	2500 LARGE T&R	-	Call TI	Call TI	-40 to 125	
POPA591DBVR	Active	Preproduction	SOT-23 (DBV) 5	3000 LARGE T&R	-	Call TI	Call TI	-40 to 125	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA591DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA591DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0

DBV0005A**PACKAGE OUTLINE****SOT-23 - 1.45 mm max height**

SMALL OUTLINE TRANSISTOR


**NOTES:**

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)



8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



VSSOP - 1.1 mm max height

Technical drawing of a 6-pin connector. The drawing includes a top view and a side view. The top view shows a rectangular component with six pins on the right side. Dimensions include a total width of 5.05 (typical) and 4.75, a pin pitch of 1.95 (2X), and a pin width of 0.65 (6X). A circular feature is labeled "PIN 1 INDEX AREA". The side view shows the component's profile with a height of 3.1 (typical) and 2.9, and a pin height of 0.38 (typical) and 0.25 (8X). A "SEATING PLANE" is indicated on the right side. Callouts A, B, and C are present. A table of values is provided at the bottom right:

⊕	0.13	Ⓜ	C	A	B
---	------	---	---	---	---




TEXAS
INSTRUMENTS
www.ti.com

EXAMPLE BOARD LAYOUT



DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月