
OPAx383 低功耗、高精度、2.5MHz 零漂移运算放大器

1 特性

- 超低失调电压：±5μV（最大值）
- 零温漂：±0.025μV/°C
- 低输入偏置电流：62pA（最大值）
- 低噪声：1kHz 时为 32nV/√Hz
- 无 1/f 噪声：650nV$_{PP}$（0.1Hz 至 10Hz）
- 共模输入范围超出电源轨 ±100mV
- 增益带宽：2.5MHz
- 静态电流：每个放大器 65μA
- 单电源：1.7V 至 5.5V
- 双电源：±0.85V 至 ±2.75V
- EMI 和 RFI 已滤除的输入

2 应用

- 电子温度计
- 称重计
- 温度变送器
- 呼吸机
- 数据采集 (DAQ)
- 半导体测试
- 实验室和现场仪表
- 商用网络和服务器 PSU
- 模拟输入模块
- 压力变送器



OPA383 用作桥式传感器前端

3 说明


OPA383、OPA2383 和 OPA4383 (OPAx383) 精密放大器系列提供出色的性能。通过零温漂技术，OPAx383 的失调电压和失调温漂可提供出色的长期稳定性。仅需 65μA 的超低静态电流，OPAx383 就能实现 2.5MHz 的带宽、32nV/√Hz 的宽带噪声和在 650nV$_{PP}$ 的条件下 1/f 的噪声。这些规格对于在 16 位至 24 位模数转换器 (ADC) 中实现超高精度和不降低线性度至关重要。OPAx383 在温度范围内具有平坦的偏置电流；因此，高输入阻抗应用在温度范围内几乎不需校准。

所有版本的额定工作温度范围均为 -40°C 至 +125°C。

器件信息

器件型号	通道数	封装(1)	封装尺寸
OPA383	单通道	DBV（SOT-23，5）	2.9mm × 2.8mm
		DCK（SC70，5）(2)	2.0mm × 2.1mm
OPA383、关断	单通道	YCH（DSBGA，6）	1.01mm x 0.69mm
OPA2383	双通道	D（SOIC，8）(2)	4.9mm × 6.0mm
		DGK（VSSOP，8）	3.0mm × 4.9mm
OPA4383	四通道	PW（TSSOP，14）	5.0mm × 6.4mm

(1) 有关更多信息，请参阅 节 10。
(2) 预发布信息（非量产数据）。



超低输入失调电压

本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

内容

1 特性 1
2 应用 1
3 说明 1
4 引脚配置和功能 3
5 规格 6
5.1 绝对最大额定值 6
5.2 ESD 等级 6
5.3 建议运行条件 6
5.4 OPA383 热性能信息 7
5.5 OPA2383 热性能信息 7
5.6 OPA4383 热性能信息 7
5.7 电气特性 8
5.8 典型特性 11
6 详细说明 18
6.1 概述 18
6.2 功能方框图 18
6.3 特性说明 19
6.4 器件功能模式 19
7 应用和实施 20
7.1 应用信息 20
7.2 典型应用 20
7.3 电源相关建议 23
7.4 布局 23
8 器件和文档支持 24
8.1 器件支持 24
8.2 接收文档更新通知 24
8.3 支持资源 24
8.4 商标 24
8.5 静电放电警告 24
8.6 术语表 24
9 修订历史记录 25
10 机械、封装和可订购信息 26

Copyright © 2026 Texas Instruments Incorporated

4 引脚配置和功能




图 4-1. OPA383：DBV（预发布）封装，5 引脚 SOT-23（顶视图）




图 4-2. OPA383：DCK（预发布）封装，5 引脚 SC70（顶视图）

表 4-1. 引脚功能：OPA383

引脚			类型	说明
名称	编号			
	DBV (SOT-23)	DCK (SC70)		
–IN	4	3	输入	反相输入
+IN	3	1	输入	同相输入
OUT	1	4	输出	输出
V–	2	2	电源	负（最低）电源
V+	5	5	电源	正（最高）电源




图 4-3. OPA383：YCH 封装，6 引脚 DSBGA（俯视图）

表 4-2. 引脚功能：OPA383 DSBGA

引脚		类型	说明
名称	编号		
	YBJ (DSBGA)		
+IN	B1	输入	反相输入
–IN	B2	输入	同相输入
OUT	B3	输出	输出
V–	A1	电源	负（最低）电源
V+	A2	电源	正（最高）电源
$\overline{SHDN}$ / SHDNB	A3	输入	关断逻辑：低电平 = 禁用放大器，高电平 = 启用放大器

Copyright © 2026 Texas Instruments Incorporated




图 4-4. OPA2383：DDF（预发布）封装，8 引脚 SOT-23，以及 DGK 封装，8 引脚 VSSOP（顶视图）

表 4-3. 引脚功能：OPA2383

引脚			类型	说明
名称	编号			
	DDF (SOT-23)	DGK (VSSOP)		
–IN A	2	2	输入	反相输入，通道 A
–IN B	6	6	输入	反相输入，通道 B
+IN A	3	3	输入	同相输入，通道 A
+IN B	5	5	输入	同相输入，通道 B
OUT A	1	1	输出	输出，通道 A
OUT B	7	7	输出	输出，通道 B
V–	4	4	电源	负（最低）电源
V+	8	8	电源	正（最高）电源




图 4-5. OPA4383：PW（预发布）封装，14 引脚 TSSOP（顶视图）

表 4-4. 引脚功能：OPA4383

引脚		类型	说明
名称	编号		
–IN A	2	输入	反相输入，通道 A
–IN B	6	输入	反相输入，通道 B
–IN C	9	输入	反相输入，通道 C
–IN D	13	输入	反相输入，通道 D
+IN A	3	输入	同相输入，通道 A
+IN B	5	输入	同相输入，通道 B

Copyright © 2026 Texas Instruments Incorporated

表 4-4. 引脚功能：OPA4383（续）

引脚		类型	说明
名称	编号		
+IN C	10	输入	同相输入，通道 C
+IN D	12	输入	同相输入，通道 D
OUT A	1	输出	输出，通道 A
OUT B	7	输出	输出，通道 B
OUT C	8	输出	输出，通道 C
OUT D	14	输出	输出，通道 D
V –	11	电源	负（最低）电源
V+	4	电源	正（最高）电源

Copyright © 2026 Texas Instruments Incorporated

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）(1)

			最小值	最大值	单位
V_S	电源电压，V_S = (V+) – (V–)	单电源		6	V
		双电源		±3	
	输入电压，所有引脚 (OPA383YCHR) (2) (3)	共模	(V–) – 0.5	(V–) + 6	V
	输入电压，所有引脚	共模	(V–) – 0.5	(V+) + 0.5	V
		差动		(V+) – (V–) + 0.2	
	输入电流，所有引脚			±10	mA
	输出短路(4)		持续	持续	
T_A	工作温度		-55	150	°C
T_J	结温		-55	150	°C
T_{stg}	贮存温度		-65	150	°C

(1) 超出*绝对最大额定值*范围操作可能会导致器件永久损坏。*绝对最大额定值*并不表示器件在这些条件下或在*建议的工作条件*以外的任何其他条件下能够正常运行。如果超出*建议运行条件*但在*绝对最大额定值*范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
(2) 只要输入引脚在 6.0V 内保持不变，它们就可以摆动超过 (V+)。没有从输入引脚到 (V+) 的二极管结构。
(3) 输入引脚被二极管钳制至 (V–)。低于 (V-) 0.3V 的输入信号的电流必须限制在 10mA 或更低。
(4) 接地短路，每个封装对应一个放大器。

5.2 ESD 等级

			值	单位
OPA383 封装				
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准(1)	±2000	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准(2)	±1000	V
所有其他封装				
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准(1)	±3000	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准(2)	±1000	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

			最小值	标称值	最大值	单位
V_S	电源电压，V_S = (V+) – (V–)	单电源	1.7		5.5	V
		双电源	±0.85		±2.75	
T_A	额定温度		-40		125	°C

Copyright © 2026 Texas Instruments Incorporated

5.4 OPA383 热性能信息

热指标(1)		OPA383		单位
		DBV (SOT-23)	YCH (DSBGA)	
		5 引脚	6 引脚	
$R_{\theta JA}$	结至环境热阻	183.4	136.5	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	110.7	1.15	°C/W
$R_{\theta JB}$	结至电路板热阻	49.2	39.5	°C/W
ψ_{JT}	结至顶部特征参数	29.5	0.4	°C/W
ψ_{JB}	结至电路板特征参数	49.1	39.5	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅 *半导体和 IC 封装热指标* 应用报告。

5.5 OPA2383 热性能信息

热指标(1)		OPA2383	单位
		DGK (VSSOP)	
		8 引脚	
$R_{\theta JA}$	结至环境热阻	165	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	53	°C/W
$R_{\theta JB}$	结至电路板热阻	87	°C/W
Ψ_{JT}	结至顶部特征参数	4.9	°C/W
Ψ_{JB}	结至电路板特征参数	85	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅*半导体和 IC 封装热指标*应用报告。

5.6 OPA4383 热性能信息

热指标(1)		OPA4383	单位
		PW (TSSOP)	
		14 引脚	
$R_{\theta JA}$	结至环境热阻	113.9	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	42.9	°C/W
$R_{\theta JB}$	结至电路板热阻	69.1	°C/W
Ψ_{JT}	结至顶部特征参数	2.2	°C/W
Ψ_{JB}	结至电路板特征参数	68.4	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅*半导体和 IC 封装热指标*应用报告。

Copyright © 2026 Texas Instruments Incorporated

5.7 电气特性

在 T_A = 25°C 的条件下，R_L = 10kΩ 连接至 V_S/2，V_S = 1.7V 至 5.5V，V_{CM} = V_S/2，V_{OUT} = V_S/2，制造半导体成品测试中确定的最小和最大规格（除非另有说明）

参数		测试条件		最小值	典型值	最大值	单位
失调电压							
V_{OS}	输入失调电压(1)	V_S = 5.5V			±0.4	±5	μV
		T_A = -40°C 至 +125°C			±0.5		
dV_{OS}/dT	输入失调电压漂移	T_A = -40°C 至 +125°C(1)			±0.004	±0.025	μV/°C
PSRR	电源抑制比				±0.05	±0.9	μV/V
		T_A = -40°C 至 +125°C(1)				±0.9	
输入偏置电流							
I_B	输入偏置电流(1)				±10	±62	pA
		T_A = -40°C 至 +85°C				±76	
		T_A = -40°C 至 +125°C				±212	
I_B	输入偏置电流(1)	OPA383YCHR			±85	±140	pA
		OPA383YCHR，T_A = –40°C 至 +85°C				±3.3	nA
		OPA383YCHR，T_A = –40°C 至 +125°C				±20.5	
I_{OS}	输入失调电流(1)				±20	±123	pA
		T_A = -40°C 至 +125°C				±300	
I_{OS}	输入失调电流(1)	OPA383YCHR			±20	±150	pA
		OPA383YCHR，T_A = –40°C 至 +125°C				±750	
噪声							
	输入电压噪声	f = 0.1Hz 至 10Hz			650		nV_{PP}
					100		nV_{RMS}
e_N	输入电压噪声密度	f = 1Hz			32		nV/√Hz
		f = 10Hz			32		
		f = 100Hz			32		
		f = 1kHz			32		
i_N	输入电流噪声	f = 1kHz			100		fA/√Hz
V_{CM}	共模电压范围	V_S = 5.5V		(V–) – 0.1		(V+) + 0.1	V
		V_S = 1.7V		(V–) – 0.1		(V+)	
输入电压							
CMRR	共模抑制比	(V–) – 0.1V < V_{CM} < (V+) + 0.1V，V_S = 5.5V		122	135		dB
			T_A = -40°C 至 +125°C(1)	120			
		(V–) – 0.1V < V_{CM} < (V+)，V_S = 1.7V(1)		116	130		
			T_A = -40°C 至 +125°C	114			
输入电容							
Z_{ID}	差动				100 || 6		MΩ || pF
Z_{ICM}	共模				60 || 1.5		GΩ || pF
开环增益							
A_{OL}	开环电压增益	(V–) + 100mV < V_{OUT} < (V+) – 100mV	V_S = 5.5V	120	145		dB
			V_S = 1.7V(1)	120			
			T_A = -40°C 至 +125°C(1)	119			
		(V–) + 150mV < V_{OUT} < (V+) – 150mV, R_L = 2kΩ	V_S = 5.5V	119	140		
			V_S = 1.7V(1)	119			
			T_A = -40°C 至 +125°C(1)	118			

Copyright © 2026 Texas Instruments Incorporated

5.7 电气特性（续）

在 T_A = 25°C 的条件下，R_L = 10kΩ 连接至 V_S/2，V_S = 1.7V 至 5.5V，V_{CM} = V_S/2，V_{OUT} = V_S/2，制造半导体成品测试中确定的最小和最大规格（除非另有说明）

参数		测试条件		最小值	典型值	最大值	单位
频率响应							
GBW	增益带宽积				2.5		MHz
SR	压摆率	4V 阶跃，G = +1			1		V/μs
t_S	趋稳时间	到 0.1%，1V 阶跃，G = +1			5.4		μs
		到 0.01%，1V 阶跃，G = +1			48		
	过载恢复时间	V_{IN} × G > V_S			2200		ns
	斩波时钟频率(1)				130		kHz
THD+N	总谐波失真 + 噪声	V_{OUT} = 1V_{RMS}，G = +1，f = 1kHz			0.0012%		
输出							
	相对于电源轨的电压输出摆幅	无负载			1	10	mV
					5	30	
		R_L = 2kΩ			60	150	
		T_A = -40°C 至 +125°C(1)				155	
	相对于电源轨的电压输出摆幅	OPA383YCHR，空载（正电源轨余量）			1	25	mV
		OPA383YCHR，空载（负电源轨余量）			1	10	
		OPA383YCHR			20	30	
		OPA383YCHR，R_L = 2kΩ			100	150	
		OPA383YCHR，T_A = –40°C 至 +125°C(1)				155	
	高线性输出摆幅范围(1)	A_{OL} > 119dB		(V–) + 0.075		(V+) – 0.075	V
			R_L = 2kΩ	(V–) + 0.150		(V+) – 0.150	
I_{SC}	短路电流	V_S = 5.5V			±28		mA
		V_S = 1.7V			±2.5		
C_{LOAD}	容性负载驱动			请参阅典型特性曲线			
R_O	开环输出阻抗	f = 1MHz			2.5		kΩ
电源							
I_Q	每个放大器的静态电流	I_O = 0mA			65	100	μA
			T_A = -40°C 至 125°C(1)			110	
	导通时间	在 V_S = 5.5V 时，V_S 升降速率 > 0.05V/μs，稳定至 1%			180		μs
关断							
I_{QSD}	每个放大器的静态电流(1)	V_S = 5V，$\overline{SHDN}$ = V–（放大器被禁用）			90	130	nA
			T_A = -40°C 至 85°C			200	
			T_A = -40°C 至 125°C			455	
		V_S = 3.3V，$\overline{SHDN}$ = V–（放大器被禁用）			80	120	
			T_A = -40°C 至 85°C			180	
			T_A = -40°C 至 125°C			395	
Z_{SHDN}	关断时的输出阻抗	放大器禁用，$\overline{SHDN}$ = V–			12 || 7		GΩ || pF
V_{IH}	逻辑高电平阈值电压（放大器为启用状态）			(V–) + 0.85V			V
V_{IL}	逻辑低电平阈值电压（放大器为禁用状态）					(V–) + 0.35V	V
t_{ON}	放大器启用(2)	V_S = 3.3V，G = +1，V_{CM} = V_S/2，V_O = 0.9 × V_S/2，R_L 连接至 V–			158		μs
t_{OFF}	放大器禁用时间(2)	V_S = 3.3V，G = +1，V_{CM} = V_S/2，V_O = 0.1 × V_S/2，R_L 连接至 V–			18		μs

Copyright © 2026 Texas Instruments Incorporated

5.7 电气特性（续）

在 T_A = 25°C 的条件下，R_L = 10kΩ 连接至 V_S/2，V_S = 1.7V 至 5.5V，V_{CM} = V_S/2，V_{OUT} = V_S/2，制造半导体成品测试中确定的最小和最大规格（除非另有说明）

参数		测试条件		最小值	典型值	最大值	单位
I_{BSD}	$\overline{SHDN}$ 引脚输入偏置电流(1)	V_S = 5V，$\overline{SHDN}$ = V–（放大器被禁用）			31	200	pA
			T_A = -40°C 至 85°C			210	
			T_A = -40°C 至 125°C			610	
		V_S = 3.3V，$\overline{SHDN}$ = V–（放大器被禁用）			13	210	
			T_A = -40°C 至 85°C			220	
			T_A = -40°C 至 125°C			580	
		V_S = 5V，$\overline{SHDN}$ = V+（放大器启用）			105	200	pA
			T_A = -40°C 至 85°C			2.35	nA
			T_A = -40°C 至 125°C			16.5	
		V_S = 3.3V，$\overline{SHDN}$ = V+（放大器启用）			63	130	pA
			T_A = -40°C 至 85°C			3.1	nA
			T_A = -40°C 至 125°C			21.2	

(1) 根据多个批次的器件组装工作台系统测量值建立的规范。
(2) 禁用时间 (t_{OFF}) 和启用时间 (t_{ON}) 是指施加给 $\overline{SHDN}$ 引脚的信号为 50% 时到输出电压达到 10%（禁用）或 90%（启用）电平时之间的间隔。

Copyright © 2026 Texas Instruments Incorporated

5.8 典型特性

T_A = 25°C，V_S = ±2.75V，V_{CM} = V_S / 2，R_{LOAD} = 10kΩ 连接至 V_S / 2，且 C_L = 50pF（除非另有说明）




图 5-1. 失调电压分布图




图 5-2. 失调电压分布图




图 5-3. 失调电压分布图




图 5-4. 失调电压漂移分布




图 5-5. 失调电压与温度间的关系




图 5-6. 失调电压与共模电压间的关系

Copyright © 2026 Texas Instruments Incorporated

5.8 典型特性（续）

T_A = 25°C，V_S = ±2.75V，V_{CM} = V_S / 2，R_{LOAD} = 10kΩ 连接至 V_S / 2，且 C_L = 50pF（除非另有说明）




图 5-7. 失调电压与电源电压间的关系




图 5-8. 开环增益和相位与频率间的关系




图 5-9. 开环增益与温度间的关系




图 5-10. 闭环增益与频率间的关系




图 5-11. 输入偏置电流与共模电压间的关系




图 5-12. 输入偏置电流与温度间的关系

Copyright © 2026 Texas Instruments Incorporated

5.8 典型特性（续）

T_A = 25°C，V_S = ±2.75V，V_{CM} = V_S / 2，R_{LOAD} = 10kΩ 连接至 V_S / 2，且 C_L = 50pF（除非另有说明）




图 5-13. CMRR 与温度间的关系




图 5-14. PSRR 与温度间的关系




图 5-15. PSRR 和 CMRR 与频率间的关系




图 5-16. 0.1Hz 至 10Hz 噪声




图 5-17. 输入电压噪声频谱密度与频率间的关系




图 5-18. 输入电流噪声频谱密度与频率间的关系

Copyright © 2026 Texas Instruments Incorporated

5.8 典型特性（续）

T_A = 25°C，V_S = ±2.75V，V_{CM} = V_S / 2，R_{LOAD} = 10kΩ 连接至 V_S / 2，且 C_L = 50pF（除非另有说明）




图 5-19. 通道间串扰






图 5-20. 无相位反转



V_S = 5.5V，V_{OUT} = 3V_{RMS}，BW = 80kHz

图 5-21. THD+N 比与频率间的关系



V_S = 5.5V，f = 1kHz，BW = 80kHz

图 5-22. THD+N 与输出幅度间的关系




图 5-23. 静态电流与电源电压间的关系




图 5-24. 静态电流与温度间的关系

Copyright © 2026 Texas Instruments Incorporated

5.8 典型特性（续）

T_A = 25°C，V_S = ±2.75V，V_{CM} = V_S / 2，R_{LOAD} = 10kΩ 连接至 V_S / 2，且 C_L = 50pF（除非另有说明）




图 5-25. 输出电压与输出电流（拉电流）间的关系




图 5-26. 输出电压与输出电流（拉电流）间的关系




图 5-27. 输出电压与输出电流（灌电流）间的关系




图 5-28. 输出电压与输出电流（灌电流）间的关系




图 5-29. 短路电流与温度间的关系




图 5-30. 短路电流与温度间的关系

Copyright © 2026 Texas Instruments Incorporated

5.8 典型特性（续）

T_A = 25°C，V_S = ±2.75V，V_{CM} = V_S / 2，R_{LOAD} = 10kΩ 连接至 V_S / 2，且 C_L = 50pF（除非另有说明）




图 5-31. 小信号过冲与容性负载间的关系




图 5-32. 小信号过冲与容性负载间的关系




图 5-33. 微小信号电压瞬态响应与电容负载（C_L）间的关系




图 5-34. 过载恢复




图 5-35. 小信号阶跃响应





图 5-36. 小信号阶跃响应

Copyright © 2026 Texas Instruments Incorporated


5.8 典型特性（续）

T_A = 25°C，V_S = ±2.75V，V_{CM} = V_S / 2，R_{LOAD} = 10kΩ 连接至 V_S / 2，且 C_L = 50pF（除非另有说明）




G = +1，4V 阶跃

图 5-37. 大信号阶跃响应



G = –1，4V 阶跃

图 5-38. 大信号阶跃响应



0.01% 趋稳 = ±100µV


图 5-39. 趋稳时间

6 详细说明

6.1 概述

OPAx383 系列的低功耗、零漂移放大器采用先进的专有精密零漂移技术设计而成。这些放大器提供超低输入失调电压和温漂，实现出色的输入和输出动态线性性能。OPAx383 的工作电压为 1.7V 至 5.5V，单位增益稳定，旨在用于广泛的通用和精密应用。OPAx383 的优势还包括 2.5MHz 带宽，每个放大器的静态电流典型值为 65uA，噪声频谱密度为 32nV/ √Hz，无 1/f 噪声。这些特性使 OPAx383 成为与传感器模块接口、缓冲高保真、数模转换器（DAC）以及模数转换器（ADC）的理想选择。

6.2 功能方框图



Copyright © 2026 Texas Instruments Incorporated

6.3 特性说明

6.3.1 输入偏置电流

在正常运行期间，OPAx383 的典型输入偏置电流为 10pA。该器件在 –40°C 至 +125°C 的整个温度范围内表现出低温漂。输入引脚（+IN 和 –IN）之间没有反并联二极管；因此，差分输入最大电压仅受连接到电源电压引脚的二极管的限制。但是，在输入差分电压超过标称工作输入差分电压的情况下，请务必小心。当输入分离时，放大器内部的开关失调电压消除路径会超出正常运行条件，并可能在恢复正常运行时产生长时间的趋稳行为。图 6-1 显示了 OPAx383 的等效输入电路。




图 6-1. 等效输入电路

6.3.2 EMI 易感性和输入滤波

运算放大器会表现出对电磁干扰 (EMI) 的灵敏度。通常，传导 EMI（即通过传导进入器件的 EMI）比辐射 EMI（即通过辐射进入器件的 EMI）更常见。当传导 EMI 进入运算放大器时，放大器输出中的直流失调电压可能偏离标称值。这个偏离是由于内部半导体结相关的信号校正引起的。尽管所有的运算放大器引脚功能都会受到 EMI 的影响，但输入引脚可能是最易受影响的。OPAx383 运算放大器系列整合了内部输入低通滤波器，该滤波器可减少放大器对 EMI 的响应。该输入滤波器提供共模和差模滤波。OPAx383 的传导 EMI 抑制如图 6-2 所示。




图 6-2. EMI 抑制比

6.4 器件功能模式

OPAx383 具有单一功能模式，可在电源电压大于 1.7V (±0.85V) 时正常工作。OPAx383 的最大额定电源电压为 5.5V (±2.75V)。OPA383S 具有关断引脚，可用于将运算放大器置于低功耗模式。

Copyright © 2026 Texas Instruments Incorporated

7 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客 户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

OPAx383 是单位增益稳定的精密运算放大器，采用先进的零温漂技术。采用专有零温漂电路后，无论时间和温度如何变化，都能实现低输入失调电压，并降低 1/f 噪声分量。由于具有高 PSRR，这些器件能够在直接依靠电池电源运行的应用中正常工作，而无需稳压调节。OPAx383 系列针对完整的轨到轨输入范围进行了优化，可由低电压单电源或双电源供电。在正常测试条件下，这些高精度、低噪声微型放大器可提供高阻抗输入（共模范围在电源基础上向外扩展了 100mV，并且不产生输入交越失真）和轨到轨输出（摆幅在电源上下 5mV 以内）。OPAx383 精密放大器设计用于低或高增益的上游模拟信号链应用，以及 DAC 缓冲等下游信号链功能。

7.1.1 零温漂时钟

OPAx383 采用先进的零温漂架构，可实现超低失调电压和温漂。该架构在内部使用时钟和开关来创建直流纠错路径。时钟在内部进行滤波，对大多数配置而言，通常无法观察到。采取以下预防措施来尽可能降低信号链中的时钟噪声。时钟会在放大器的输入端产生一个小的电荷注入脉冲；因此，请勿使用与输入端串联的高值电阻器 (>100kΩ)，以免输出端出现较高的时钟电压噪声。当输入引脚的阻抗匹配时，电荷注入脉冲非常小。如果使用了较高阻值的电阻器，则在两个放大器输入引脚上使用匹配的阻抗。

7.2 典型应用

7.2.1 双向电流检测

该单电源、低侧双向电流传感设计示例可以检测 –1A 至 +1A 的负载电流。单端输出范围为 110mV 至 3.19V。由于 OPAx383 具有低偏移电压和轨到轨输入和输出，因此该设计采用该器件。其中一个放大器配置为差分放大器，另一个放大器提供参考电压。图 7-1 显示了设计示例原理图。




图 7-1. 双向电流感应原理图

Copyright © 2026 Texas Instruments Incorporated

7.2.1.1 设计要求

此设计的要求如下：

- 电源电压：3.3V
- 输入：-1A 至 +1A
- 输出：1.65V ±1.54V（110mV 至 3.19V）

7.2.1.2 详细设计过程

负载电流 I_{LOAD} 流经分流电阻器 R_{SHUNT}，产生分流电压 V_{SHUNT}。然后由 U1A 和 R_1 至 R_4 构成的差分放大器放大分流电压。差分放大器的增益通过 R_4 与 R_3 之比设定。为了最大程度地减少误差，设置 $R_2 = R_4$ 且 $R_1 = R_3$。基准电压 V_{REF} 通过使用 U1B 缓冲电阻分压器的方式提供。传递功能由 方程式 1 提供。

$$V_{OUT} = V_{SHUNT} \times Gain_{Diff\text{-}Amp} + V_{REF} \quad (1)$$

其中

- $V_{SHUNT} = I_{LOAD} \times R_{SHUNT}$
- $Gain_{Diff\text{-}Amp} = \frac{R_4}{R_3}$
- $V_{REF} = V_{CC} \times \left(\frac{R_6}{R_5 + R_6}\right)$

该设计中存在两种误差类型：增益和失调电压。增益误差是由分流电阻器的容差和 R_4 与 R_3 之比，以及类似的 R_2 与 R_1 之比造成的。失调电压误差是由分压器（R_5 和 R_6）以及 R_4 / R_3 之比与 R_2 / R_1 之比之间的接近程度而造成的。R2/R1 之比影响差分放大器的 CMRR，最终导致了失调电压误差。

V_{SHUNT} 是低侧测量值，因此 V_{SHUNT} 的值是系统负载的接地电势。所以，必须对 V_{SHUNT} 使用最大值。在此设计中，V_{SHUNT} 的最大值设置为 100mV。方程式 2 计算分流电阻器的最大值，假设最大分流电压为 100mV，最大负载电流为 1A。

$$R_{SHUNT(MAX)} = \frac{V_{SHUNT(MAX)}}{I_{LOAD(MAX)}} = \frac{100mV}{1A} = 100m\Omega \quad (2)$$

R_{SHUNT} 的容差与成本成正比。在此设计中，选择容差为 0.5% 的分流电阻器。如果需要更高的精度，请选择 0.1% 或更佳的电阻器。

由于负载电流是双向电流，因此并联电压范围为 –100mV 至 +100mV。此电压在到达运算放大器 U1A 前，由 R_1 和 R_2 分压。请确保 U1A 同相节点处的电压在器件的共模范围内。使用共模范围扩展到低于负电源电压的运算放大器（例如 OPAx383）非常重要。由于 OPAx383 的典型失调电压仅为 ±0.5μV（±5μV，最大值），所以失调电压误差很小。

假设对称负载电流为 –1A 至 +1A，分压电阻器（R_5 和 R_6）必须相等。为了与分流电阻器保持一致，必须选择 0.5% 的容差。为了更大程度地降低功耗，使用了 10kΩ 电阻器。

要设置差分放大器的增益，必须考虑 OPAx383 的共模范围和输出摆幅。方程式 3 和 方程式 4 分别显示了具有 3.3V 电源的 OPAx383 的典型共模范围和最大输出摆幅。

$$-100mV < V_{CM} < 3.4V \quad (3)$$

$$100mV < V_{OUT} < 3.2V \quad (4)$$

可使用 方程式 5 计算差分放大器的增益。

$$Gain_{Diff\text{-}Amp} = \frac{V_{OUT(MAX)} - V_{OUT(MIN)}}{R_{SHUNT} \times (I_{MAX} - I_{MIN})} = \frac{3.2V - 100mV}{100m\Omega \times (1A - (-1A))} = 15.5\frac{V}{V} \quad (5)$$

Copyright © 2026 Texas Instruments Incorporated

R_1 和 R_3 的电阻值选定为 1kΩ。R_2 和 R_4 的电阻值选定为 15.4kΩ，因为该值最接近标准值。因此，计算出的差分放大器增益为 15.4V/V。

电路的增益误差主要取决于 R_1 至 R_4，因此选择 0.1% 电阻器。该配置降低了设计中需要两点校准的可能性。如有需要，简单进行一点校准可消除 0.5% 电阻器产生的失调电压误差。

7.2.1.3 应用曲线




图 7-2. 双向电流检测电路性能：输出电压与输入电流间的关系

7.2.2 桥式传感器测量

图 7-3 显示了高 CMRR 双通道运算放大器仪表放大器的 OPAx383，其具有修调电阻器和 6 线桥式传感器，以进行比率计的精度测量。




图 7-3. 桥式传感器测量原理图

Copyright © 2026 Texas Instruments Incorporated

7.3 电源相关建议

OPAx383 系列器件的额定工作电压范围为 1.7V 至 5.5V（单电源）和 ±0.85V 至 ±2.75V（双电源）。节 5 中展示了随工作电压的变化而显著变化的关键参数。

小心
电源电压大于 6V 可能会对器件造成损坏（请参阅节 5.1）。

7.4 布局

7.4.1 布局指南

应注重良好的布局实践。尽量缩短走线，如果可以，在使用印刷电路板（PCB）接地平面时，请将表面贴装式组件放置在尽可能靠近器件引脚的位置。将 0.1µF 电容器放置在靠近电源引脚的位置。在整个模拟电路中贯彻应用这些准则可提高性能并实现各种优势，如降低电磁干扰 (EMI) 易感性。

要获得最低的失调电压和精度性能，应优化电路布局和机械条件。避免在因连接异种导体形成的热电偶结中产生热电（塞贝克）效应的温度梯度。通过确保两个输入引脚上的电势相等，消除这些热产生的电势。其他布局和设计注意事项包括：

- 使用低热电系数条件（避免异种金属）。
- 将元件与电源或其他热源进行热隔离。
- 将运算放大器和输入电路与气流（如冷却风扇气流）隔离。

遵循这些指南可降低在不同温度下产生结温的可能性，这些结温可能导致 0.1µV/°C 或更高的热电电压漂移，具体取决于所使用的材料。

7.4.2 布局示例




图 7-4. 原理图表示




图 7-5. 布局示例

8 器件和文档支持

8.1 器件支持

8.1.1 开发支持

8.1.1.1 PSpice® for TI

PSpice® for TI 是可帮助评估模拟电路性能的设计和仿真环境。在进行布局和制造之前创建子系统设计和原型设计，可降低开发成本并缩短上市时间。

8.1.1.2 TINA-TI™ 仿真软件（免费下载）

TINA-TI™ 仿真软件是一款简单易用、功能强大且基于 SPICE 引擎的电路仿真程序。TINA-TI 仿真软件是 TINA™ 软件的一款免费全功能版本，除了一系列无源和有源模型外，此版本软件还预先载入了一个宏模型库。TINA-TI 仿真软件提供所有传统的 SPICE 直流、瞬态和频域分析，以及其他设计功能。

TINA-TI 仿真软件提供全面的后处理能力，便于用户以多种方式获得结果，用户可从设计和仿真工具网页免费下载。虚拟仪器提供选择输入波形和探测电路节点、电压以及波形的能力，从而构建一个动态的快速启动工具。

备注

必须安装 TINA 软件或者 TINA-TI 软件后才能使用这些文件。请从 TINA-TI™ 软件文件夹中下载免费的 TINA-TI 仿真软件。

8.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击*通知*进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.3 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的使用条款。

8.4 商标

TINA-TI™ and TI E2E™ are trademarks of Texas Instruments.
TINA™ is a trademark of DesignSoft, Inc.
PSpice® is a registered trademark of Cadence Design Systems, Inc.
所有商标均为其各自所有者的财产。

8.5 静电放电警告

静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.6 术语表

TI 术语表　　本术语表列出并解释了术语、首字母缩略词和定义。

Copyright © 2026 Texas Instruments Incorporated

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision C (November 2025) to Revision D (April 2026) **Page**

- 将 OPA383、关断 YCH 封装添加到*量产*中 1
- 向*电气特性表*中添加了关断规范 6

Changes from Revision B (June 2025) to Revision C (November 2025) **Page**

- 将 OPA4383PWR 的状态从*预发布*更新为*量产* 1

Changes from Revision A (May 2025) to Revision B (June 2025) **Page**

- 将 OPA383DBVR 的状态从*预发布*更新为*量产* 1
- 为输入失调电压的室温最大值添加了以下脚注：“根据多个批次的器件组装工作台系统测量值建立的规范。” 8
- 为输入偏置电流的室温最大值添加了以下脚注：“根据多个批次的器件组装工作台系统测量值建立的规范。” 8
- 将室温下的最大输入偏置电流从 50pA 更改为 62pA 8
- 将 -40°C 至 +85°C 的最大输入偏置电流从 60pA 更改为 76pA 8
- 将 -40°C 至 +125°C 的最大输入偏置电流从 150pA 更改为 212pA 8
- 为输入失调电流的室温最大值添加了以下脚注：“根据多个批次的器件组装工作台系统测量值建立的规范。” 8
- 将室温下的最大输入失调电流从 100pA 更改为 123pA 8
- 将 V_S = 5.5V 时的室温最小 CMRR 从 125dB 更改为 122dB 8
- 将 V_S = 5.5V 时的 -40°C 至 +125°C 最小 CMRR 从 122dB 更改为 120dB 8
- 向 CMRR 的室温最小值添加了以下脚注，其中 Vs = 1.7V：“根据多个批次的器件组装工作台系统测量值建立的规范。” 8
- 将 V_S = 1.7V 时的室温最小 CMRR 从 122dB 更改为 116dB 8
- 将 V_S = 1.7V 时的 -40°C 至 +125°C 最小 CMRR 从 120dB 更改为 114dB 8
- 将 V_S = 5.5V 和 R_L = 10kΩ 时的室温下最小 A_{OL} 从 130dB 更改为 120dB 8
- 添加了 V_S = 1.7V 且 R_L = 10kΩ 时室温下的最小 A_{OL} 8
- 将 V_S = 5.5V 且 R_L = 10kΩ 时 -40°C 至 +125°C 下的最小 A_{OL} 从 124dB 更改为 119dB 8
- 将 V_S = 5.5V 和 R_L = 2kΩ 时的室温下最小 A_{OL} 从 125dB 更改为 119dB 8
- 添加了 V_S = 1.7V 且 R_L = 2kΩ 时室温下的最小 A_{OL} 8
- 将 V_S = 5.5V 且 R_L = 2kΩ 时 -40°C 至 +125°C 下的最小 A_{OL} 从 122dB 更改为 118dB 8
- 将过载恢复时间从 1500ns 更改为 2200ns 8

Changes from Revision * (December 2024) to Revision A (May 2025) **Page**

- 将 OPA383 和 OPA4383 更新至 APL 1

Copyright © 2026 Texas Instruments Incorporated


10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

Copyright © 2026 Texas Instruments Incorporated

OPA383YCHx


YCH0006-C01



PACKAGE OUTLINE

DSBGA - 0.4 mm max height

DIE SIZE BALL GRID ARRAY



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT


YCH0006-C01

DSBGA - 0.4 mm max height

DIE SIZE BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 60X



SOLDER MASK DETAILS
NOT TO SCALE

4231588/C 05/2025

NOTES: (continued)


3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. See Texas Instruments Literature No. SNVA009 (www.ti.com/lit/snva009).

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

YCH0006-C01 **DSBGA - 0.4 mm max height**

DIE SIZE BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.075 mm THICK STENCIL
SCALE: 60X

4231588/C 05/2025

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

Copyright © 2026 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA2383DGKR	Active	Production	VSSOP (DGK) | 8	2500 | LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	O2383
OPA2383DGKR.A	Active	Production	VSSOP (DGK) | 8	2500 | LARGE T&R	Yes	SN	Level-1-260C-UNLIM	See OPA2383DGKR	O2383
OPA383DBVR	Active	Production	SOT-23 (DBV) | 5	3000 | LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3PMF
OPA383YCHR	Active	Production	DSBGA (YCH) | 6	3000 | LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	X
OPA4383PWR	Active	Production	TSSOP (PW) | 14	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O4383PW

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers


QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA2383DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
OPA383DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
OPA383YCHR	DSBGA	YCH	6	3000	180.0	8.4	0.74	1.06	0.53	2.0	8.0	Q2
OPA4383PWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA2383DGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
OPA383DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
OPA383YCHR	DSBGA	YCH	6	3000	182.0	182.0	20.0
OPA4383PWR	TSSOP	PW	14	3000	353.0	353.0	32.0

PACKAGE OUTLINE

DBV0005A

SOT-23 - 1.45 mm max height


SMALL OUTLINE TRANSISTOR




4214839/K 08/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Refernce JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X




SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

DGK0008A

VSSOP - 1.1 mm max height


SMALL OUTLINE PACKAGE




PowerPAD is a trademark of Texas Instruments.

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X




SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)


11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

PW0014A


TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X




SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 TI 销售条款)、TI 通用质量指南 或 ti.com 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。 除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月