


OPAx986 高电压 (48V)、宽带宽 (14MHz)、高精度 ($1.2\mu\text{V}/^\circ\text{C}$)、CMOS 运算放大器

1 特性

- 宽电源操作：
 - 4.5V 至 48V ($\pm 2.25\text{V}$ 至 $\pm 24\text{V}$)
- 轨到轨输入和输出
- 高准确性和精度：
 - 输入失调电压： $\pm 50\mu\text{V}$ ，最大值
 - 输入失调电压漂移： $\pm 1.2\mu\text{V}/^\circ\text{C}$ ，最大值
 - 共模抑制比：120dB，最小值
- 极低的噪声：
 - 输入电压噪声密度：10kHz 时为 $7.5\text{nV}/\sqrt{\text{Hz}}$
 - 输入电流噪声密度：1kHz 时为 $4\text{fA}/\sqrt{\text{Hz}}$
- 高增益带宽： $G = 100\text{V/V}$ 时为 14MHz
- 单位带宽增益积：12MHz
- 高压摆率：40V/ μs
- 低功耗：1.6mA
- 多路复用器友好型输入
- 低输入偏置电流： $\pm 10\text{pA}$ ，最大值
- 适用于广泛的温度范围：
 - -40°C 至 $+125^\circ\text{C}$

2 应用

- 可编程直流电源
- 交流/直流电源单元 (PSU) — 12V 直流和 48V/54V 直流输出
- 模拟输入模块
- 光学模块
- 多参数患者监护仪



Sallen-Key 低通滤波器

3 说明

OPA986 和 OPA2986 (OPAx986) 是采用德州仪器最新工艺技术的 48V 耐压、低噪声、高精度、轨到轨 CMOS 运算放大器。

OPAx986 支持下一代平台，可实现更宽的输入和输出动态范围。这些系统可受益于改善的信号完整性和精度。高输入阻抗、轨到轨输入、低噪声和宽带宽的组合，使这些器件成为与各种传感器接口的数据采集系统的极佳选择。这些运放的 Mux-Friendly 技术提供稳健的输入级，可改善多路复用应用中的建立行为。

OPAx986 可提供行业标准封装，可直接替换现有旧式插座进行升级。这些运算放大器还提供行业领先的微型封装，适用于各种空间受限的应用场景。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
OPA986	D (SOIC, 8) ⁽³⁾	4.90mm × 6.00mm
	DBV (SOT-23, 5) ⁽³⁾	2.90mm × 2.80mm
	DRL (SOT-23, 5) ⁽³⁾	1.60mm × 1.60mm
OPA2986	D (SOIC-8) ⁽³⁾	4.90mm × 6.00mm
	DGK (VSSOP-8) ⁽³⁾⁽⁴⁾	3.00mm × 4.90mm
	DSG (WSON) ⁽³⁾	2.00mm × 2.00mm
OPA4986	D (SOIC-14) ⁽³⁾	8.65mm × 6.00mm
	PW (TSSOP-14) ⁽³⁾	5.00mm × 6.40mm

(1) 有关更多信息，请参阅节 10。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。

(3) 预发布信息 (非量产数据)。

(4) 样片供货情况。



内容

1 特性.....	1	6.3 特性说明.....	13
2 应用.....	1	6.4 器件功能模式.....	15
3 说明.....	1	7 应用和实施.....	16
4 引脚配置和功能.....	3	7.1 应用信息.....	16
5 规格.....	6	7.2 典型应用.....	16
5.1 绝对最大额定值.....	6	7.3 电源相关建议.....	19
5.2 ESD 等级.....	6	7.4 布局.....	19
5.3 建议运行条件.....	6	8 器件和文档支持.....	21
5.4 OPA986 的热性能信息.....	7	8.1 接收文档更新通知.....	21
5.5 OPA2986 的热性能信息.....	7	8.2 支持资源.....	21
5.6 OPA4986 的热性能信息.....	7	8.3 商标.....	21
5.7 $V_S = 8V$ 至 $48V$ 时的电气特性.....	8	8.4 静电放电警告.....	21
5.8 $V_S = 4.5V$ 至 $8V$ 时的电气特性.....	10	8.5 术语表.....	21
6 详细说明.....	12	9 修订历史记录.....	21
6.1 概述.....	12	10 机械、封装和可订购信息.....	21
6.2 功能方框图.....	12		

4 引脚配置和功能




图 4-1. OPA986 DBV 封装，5 引脚 SOT-23 (顶视图)




图 4-2. OPA986 D 封装，8 引脚 SOIC (顶视图)

表 4-1. 引脚功能：OPA986

引脚		类型	说明
名称	编号		
+IN	3	输入	同相输入
- IN	4	输入	反相输入
OUT	1	输出	输出
V+	5	电源	正 (最高) 电源
V -	2	电源	负 (最低) 电源




图 4-3. OPA2986 D 预发布封装，8 引脚 SOIC 和 DGK 预发布封装，8 引脚 VSSOP (顶视图)




图 4-4. OPA2596 DSG 预发布封装，8 引脚 WSON (顶视图)

表 4-2. 引脚功能：OPA2986

引脚		类型	说明
名称	编号		
+IN A	3	输入	同相输入，通道 A
+IN B	5	输入	同相输入，通道 B
- IN A	2	输入	反相输入，通道 A
- IN B	6	输入	反相输入，通道 B
OUT A	1	输出	输出，通道 A
OUT B	7	输出	输出，通道 B
V+	8	电源	正 (最高) 电源
V -	4	电源	负 (最低) 电源
散热焊盘	-	-	将散热焊盘连接到负电源 (V -)。有关更多信息，另请参阅具有外露散热焊盘的封装




图 4-5. OPA4986 : D 封装 , 14 引脚 SOIC 和 PW 封装 , 14 引脚 TSSOP (顶视图)

表 4-3. 引脚功能 : OPA4986

引脚		类型	说明
名称	编号		
- IN A	2	输入	反相输入通道 A
- IN B	6	输入	反相输入通道 B
- IN C	9	输入	反相输入通道 C
- IN D	13	输入	反相输入通道 D
+IN A	3	输入	同相输入通道 A
+IN B	5	输入	同相输入通道 B
+IN C	10	输入	同相输入通道 C
+IN D	12	输入	同相输入通道 D
OUT A	1	输出	输出通道 A
OUT B	7	输出	输出通道 B
OUT C	8	输出	输出通道 C
OUT D	14	输出	输出通道 D
V -	11	电源	负电源
V+	4	电源	正电源

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

			最小值	最大值	单位
电源电压，V _S = (V+) - (V-)			60		V
信号输入引脚	电压	共模	(V-) - 0.5	(V+) + 0.5	V
		差分	(V+) - (V-) + 0.2		
	电流		±10		mA
输出短路 ⁽²⁾			持续	持续	持续
温度	工作		-40	150	°C
	结温		150		
	贮存温度，T _{stg}		-65	150	

(1) 应力超出绝对最大额定值中列出的值时,可能会对器件造成永久损坏。这些值仅为应力额定值,并不意味着器件在这些条件下,或是在超出建议运行条件的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

(2) 接地短路,每个封装对应一个放大器。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	± 4000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	± 250	

(1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

	最小值	标称值	最大值	单位
电源电压, $V_S = (V+) - (V-)$	4.5 (± 2.25)		48 (± 24)	V
额定温度	-40		125	°C

5.4 OPA986 的热性能信息

热指标 ⁽¹⁾		OPA986		单位
		D (SOIC)	DBV (SOT)	
		8 引脚	5 引脚	
R _{θJA}	结至环境热阻	115.8	158.8	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	60.1	60.7	°C/W
R _{θJB}	结至电路板热阻	56.4	44.8	°C/W
ψ _{JT}	结至顶部特征参数	12.8	1.6	°C/W
ψ _{JB}	结至电路板特征参数	55.9	4.2	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用手册。

5.5 OPA2986 的热性能信息

热指标 ⁽¹⁾		OPA2986			单位
		D (SOIC)	DGK (VSSOP)	DSG (SON)	
		8 引脚	8 引脚	8 引脚	
R _{θJA}	结至环境热阻	107.9	107.9	158	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	53.9	53.9	48.6	°C/W
R _{θJB}	结至电路板热阻	48.9	48.9	78.7	°C/W
ψ _{JT}	结至顶部特征参数	6.6	6.6	3.9	°C/W
ψ _{JB}	结至电路板特征参数	48.3	48.3	77.3	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	不适用	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用手册。

5.6 OPA4986 的热性能信息

热指标 ⁽¹⁾		OPA4986		单位
		D (SOIC)	PW (TSSOP)	
		14 引脚	14 引脚	
R _{θJA}	结至环境热阻	86.4	33.0	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	46.3	25.1	°C/W
R _{θJB}	结至电路板热阻	41.0	11.6	°C/W
ψ _{JT}	结至顶部特征参数	11.3	0.2	°C/W
ψ _{JB}	结至电路板特征参数	40.7	11.5	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	不适用	2.6	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用手册。

5.7 $V_S = 8V$ 至 $48V$ 时的电气特性
 $T_A = +25^\circ C$, $V_S = 8V$ 至 $48V$, $V_{CM} = V_{OUT} = V_S / 2$ 且 $R_L = 10k\Omega$ 连接至 $V_S / 2$ (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
失调电压							
V _{OS}	输入偏移电压			±10	±50	μV	
		T _A = -40°C 至 +125°C		±170			
		V _{CM} = (V+) - 1V		±30	±150	μV	
			T _A = -40°C 至 +125°C	±1050			
		(V+) - 3.0V < V _{CM} < (V+) - 1V		请参阅典型特性			
dV _{OS} /dT	输入失调电压漂移	T _A = -40°C 至 +125°C		±0.2	±1.2	μV/°C	
		V _{CM} = (V+) - 1V		±9			
PSRR	电源抑制比			±0.3	±1.0	μV/V	
		T _A = -40°C 至 +125°C		±1.0			
输入偏置电流							
I _B	输入偏置电流			±2	±10	pA	
		T _A = -40°C 至 +125°C		±1		nA	
I _{OS}	输入偏移电流			±1	±10	pA	
		T _A = -40°C 至 +125°C		1		nA	
噪声							
E _n	输入电压噪声	f = 0.1Hz 至 10Hz	(V -) < V _{CM} < (V+) - 3V	4		μV _{PP}	
			(V+) - 1V < V _{CM} < (V+)	9			
e _n	输入电压噪声密度	(V -) < V _{CM} < (V+) - 3V	f = 1kHz	14		nV/ √ Hz	
			f = 10kHz	7.5			
		(V+) - 1V < V _{CM} < (V+)	f = 1kHz	26			
			f = 10kHz	14			
i _n	输入电流噪声密度	f = 1kHz		4		fA/ √ Hz	
输入电压							
V _{CM}	共模电压			V -	V+	V	
CMRR	共模抑制比	V _S = 48V , (V -) + 0.1V < V _{CM} < (V+) - 3V		120	140	dB	
			T _A = -40°C 至 +125°C	114			
		V _S = 48V , (V+) - 1V < V _{CM} < (V+)		100	120		
			T _A = -40°C 至 +125°C	96			
输入阻抗							
Z _{ID}	差分			100 TBD		M Ω pF	
Z _{IC}	共模			10 TBD		T Ω pF	
开环增益							
A _{OL}	开环电压增益	V _S = 48V , (V -) + 0.4V < V _O < (V+) - 0.4V , R _L = 10k Ω		124	134	dB	
			T _A = -40°C 至 +125°C	120			
		V _S = 48V , (V -) + 1.5V < V _O < (V+) - 1.5V , R _L = 2k Ω		120	130		
			T _A = -40°C 至 +125°C	110			

5.7 $V_S = 8V$ 至 $48V$ 时的电气特性 (续)

$T_A = +25^\circ C$, $V_S = 8V$ 至 $48V$, $V_{CM} = V_{OUT} = V_S / 2$ 且 $R_L = 10k\Omega$ 连接至 $V_S / 2$ (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
频率响应							
GBW	增益带宽	G = 1V/V		12		MHz	
		G = 100V/V		14			
		T _A = -40°C 至 +125°C		10			
SR	压摆率	V _S = 48V，G = 1，10V 阶跃		40		V/μs	
输出							
V _O	相对于电源轨的电压输出摆幅	正电源轨	无负载	25		mV	
			R _L = 10k Ω	150			
			R _L = 2k Ω	800			
		负电源轨	无负载	10			
			R _L = 10k Ω	150			
			R _L = 2k Ω	800			
I _{sc}	短路电流	受电方		50		mA	
		源		50			
C _L	容性负载驱动			请参阅“典型特性”			
I _Q	每个放大器的静态电流	I _O = 0A		1.6	1.8	mA	
			T _A = -40°C 至 +125°C		1.9		
电源							
温度							
	热保护			180		°C	
	热迟滞			20		°C	

5.8 $V_S = 4.5V$ 至 $8V$ 时的电气特性

$T_A = +25^\circ C$, $V_S = 4.5V$ 至 $8V$, $V_{CM} = V_{OUT} = V_S / 2$ 且 $R_L = 10k\Omega$ 连接至 $V_S / 2$ (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
失调电压							
V _{OS}	输入偏移电压	V _{CM} = (V+) - 3V		±10	±50	μV	
			T _A = -40°C 至 +125°C	±170			
		V _{CM} = (V+) - 1V		±30	±150		
			T _A = -40°C 至 +125°C	±1050			
(V+) - 3.0V < V _{CM} < (V+) - 1V		请参阅“典型特性”					
dV _{OS} /dT	输入失调电压漂移	T _A = -40°C 至 +125°C	V _{CM} = (V+) - 3V	±0.2	±1.2	μV/°C	
			V _{CM} = (V+) - 1V		±9		
PSRR	电源抑制比	V _{CM} = (V+) - 3V		±0.3	±1.0	μV/V	
		T _A = -40°C 至 +125°C			±1.0		
输入偏置电流							
I _B	输入偏置电流			±2	±10	pA	
		T _A = -40°C 至 +125°C			±1	nA	
I _{OS}	输入偏移电流			±2	±10	pA	
		T _A = -40°C 至 +125°C			±1	nA	
噪声							
E _n	输入电压噪声	f = 0.1Hz 至 10Hz	(V-) < V _{CM} < (V+) - 3V	4		μV _{PP}	
			(V+) - 1V < V _{CM} < (V+)	9			
e _n	输入电压噪声密度	(V-) < V _{CM} < (V+) - 3V	f = 1kHz	14		nV/√Hz	
			f = 10kHz	7.5			
		(V+) - 1V < V _{CM} < (V+)	f = 1kHz	26			
			f = 10kHz	14			
i _n	输入电流噪声密度	f = 1kHz		4		fA/√Hz	
输入电压							
V _{CM}	共模电压			V-	V+	V	
CMRR	共模抑制比	(V-) < V _{CM} < (V+) - 3V		120	140	dB	
		(V-) < V _{CM} < (V+) - 3V, T _A = -40°C 至 +125°C		114			
		(V+) - 1V < V _{CM} < (V+)		100	120		
			T _A = -40°C 至 +125°C	94			
输入阻抗							
Z _{ID}	差分			100 TBD		MΩ pF	
Z _{IC}	共模			10 TBD		TΩ pF	

5.8 $V_S = 4.5V$ 至 $8V$ 时的电气特性 (续)

$T_A = +25^\circ C$, $V_S = 4.5V$ 至 $8V$, $V_{CM} = V_{OUT} = V_S / 2$ 且 $R_L = 10k\Omega$ 连接至 $V_S / 2$ (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
开环增益							
A _{OL}	开环电压增益	V _S = 5V , R _L = 10k Ω (V -) + 0.2V < V _O < (V+) - 0.2V		124	134		dB
			T _A = -40°C 至 +125°C	118			
		V _S = 5V , R _L = 2k Ω (V -) + 0.8V < V _O < (V+) - 0.8V		110	120		dB
			T _A = -40°C 至 +125°C	104			dB
频率响应							
GBW	增益带宽	G = 1V/V		12			MHz
		G = 100V/V		14			
SR	压摆率	V _S = 5V , G = 1 , 1V 阶跃		40			V/μs
输出							
V _O	相对于电源轨的电压输出摆幅	正电源轨	无负载	15			mV
			R _L = 10k Ω	100			
			R _L = 2k Ω	500			
		负电源轨	无负载	15			
			R _L = 10k Ω	100			
			R _L = 2k Ω	500			
I _{sc}	短路电流	受电方		±50			mA
		源		±50			
电源							
I _Q	每个放大器的静态电流	I _O = 0A		1.6	1.8		mA
			T _A = -40°C 至 +125°C	1.9			
温度							


6 详细说明

6.1 概述

OPAx986 是宽带宽 (14MHz)、高压摆率 ($40\text{V}/\mu\text{s}$)、高精度 ($1.2\mu\text{V}/^\circ\text{C}$, 最大值) 48V 运算放大器 (op amps)。这些运算放大器采用专有的 **e-Trim** 技术 (一种封装后失调修整技术) 设计, 可在广泛的运行条件下实现极低的失调电压。这些放大器采用最新的先进 **CMOS** 技术, 支持轨到轨输入和输出工作, 具有低输入偏置电流以及超小封装。

除了出色的直流性能外, OPAx986 还具备卓越的交流性能。OPAx986 的优势还包括 14MHz 带宽、 $40\text{V}/\mu\text{s}$ 转换率、 $7.5\text{nV}/\sqrt{\text{Hz}}$ 宽带电压噪声, 以及 $4\text{fA}/\sqrt{\text{Hz}}$ 的电流噪声。交流和直流性能的结合使得这些放大器易于在各种不同应用中进行设计。OPAx986 是设计高性能有源滤波器、跨阻放大器 (TIA)、高精度电流监测器或高阻抗传感器接口放大器的理想选择。

6.2 功能方框图



6.3 特性说明

6.3.1 多路复用器友好型输入

OPAx986 使用独特的输入架构来消除对输入保护二极管的需求，但在瞬态情形下仍能提供可靠的输入保护。可以通过快速瞬态阶跃响应来激活图 6-1 中所示的常规输入二极管保护方案，但由于交流电路径，这将引入信号失真和稳定时间延迟，如图 6-2 所示。对于低增益电路，这些快速斜向输入信号对背对背二极管进行正向偏置，这会导致输入电流增加，进而使稳定时间延长。




图 6-1. OPAx986 输入保护不限制差分输入能力




图 6-2. 背对背二极管造成稳定问题

OPAx986 为高压应用提供真正的高阻抗差分输入能力。这种获得专利的输入保护架构不会引入额外的信号失真或延迟稳定时间，使这些器件非常适用于多通道、高开关输入应用。OPAx986 可以承受高达 48V 的最大差分摆幅（运算放大器的反相和同相引脚之间的电压），适合用作比较器，或用于具有快速斜向或开关输入信号的应用。

6.3.2 过热保护

OPAx986 具有热保护功能，可防止自发热造成损坏。当结温 (T_J) 达到大约 175°C 时，运算放大器输出级被禁用。该热保护通过监测输出级的温度并关闭运算放大器输出驱动来工作。热保护强制输出进入高阻抗状态。OPAx986 被设计为具有大约 20°C 的热迟滞，当输出级温度低于大约 155°C 时恢复正常运行。

过热保护并非设计用于防止器件超出绝对最大额定值，而是防止器件超出热过载。

6.3.3 过载恢复

过载恢复的定义是运算放大器输出从饱和状态恢复到线性状态所需的时间。当输出电压由于高输入电压或高增益而超过额定工作电压时，运算放大器的输出器件进入饱和区。器件进入饱和区后，输出器件中的电荷载体需要时间返回到线性状态。当电荷载体返回到线性状态时，器件开始以指定的压摆率进行转换。因此，过载时的传播延迟等于过载恢复时间与转换时间的总和。

6.3.4 压摆率

压摆率是输出电压相对于时间的最大变化率，其单位通常为伏特/微秒 ($\text{V}/\mu\text{s}$)。当在输入端施加较大且快速移动的信号时，运算放大器会进入压摆状态。在压摆期间，运算放大器进入开环状态，并且可以在输出信号上看到明显的由压摆引起的失真。

方程式 1 显示运算放大器的压摆率 (SR) 通常由输入级的饱和电流 I_{TAIL} 和补偿电容 C_C 决定。

$$\text{SR} = \frac{I_{\text{TAIL}}}{C_C} \quad (1)$$

压摆率通常随运算放大器静态电流 I_Q 的增大而增大。设计人员可以通过几种方法来克服压摆率限制。例如，降低 C_C 通常称为解补偿，可以改善压摆率，但会降低稳定性。解补偿运算放大器需要最小增益，并且在单位增益下不稳定。更常见的是，现代运算放大器采用了压摆增强技术，该技术通过增大 I_{SAT} 来改善压摆率。压摆增强电路的实现方式可能各不相同，但设计人员通常可以预计这些电路相对于同类非增强运算放大器能够将压摆率提高 4 倍。压摆率增强也有缺点，通常表现为电源电流增加和意外失真。

OPAx986 采用专有设计电路，在不使用压摆率增强电路的情况下实现很高的压摆率与 I_Q 之比。OPAx986 具有单位增益稳定性。请参阅[全功率带宽与运算放大器失真](#)应用笔记，以了解更多关于压摆率和失真的信息。

表 6-1 比较了不同运算放大器的压摆率和静态电流。

表 6-1. 运算放大器压摆率

器件型号	压摆率	静态电流	压摆增强
OPAx986	40V/ μs	1.8mA	否
LMP7707	5.9V/ μs	1.1mA	否，非完全补偿
LMP7701	1.1V/ μs	1.1mA	否
OPAx192	20V/ μs	1mA	是

6.3.5 改进了全功率带宽

数十年来，全功率带宽曲线一直是数据表中的主要组成部分。运算放大器的全功率带宽在一定程度上指明了设计人员在给定振幅和频率的信号上预计的转换导致的失真。使用 [方程式 2](#) 生成全功率带宽曲线。

$$FPBW = \frac{SR}{2\pi V_{OUT_MAX}} \quad (2)$$

图 6-3 显示了 OPAx986 的全功率带宽。对于需要在几乎不考虑失真性能的情况下实现高电压、高频输出摆幅的设计人员而言，该曲线是一个很好的参考。遗憾的是，曲线几乎不能指示曲线上任何给定点的真正失真。毕竟，当输出接近最大变化率时，全功率带宽曲线只是理论值，而压摆引起的失真的失真会逐渐出现。由于现代运算放大器中普遍采用不同的斜坡增益电路，曲线的解释变得更加复杂。此外，转换导致的失真只是运算放大器失真的多个来源之一。因此，该曲线是一个不错的起点，但不是失真表现的可靠来源。




图 6-3. 全功率带宽

6.3.6 e-Trim™

OPA986 系列运算放大器采用德州仪器 (TI) 的 e-trim™ 技术制造。每个放大器的输入失调电压和输入失调电压漂移在生产中进行修调，从而最小化与输入失调电压和输入失调电压漂移相关的误差。e-trim 技术是 TI 专有的方法，在最终测试期间修调内部器件参数。这种修调方法避免了其他经修调运放所经历的封装应力相关失调电压效应。在微调输入失调电压漂移时，每个器件上的系统性或线性漂移误差都被微调至零。与输入失调漂移相关的剩余误差很小，仅由非线性误差源产生。有关 e-Trim™ 技术的更多信息，请参阅《[偏移校正方法：激光修调、e-Trim™ 和斩波](#)》应用简介。

6.4 器件功能模式

OPA986 具有单一功能模式，可在电源电压介于 4.5V (±2.25V) 和 48V (±42.5V) 时正常工作。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

7.1 应用信息

OPAx986 是宽带宽 (14MHz)、高压摆率 (40V/μs)、高精度 (1.2μV/°C) 的运算放大器 (op amps)。这些运算放大器采用最新 CMOS 工艺技术设计，并配备多种专有设计技术，以实现极高的直流和交流性能，包括 e-Trim™、Mux-Friendly 和新颖的补偿电路。

7.2 典型应用

7.2.1 二阶低通滤波器




图 7-1. 二阶多反馈贝塞尔低通滤波器

7.2.1.1 设计要求

低通滤波器几乎在每一种模拟信号链设计中都是关键电路。低通滤波器可将所需信号的频率成分与不必要的高频成分（如噪声和混叠信号）分离。在某些严苛的应用中，需要达到 -40dB/分贝或更高的陡峭衰减。

表 7-1. 设计参数

参数	值
电源电压	±24V
响应	贝塞尔
-3dB 截止频率	100kHz

7.2.1.2 详细设计过程

OPAx986 非常适合有源滤波器设计。OPAx986 相比现有放大器具有若干优势，例如宽裕的增益带宽和快速响应率、低噪声、轨到轨输入、低输入偏置电流以及低输入偏移电压。

多反馈滤波器 (MFB) 拓扑结构相较于其他拓扑结构，具有更优的高频性能。有多种滤波器响应选项可供选择，但此处选择贝塞尔响应以保持相位线性。MFB 拓扑结构具有 -40dB/分贝的滚降特性，以及反相增益。传递函数由方程式 3 确定。

$$H(s) = -\frac{R_2}{R_1} \times \left(\frac{1}{s^2(R_2C_1R_3C_2) + s(R_2C_2 + R_3C_2 + \frac{R_2R_3C_2}{R_1}) + 1} \right) \quad (3)$$

R_2 和 R_1 的比率决定了滤波器的反相增益。频率响应由滤波器中的电阻器和电容器组合决定。将方程式 4 提供的传输函数转换为标准形式后，可更直接地分析滤波器的响应。

$$H(s) = \left(\frac{K\omega_0^2}{s^2 + s\frac{\omega_0}{Q} + \omega_0^2} \right) \quad (4)$$

传输函数的标准形式可得到以下公式。

$$K = -\frac{R_2}{R_1} \quad (5)$$

$$Q = \frac{\sqrt{R_2C_1R_3C_2}}{R_2C_2 + R_3C_2 + \frac{R_2R_3C_2}{R_1}} \quad (6)$$

$$\omega_0 = \frac{1}{\sqrt{R_2C_1R_3C_2}} \quad (7)$$

最佳方法是选择电容值，使得传输函数的根对应实数电阻值。使用 [方程式 5](#)、[方程式 6](#)、[方程式 7](#) 和二次公式，可以推导出 C_1 的不等式。为 C_2 选择一个标准电容值，使用 [方程式 8](#) 计算电容 C_1 。

$$C_1 \geq C_2 \times 4Q^2(1 + K) \quad (8)$$

将 C_2 设置为 1nF，意味着 C_1 必须 ≥ 2.66 nF。此处为 C_2 选择了标准的 4.7nF 电容器。请注意，二阶贝塞尔滤波器的响应在品质因数 (Q) 为 0.577 时实现。当 C_1 、 C_2 、Q 和 K 固定时，电阻器 R_2 可以使用 [方程式 9](#) 求出。

$$R_2 = \frac{1}{4\pi f_c Q C_2 (1 + K)} \times \left(1 + \sqrt{1 - \frac{4C_2 Q^2 (1 + K)}{C_1}} \right) \quad (9)$$

将已知值代入 [方程式 9](#) 可得到 1.143k Ω 的电阻值。选择标准值 1.14k Ω 。请注意，当反相增益为 1 时， $R_1 = R_2$ 。要求解 R_3 ，请使用 [方程式 7](#) 和前面步骤中得出的元件值。计算出的 R_3 值为 471 Ω ，因此使用标准的 470 Ω 电阻器。

随后使用 TI 的 TINA-Spice 进行电路验证，增益和瞬态响应分别如 [图 7-2](#) 和 [图 7-3](#) 所示。根据计算出的元件值，截止频率约为 100.3kHz，与仿真曲线吻合良好。

7.2.1.3 应用曲线




图 7-2. 增益随频率响应的变化




图 7-3. 瞬态响应

7.2.2 高侧电流检测

OPAx986 可实现高压电流检测测量。使用 OPAx986 可轻松实现 48V 或的高侧电压测量。电压能力与检测电路的增益和放大器的输入共模范围成正比。[图 7-4](#) 展示了配置为 36V 电池高侧电流测量的 OPA986，其增益为 40V/V，以产生 3V 的满量程输出。此设计不需要高精度放大器增益级。

使输入电阻器足够大，以避免任何与负载相关的误差。与其他功率放大器相比，OPAx986 的低输入偏置电流允许使用更大的电阻器，对于此应用中的总误差没有明显影响。在为此设计选择电阻器时，有必要特别考虑输入偏置电流、热噪声和输入共模范围。





图 7-4. 36V 电池高侧电流检测

考虑使用 RES21A 匹配电阻对，在即用型封装中实现高共模抑制比 (CMRR)。

7.2.3 MDAC 输出增益和缓冲器

数模转换器 (DAC) 用于各种各样的电子系统。特定的 DAC 架构，如乘法 DAC 或 MDAC，通常需要放大器将输出电流转换为电压。本质上，放大器连接为跨阻放大器，任何额外电流都会降低 MDAC 的精度。低输入偏置电流放大器对于维持低误差预算至关重要。MDAC 的另一个挑战是输出阻抗会随给定输出码变化，并增加放大器的噪声增益。更高的噪声增益不仅降低运放的可用带宽，还会放大运放的输入失调电压误差。

鉴于其直流和交流性能特性的组合，OPAx986 是一个极佳的选择。高带宽和高压摆率可实现更快的建立，而低输入偏置电流、低输入失调及输入失调漂移可在各种不同工作条件下保持高精度。OPAx986 的一个额外优势是具备 48V (±24V) 工作能力，与其他传统放大器相比可产生更宽的输出电压范围。



7.3 电源相关建议

OPAx986 由高达 48V ($\pm 24V$)、低至 4.5V ($\pm 2.25V$) 的电源供电，同时提供出色的性能。大多数行为在整个工作电压范围内保持不变，但典型特性部分列出了随工作电压变化的参数。建议使用至少 0.1 μF 的电源旁路电容。OPAx986 可采用非对称电源供电，可优化不要求正负输出电压摆幅相等的应用中的功率耗散。

7.4 布局

7.4.1 布局指南

为了实现器件的卓越运行性能，请使用良好的印刷电路板 (PCB) 布局布线实践，包括以下指导原则：

- 噪声可通过运算放大器的电源引脚和整个电路的电源引脚传播到模拟电路中。在每个电源引脚和接地端之间连接低 ESR、0.1 μF 陶瓷旁路电容器。将这些电容器放置在尽可能靠近器件的位置。对于单电源应用而言，从 V+ 到接地端的单个旁路电容器就足够了。
- 将电路中模拟和数字部分单独接地是最简单和最有效的噪声抑制方法之一。多层 PCB 上的一层或多层通常专门用于作为接地平面。接地平面有助于散热和减少 EMI 噪声拾取。对数字接地和模拟接地进行物理隔离，同时应注意接地电流的流动。
- 为了减少寄生耦合，应让输入走线尽可能远离电源或输出走线。如果这些走线无法分开，将敏感走线与噪声走线垂直交叉，而非平行布设，效果要好得多。
- 外部元件应尽量靠近器件放置。
- 尽可能缩短输入走线的长度。切记，输入布线是电路中最敏感的部分。
- 考虑在关键布线周围设定驱动型低阻抗保护环。这样可显著减少附近布线在不同电势下产生的漏电流。
- 在组装 PCB 板之后对其进行清洁，以获得最佳性能。
- 任何精密集成电路都可能因湿气渗入塑料封装中而出现性能变化。在执行任何 PCB 水清洁流程之后，将 PCB 组件烘干，以去除清洁时渗入器件封装中的湿气。大多数情形下，清洁后在 85°C 下低温烘干 30 分钟即可。

7.4.2 布局示例




图 7-5. 同相配置的原理图表示




图 7-6. VSSOP-8 封装同相配置的电路板布局布线

8 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

8.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.2 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.3 商标

e-Trim™, e-trim™, and TI E2E™ are trademarks of Texas Instruments.
所有商标均为其各自所有者的财产。

8.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
October 2026	*	初始发行版

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION


Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
POPA2986DGKR	Active	Preproduction	VSSOP (DGK) 8	3500 LARGE T&R	-	Call TI	Call TI	-40 to 125	

- (1) **Status:** For more details on status, see our [product life cycle](#).
- (2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.
- (3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.
- (4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- (5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- (6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

DGK0008A

PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月