

MSPM0C1105-Q1、MSPM0C1106-Q1 汽车级混合信号微控制器

1 特性

- 符合面向汽车应用的 AEC-Q100 1 级标准
- 内核
 - 具有存储器保护单元且频率高达 32MHz 的 Arm® 32 位 Cortex®-M0+ CPU
- 工作特性
 - 工作温度范围：-40°C 至 125°C
 - 宽电源电压范围：1.62V 至 3.6V
- 存储器
 - 高达 64KB 的闪存
 - 8KB SRAM
- 高性能模拟外设
 - 12 位 1.6Msps 模数转换器 (ADC)，多达 27 个外部通道
 - 可配置的 1.4V 和 2.5V 内部共享基准电压 (VREF)
 - 具有 8 位基准 DAC 的比较器 (COMP)
 - 集成温度传感器
- 经优化的低功耗模式
 - RUN：91µA/MHz (CoreMark)
 - STANDBY 2µA，SRAM 和寄存器完全保留
 - 关断：68nA，具有 I/O 唤醒功能
- 智能数字外设
 - 3 通道 DMA 控制器
 - 7 通道事件结构信号系统
 - 五个计时器，支持多达 18 个 PWM 输出，均可在低至 STANDBY 模式下运行
 - 一个 16 位高级计时器，具有死区支持，计时器频率高达 64Mhz
 - 一个 16 位通用计时器，具有 4 个捕捉/比较块
 - 三个 16 位通用计时器，具有 2 个捕捉/比较块
 - 窗口化看门狗计时器 (WWDT)
 - 独立看门狗计时器 (IWDT)
 - 具有报警和日历模式的 RTC
 - BEEPER，可生成 1/2/4/8kHz 方波以驱动外部蜂鸣器
- 通信接口
 - 三个 UART 模块，其中一个支持 LIN、IrDA、DALI、Smart Card、Manchester
 - 两个 I²C 模块，支持 SMBus/PMBus 和从 STOP 模式唤醒，支持高达 FM+ (1Mbps)
 - 一个 SPI 模块，支持高达 16Mbps 的速度
- 时钟系统
 - 精度高达 -2.1% 至 1.6% 的内部 32MHz 振荡器 (SYSOSC)
 - 精度为 ±3% 的内部 32kHz 振荡器 (LFOSC)
 - 外部 4MHz 至 32MHz 晶体振荡器 (HFXT)
 - 外部 32kHz 晶体振荡器 (LFXT)
 - 外部低频 (LF) 和高频 (HF) 数字时钟输入
 - 数字时钟输出
- 数据完整性和加密
 - 循环冗余校验器 (CRC-16)
- 灵活的 I/O 功能
 - 总共多达 45 个 GPIO
 - 两个 5V 容限开漏 IO
- 开发支持
 - 2 引脚串行线调试 (SWD)
- 封装选项¹
 - 48 引脚 LQFP (PT)、VQFN (RGZ)
 - 32 引脚 VQFN (RHB)
 - 28 引脚 VSSOP (DGS28)
 - 24 引脚 VQFN (RGE)
 - 20 引脚 WQFN (RUK)、VSSOP (DGS20)
- 系列成员 (另请参阅 [器件比较](#))
 - MSPM0C1106-Q1：64KB 闪存、8KB RAM
 - MSPM0C1105-Q1：32KB 闪存、8KB RAM
- 开发套件与软件 (另请参阅 [工具与软件](#))
 - LP-MSPM0C1106 LaunchPad™ 开发套件
 - MSP 软件开发套件 (SDK)

2 应用

- [汽车车身电子装置和照明](#)
- [汽车网关](#)
- [方向盘系统](#)
- [汽车电机控制](#)
- [直流转交流逆变器](#)
- [车内照明](#)
- [车门把手模块](#)
- [脚踢开启模块](#)
- [车辆乘员检测](#)
- [座椅舒适模块](#)

¹ QFN 封装具有可湿性侧面。



3 说明

MSPM0C1105/6 微控制器 (MCU) 属于 MSP 高度集成的超低功耗 [32 位 MSPM0 MCU 系列](#)，该 MCU 系列基于 Arm® Cortex®-M0+ 32 位内核平台，工作频率最高可达 32MHz。这些低成本 MCU 提供高性能模拟外设集成，支持 -40°C 至 125°C 的工作温度范围，并在 1.62V 至 3.6V 的电源电压下运行。

MSPM0C1105/6 器件提供高达 64KB 的嵌入式闪存程序存储器和 8KB 的 SRAM。这些 MCU 包含精度为 -2.1% 至 +1.6% 的高速片上振荡器，无需外部晶体。其他特性包括 3 通道 DMA、CRC-16 加速器和各种高性能模拟外设，例如一个以 VDD 作为电压基准的 12 位 1.6Msps ADC、具有 8 位基准 DAC 的比较器和片上温度传感器。这些器件还提供智能数字外设，例如一个 16 位高级计时器（具备死区时间功能，计时器频率高达 64MHz）、四个 16 位通用计时器、一个窗口化看门狗计时器和各种通信外设（包括三个 UART、一个 SPI 和两个 I2C）。这些通信外设为 LIN、IrDA、DALI、Manchester、Smart Card、SMBus 和 PMBus 提供协议支持。

TI MSPM0 系列低功耗 MCU 包含具有不同模拟和数字集成度的器件，可让客户找到满足其工程需求的 MCU。MSPM0 MCU 平台将 Arm Cortex-M0+ 平台与超低功耗整体系统架构相结合，使系统设计人员能够在降低能耗的同时提高性能。

MSPM0C1105/6 MCU 由广泛的硬件和软件生态系统提供支持，随附参考设计和代码示例，便于您快速开始设计。开发套件包括可供购买的 [LaunchPad](#)。TI 还提供免费的 MSP 软件开发套件 (SDK)，该套件在 [TI Resource Explorer](#) 中作为 [Code Composer Studio™ IDE](#) 桌面版和云版组件提供。MSPM0 MCU 还通过 [MSP Academy](#) 提供广泛的在线配套资料、培训，并通过 [TI E2E™ 支持论坛](#) 提供在线支持。

有关完整的模块说明，请参阅 [MSPM0 C 系列微控制器技术参考手册](#)。

表 3-1. 封装信息

器件名称 ^{(1) (2)}	封装 ⁽⁵⁾	封装尺寸 ^{(3) (4)}
M0C1106QPTRQ1	PT (LQFP , 48)	9mm × 9mm
M0C1105QPTRQ1	PT (LQFP , 48)	9mm × 9mm
M0C1106QRGZRQ1	RGZ (VQFN , 48)	7mm × 7mm
M0C1105QRGZRQ1	RGZ (VQFN , 48)	7mm × 7mm
M0C1106QRHBRQ1	RHB (VQFN , 32)	5mm × 5mm
M0C1105QRHBRQ1	RHB (VQFN , 32)	5mm × 5mm
M0C1106QDGS28RQ1	DGS (VSSOP , 28)	7.1mm × 4.9mm
M0C1105QDGS28RQ1	DGS (VSSOP , 28)	7.1mm × 4.9mm
M0C1106QRGERQ1	RGE (VQFN , 24)	4mm × 4mm
M0C1105QRGERQ1	RGE (VQFN , 24)	4mm × 4mm
M0C1106QDGS20RQ1	DGS (VSSOP , 20)	5.1mm × 4.9mm
M0C1105QDGS20RQ1	DGS (VSSOP , 20)	5.1mm × 4.9mm
M0C1106QRUKRQ1	RUK (WQFN , 20)	3mm × 3mm
M0C1105QRUKRQ1	RUK (WQFN , 20)	3mm × 3mm

- (1) 如需所有在售产品的最新器件、封装和订购信息，请参阅 [封装选项附录](#) 或浏览 [TI 网站](#)。
- (2) 有关器件名称的更多信息，请参阅 [器件命名规则](#) 一节。
- (3) 有关更多信息，请参阅 [机械、封装和可订购信息](#)。
- (4) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
- (5) 20 引脚、24 引脚、32 引脚和 48 引脚 VQFN 封装具有可湿性侧面。

小心

系统级静电放电 (ESD) 保护必须符合器件级 ESD 规范，以防发生电过应力或对数据或代码存储器造成干扰。有关更多信息，请参阅 [MSP430™ 系统级 ESD 注意事项](#)。本应用手册中的准则适用于 MSPM0 MCU。

4 功能方框图

图 4-1 给出了功能方框图。




图 4-1. MSPM0C1105/6 功能方框图

内容

1 特性	1	8.8 存储器	58
2 应用	1	8.9 闪存存储器	61
3 说明	2	8.10 SRAM	61
4 功能方框图	3	8.11 GPIO	62
5 器件比较	5	8.12 IOMUX	62
6 引脚配置和功能	6	8.13 ADC	62
6.1 引脚图.....	6	8.14 温度传感器	63
6.2 引脚属性.....	11	8.15 低频子系统 (LFSS)	63
6.3 信号说明.....	24	8.16 VREF	63
6.4 未使用引脚的连接.....	35	8.17 COMP	64
7 规格	36	8.18 安全性	65
7.1 绝对最大额定值.....	36	8.19 CRC	65
7.2 ESD 等级.....	36	8.20 UART	65
7.3 建议运行条件.....	36	8.21 I2C	66
7.4 热性能信息.....	37	8.22 SPI	66
7.5 电源电流特性.....	39	8.23 IWDG	66
7.6 电源时序.....	39	8.24 WWDG	67
7.7 闪存特性.....	41	8.25 RTC_B	67
7.8 时序特性.....	41	8.26 计时器 (TIMx)	68
7.9 时钟规格.....	42	8.27 器件模拟连接	70
7.10 数字 IO.....	44	8.28 输入/输出图	71
7.11 模拟多路复用器 VBOOST.....	45	8.29 串行线调试接口	72
7.12 ADC.....	45	8.30 DEBUGSS	72
7.13 温度传感器.....	47	8.31 器件出厂常量	72
7.14 VREF.....	48	8.32 标识	73
7.15 比较器 (COMP).....	48	9 应用、实施和布局	74
7.16 I2C.....	49	9.1 典型应用.....	74
7.17 SPI.....	50	10 器件和文档支持	75
7.18 UART.....	52	10.1 入门和后续步骤.....	75
7.19 TIMx.....	52	10.2 器件命名规则.....	75
7.20 仿真和调试.....	52	10.3 工具与软件.....	75
8 详细说明	53	10.4 文档支持.....	76
8.1 概述.....	54	10.5 支持资源.....	76
8.2 CPU.....	54	10.6 商标.....	76
8.3 工作模式.....	54	10.7 静电放电警告.....	77
8.4 电源管理单元 (PMU).....	56	10.8 术语表.....	77
8.5 时钟模块 (CKM).....	56	11 修订历史记录	77
8.6 DMA_B.....	57	12 机械、封装和可订购信息	78
8.7 事件.....	58		

5 器件比较

表 5-1. 器件比较表

器件名称 ⁽¹⁾	闪存/ SRAM (KB)	ADC 通道	UART/I2C/ SPI	TIMG	TIMA	GPIO	COMP	封装 ^{(2) (3)}
M0C1106QPTRQ1	64/8	27	3/2/1	4	1	45	1	48 LQFP (9mm × 9mm)
M0C1105QPTRQ1	32/8							
M0C1106QRGZRQ1	64/8	27	3/2/1	4	1	45	1	48 VQFN (7mm × 7mm)
M0C1105QRGZRQ1	32/8							
M0C1106QRHBRQ1	64/8	18	3/2/1	4	1	29	1	32 VQFN (5mm × 5mm)
M0C1105QRHBRQ1	32/8							
M0C1106QDGS28RQ1	64/8	15	3/2/1	4	1	25	1	28 VSSOP (7.1mm × 4.9mm)
M0C1105QDGS28RQ1	32/8							
M0C1106QRGERQ1	64/8	13	3/2/1	4	1	21	1	24 VQFN (4mm × 4mm)
M0C1105QRGERQ1	32/8							
M0C1106QDGS20RQ1	64/8	12	3/2/1	4	1	17	1	20 VSSOP (5.1mm × 4.9mm)
M0C1105QDGS20RQ1	32/8							
M0C1106QRUKRQ1	64/8	12	3/2/1	4	1	17	1	20 WQFN (3mm × 3mm)
M0C1105QRUKRQ1	32/8							

- (1) 如需所有在售产品的最新器件、封装和订购信息，请参阅 [封装选项附录](#) 或浏览 [TI 网站](#)。
(2) 这里显示的尺寸为近似值。如需包含容差的封装尺寸，请参阅 [机械数据](#)。
(3) 20 引脚、24 引脚、32 引脚和 48 引脚 VQFN 封装具有可湿性侧面

6 引脚配置和功能

[系统配置工具](#)提供了一个图形界面，用于启用、配置和生成引脚多路复用和简化引脚设置所需的初始化代码。数据表中显示的引脚图显示了主要外设功能、一些集成器件特性以及用于简化器件引脚排列的可用时钟信号。

有关引脚功能的完整说明，请参阅 [引脚属性](#) 和 [信号说明](#) 部分。

6.1 引脚图

备注

有关每个封装选项的完整引脚配置和功能，请参阅 [引脚属性](#) 和 [信号说明](#)。




图 6-1. 48 引脚 RGZ (VQFN) 封装




图 6-2. 48 引脚 PT 48 引脚 PT (LQFP) 封装




图 6-3. 32 引脚 RHB (VQFN) 封装




图 6-4. 28 引脚 DGS28 (VSSOP)




图 6-5. 24 引脚 RGE (VQFN) 封装




图 6-6. 20 引脚 DGS20 (VSSOP)




图 6-7. 20 引脚 RUK (WQFN)

6.2 引脚属性

下表介绍了每个器件封装中每个引脚上可用的功能。

备注

器件上的每个数字 I/O 均映射到一个特定的引脚控制管理寄存器 (PINCMx)，此寄存器让用户能够使用 PINCM.PF 控制位来配置所需的引脚功能。

器件上的每个数字 I/O 均映射到一个特定的引脚控制管理寄存器 (PINCMx)，此寄存器让用户能够使用 PINCM.PF 控制位来配置所需的引脚功能。IOMUX 仅支持同时将一个 IOMUX 管理的数字功能连接到引脚。当打算在引脚上使用非 IOMUX 管理的功能（例如模拟连接）时，建议将 IOMUX 中的 PINCM.PF 和 PINCM.PC 设置为 0。但是可以在引脚上启用 IOMUX 管理的数字功能的同时在引脚上启用非 IOMUX 管理的信号（例如模拟输入和 WAKE 输入），前提是这些功能之间不存在争用。在这种情况下，设计人员必须确认每个引脚上启用的功能之间不存在争用。

表 6-1. 按 IO 类型分类的数字 IO 功能

缓冲器类型	反转控制	驱动强度控制	迟滞控制	上拉电阻器	下拉电阻器	唤醒逻辑
SDIO (标准驱动)	Y			Y	Y	
带唤醒功能的 SDIO (标准驱动) 1	Y			Y	Y	Y
ODIO (5V 容限开漏)	Y		Y		Y	Y

- 具有唤醒功能的标准配置允许 I/O 将器件从 SHUTDOWN 最低功耗模式中唤醒。所有 I/O 均可配置为从较高的低功耗模式唤醒 MCU。有关详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的 [GPIO 快速唤醒](#) 一节。

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
4	4	3	6	2	5	3	NRST	NRST	(非 IOMUX 1) 0	复位	复位
1	1	1	4	24	4	2	PA0 PINCM1 0x40428000	PA0	1	IO	具有唤醒功能的 ODIO (5V 耐压)
								UART0_TX	2	O	
								I2C0_SDA	3	IOD	
								TIMA0_C0	4	IO	
								TIMA_FAL1	5	I	
								FCC_IN	6	I	
								TIMG8_C1	7	IO	
								BEEP	8	O	
								TIMG14_C0	9	IO	
								SPI0_CS1_MISO1	10	IO	
								RTC_OUT	12	O	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
2	2	2	5	1	5	3	PA1 PINCM2 0x40428004	PA1	1	IO	具有唤醒功 能的 ODIO (5V 耐 压)
								UART0_RX	2	IO	
								I2C0_SCL	3	IOD	
								TIMA0_C1	4	IO	
								TIMA_FAL2	5	I	
								TIMG8_IDX	6	I	
								TIMG8_C0	7	IO	
								TIMG14_C1	9	IO	
								SPI0_CS3_CD_MI SO3	10	IO	
								HFCLKIN	11	I	
								UART0_TX	12	O	
								UART1_RTS	13	O	
								I2C0_SDA	14	IOD	
8	8	6	9	5	8	6	PA2 PINCM5 0x40428010	PA2	1	IO	SDIO (标 准)
								TIMG8_C1	2	IO	
								SPI0_CS0	3	IO	
								TIMG2_C1	4	IO	
								TIMG8_IDX	5	I	
								TIMA0_C3N	6	O	
								TIMA0_C2N	7	O	
								TIMA_FAL0	8	I	
								TIMA_FAL1	9	I	
								TIMA0_C0	11	IO	
								I2C0_SCL	12	IOD	
9	9	7	10	6			PA3 PINCM6 0x40428014	PA3	1	IO	SDIO (标 准)
								TIMG8_C0	2	IO	
								SPI0_CS1_MISO1	3	IO	
								I2C1_SDA	4	IOD	
								TIMA0_C1	5	IO	
								TIMG2_C0	7	IO	
								TIMA0_C2	8	IO	
								UART2_CTS	9	I	
								UART1_TX	10	O	
								SPI0_CS3_CD_MI SO3	11	IO	
								I2C0_SDA	12	IOD	
								COMP0_OUT	14	O	
								LFXIN	(非 IOMUX 1) 0	A	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
10	10	8	11	7	9	7	PA4 PINCM7 0x40428018	PA4	1	IO	SDIO (标准)
								TIMG8_C1	2	IO	
								SPI0_POCI	3	IO	
								I2C1_SCL	4	IOD	
								TIMA0_C1N	5	O	
								LFCLKIN	6	I	
								TIMG2_C1	7	IO	
								TIMA0_C3	8	IO	
								UART2_RTS	9	O	
								UART1_RX	10	I	
								SPI0_CS0	11	IO	
								TIMA0_C0N	12	O	
								HFCLKIN	13	I	
								LFXOUT	(非 IOMUX 1) 0	A	
11	11	9	12				PA5 PINCM8 0x4042801c	PA5	1	IO	SDIO (标准)
								TIMG8_C0	2	IO	
								SPI0_PICO	3	IO	
								I2C1_SDA	4	IOD	
								TIMG14_C0	5	IO	
								FCC_IN	6	I	
								TIMG1_C0	7	IO	
								TIMA_FAL1	8	I	
								UART0_CTS	9	I	
								UART1_TX	11	O	
								TIMA0_C1	12	IO	
								HFXIN	(非 IOMUX 1) 0	A	
12	12	10	13		10		PA6 PINCM9 0x40428020	PA6	1	IO	SDIO (标准)
								TIMG8_C1	2	IO	
								SPI0_SCLK	3	IOD	
								I2C1_SCL	4	IOD	
								TIMG14_C1	5	IO	
								HFCLKIN	6	I	
								TIMG1_C1	7	IO	
								TIMA_FAL0	8	I	
								UART0_RTS	9	O	
								TIMA0_C2N	10	O	
								UART1_RX	11	I	
								TIMA0_C2	12	IO	
								I2C0_SDA	13	IOD	
								BEEP	14	O	
								HFXOUT	(非 IOMUX 1) 0	A	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
13	13	11					PA7 PINCM10 0x40428024	PA7	1	IO	SDIO (标准)
								CLK_OUT	2	O	
								TIMG8_C0	3	IO	
								TIMA0_C2	4	IO	
								TIMG8_IDX	5	I	
								TIMG2_C1	6	IO	
								TIMA0_C1	7	IO	
								SPI0_CS2_MISO2	8	IO	
								FCC_IN	9	I	
								SPI0_POCI	10	IO	
								SPI0_PICO	11	IO	
								UART1_TX	12	O	
								TIMG1_C0	13	IO	
								COMP0_OUT	14	O	
16	16	12					PA8 PINCM13 0x40428030	PA8	1	IO	SDIO (标准)
								UART1_TX	2	O	
								SPI0_CS0	3	IO	
								I2C0_SDA	4	IOD	
								TIMA0_C0	5	IO	
								TIMA_FAL2	6	I	
								TIMA_FAL0	7	I	
								SPI0_CS3_CD_MISO3	8	IO	
								TIMG2_C1	9	IO	
								HFCLKIN	10	I	
								UART0_RTS	11	O	
								SPI0_SCLK	12	IOD	
								UART1_RX	13	I	
								TIMA0_C3N	14	O	
17	17	13	14	8			PA9 PINCM14 0x40428034	PA9	1	IO	SDIO (标准)
								UART1_RX	2	I	
								SPI0_PICO	3	IO	
								I2C0_SCL	4	IOD	
								TIMA0_C0N	5	O	
								CLK_OUT	6	O	
								TIMA0_C1	7	IO	
								RTC_OUT	8	O	
								TIMG2_C0	9	IO	
								SPI0_POCI	10	IO	
								UART0_CTS	11	I	
								TIMA_FAL1	12	I	
								TIMG1_C1	13	IO	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
18	18	14	15	9			PA10 PINCM15 0x40428038	PA10	1	IO	具有唤醒功 能的 SDIO (标准型)
								UART0_TX	2	O	
								SPI0_POCI	3	IO	
								I2C0_SDA	4	IOD	
								TIMA0_C2	5	IO	
								CLK_OUT	6	O	
								TIMG14_C0	7	IO	
								I2C1_SDA	8	IOD	
								TIMA_FAL1	10	I	
								TIMG2_C1	11	IO	
								TIMA0_C1N	12	O	
								TIMG8_C1	13	IO	
								SPI0_PICO	14	IO	
19	19	15	16	10	11	9	PA11 PINCM16 0x4042803c	PA11	1	IO	具有唤醒功 能的 SDIO (标准型)
								UART0_RX	2	IO	
								SPI0_SCLK	3	IOD	
								I2C0_SCL	4	IOD	
								TIMA0_C2N	5	O	
								UART1_RX	6	I	
								TIMG14_C1	7	IO	
								I2C1_SCL	8	IOD	
								TIMA_FAL0	10	I	
								SPI0_CS0	12	IO	
								COMP0_OUT	14	O	
								ADC0_25	(非 IOMUX 1) 0	A	
								COMP0_DAC_OUT	(非 IOMUX 2) 0	A	
27	27	16					PA12 PINCM24 0x4042805c	PA12	1	IO	SDIO (标 准型)
								SPI0_SCLK	2	IOD	
								TIMA0_C3	4	IO	
								FCC_IN	5	I	
								TIMG14_C0	6	IO	
								SPI0_CS1_MISO1	8	IO	
								UART2_CTS	9	I	
								UART1_CTS	10	I	
								TIMA0_C3N	11	O	
								I2C1_SCL	12	IOD	
								TIMG2_C1	13	IO	
								COMP0_OUT	14	O	
								ADC0_18	(非 IOMUX 1) 0	A	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
28	28	17					PA13 PINCM25 0x40428060	PA13	1	IO	SDIO (标准)
								UART0_RX	2	IO	
								SPI0_POCI	3	IO	
								TIMA0_C2N	4	O	
								TIMA0_C3N	5	O	
								RTC_OUT	6	O	
								TIMG14_C1	7	IO	
								TIMG14_C3	8	IO	
								SPI0_CS3_CD_MI SO3	9	IO	
								UART2_TX	10	O	
								UART1_RTS	11	O	
								SPI0_CS0	12	IO	
								TIMG8_C1	13	IO	
								TIMA0_C1	14	IO	
								ADC0_17	(非 IOMUX 1) 0	A	
								COMP0_IN2-	(非 IOMUX 2) 0	A	
29	29	18	17				PA14 PINCM26 0x40428064	PA14	1	IO	SDIO (标准)
								UART0_CTS	2	I	
								SPI0_PICO	3	IO	
								TIMG1_C0	4	IO	
								CLK_OUT	6	O	
								SPI0_CS2_MISO2	9	IO	
								UART2_RX	10	I	
								I2C0_SCL	12	IOD	
								UART0_TX	13	O	
								TIMA0_C2	14	IO	
								ADC0_16	(非 IOMUX 1) 0	A	
								COMP0_IN2+	(非 IOMUX 2) 0	A	
30	30	19	18	11			PA15 PINCM27 0x40428068	PA15	1	IO	SDIO (标准)
								UART0_RTS	2	O	
								SPI0_CS2_MISO2	3	IO	
								I2C1_SCL	4	IOD	
								TIMA0_C2	5	IO	
								TIMG8_IDX	7	I	
								UART2_RTS	10	O	
								TIMG14_C1	12	IO	
								ADC0_15	(非 IOMUX 1) 0	A	
31	31	20	19	12	12	10	PA16 PINCM28 0x4042806c	COMP0_IN3+	(非 IOMUX 2) 0	A	SDIO (标准)
								PA16	1	IO	
								SPI0_POCI	3	IO	
								I2C1_SDA	4	IOD	
								TIMA0_C2N	5	O	
								FCC_IN	7	I	
								UART2_CTS	10	I	
								TIMG14_C2	12	IO	
								COMP0_OUT	14	O	
								ADC0_14	(非 IOMUX 1) 0	A	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
32	32	21	20	13	13	11	PA17 PINCM29 0x40428070	PA17	1	IO	SDIO (标准)
								UART1_TX	2	O	
								TIMA0_C2	3	IO	
								I2C1_SCL	4	IOD	
								TIMA0_C3	5	IO	
								TIMG2_C0	6	IO	
								TIMG8_C0	7	IO	
								TIMA0_C0N	8	O	
								SPI0_CS1_MISO1	9	IO	
								SPI0_SCLK	10	IOD	
								I2C0_SDA	11	IOD	
								UART0_RX	12	IO	
								ADC0_13	(非 IOMUX 1) 0	A	
								COMP0_IN1-	(非 IOMUX 2) 0	A	
33	33	22	21	14	14	12	PA18 PINCM30 0x40428074	PA18	1	IO	SDIO (标准)
								UART1_RX	2	I	
								UART1_RTS	3	O	
								I2C1_SDA	4	IOD	
								TIMA0_C3N	5	O	
								TIMG2_C1	6	IO	
								TIMG8_C1	7	IO	
								SPI0_PICO	8	IO	
								SPI0_CS0	9	IO	
								TIMA0_C1N	10	O	
								TIMA0_C0	11	IO	
								SPI0_POCI	12	IO	
								TIMA_FAL2	13	I	
								CLK_OUT	14	O	
								ADC0_12	(非 IOMUX 1) 0	A	
								COMP0_IN1+	(非 IOMUX 2) 0	A	
34	34	23	22	15	15	13	PA19 PINCM32 0x4042807c	BSL_invoke (闪存)	(非 IOMUX 3) 0	I	SDIO (标准)
								PA19	1	IO	
								SWDIO	2	IO	
								SPI0_SCLK	3	IOD	
								I2C1_SDA	4	IOD	
								TIMA0_C2	5	IO	
								TIMG14_C0	6	IO	
								SPI0_POCI	7	IO	
								UART0_CTS	8	I	
								UART1_RX	11	I	
								SPI0_PICO	13	IO	
								ADC0_22	(非 IOMUX 1) 0	A	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
35	35	24	23	16	16	14	PA20 PINCM33 0x40428080	PA20	1	IO	SDIO (标准)
								SWCLK	2	I	
								TIMA_FAL1	3	I	
								I2C1_SCL	4	IOD	
								TIMA0_C2N	5	O	
								TIMG14_C1	6	IO	
								SPI0_PICO	7	IO	
								TIMA0_C0	8	IO	
								UART0_RTS	10	O	
								UART1_TX	11	O	
								SPI0_CS0	12	IO	
								UART1_RX	13	I	
								ADC0_4	(非 IOMUX 1) 0	A	
39	39	25	24	17			PA21 PINCM37 0x40428090	PA21	1	IO	SDIO (标准)
								UART2_TX	2	O	
								SPI0_CS3_CD_MISO3	3	IO	
								UART1_CTS	4	I	
								TIMA0_C0	5	IO	
								TIMG1_C0	6	IO	
								UART2_CTS	8	I	
								TIMG8_C0	10	IO	
								TIMA0_C0N	12	O	
								UART2_RX	13	I	
								ADC0_8	(非 IOMUX 1) 0	A	
								ADC0_VREF-	(非 IOMUX 2) 0	A	
40	40	26	25	18	17	15	PA22 PINCM38 0x40428094	PA22	1	IO	SDIO (标准)
								UART2_RX	2	I	
								SPI0_CS2_MISO2	3	IO	
								UART1_RTS	4	O	
								TIMA0_C0N	5	O	
								TIMG1_C1	6	IO	
								TIMA0_C1	7	IO	
								CLK_OUT	8	O	
								I2C0_SCL	9	IOD	
								TIMG8_C1	10	IO	
								UART1_RX	11	I	
								SPI0_POCI	12	IO	
								UART2_TX	13	O	
								ADC0_7	(非 IOMUX 1) 0	A	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
43	43	27	26	19	18	16	PA23 PINCM41 0x404280a0	PA23	1	IO	SDIO (标准)
								UART2_TX	2	O	
								SPI0_CS3_CD_MI SO3	3	IO	
								TIMA0_C3	5	IO	
								TIMG8_C0	6	IO	
								TIMG2_C0	7	IO	
								UART0_TX	8	O	
								TIMG14_C0	9	IO	
								SPI0_POCI	12	IO	
								UART0_CTS	13	I	
								ADC0_26	(非 IOMUX 1) 0	A	
								ADC0_VREF+	(非 IOMUX 2) 0	A	
44	44	28	27	20	19	17	PA24 PINCM42 0x404280a4	PA24	1	IO	SDIO (标准)
								UART2_RX	2	I	
								SPI0_CS2_MISO2	3	IO	
								UART0_RTS	4	O	
								TIMA0_C3N	5	O	
								TIMG8_C1	6	IO	
								TIMG2_C1	7	IO	
								UART1_RX	8	I	
								TIMG14_C1	9	IO	
								SPI0_PICO	12	IO	
								I2C0_SDA	13	IOD	
								ADC0_3	(非 IOMUX 1) 0	A	
45	45	29	28	21	20	18	PA25 PINCM43 0x404280a8	PA25	1	IO	SDIO (标准)
								SPI0_PICO	2	IO	
								SPI0_POCI	3	IO	
								SPI0_SCLK	4	IOD	
								TIMA0_C3	5	IO	
								TIMA0_C1N	6	O	
								TIMA0_C2	7	IO	
								UART2_CTS	8	I	
								TIMG14_C0	9	IO	
								TIMG1_C0	10	IO	
								I2C0_SDA	11	IOD	
								UART0_TX	12	O	
								TIMA_FAL2	13	I	
								I2C0_SCL	14	IOD	
								ADC0_2	(非 IOMUX 1) 0	A	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
46	46	30	1	22	1	19	PA26 PINCM44 0x404280ac	PA26	1	IO	SDIO (标准)
								BEEP	2	O	
								SPI0_POCI	3	IO	
								TIMG8_C0	4	IO	
								TIMA_FAL0	5	I	
								TIMA0_C3N	6	O	
								TIMG2_C0	7	IO	
								UART2_RTS	8	O	
								I2C0_SCL	9	IOD	
								TIMG1_C1	10	IO	
								UART0_RX	11	IO	
								TIMA0_C0	12	IO	
								I2C0_SDA	13	IOD	
								UART1_CTS	14	I	
								ADC0_1	(非 IOMUX 1) 0	A	
								COMP0_IN0+	(非 IOMUX 2) 0	A	
47	47	31	2		2	20	PA27 PINCM45 0x404280b0	PA27	1	IO	SDIO (标准)
								SPI0_CS3_CD_MI SO3	2	IO	
								TIMA0_C0N	3	O	
								TIMG8_C1	4	IO	
								TIMA_FAL2	5	I	
								CLK_OUT	6	O	
								TIMG2_C1	7	IO	
								RTC_OUT	8	O	
								UART1_CTS	9	I	
								I2C0_SCL	10	IOD	
								UART0_TX	11	O	
								SPI0_POCI	12	IO	
								COMP0_OUT	14	O	
								ADC0_0	(非 IOMUX 1) 0	A	
								COMP0_IN0-	(非 IOMUX 2) 0	A	
3	3						PA28 PINCM3 0x40428008	PA28	1	IO	SDIO (标准)
								UART0_TX	2	O	
								I2C0_SDA	3	IOD	
								TIMA0_C3	4	IO	
								TIMA_FAL0	5	I	
								TIMG2_C0	6	IO	
48	48	32	3	23	3	1	PA30 PINCM46 0x404280b4	TIMA0_C1	7	IO	SDIO (标准)
								PA30	1	IO	
								UART0_RX	4	IO	
								TIMG8_IDX	5	I	
								TIMA0_C0	6	IO	
								UART1_RTS	9	O	
								TIMG2_C1	10	IO	
								TIMG14_C2	11	IO	
								I2C0_SDA	12	IOD	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
5	5						PA31 PINCM4 0x4042800c	PA31	1	IO	SDIO (标准)
								UART0_RX	2	IO	
								I2C0_SCL	3	IOD	
								TIMA0_C3N	4	O	
								CLK_OUT	6	O	
14	14						PB2 PINCM11 0x40428028	PB2	1	IO	SDIO (标准)
								UART2_CTS	3	I	
								I2C1_SCL	4	IOD	
								TIMA0_C3	5	IO	
								UART1_CTS	6	I	
								TIMG1_C0	7	IO	
								UART2_TX	8	O	
								HFCLKIN	10	I	
								SPI0_PICO	11	IO	
								UART1_RX	12	I	
15	15					8	PB3 PINCM12 0x4042802c	TIMA0_C1N	13	O	SDIO (标准)
								PB3	1	IO	
								TIMA_FAL0	2	I	
								UART2_RTS	3	O	
								I2C1_SDA	4	IOD	
								TIMA0_C3N	5	O	
								UART1_RTS	6	O	
								TIMG1_C1	7	IO	
								UART2_RX	8	I	
								TIMG2_C1	9	IO	
								TIMA0_C0	10	IO	
								SPI0_SCLK	11	IOD	
								SPI0_CS0	12	IO	
20	20						PB6 PINCM17 0x40428040	UART1_TX	13	O	SDIO (标准)
								RTC_OUT	14	O	
								PB6	1	IO	
								UART1_TX	2	O	
								TIMG8_C0	5	IO	
								UART2_CTS	6	I	
								TIMG1_C0	7	IO	
								TIMA_FAL2	8	I	
								SPI0_CS1_MISO1	9	IO	
								TIMA0_C3N	11	O	
								TIMG8_C1	12	IO	
								TIMA0_C2N	13	O	
								UART0_TX	14	O	
								ADC0_24	(非 IOMUX 1) 0	A	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
21	21						PB7 PINCM18 0x40428044	PB7	1	IO	SDIO (标准)
								UART1_RX	2	I	
								TIMG8_C1	5	IO	
								UART2_RTS	6	O	
								TIMG1_C1	7	IO	
								SPI0_CS2_MISO2	9	IO	
								BEEP	12	O	
								SPI0_SCLK	13	IOD	
								UART0_RX	14	IO	
								ADC0_23	(非 IOMUX 1) 0	A	
22	22						PB8 PINCM19 0x40428048	PB8	1	IO	SDIO (标准)
								UART1_CTS	2	I	
								TIMA0_C0	3	IO	
								TIMG1_C0	5	IO	
								SPI0_SCLK	7	IOD	
								BEEP	8	O	
								TIMG8_C0	9	IO	
								UART0_RX	10	IO	
								SPI0_POCI	11	IO	
								I2C0_SCL	12	IOD	
23	23						PB9 PINCM20 0x4042804c	COMP0_OUT	14	O	SDIO (标准)
								PB9	1	IO	
								UART1_RTS	2	O	
								TIMA0_C0N	5	O	
								TIMA0_C1	6	IO	
								TIMG1_C1	7	IO	
								TIMG2_C0	8	IO	
								SPI0_POCI	10	IO	
								UART0_RX	11	IO	
								I2C0_SCL	12	IOD	
24	24						PB14 PINCM21 0x40428050	UART0_TX	13	O	SDIO (标准)
								I2C0_SDA	14	IOD	
								PB14	1	IO	
								TIMA0_C0	5	IO	
								TIMG8_IDX	6	I	
								SPI0_CS3_CD_MISO3	7	IO	
								TIMG2_C1	8	IO	
								I2C0_SDA	9	IOD	
								SPI0_PICO	10	IO	
								UART0_TX	11	O	
								TIMA_FAL2	12	I	SDIO (标准)
								TIMA_FAL0	13	I	
								TIMG14_C2	14	IO	
								ADC0_21	(非 IOMUX 1) 0	A	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
25	25						PB15 PINCM22 0x40428054	PB15	1	IO	SDIO (标准)
								UART2_TX	2	O	
								TIMG8_C0	5	IO	
								TIMG2_C0	6	IO	
								TIMA0_C1N	12	O	
								UART1_TX	13	O	
								TIMG2_C1	14	IO	
								ADC0_20	(非 IOMUX 1) 0	A	
26	26						PB16 PINCM23 0x40428058	PB16	1	IO	SDIO (标准)
								UART2_RX	2	I	
								TIMG8_C1	5	IO	
								TIMG2_C1	6	IO	
								TIMA0_C2N	12	O	
								UART1_RX	13	I	
								I2C1_SDA	14	IOD	
								ADC0_19	(非 IOMUX 1) 0	A	
36	36						PB17 PINCM34 0x40428084	PB17	1	IO	SDIO (标准)
								UART2_TX	2	O	
								SPI0_PICO	3	IO	
								I2C0_SCL	4	IOD	
								TIMA0_C2	5	IO	
								TIMG14_C0	6	IO	
								TIMG1_C0	9	IO	
								SPI0_CS0	10	IO	
37	37						PB18 PINCM35 0x40428088	ADC0_11	(非 IOMUX 1) 0	A	SDIO (标准)
								PB18	1	IO	
								UART2_RX	2	I	
								SPI0_SCLK	3	IOD	
								I2C0_SDA	4	IOD	
								TIMA0_C2N	5	O	
								TIMG14_C1	6	IO	
								SPI0_CS0	7	IO	
								TIMG1_C1	9	IO	
								TIMA0_C1	12	IO	
								UART0_RTS	13	O	
38	38						PB19 PINCM36 0x4042808c	ADC0_10	(非 IOMUX 1) 0	A	SDIO (标准)
								PB19	1	IO	
								SPI0_POCI	3	IO	
								TIMG8_C1	4	IO	
								UART0_CTS	5	I	
								TIMG2_C1	6	IO	
								TIMG8_IDX	7	I	
								UART2_CTS	8	I	
								TIMA0_C1N	12	O	
								UART2_RX	13	I	
								COMP0_OUT	14	O	
								ADC0_9	(非 IOMUX 1) 0	A	

表 6-2. 引脚属性 (PT、RGZ、RHB、DGS28、RGE、DGS20、RUK 封装) (续)

PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚	引脚名称/ IOMUX REG/ IOMUX ADDR	信号 名称	IOMUX PF	信号 类型	缓冲器类型
41	41						PB20 PINCM39 0x40428098	PB20	1	IO	SDIO (标准)
								SPI0_CS2_MISO2	2	IO	
								TIMA0_C2	5	IO	
								TIMA_FAL1	6	I	
								TIMA0_C1	7	IO	
								UART2_RTS	8	O	
								I2C0_SDA	9	IOD	
								UART1_CTS	12	I	
								TIMA0_C2N	13	O	
								TIMG8_C1	14	IO	
								ADC0_6	(非 IOMUX 1) 0	A	
42	42						PB24 PINCM40 0x4042809c	PB24	1	IO	SDIO (标准)
								SPI0_CS3_CD_MISO3	2	IO	
								SPI0_CS1_MISO1	3	IO	
								TIMA0_C3	5	IO	
								TIMA0_C1N	6	O	
								UART2_RTS	8	O	
								SPI0_SCLK	12	IOD	
								TIMG14_C2	13	IO	
								UART0_RTS	14	O	
								ADC0_5	(非 IOMUX 1) 0	A	
6	6	4	7	3	6	4	VDD	VDD	(非 IOMUX 1) 0	PWR	PWR
7	7	5	8	4	7	5	VSS	VSS	(非 IOMUX 1) 0	PWR	PWR

6.3 信号说明

表 6-3. 模数转换器 (ADC) 信号说明

信号 名称	引脚 类型	说明	PT 引 脚	RGZ 引 脚	RHB 引 脚	DGS28 引脚	RGE 引 脚	DGS20 引脚	RUK 引 脚
ADC0_VREF+	A	ADC0 电压基准 (VREF) 电源	43	43	27	26	19	18	16
ADC0_VREF-	A	ADC0 电压基准 (VREF) 接地电源	39	39	25	24	17		
ADC0_0	A	ADC0 模拟输入通道 0	47	47	31	2		2	20
ADC0_1	A	ADC0 模拟输入通道 1	46	46	30	1	22	1	19
ADC0_2	A	ADC0 模拟输入通道 2	45	45	29	28	21	20	18
ADC0_3	A	ADC0 模拟输入通道 3	44	44	28	27	20	19	17
ADC0_4	A	ADC0 模拟输入通道 4	35	35	24	23	16	16	14
ADC0_5	A	ADC0 模拟输入通道 5	42	42					
ADC0_6	A	ADC0 模拟输入通道 6	41	41					
ADC0_7	A	ADC0 模拟输入通道 7	40	40	26	25	18	17	15
ADC0_8	A	ADC0 模拟输入通道 8	39	39	25	24	17		
ADC0_9	A	ADC0 模拟输入通道 9	38	38					
ADC0_10	A	ADC0 模拟输入通道 10	37	37					
ADC0_11	A	ADC0 模拟输入通道 11	36	36					
ADC0_12	A	ADC0 模拟输入通道 12	33	33	22	21	14	14	12

表 6-3. 模数转换器 (ADC) 信号说明 (续)

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
ADC0_13	A	ADC0 模拟输入通道 13	32	32	21	20	13	13	11
ADC0_14	A	ADC0 模拟输入通道 14	31	31	20	19	12	12	10
ADC0_15	A	ADC0 模拟输入通道 15	30	30	19	18	11		
ADC0_16	A	ADC0 模拟输入通道 16	29	29	18	17			
ADC0_17	A	ADC0 模拟输入通道 17	28	28	17				
ADC0_18	A	ADC0 模拟输入通道 18	27	27	16				
ADC0_19	A	ADC0 模拟输入通道 19	26	26					
ADC0_20	A	ADC0 模拟输入通道 20	25	25					
ADC0_21	A	ADC0 模拟输入通道 21	24	24					
ADC0_22	A	ADC0 模拟输入通道 22	34	34	23	22	15	15	13
ADC0_23	A	ADC0 模拟输入通道 23	21	21					
ADC0_24	A	ADC0 模拟输入通道 24	20	20					
ADC0_25	A	ADC0 模拟输入通道 25	19	19	15	16	10	11	9
ADC0_26	A	ADC0 模拟输入通道 26	43	43	27	26	19	18	16

表 6-4. 闪存引导加载程序 (BSL) 信号说明

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
BSL_invoke (闪存)	I	默认闪存 BSL 调用信号	33	33	22	21	14	14	12

表 6-5. 时钟模块 (CKM) 信号说明

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
CLK_OUT	O	来自 PMCU 的 CLK_OUT 数字时钟输出	13、17、18、29、33、40、47、5	13、17、18、29、33、40、47、5	11、13、14、18、22、26、31	14、15、17、2、21、25	14、18、8、9	14、17、2	12、15、20
FCC_IN	I	频率时钟计数器 (FCC) 输入信号	1、11、13、27、31	1、11、13、27、31	1、11、16、20、9	12、19、4	12、24	12、4	10、2
HFCLKIN	I	高频时钟数字时钟输入信号	10、12、14、16、2	10、12、14、16、2	10、12、2、8	11、13、5	1、7	10、5、9	3、7
HFXIN	A	高频晶体振荡器 (HFXT) 信号	11	11	9	12			
HFXOUT	A	高频晶体振荡器 (HFXT) 信号	12	12	10	13		10	
LFCLKIN	I	低频时钟数字时钟输入信号	10	10	8	11	7	9	7
LFXIN	A	低频晶体振荡器 (LFXT) 信号	9	9	7	10	6		
LFXOUT	A	低频晶体振荡器 (LFXT) 信号	10	10	8	11	7	9	7

表 6-6. 比较器 (COMP) 信号说明

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
COMP0_DAC_OUT	A	COMP0 DAC 输出	19	19	15	16	10	11	9
COMP0_OUT	O	COMP0 输出	13、19、22、27、31、38、47、9	13、19、22、27、31、38、47、9	11、15、16、20、31、7	10、16、19、2	10、12、6	11、12、2	10、20、9
COMP0_IN0+	A	COMP0 同相输入 0	46	46	30	1	22	1	19
COMP0_IN0-	A	COMP0 反相输入 0	47	47	31	2		2	20
COMP0_IN1+	A	COMP0 同相输入 1	33	33	22	21	14	14	12
COMP0_IN1-	A	COMP0 反相输入 1	32	32	21	20	13	13	11
COMP0_IN2+	A	COMP0 同相输入 2	29	29	18	17			
COMP0_IN2-	A	COMP0 反相输入 2	28	28	17				
COMP0_IN3+	A	COMP0 同相输入 3	30	30	19	18	11		

表 6-7. 通用输入输出模块信号说明

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
PA0	IO	GPIO 端口 A 输入/输出 0	1	1	1	4	24	4	2
PA1	IO	GPIO 端口 A 输入/输出 1	2	2	2	5	1	5	3
PA2	IO	GPIO 端口 A 输入/输出 2	8	8	6	9	5	8	6
PA3	IO	GPIO 端口 A 输入/输出 3	9	9	7	10	6		
PA4	IO	GPIO 端口 A 输入/输出 4	10	10	8	11	7	9	7
PA5	IO	GPIO 端口 A 输入/输出 5	11	11	9	12			
PA6	IO	GPIO 端口 A 输入/输出 6	12	12	10	13		10	
PA7	IO	GPIO 端口 A 输入/输出 7	13	13	11				
PA8	IO	GPIO 端口 A 输入/输出 8	16	16	12				
PA9	IO	GPIO 端口 A 输入/输出 9	17	17	13	14	8		
PA10	IO	GPIO 端口 A 输入/输出 10	18	18	14	15	9		
PA11	IO	GPIO 端口 A 输入/输出 11	19	19	15	16	10	11	9
PA12	IO	GPIO 端口 A 输入/输出 12	27	27	16				
PA13	IO	GPIO 端口 A 输入/输出 13	28	28	17				
PA14	IO	GPIO 端口 A 输入/输出 14	29	29	18	17			
PA15	IO	GPIO 端口 A 输入/输出 15	30	30	19	18	11		
PA16	IO	GPIO 端口 A 输入/输出 16	31	31	20	19	12	12	10
PA17	IO	GPIO 端口 A 输入/输出 17	32	32	21	20	13	13	11
PA18	IO	GPIO 端口 A 输入/输出 18	33	33	22	21	14	14	12
PA19	IO	GPIO 端口 A 输入/输出 19	34	34	23	22	15	15	13
PA20	IO	GPIO 端口 A 输入/输出 20	35	35	24	23	16	16	14
PA21	IO	GPIO 端口 A 输入/输出 21	39	39	25	24	17		
PA22	IO	GPIO 端口 A 输入/输出 22	40	40	26	25	18	17	15
PA23	IO	GPIO 端口 A 输入/输出 23	43	43	27	26	19	18	16
PA24	IO	GPIO 端口 A 输入/输出 24	44	44	28	27	20	19	17

表 6-7. 通用输入输出模块信号说明 (续)

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
PA25	IO	GPIO 端口 A 输入/输出 25	45	45	29	28	21	20	18
PA26	IO	GPIO 端口 A 输入/输出 26	46	46	30	1	22	1	19
PA27	IO	GPIO 端口 A 输入/输出 27	47	47	31	2		2	20
PA28	IO	GPIO 端口 A 输入/输出 28	3	3					
PA30	IO	GPIO 端口 A 输入/输出 30	48	48	32	3	23	3	1
PA31	IO	GPIO 端口 A 输入/输出 31	5	5					
PB2	IO	GPIO 端口 B 输入/输出 2	14	14					
PB3	IO	GPIO 端口 B 输入/输出 3	15	15					8
PB6	IO	GPIO 端口 B 输入/输出 6	20	20					
PB7	IO	GPIO 端口 B 输入/输出 7	21	21					
PB8	IO	GPIO 端口 B 输入/输出 8	22	22					
PB9	IO	GPIO 端口 B 输入/输出 9	23	23					
PB14	IO	GPIO 端口 B 输入/输出 14	24	24					
PB15	IO	GPIO 端口 B 输入/输出 15	25	25					
PB16	IO	GPIO 端口 B 输入/输出 16	26	26					
PB17	IO	GPIO 端口 B 输入/输出 17	36	36					
PB18	IO	GPIO 端口 B 输入/输出 18	37	37					
PB19	IO	GPIO 端口 B 输入/输出 19	38	38					
PB20	IO	GPIO 端口 B 输入/输出 20	41	41					
PB24	IO	GPIO 端口 B 输入/输出 24	42	42					

表 6-8. I2C 信号说明

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
I2C0_SCL	IOD	I2C0 串行时钟信号 (SCL)	17、 19、 2、 22、 23、 29、 36、 40、 45、 46、 47、 5、8	17、 19、 2、 22、 23、 29、 36、 40、 45、 46、 47、 5、8	13、 15、 18、 2、 26、 29、 30、 31、6	1、 14、 16、 17、 2、 25、 28、 5、9	1、 10、 18、 21、 22、 5、8	1、 11、 17、 2、 20、 5、8	15、 18、 19、 20、 3、6、 9

表 6-8. I2C 信号说明 (续)

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
I2C0_SDA	IOD	I2C0 串行数据信号 (SDA)	1、12、16、18、2、23、24、3、32、37、41、44、45、46、48、9	1、12、16、18、2、23、24、3、32、37、41、44、45、46、48、9	1、10、12、14、2、21、28、29、30、32、7	1、10、13、15、20、27、28、3、4、5	1、13、20、21、22、23、24、6、9	1、10、13、19、20、3、4、5	1、11、17、18、19、2、3
I2C1_SCL	IOD	I2C1 串行时钟信号 (SCL)	10、12、14、19、27、30、32、35	10、12、14、19、27、30、32、35	10、15、16、19、21、24、8	11、13、16、18、20、23	10、11、13、16、7	10、11、13、16、9	11、14、7、9
I2C1_SDA	IOD	I2C1 串行数据信号 (SDA)	11、15、18、26、31、33、34、9	11、15、18、26、31、33、34、9	14、20、22、23、7、9	10、12、15、19、21、22	12、14、15、6、9	12、14、15	10、12、13、8

表 6-9. 实时时钟 (RTC) 信号说明

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
RTC_OUT	O	实时时钟输出信号	1、15、17、28、47	1、15、17、28、47	1、13、17、31	14、2、4	24、8	2、4	2、20、8

表 6-10. 串行外设接口 (SPI) 信号说明

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
SPI0_PICO	IO	SPI0 外设输入控制器输出信号	11、13、14、17、18、24、29、33、34、35、36、44、45	11、13、14、17、18、24、29、33、34、35、36、44、45	11、13、14、18、22、24、28、29、9	12、14、15、17、21、22、23、27、28	14、15、16、20、21、8、9	14、15、16、19、20	12、13、14、17、18

表 6-10. 串行外设接口 (SPI) 信号说明 (续)

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
SPI0_POCI	IO	SPI0 外设输出控制器输入信号	10、13、17、18、22、23、28、31、33、34、38、40、43、45、46、47	10、13、17、18、22、23、28、31、33、34、38、40、43、45、46、47	11、13、14、17、20、22、23、26、27、29、30、31、8	1、11、14、15、19、2、21、22、26、25、26、28	12、14、15、18、19、21、22、7、8、9	1、12、14、15、17、18、2、20、9	10、12、13、15、16、18、19、20、7
SPI0_SCLK	IOD	SPI0 串行时钟	12、15、16、19、21、22、27、32、34、37、42、45	12、15、16、19、21、22、27、32、34、37、42、45	10、12、15、16、17、21、23、29	13、16、20、22、28	10、13、15、21	10、11、13、15、20	11、13、18、8、9
SPI0_CS0	IO	SPI0 芯片选择 0 信号	10、15、16、19、28、33、35、36、37、8	10、15、16、19、28、33、35、36、37、8	12、15、17、22、24、6、8	11、16、21、23、9	10、14、16、5、7	11、14、16、8、9	12、14、6、7、8、9
SPI0_CS1_MISO1	IO		1、20、27、32、42、9	1、20、27、32、42、9	1、16、21、7	10、20、4	13、24、6	13、4	11、2
SPI0_CS2_MISO2	IO		13、21、29、30、40、41、44	13、21、29、30、40、41、44	11、18、19、26、28	17、18、25、27	11、18、20	17、19	15、17
SPI0_CS3_CD_MISO3	IO		16、2、24、28、39、42、43、47、9	16、2、24、28、39、42、43、47、9	12、17、2、25、27、31、7	10、2、24、26、5	1、17、19、6	18、2、5	16、20、3

表 6-11. 串行线调试 (SWD) 信号说明

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
SWCLK	I	串行线调试接口时钟输入信号	35	35	24	23	16	16	14
SWDIO	IO	串行线调试接口数据输入/输出信号	34	34	23	22	15	15	13

表 6-12. 系统控制器 (SYSCTL) 信号说明

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
BEEP	O	蜂鸣输出	1、12、21、22、46	1、12、21、22、46	1、10、30	1、13、4	22、24	1、10、4	19、2
NRST	复位	低电平有效复位信号 (必须为逻辑高电平才能使器件启动)	4	4	3	6	2	5	3
VDD	PWR	VDD 电源	6	6	4	7	3	6	4
VSS	PWR	VSS (接地)	7	7	5	8	4	7	5

表 6-13. 计时器 (TIMx) 信号说明

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
TIMA0_C0	IO	TIMA0 捕获/比较 0 信号	1、15、16、22、24、33、35、39、46、48、8	1、15、16、22、24、33、35、39、46、48、8	1、12、22、25、30、32、6	1、21、23、24、3、4、9	14、16、17、22、23、24、5	1、14、16、3、4、8	1、12、14、19、2、6、8
TIMA0_C1	IO	TIMA0 捕获/比较 1 信号	11、13、17、2、23、28、3、37、40、41、9	11、13、17、2、23、28、3、37、40、41、9	11、13、17、2、26、7、9	10、12、14、25、5	1、18、6、8	17、5	15、3
TIMA0_C2	IO	TIMA0 捕获/比较 2 信号	12、13、18、29、30、32、34、36、41、45、9	12、13、18、29、30、32、34、36、41、45、9	10、11、14、18、19、21、23、29、7	10、13、15、17、18、20、22、28	11、13、15、21、6、9	10、13、15、20	11、13、18

表 6-13. 计时器 (TIMx) 信号说明 (续)

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
TIMA0_C3	IO	TIMA0 捕获/比较 3 信号	10、14、27、3、32、42、43、45	10、14、27、3、32、42、43、45	16、21、27、29、8	11、20、26、28	13、19、21、7	13、18、20、9	11、16、18、7
TIMA0_CON	O	TIMA0 捕获/比较 0 互补输出	10、17、23、32、39、40、47	10、17、23、32、39、40、47	13、21、25、26、31、8	11、14、2、20、24、25	13、17、18、7、8	13、17、2、9	11、15、20、7
TIMA0_C1N	O	TIMA0 捕获/比较 1 互补输出	10、14、18、25、33、38、42、45	10、14、18、25、33、38、42、45	14、22、29、8	11、15、21、28	14、21、7、9	14、20、9	12、18、7
TIMA0_C2N	O	TIMA0 捕获/比较 2 互补输出	12、19、20、26、28、31、35、37、41、8	12、19、20、26、28、31、35、37、41、8	10、15、17、20、24、6	13、16、19、23、9	10、12、16、5	10、11、12、16、8	10、14、6、9
TIMA0_C3N	O	TIMA0 捕获/比较 3 互补输出	15、16、20、27、28、33、44、46、5、8	15、16、20、27、28、33、44、46、5、8	12、16、17、22、28、30、6	1、21、27、9	14、20、22、5	1、14、19、8	12、17、19、6、8
TIMA_FAL0	I	TIMA 故障输入 0	12、15、16、19、24、3、46、8	12、15、16、19、24、3、46、8	10、12、15、30、6	1、13、16、9	10、22、5	1、10、11、8	19、6、8、9
TIMA_FAL1	I	TIMA 故障输入 1	1、11、17、18、35、41、8	1、11、17、18、35、41、8	1、13、14、24、6、9	12、14、15、23、4、9	16、24、5、8、9	16、4、8	14、2、6

表 6-13. 计时器 (TIMx) 信号说明 (续)

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
TIMA_FAL2	I	TIMA 故障输入 2	16、2、20、24、33、45、47	16、2、20、24、33、45、47	12、2、22、29、31	2、21、28、5	1、14、21	14、2、20、5	12、18、20、3
TIMG8_IDX	I	TIMG8 正交编码器索引脉冲信号	13、2、24、30、38、48、8	13、2、24、30、38、48、8	11、19、2、32、6	18、3、5、9	1、11、23、5	3、5、8	1、3、6
TIMG14_C0	IO	TIMG14 捕获/比较 0 信号	1、11、18、27、34、36、43、45	1、11、18、27、34、36、43、45	1、14、16、23、27、29、9	12、15、22、26、28、4	15、19、21、24、9	15、18、20、4	13、16、18、2
TIMG14_C1	IO	TIMG14 捕获/比较 1 信号	12、19、2、28、30、35、37、44	12、19、2、28、30、35、37、44	10、15、17、19、2、24、28	13、16、18、23、27、5	1、10、11、16、20	10、11、16、19、5	14、17、3、9
TIMG14_C2	IO	TIMG14 捕获/比较 2 信号	24、31、42、48	24、31、42、48	20、32	19、3	12、23	12、3	1、10
TIMG14_C3	IO	TIMG14 捕获/比较 3 信号	28	28	17				
TIMG1_C0	IO	TIMG1 捕获/比较 0 信号	11、13、14、20、22、29、36、39、45	11、13、14、20、22、29、36、39、45	11、18、25、29、9	12、17、24、28	17、21	20	18
TIMG1_C1	IO	TIMG1 捕获/比较 1 信号	12、15、17、21、23、37、40、46	12、15、17、21、23、37、40、46	10、13、26、30	1、13、14、25	18、22、8	1、10、17	15、19、8
TIMG2_C0	IO	TIMG2 捕获/比较 0 信号	17、23、25、3、32、43、46、9	17、23、25、3、32、43、46、9	13、21、27、30、7	1、10、14、20、26	13、19、22、6、8	1、13、18	11、16、19

表 6-13. 计时器 (TIMx) 信号说明 (续)

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
TIMG2_C1	IO	TIMG2 捕获/比较 1 信号	10、13、15、16、18、24、25、26、27、33、38、44、47、48、8	10、13、15、16、18、24、25、26、27、33、38、44、47、48、8	11、12、14、16、22、28、31、32、6、8	11、15、2、21、27、3、9	14、20、23、5、7、9	14、19、2、3、8、9	1、12、17、20、6、7、8
TIMG8_C0	IO	TIMG8 捕获/比较 0 信号	11、13、2、20、22、25、32、39、43、46、9	11、13、2、20、22、25、32、39、43、46、9	11、2、21、25、27、30、7、9	1、10、12、20、24、26、5	1、13、17、19、22、6	1、13、18、5	11、16、19、3
TIMG8_C1	IO	TIMG8 捕获/比较 1 信号	1、10、12、18、20、21、26、28、33、38、40、41、44、47、8	1、10、12、18、20、21、26、28、33、38、40、41、44、47、8	1、10、14、17、22、26、28、31、6、8	11、13、15、2、21、25、27、4、9	14、18、20、24、5、7、9	10、14、17、19、2、4、8、9	12、15、17、2、20、6、7

表 6-14. 通用异步接收器/发送器 (UART) 信号说明

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
UART0_CTS	I	UART0 允许发送信号	11、17、29、34、38、43	11、17、29、34、38、43	13、18、23、27、9	12、14、17、22、26	15、19、8	15、18	13、16
UART0_RTS	O	UART0 准备发送信号	12、16、30、35、37、42、44	12、16、30、35、37、42、44	10、12、19、24、28	13、18、23、27	11、16、20	10、16、19	14、17

表 6-14. 通用异步接收器/发送器 (UART) 信号说明 (续)

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
UART0_RX	IO	UART0 接收信号 (RXD)	19、 2、 21、 22、 23、 28、 32、 46、 48、 5	19、 2、 21、 22、 23、 28、 32、 46、 48、 5	15、 17、 2、 21、 30、 32	1、 16、 20、 3、 5	1、 10、 13、 22、 23	1、 11、 13、 3、 5	1、 11、 19、 3、 9
UART0_TX	O	UART0 发送信号 (TXD)	1、 18、 2、 20、 23、 24、 29、 3、 43、 45、 47	1、 18、 2、 20、 23、 24、 29、 3、 43、 45、 47	1、 14、 18、 2、 26、 27、 29、 31	15、 17、 2、 26、 28、 4、 5	1、 19、 21、 24、 9	18、 2、 20、 4、 5	16、 18、 2、 20、 3
UART1_CTS	I	UART1 允许发送信号	14、 22、 27、 39、 41、 46、 47	14、 22、 27、 39、 41、 46、 47	16、 25、 30、 31	1、 2、 24	17、 22	1、 2	19、 20
UART1_RTS	O	UART1 准备发送信号	15、 2、 23、 28、 33、 40、 48	15、 2、 23、 28、 33、 40、 48	17、 2、 22、 26、 32	21、 25、 3、 5	1、 14、 18、 23	14、 17、 3、 5	1、 12、 15、 3、 8
UART1_RX	I	UART1 接收信号 (RXD)	10、 12、 14、 16、 17、 19、 21、 26、 33、 34、 35、 40、 44	10、 12、 14、 16、 17、 19、 21、 26、 33、 34、 35、 40、 44	10、 12、 13、 15、 22、 23、 24、 26、 28、 8	11、 13、 14、 16、 21、 22、 23、 25、 27	10、 14、 15、 16、 18、 20、 7、 8	10、 11、 14、 15、 16、 17、 19、 9	12、 13、 14、 15、 17、 7、 9
UART1_TX	O	UART1 发送信号 (TXD)	11、 13、 15、 16、 20、 25、 32、 35、 9	11、 13、 15、 16、 20、 25、 32、 35、 9	11、 12、 21、 24、 7、 9	10、 12、 20、 23	13、 16、 6	13、 16	11、 14、 8

表 6-14. 通用异步接收器/发送器 (UART) 信号说明 (续)

信号名称	引脚类型	说明	PT 引脚	RGZ 引脚	RHB 引脚	DGS28 引脚	RGE 引脚	DGS20 引脚	RUK 引脚
UART2_CTS	I	UART2 允许发送信号	14、20、27、31、38、39、45、9	14、20、27、31、38、39、45、9	16、20、25、29、7	10、19、24、28	12、17、21、6	12、20	10、18
UART2_RTS	O	UART2 准备发送信号	10、15、21、30、41、42、46	10、15、21、30、41、42、46	19、30、8	1、11、18	11、22、7	1、9	19、7、8
UART2_RX	I	UART2 接收信号 (RXD)	15、26、29、37、38、39、40、44	15、26、29、37、38、39、40、44	18、25、26、28	17、24、25、27	17、18、20	17、19	15、17、8
UART2_TX	O	UART2 发送信号 (TXD)	14、25、28、36、39、40、43	14、25、28、36、39、40、43	17、25、26、27	24、25、26	17、18、19	17、18	15、16

6.4 未使用引脚的连接

表 6-15 列出了未使用引脚的正确端接方式。

表 6-15. 未使用引脚的连接

引脚 ⁽¹⁾	电势	注释
PAx 和 PBx	开路	将相应的引脚功能设置为 GPIO (PINCMx.PF = 0x1) 并使用内部上拉/下拉电阻器将未使用的引脚配置为输出低电平或输入。
NRST	VCC	NRST 为低电平有效复位信号；它必须上拉至 VCC，否则器件无法启动，有关详情，请参阅节 9.1

(1) 任何具有第二功能 (与通用 I/O 共用) 的未使用引脚都应遵循 “PAx 和 PBx” 未使用引脚连接指南。

7 规格

7.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

			最小值	最大值	单位
V _{DD}	电源电压	在 V _{DD} 引脚, 相对于 V _{SS}	-0.3	4.1	V
V _I	输入电压	施加到任何 5V 容限开漏引脚	-0.3	5.5	V
V _I	输入电压	施加到任何常见容限引脚	-0.3	V _{DD} + 0.3 (最大值为 4.1)	V
I _{VDD} ⁽³⁾	流入 V _{DD} 引脚的电流 (拉电流)	-40°C ≤ T _j ≤ 130°C		80	mA
		-40°C ≤ T _j ≤ 85°C		100	mA
I _{VSS} ⁽³⁾	流出 V _{SS} 引脚的电流 (灌电流)	-40°C ≤ T _j ≤ 130°C		80	mA
		-40°C ≤ T _j ≤ 85°C		100	mA
I _{IO}	SDIO 引脚的电流	SDIO 引脚灌入或拉出的电流		6	mA
	ODIO 引脚的电流	ODIO 引脚灌入的电流		20	mA
I _D	受支持的二极管电流	任一器件引脚上的二极管电流		±2	mA
T _j	结温		-40	130	°C
T _{stg}	贮存温度 ⁽²⁾		-40	150	°C

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 电路板焊接期间可以采用较高的温度, 根据现行的 JEDEC J-STD-020 规范, 峰值回流焊温度不得超过器件装运包装盒或卷盘上标注的界定值。
- (3) 对于在 V_{DD} = 1.62V 下运行的应用, 需要 I_{VDD}/I_{VSS} ≤ 20mA 来确保器件正常工作

7.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 AEC-Q100-002 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 AEC-Q100-011, 所有引脚	±500	V
		充电器件模型 (CDM), 符合 AEC-Q100-011, 转角引脚	±750	V

- (1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

7.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
V _{DD}	电源电压 ⁽³⁾	1.62 ⁽⁴⁾		3.6	V
C _{VDD}	V _{DD} 和 V _{SS} 之间放置的电容器 ⁽¹⁾		10		μF
T _A	环境温度	-40		125	°C
T _J	最大结温			130	°C
f _{MCLK}	具有 1 个闪存等待状态的 MCLK、CPUCLK、ULPCLK 频率 ⁽²⁾			32	MHz
	具有 0 个闪存等待状态的 MCLK、CPUCLK、ULPCLK 频率 ⁽²⁾			24	

- (1) 在 V_{DD}/V_{SS} 之间连接 C_{VDD}, 尽可能靠近器件引脚。C_{VDD} 需要一个至少具有该额定值和 ±20% 或更高容差的低 ESR 电容器。
- (2) 等待状态由系统控制器 (SYSCTL) 自动管理, 无需由应用软件配置。
- (3) MCLK 频率与 V_{DD} 建议的工作范围没有相关性。

(4) 功能在低至 $V_{BOR0-(max)}$ 时仍能得到保证。

7.4 热性能信息

热指标 ⁽¹⁾		封装	值	单位
$R_{\theta JA}$	结至环境热阻	LQFP-48 (PT)	78.8	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻		35.1	°C/W
$R_{\theta JB}$	结至电路板热阻		50.7	°C/W
Ψ_{JT}	结至顶部特征参数		3.5	°C/W
Ψ_{JB}	结至电路板特征参数		50.1	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻		不适用	°C/W
$R_{\theta JA}$	结至环境热阻	VQFN-48 (RGZ)	27.0	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻		25.3	°C/W
$R_{\theta JB}$	结至电路板热阻		17.6	°C/W
Ψ_{JT}	结至顶部特征参数		2.4	°C/W
Ψ_{JB}	结至电路板特征参数		16.0	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻		9.0	°C/W
$R_{\theta JA}$	结至环境热阻	VQFN-32 (RHB)	38.4	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻		30.5	°C/W
$R_{\theta JB}$	结至电路板热阻		19.0	°C/W
Ψ_{JT}	结至顶部特征参数		1.6	°C/W
Ψ_{JB}	结至电路板特征参数		19.0	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻		9.1	°C/W
$R_{\theta JA}$	结至环境热阻	VSSOP-28 (DGS28)	80.6	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻		39.9	°C/W
$R_{\theta JB}$	结至电路板热阻		42.6	°C/W
Ψ_{JT}	结至顶部特征参数		3.5	°C/W
Ψ_{JB}	结至电路板特征参数		42.2	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻		不适用	°C/W
$R_{\theta JA}$	结至环境热阻	VQFN-24 (RGE)	47.0	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻		40.7	°C/W
$R_{\theta JB}$	结至电路板热阻		24.2	°C/W
Ψ_{JT}	结至顶部特征参数		2.4	°C/W
Ψ_{JB}	结至电路板特征参数		24.2	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻		9.3	°C/W
$R_{\theta JA}$	结至环境热阻	VSSOP-20 (DGS20)	92.8	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻		35.5	°C/W
$R_{\theta JB}$	结至电路板热阻		49.6	°C/W
Ψ_{JT}	结至顶部特征参数		1.3	°C/W
Ψ_{JB}	结至电路板特征参数		49.1	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻		不适用	°C/W

热指标 ⁽¹⁾		封装	值	单位
$R_{\theta JA}$	结至环境热阻	WQFN-20 (RUK)	49.5	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻		48.7	°C/W
$R_{\theta JB}$	结至电路板热阻		23.7	°C/W
Ψ_{JT}	结至顶部特征参数		1.4	°C/W
Ψ_{JB}	结至电路板特征参数		23.7	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻		9.2	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

7.5 电源电流特性

7.5.1 运行/睡眠模式

VDD=3.3V。所有输入都连接至 0V 或 VDD。输出不供应或吸收任何电流。所有外设均禁用。

参数		MCLK	-40°C		25°C		85°C		105°C		125°C		单位
			典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	
RUN 模式													
IDD _{RUN}	MCLK=SYSOSC、CoreMark，从闪存执行	32MHz	2.9		2.9		2.9		2.9		2.9		mA
IDD _{RUN} ， 每 MHz	MCLK=SYSOSC，while (1)，从闪存执行	32MHz	52	58	53	59	53	59	54	60	54	60	uA/Mhz
	MCLK=SYSOSC、CoreMark，从闪存执行		90		91		91		91		91		
SLEEP 模式													
IDD _{SLEEP}	MCLK=SYSOSC，CPU 暂停	32MHz	1332	1455	1346	1468	1358	1479	1362	1486	1370	1490	uA
IDD _{SLEEP}	MCLK=LFCLK，CPU 暂停	32kHz	524	591	529	595	542	643	549	650	558	660	uA

7.5.2 停止/待机模式

除非另有说明，VDD=3.3V。所有输入都连接至 0V 或 VDD。输出不供应或吸收任何电流。所有未注明的外设均被禁用。

参数		ULPCLK	-40℃		25℃		85℃		105℃		125℃		单位
			典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	
STOP 模式													
IDD_STOP0	SYSOSC=32MHz， DISABLESTOP=0	4MHz	415	456	422	459	431	473	434	476	436	481	uA
IDD_STOP2	SYSOSC 关闭， DISABLESTOP=1， ULPCLK=LFCLK	32kHz	81	91	84	93	93	118	96	121	99	127	
STANDBY 模式													
IDD_STBY0	LFXT 和 RTC 被启用		2.6	4.1	2.7	4.1	7.9	27	11	30	16	34	uA
	LFOSC 和 IWDT 被启用		2.4	3.8	2.5	3.8	7.6	27	10	30	13	35	uA
	LFXT 和 RTC 已启用，IWDT 已启用		2.6	4.1	2.7	4.1	8.0	27	11	30	16	34	uA
	STOPCLKSTBY=0，TIMG0 启用		2.3	3.9	2.4	3.9	7.6	27	10	29	15	35	uA
IDD_STBY1	STOPCLKSTBY=1，TIMG0 启用	32kHz	2.1	3.4	2.2	3.4	7.1	26	10	29	15	34	
	STOPCLKSTBY=1，GPIOA 启用		2.0	2.6	2.1	2.6	7.1	26	10	29	13	34	

7.5.3 关断模式

除非另有说明，VDD=3.3V。所有输入都连接至 0V 或 VDD。输出不供应或吸收任何电流。内核稳压器关断。

参数		-40°C		25°C		85°C		105°C		125°C		单位
		典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	
IDD _{SHDN}	SHUTDOWN 模式下的电源电流	54		68		255		524		1362		nA

7.6 电源时序

7.6.1 电源斜坡

图 7-1 给出了上电和下电期间 POR - POR+、BOR0- 和 BOR0+ 之间的关系。




图 7-1. 下电上电 POR/BOR 条件 - VDD

7.6.2 POR 和 BOR

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
dVDD/dt	VDD (电源电压) 压摆率	上升			0.1	V/us
		下降 ⁽¹⁾			0.01	
		下降, 待机			0.1	V/ms
V _{POR+}	上电复位电压电平	上升	0.95	1.3	1.59	V
V _{POR-}		下降	0.9	1.25	1.54	V
V _{HYS, POR}	POR 迟滞		30	58	74	mV
V _{BOR0+, COLD}	欠压复位电压电平 0 (默认电平)	-40°C ≤ Ta ≤ 25°C , 冷启动, 上升	1.50	1.56	1.63	V
		25°C ≤ Ta ≤ 125°C , 冷启动, 上升	1.51	1.58	1.65	
V _{BOR0+}		上升 ⁽¹⁾	1.56	1.59	1.62	
V _{BOR0-}		下降 ⁽¹⁾	1.55	1.58	1.61	
V _{BOR0, STBY}		待机模式	1.51	1.56	1.61	
V _{BOR1+}	欠压复位电压电平 1	上升 ⁽¹⁾	2.13	2.17	2.21	V
V _{BOR1-}		下降 ⁽¹⁾	2.10	2.14	2.18	
V _{BOR1, STBY}		待机模式	2.06	2.13	2.20	
V _{BOR2+}	欠压复位电压电平 2	上升 ⁽¹⁾	2.73	2.77	2.82	V
V _{BOR2-}		下降 ⁽¹⁾	2.7	2.74	2.79	
V _{BOR2, STBY}		待机模式	2.62	2.71	2.8	
V _{BOR3+}	欠压复位电压电平 3	上升 ⁽¹⁾	2.88	2.96	3.04	V
V _{BOR3-}		下降 ⁽¹⁾	2.85	2.93	3.01	
V _{BOR3, STBY}		待机模式	2.82	2.92	3.02	
V _{HYS, BOR}	欠压复位迟滞	0 级		15	21	mV
		级别 1-3		34	40	

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
T _{PD, BOR}	RUN/SLEEP/STOP 模式			5	us
	待机模式			100	us

(1) 器件在运行、睡眠或停止模式下工作。

7.7 闪存特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
电源					
VDD _{PGM/ERASE}	编程及擦除电源电压	1.62		3.6	V
IDDERASE	擦除操作期间从 VDD 获得的电源电流		2		mA
IDDPGM	编程操作期间从 VDD 获得的电源电流		2.5		mA
耐久性					
NWEC _(LOWER)	擦除/编程周期耐久性（下部 32kB 闪存） ⁽¹⁾	100			k 个周期
NWEC _(UPPER)	擦除/编程周期耐久性（其余闪存） ⁽¹⁾	10			k 个周期
NE _(MAX)	发生故障前的总擦除操作 ⁽²⁾	802			K 擦除操作
NW _(MAX)	在扇区擦除之前每个字线的写入操作 ⁽³⁾			83	写入操作
保持					
t _{RET_85}	闪存存储器数据保留	-40°C ≤ T _j ≤ 85°C	60		年
t _{RET_105}	闪存存储器数据保留	-40°C ≤ T _j ≤ 105°C	11.4		年
编程和擦除时序					
t _{PROG (WORD, 64)}	闪存字的编程时间 ^{(4) (6)}		50	275	μs
t _{PROG (SEC, 64)}	1kB 扇区的编程时间 ^{(5) (6)}		6.4		ms
t _{ERASE (SEC)}	扇区擦除时间	≤2k 个擦除/编程周期, T _j ≥ 25°C	4	20	ms
t _{ERASE (SEC)}	扇区擦除时间	≤10k 个擦除/编程周期, T _j ≥ 25°C	20	150	ms
t _{ERASE (SEC)}	扇区擦除时间	≤10k 个擦除/编程周期	20	200	ms
t _{ERASE (BANK)}	组擦除时间	≤10k 个擦除/编程周期	22	220	ms

- (1) 下部 32kB 闪存地址空间支持更高的擦除/编程耐久性，从而实现 EEPROM 仿真应用。在具有 ≤32kB 闪存的器件上，整个闪存支持 NWEC_(LOWER) 个擦除/编程周期。
- (2) 发生故障前闪存支持的累计擦除操作总数。一次扇区擦除或组擦除操作被视为一次擦除操作。
- (3) 必须擦除字线之前、每个字线允许的最大写入操作数。如果需要对同一个字线执行额外的写入操作，则一旦达到每个字线的最大写入操作数，就需要执行扇区擦除。
- (4) 编程时间定义为从触发编程命令到在闪存控制器中设置命令完成中断标志所需的时间。
- (5) 扇区编程时间定义为从第一个字编程命令被触发到最后一个字编程命令完成并且在闪存控制器中设置中断标志所需的时间。该时间包括在扇区编程期间软件将每个闪存字（在第一个闪存字之后）加载到闪存控制器所需的时间。
- (6) 闪存字大小为 64 个数据位（8 个字节）。在具有 ECC 的器件上，总闪存字大小为 72 位（64 个数据位加 8 个 ECC 位）。

7.8 时序特性

VDD=3.3V, T_a=25°C（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
唤醒时间					
t _{WAKE, SLEEP}	从休眠到运行的唤醒时间 ⁽¹⁾		2		周期

VDD=3.3V, T_a=25°C (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
t _{WAKE, STOP0}	从 STOP0 到运行的唤醒时间 (SYSOSC 启用) ⁽¹⁾			14		us
t _{WAKE, STOP2}	从 STOP2 到运行的唤醒时间 (SYSOSC 禁用) ⁽¹⁾			13		us
t _{WAKE, STBY0}	从待机到运行的唤醒时间 ⁽¹⁾			15		us
t _{WAKE, SHDN}	从关断到运行的唤醒时间	快速启动启用		255		us
t _{WAKE, SHDN}	从关断到运行的唤醒时间	快速启动禁用		265		us
异步快速时钟请求时序						
t _{DELAY}	从异步请求的边沿到第一个 32MHz MCLK 边沿的延迟时间	模式为 SLEEP2		0.9		us
t _{DELAY}	从异步请求的边沿到第一个 32MHz MCLK 边沿的延迟时间	模式为 STOP0		2.4		us
t _{DELAY}	从异步请求的边沿到第一个 32MHz MCLK 边沿的延迟时间	模式为 STOP2		0.9		us
t _{DELAY}	从异步请求的边沿到第一个 32MHz MCLK 边沿的延迟时间	模式为 STANDBY1		3.2		us
启动时序						
t _{START, RESET}	器件从复位/上电开始的冷启动时间 ⁽²⁾	快速启动启用		241		us
		快速启动禁用		284		us
NRST 时序						
t _{RST, BOOTRST}	NRST 引脚上用于生成 BOOTRST 的脉冲长度下限	ULPCLK≥4MHz		2		us
		ULPCLK=32kHz		100		us
t _{RST, POR}	NRST 引脚上用于生成 POR 的脉冲长度下限			1		s

- (1) 唤醒时间是指从外部信号 (GPIO 唤醒事件) 的边沿到执行第一条 CPU 指令所需的时间, 其中 GPIO 干扰滤波器禁用 (FILTEREN=0x0) 且快速唤醒启用 (FASTWAKEONLY=1)
- (2) 启动时间是从 VDD 超过 VBOR0+ (冷启动) 到执行用户程序的第一条指令所需的时间。

7.9 时钟规格

7.9.1 系统振荡器 (SYSOSC)

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
f _{SYSOSC}	出厂修整的 SYSOSC 频率	SYSOSCCFG.FREQ=00 (BASE)		32	MHz
f _{SYSOSC}	启用频率校正环路 (FCL) 后的 SYSOSC 频率精度 ^{(1) (2)}	SETUSEFCL=1, T _a = 25°C	0	1.0	%
		SETUSEFCL=1, -40 °C ≤ T _a ≤ 125 °C	-2.1	1.6	
f _{SYSOSC}	禁用频率校正环路 (FCL) 后的 SYSOSC 精度, 32MHz ^{(1) (2)}	SETUSEFCL=0, SYSOSCCFG.FREQ=00, -40 °C ≤ T _a ≤ 125 °C	-2.6	1.8	%
t _{settle, SYSOSC}	达到目标精度的稳定时间 ⁽³⁾	SETUSEFCL=1		30	us

- (1) SYSOSC 精度是在默认上电状态下测量的, 其中 MCLK = SYSOSC, CPU 运行 while (1) 循环。
- (2) 使用外部 1ms 脉冲作为测量触发器, 通过内部 FCC 计数器测量 SYSOSC。

- (3) SYSOSC 被唤醒 (例如, 退出低功耗模式时) 并且 FCL 已启用时, SYSOSC 最初将下冲目标频率 f_{SYSOSC} , 额外的误差最高为 $f_{\text{settle, SYSOSC}}$, 时间为 $t_{\text{settle, SYSOSC}}$, 之后可达到目标精度。

7.9.2 低频振荡器 (LFOSC)

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
f_{LFOSC}	LFOSC 频率			32768		Hz
	LFOSC 精度	$-40^{\circ}\text{C} \leq T_a \leq 125^{\circ}\text{C}$	-5		5	%
		$-40^{\circ}\text{C} \leq T_a \leq 85^{\circ}\text{C}$	-3		3	%
I_{LFOSC}	LFOSC 电流消耗			300		nA
$t_{\text{start, LFOSC}}$	LFOSC 启动时间			1		ms

7.9.3 低频晶体/时钟

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
低频晶体振荡器 (LFXT)						
f_{LFXT}	LFXT 频率			32768		Hz
DC_{LFXT}	LFXT 占空比		30		70	%
OA_{LFXT}	LFXT 晶体振荡容差			419		k Ω
$C_{\text{L, eff}}$	集成的有效负载电容 ⁽¹⁾			1		pF
$t_{\text{start, LFXT}}$	LFXT 启动时间			1000		ms
I_{LFXT}	LFXT 电流消耗	XT1DRIVE=0, LOWCAP=1		300		nA
低频数字时钟输入 (LFCLK_IN)						
f_{LFIN}	LFCLK_IN 频率 ⁽²⁾	SETUSEEXLF=1	29491	32768	36045	Hz
DC_{LFIN}	LFCLK_IN 占空比 ⁽²⁾	SETUSEEXLF=1	40		60	%
LFCLK 监测器						
f_{FAULTLF}	LFCLK 监视器故障频率 ⁽³⁾	MONITOR=1	2800	4200	8400	Hz

- (1) 这包括寄生接合和封装电容 (每个引脚约为 2pF), 计算公式为 $C_{\text{LFXIN}} \times C_{\text{LFXOUT}} / (C_{\text{LFXIN}} + C_{\text{LFXOUT}})$, 其中 C_{LFXIN} 和 C_{LFXOUT} 分别是 LFXIN 和 LFXOUT 上的总电容。
- (2) 数字时钟输入 (LFCLK_IN) 接受逻辑电平平方波时钟。
- (3) LFCLK 监视器可用于监视 LFXT 或 LFCLK_IN。它将始终在低于 MIN 故障频率时发生故障, 并且永远不会在高于 MAX 故障频率时发生故障。

7.9.4 高频晶体/时钟

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
高频晶体振荡器 (HFXT)						
f_{HFXT}	HFXT 频率	HFXTSEL=00	4		8	MHz
f_{HFXT}	HFXT 频率	HFXTSEL=01	8.01		16	MHz
f_{HFXT}	HFXT 频率	HFXTSEL=10	16.01		32	MHz
DC_{HFXT}	HFXT 占空比	HFXTSEL=00	40		65	%
DC_{HFXT}	HFXT 占空比	HFXTSEL=01	40		60	%
DC_{HFXT}	HFXT 占空比	HFXTSEL=10	40		60	%

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
OA_{HFXT}	HFXT 晶体振荡容差	HFXTTRSEL=00 (4MHz 至 8MHz 范围)		2		k Ω
$C_{L, eff}$	集成的有效负载电容 ⁽¹⁾			1		pF
$t_{start, HFXT}$	HFXT 启动时间 ⁽²⁾	HFXTTRSEL=11 , 32MHz 晶体		0.5		ms
I_{HFXT}	HFXT 电流消耗 ⁽²⁾	$f_{HFXT}=4MHz$, $R_m=300\Omega$, $C_L=12pF$		100		μA
I_{HFXT}	HFXT 电流消耗 ⁽²⁾	$f_{HFXT}=32MHz$, $R_m=30\Omega$, $C_L=12pF$, $C_m=6.26fF$, $L_m=1.76mH$		600		μA
高频数字时钟输入 (HFCLK_IN)						
f_{HFIN}	HFCLK_IN 频率 ⁽³⁾	USEEXTHFCLK =1	4		32	MHz
DC_{HFIN}	HFCLK_IN 占空比 ⁽³⁾	USEEXTHFCLK =1	40		60	%

- (1) 这包括寄生接合和封装电容（每个引脚约为 2pF），计算公式为 $C_{HFXTIN} \times C_{HFXTOUT} / (C_{HFXTIN} + C_{HFXTOUT})$ ，其中 C_{HFXTIN} 和 $C_{HFXTOUT}$ 分别是 HFXIN 和 HFXOUT 上的总电容。
- (2) HFXT 启动时间 ($t_{start, HFXT}$) 是指从启用 HFXT 到典型晶体稳定振荡的时间。启动时间取决于晶体频率和晶体规格。电流消耗随着 RSEL 的增大而增加，启动时间则随着 RSEL 的增大而减少。
- (3) 数字时钟输入 (HFCLK_IN) 接受逻辑电平方波时钟。

7.10 数字IO

7.10.1 电气特性

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件		最小值	典型值	最大值	单位
V_{IH}	高电平输入电压	ODIO ⁽¹⁾	$VDD \geq 1.62V$	$0.7 \times VDD$		5.5	V
			$VDD \geq 2.7V$	2		5.5	V
		除 ODIO 和复位 以外的所有 I/O	$VDD \geq 1.62V$	$0.7 \times VDD$		$VDD + 0.3$	V
V_{IL}	低电平输入电压	ODIO	$VDD \geq 1.62V$	-0.3		$0.3 \times VDD$	V
			$VDD \geq 2.7V$	-0.3		0.8	V
		除 ODIO 和复位 以外的所有 I/O	$VDD \geq 1.62V$	-0.3		$0.3 \times VDD$	V
V_{HYS}	迟滞	ODIO		$0.05 \times VDD$			V
		除 ODIO 以外的 所有 I/O		$0.1 \times VDD$			V
I_{lkg}	高阻态漏电流	SDIO ^{(2) (3)}				50 ⁽⁴⁾	nA
R_{PU}	上拉电阻	除 ODIO 以外的 所有 I/O			40		k Ω
R_{PD}	下拉电阻				40		k Ω
C_I	输入电容				5		pF

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件		最小值	典型值	最大值	单位
V_{OL}	低电平输出电压	SDIO	$VDD \geq 2.7V$, $ I_{IO} _{max} = 6mA$ $VDD \geq 1.71V$, $ I_{IO} _{max} = 2mA$			0.4	V
		ODIO	$VDD \geq 2.7V$, $I_{OL,max} = 8mA$ $VDD \geq 1.71V$, $I_{OL,max} = 4mA$			0.5	
V_{OH}	高电平输出电压	SDIO	$VDD \geq 2.7V$, $I_{OH,max} = 6mA$	VDD-0.5			V
			$VDD \geq 1.71V$, $I_{OH,max} = 2mA$	VDD-0.4			V

- (1) I/O 类型：ODIO = 5V 容限开漏，SDIO = 标准驱动
- (2) 除非另有说明，否则漏电流是在将 VSS 或 VDD 施加到相应引脚的情况下测量的。
- (3) 数字端口引脚的漏电流单独测量。为输入选择端口引脚，而且上拉/下拉电阻器被禁用。
- (4) 此值适用于 SDIO 不与任何模拟输入进行多路复用的情况。如果 SDIO 与模拟输入进行多路复用，则漏电流可高达 100nA。

7.10.2 开关特性

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件		最小值	典型值	最大值	单位
f_{max}	端口输出频率	SDIO (1)	$VDD \geq 1.71V$, $C_L = 20pF$			16	MHz
			$VDD \geq 2.7V$, $C_L = 20pF$			32	
		ODIO	$VDD \geq 1.71V$, FM*, $C_L = 20pF - 100pF$			1	
t_r, t_f	输出上升/下降时间	SDIO	$VDD \geq 1.71V$, $C_L = 20pF$			3.5	ns
t_r, t_f	输出上升/下降时间	SDIO	$VDD \geq 2.7V$, $C_L = 20pF$			6.6	ns
t_f	输出下降时间	ODIO	$VDD \geq 1.71V$, FM*, $C_L = 20pF-100pF$	20*VDD/5.5		120	ns

- (1) I/O 类型：ODIO = 5V 容限开漏，SDIO = 标准驱动

7.11 模拟多路复用器 VBOOST

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
I_{VBST}	VBOOST 电流加法器	MCLK/ULPCLK 是 LFCLK		0.8		uA
		MCLK/ULPCLK 不是 LFCLK, SYSOSC 频率是 32MHz		20		
$t_{START,VBST}$	VBOOST 启动时间			12		us

7.12 ADC

7.12.1 电气特性

在推荐的电源电压和自然通风条件下的工作温度范围内（除非另有说明），所有典型值均在温度为 25°C 时测得，并且所有精度参数均使用 12 位分辨率模式测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
$V_{IN(ADC)}$	模拟输入电压范围(1)	适用于所有 ADC 模拟输入引脚	0		VDD	V
V_{R+}	ADC 正基准电压	来自 VDD 的 V_{R+}		VDD		V
		来自外部基准引脚的 V_{R+} (VREF+)	1.4		VDD	V
		来自内部基准的 V_{R+} (VREF)		VREF		V
V_{R-}	ADC 负基准电压			0		V
F_S	ADC 采样频率	RES = 0x0 (12 位模式)，外部基准			1.6	MSPS
F_S	ADC 采样频率	RES = 0x1 (10 位模式)，外部基准			1.7	MSPS

在推荐的电源电压和自然通风条件下的工作温度范围内（除非另有说明），所有典型值均在温度为 25°C 时测得，并且所有精度参数均使用 12 位分辨率模式测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
F_S	ADC 采样频率	RES = 0x2 (8 位模式)，外部基准			1.9	Msp/s
$I_{(ADC)}$	流入 VDD 端子的 工作电源电流	$F_S = 1.6\text{MSPS}$ ，外部基准， $V_{R+} = VDD$		350		μA
		$F_S = 500\text{ksp/s}$ ，内部基准， $V_{R+} = VREF = 2.5\text{V}$		300		
$C_{S/H}$	ADC 采样保持电容			0.22		pF
R_{in}	ADC 采样开关电阻			15		k Ω
ENOB	有效位数	内部基准， $V_{R+} = VREF = 2.5\text{V}$ ， $F_{in} = 10\text{KHz}$	9.4	10.2		位
		外部基准， $F_{in} = 10\text{KHz}$ (2)	10	10.6		
ENOB	有效位数	外部基准，硬件均值计算已启用（16 个样本）， $F_{in} = 10\text{KHz}$ (2)		11.8		位
SNR	信噪比	外部基准 (2)		67		dB
		内部基准， $V_{R+} = VREF = 2.5\text{V}$		64		
SNR	信噪比	外部基准 (2)，硬件均值计算已启用（16 个样本）		75		dB
PSRR _{DC}	电源抑制比（直流）	外部基准电压 (2)， $VDD = VDD_{(min)}$ 至 $VDD_{(max)}$		68		dB
		$VDD = VDD_{(min)}$ 至 $VDD_{(max)}$ 内部基准， $V_{R+} = VREF = 2.5\text{V}$		61		
PSRR _{AC}	电源抑制比（交流）	外部基准 (2)，1kHz 时 $\Delta VDD = 0.1\text{V}$		61		dB
		1kHz 时 $\Delta VDD = 0.1\text{V}$ 内部基准， $V_{R+} = VREF = 2.5\text{V}$		49		
T_{wakeUp}	ADC 唤醒时间	假设内部基准处于运行状态			5	μs
$V_{\text{SupplyMon}}$	电源监测器分压器 (VDD/3) 精度	ADC 输入通道：电源监测器 (3)	-1.5		+1.5	%
$I_{\text{SupplyMon}}$	电源监测器分压器电流消耗	ADC 输入通道：电源监测器		10		μA

(1) 模拟输入电压范围必须位于所选的 ADC 基准电压范围 V_{R+} 至 V_{R-} 内，才能获得有效的转换结果。

(2) 所有外部基准规格都是在 $V_{R+} = VREF+ = VDD = 3.3\text{V}$ 、 $V_{R-} = VREF- = VSS = 0\text{V}$ 且 $VREF+$ 引脚上有外部 $1\mu\text{F}$ 电容的条件下测得

(3) 模拟电源监测器。通道 15 上的模拟输入断开连接，并在内部连接到分压器 VDD/3。

7.12.2 开关特性

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件	最小值	典型值	最大值	单位
f_{ADCCLK}	ADC 时钟频率		4		32	MHz
$t_{\text{ADC trigger}}$	软件触发最小宽度		3			ADCCLK 周期
$t_{\text{Sample_step}}$	阶跃输入的采样时间	12 位模式， $R_S = 50\Omega$ ， $C_{\text{pext}} = 10\text{pF}$	0.188			μs
$t_{\text{Sample_VREF}}$	使用内部 VREF 输入时的采样时间	ADC 通道 = 29，12 位模式， VDD 作为基准	10			μs
$t_{\text{Sample_SupplyMon}}$	使用电源监测器 (VDD/3) 时的采样时间	12 位模式	5			μs

7.12.3 线性参数

在推荐的电源电压和自然通风条件下的工作温度范围内（除非另有说明），所有典型值均在温度为 25°C 时测得，并且所有线性参数均使用 12 位分辨率模式测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
E_I	积分线性误差 (INL)	外部基准 (1)	-2.0		+2.0	LSB
E_D	微分线性误差 (DNL) 保证无丢码	外部基准，12 位 (1)	-1.0		+1.0	LSB
E_O	偏移误差	外部基准 (1)	-5		5	mV
E_G	增益误差	外部基准 (1)	-6		6	LSB

(1) 所有外部基准规格都是在 $V_{R+} = VREF+ = VDD = 3.3\text{V}$ 、 $V_{R-} = VREF- = VSS = 0\text{V}$ 且 $VREF+$ 引脚上有外部 $1\mu\text{F}$ 电容的条件下测得

7.12.4 典型连接图




图 7-2. ADC 输入网络

1. 请参阅 [电气特性](#)，了解 R_{in} 和 $C_{S/H}$ 的值
2. 请参阅[电气特性](#)以了解 C_i 的值
3. C_{par} 和 R_{par} 表示外部 ADC 输入电路的寄生电容和电阻

使用以下公式来求解 ADC 转换所需的最小采样时间 (T)：

1. $\tau = (R_{par} + R_{in}) * C_{S/H} + R_{par} * (C_{par} + C_i)$
2. $K = \ln(2^n / \text{趋稳误差}) - \ln((C_{par} + C_i) / C_{S/H})$
3. $T (\text{最小采样时间}) = K * \tau$

7.13 温度传感器

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
TS _{TRIM}	出厂调整温度 ⁽¹⁾	ADC 和 VREF 配置：RES=0（12 位模式），VRSEL=2h（内部 VREF），BUFCONFIG=1h（1.4V VREF），ADC $t_{\text{Sample}}=10\mu\text{s}$	27	30	33	°C
TS _C	温度系数		-2.05	-1.89	-1.75	mV/°C
$t_{\text{SET, TS}}$	温度传感器稳定时间 ⁽²⁾			2.5	10	us

- (1) 通过用户校准可以实现更高的绝对精度。
- (2) 这是由 ADC 进行测量时，温度传感器稳定所需的时间上限。它可用于指定测量温度传感器时的最短 ADC 采样时间。

7.14 VREF

7.14.1 电气特性

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件	最小值	典型值	最大值	单位
I_{VREF}	VREF 工作电源电流	BUFCONFIG = {0, 1}, 无负载		80	100	μA
TC_{VREF}	VREF 的温度系数 ⁽¹⁾	BUFCONFIG = {0, 1}			75	ppm/°C
TC_{drift}	长期 VREF 漂移	时间 = 1000 小时, BUFCONFIG = {0, 1}, T = 25°C			300	ppm
$PSRR_{DC}$	VREF 电源抑制比（直流）	VDD = 1.7V 至 VDDmax, BUFCONFIG = 1	60	70		dB
		VDD = 2.7V 至 VDDmax, BUFCONFIG = 0	49	60		
V_{noise}	VREF 输出端的 RMS 噪声（0.1Hz 至 100MHz）	BUFFCONFIG = 1		500		μV_{rms}
		BUFFCONFIG = 0		900		
ADC F_S	支持的最大 ADC 采样频率	使用 VREF 作为 ADC 基准			515	ksps
$T_{startup}$	VREF 启动时间	BUFCONFIG = {0, 1}, VDD = 2.8V			30	us

(1) VREF 输出的温度系数是 TC_{VRBUF} 与内部带隙基准的温度系数之和。

7.14.2 电压特性

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件	最小值	典型值	最大值	单位
V_{DDmin}	VREF 运行所需的最小电源电压	BUFCONFIG = 1	1.62			V
		BUFCONFIG = 0	2.7			
VREF	电压基准输出电压	BUFCONFIG = 1	1.38	1.4	1.42	V
		BUFCONFIG = 0	2.46	2.5	2.54	

7.15 比较器 (COMP)

7.15.1 比较器电气特性

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件	最小值	典型值	最大值	单位
比较器电气特性						
V _{cm}	共模输入范围		0		VDD	V
V _{offset}	输入偏移电压		-20		20	mV
V _{hys}	直流输入迟滞	HYST=00h		0.4		mV
		HYST=01h		10		
		HYST=02h		20		
		HYST=03h		30		
t _{PD_ls}	传播延迟，响应时间	输出滤波器关闭，过驱 = 100mV，高速模式		32	50	ns
		输出滤波器关闭，过驱 = 100mV，低功耗模式		1.2	4	μs
t _{en}	比较器使能时间	达到传播延迟规格所需的启动时间，高速模式			5	μs
		达到传播延迟规格所需的启动时间，低功耗模式			10	μs
I _{comp}	比较器电流消耗。	V _{cm} = VDD/2，100mV 过驱，DAC 输出作为电压基准，VDD 作为 DAC 的基准，高速模式		130	200	μA
		V _{cm} = VDD/2，100mV 过驱，DAC 输出作为电压基准，VDD 作为 DAC 的基准，低功耗模式		0.85	2.7	μA
		V _{cm} = VDD/2，100mV 过驱，仅比较器。高速模式		120	180	μA
		V _{cm} = VDD/2，100mV 过驱，仅比较器，低功耗模式		0.7	2.1	μA
8 位 DAC 电气特性						
V _{dac}	DAC 输出范围		0		VDD	V

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另外注明）

参数		测试条件	最小值	典型值	最大值	单位
V _{dac-code}	给定代码的 8 位 DAC 输出电压	V _{IN} = 8 位 DAC 的基准电压, 代码 n = 0 至 255	$V_{IN} \times (n+1) / 256$			V
INL	8 位 DAC 的积分非线性		-1		1	LSB
DNL	8 位 DAC 的微分非线性		-1		1	LSB
增益误差	8 位 DAC 的增益误差	基准电压 = V _{DD}	-2		2	FSR 百分比
偏移误差	8 位 DAC 的失调电压误差		-5		5	mV
输出阻抗	8 位 DAC 输出阻抗		50			k Ω
t _{dac_settle}	静态模式下的 8 位 DAC 稳定时间	DACCODE0 = 0 → 255, DAC 输出精确到 1LSB, 引脚 PA11 上的 DAC 输出, C _{load} = 15pF	6			μ s
t _{dac_settle}	静态模式下的 8 位 DAC 稳定时间	DACCODE0 = 0 → 255, DAC 输出精确到 1LSB	1.5			μ s

7.16 I2C

7.16.1 I2C 特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	标准模式		快速模式		快速模式 +		单位
			最小值	最大值	最小值	最大值	最小值	最大值	
f _{I2C}	I2C 输入时钟频率	电源域 0 中的 I2C	2	32	8	32	20	32	MHz
f _{SCL}	SCL 时钟频率		0.1		0.4		1		MHz
t _{HD, STA}	保持时间（重复）启动		4		0.6		0.26		μ s
t _{LOW}	SCL 时钟的低电平周期		4.7		1.3		0.5		μ s
t _{HIGH}	SCL 时钟的高电平周期		4		0.6		0.26		μ s
t _{SU, STA}	一个针对重复启动的建立时间		4.7		0.6		0.26		μ s
t _{HD, DAT}	数据保持时间		0		0		0		ns
t _{SU, DAT}	数据设置时间		250		100		50		ns
t _{SU, STO}	停止的建立时间		4		0.6		0.26		μ s
t _{BUF}	STOP 与 START 条件之间的总线空闲时间		4.7		1.3		0.5		μ s
t _{VD, DAT}	数据有效时间		3.45		0.9		0.45		μ s
t _{VD, ACK}	数据有效确认时间		3.45		0.9		0.45		μ s

7.16.2 I2C 滤波器

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
f _{SP}	由输入滤波器进行抑制的尖峰的脉冲持续时间	AGFSELx = 0	6			ns
		AGFSELx = 1	14			ns
		AGFSELx = 2	22			ns
		AGFSELx = 3	35			ns

7.16.3 I²C 时序图




图 7-3. I2C 时序图

7.17 SPI

7.17.1 SPI

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
SPI						
f _{SPI}	SPI 时钟频率	时钟最大速度 = 32MHz 1.62V < VDD < 3.6V 控制器模式			16	MHz
f _{SPI}	SPI 时钟频率	时钟最大速度 = 32MHz 1.62V < VDD < 3.6V 外设模式			16	MHz
DC _{SCK}	SCK 占空比		40	50	60	%
控制器						
t _{SCLK_H/L}	SCLK 高电平或低电平时间		(t _{SPI} /2) - 1	t _{SPI} /2	(t _{SPI} /2) + 1	ns
t _{CS.LEAD}	CS 提前时间, CS 有效至时钟		1 个 SPI 时钟			ns
t _{CS.LAG}	CS 滞后时间, 最后一个时钟到 CS 无效		1 个 SPI 时钟			ns
t _{CS.ACC}	CS 访问时间, CS 有效到 PICO 数据输出			1/2 个 SPI 时钟		ns
t _{CS.DIS}	CS 禁用时间, CS 无效到 PICO 高阻抗			1 个 SPI 时钟		ns
t _{SU.CI}	POCI 输入数据设置时间 ⁽¹⁾	2.7 < VDD < 3.6V, 延迟采样已启用	1			ns
		1.62 < VDD < 2.7V, 延迟采样已启用	8			
t _{SU.CI}	POCI 输入数据设置时间 ⁽¹⁾	2.7 < VDD < 3.6V, 无延迟采样	30			ns
		1.62 < VDD < 2.7V, 无延迟采样	39			
t _{HD.CI}	POCI 输入数据保持时间	无延迟采样	0			ns
t _{VALID.CO}	PICO 输出数据有效时间 ⁽²⁾				16	ns
t _{HD.CO}	PICO 输出数据保持时间 ⁽³⁾		1			ns
外设						
t _{CS.LEAD}	CS 提前时间, CS 有效至时钟		13.5			ns
t _{CS.LAG}	CS 滞后时间, 最后一个时钟到 CS 无效		1			ns
t _{CS.ACC}	CS 访问时间, CS 有效到 POCI 数据输出				40	ns

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
$t_{CS,DIS}$	CS 禁用时间，CS 无效到 POCI 高阻抗			40	ns
$t_{SU,PI}$	PICO 输入数据设置时间	15			ns
$t_{HD,PI}$	PICO 输入数据保持时间	2.5			ns
$t_{VALID,PO}$	POCI 输出数据有效时间 ⁽²⁾	2.7V < VDD < 3.6V		31	ns
$t_{VALID,PO}$	POCI 输出数据有效时间 ⁽²⁾	1.62V < VDD < 2.7V		40	ns
$t_{HD,PO}$	POCI 输出数据保持时间 ⁽³⁾	5.5			ns

- (1) 启用延迟采样功能后，POCI 输入数据设置时间可得到完全补偿。
(2) 指定输出更改 SCLK 时钟边沿后将下一个有效数据驱动到输出所需的时间。
(3) 指定输出更改 SCLK 脉冲边沿后输出上数据保持有效的时长。

7.17.2 SPI 时序图




图 7-4. SPI 时序图 - 控制器模式




图 7-5. SPI 时序图 - 外设模式

7.18 UART

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
f_{UART}	UART 输入时钟频率			32	MHz
f_{BITCLK}	BITCLK 时钟频率（等于波特率，单位为 MBaud）			4	MHz
t_{SP}	由输入滤波器进行抑制的尖峰的脉冲持续时间	AGFSELx = 0	6		ns
		AGFSELx = 1	14	35	ns
		AGFSELx = 2	22	60	ns
		AGFSELx = 3	35	90	ns

7.19 TIMx

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
t_{res}	计时器分辨率时间	$f_{\text{TIMxCLK}} = 64\text{MHz}$	15.625		ns
		$f_{\text{TIMxCLK}} = 32\text{MHz}$	31.25		ns
			1		t_{TIMxCLK}
t_{COUNTER}	16 位计数器时钟周期	$f_{\text{TIMxCLK}} = 64\text{MHz}$	0.01563	1024	us
		$f_{\text{TIMxCLK}} = 32\text{MHz}$	0.03125	2048	us
			1	65536	t_{TIMxCLK}

7.20 仿真和调试

7.20.1 SWD 时序

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
f_{SWD}	SWD 频率			10	MHz

8 详细说明

以下各节介绍了构成此数据表中器件的所有元件。这些器件中集成的外设由软件通过存储器映射寄存器 (MMR) 进行配置。有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的相应章节。

8.1 概述

MSPM0C1105/6 微控制器 (MCU) 属于 MSP 高度集成的超低功耗 32 位 MSPM0 MCU 系列，该 MCU 系列基于 Arm® Cortex®-M0+ 32 位内核平台，工作频率最高可达 32MHz。这些低成本 MCU 提供高性能模拟外设集成，支持 -40°C 至 125°C 的工作温度范围，并在 1.62V 至 3.6V 的电源电压下运行。

MSPM0C1105/6 器件提供高达 64KB 的嵌入式闪存程序存储器和 8KB 的 SRAM。这些 MCU 包含精度为 -2.1% 至 +1.6% 的高速片上振荡器，无需外部晶体。其他特性包括 3 通道 DMA、CRC-16 加速器和各种高性能模拟外设（例如一个以 VDD 作为电压基准的 12 位 1.6Msps ADC、一个带 8 位基准 DAC 的比较器和片上温度传感器）。这些器件还提供智能数字外设，例如一个 16 位高级计时器（具备死区时间功能，计时器频率高达 64MHz）、四个 16 位通用计时器、一个窗口化看门狗计时器和各种通信外设（包括三个 UART、一个 SPI 和两个 I2C）。这些通信外设为 LIN、IrDA、DALI、Manchester、Smart Card、SMBus 和 PMBus 提供协议支持。

TI MSPM0 系列低功耗 MCU 包含具有不同模拟和数字集成度的器件，可让客户找到满足其工程需求的 MCU。MSPM0 MCU 平台将 Arm Cortex-M0+ 平台与超低功耗整体系统架构相结合，使系统设计人员能够在降低能耗的同时提高性能。

有关完整的模块说明，请参阅 [MSPM0 C 系列微控制器技术参考手册](#)。

8.2 CPU

CPU 子系统 (MCPUSS) 上实现了 Arm Cortex-M0+ CPU、指令预取/高速缓存、系统计时器以及中断管理功能。Arm Cortex-M0+ 是一款低成本 32 位 CPU，可为嵌入式应用提供高性能和低功耗。该 CPU 子系统的主要特性包括：

- Arm Cortex-M0+ CPU，支持高达 32MHz 的时钟频率
 - 带有 32 周期 32x32 乘法指令的 ARMv6-M Thumb 指令集（小端）
- 用于改进顺序代码执行的预取逻辑和具有两个 64 位高速缓存行的指令缓存
- 具有 24 位递减计数器和自动重新加载功能的系统计时器 (SysTick)
- 具有 4 个可编程优先级和尾链的嵌套矢量中断控制器 (NVIC)

8.3 工作模式

MSPM0 MCU 提供五种主要工作模式（电源模式），可根据应用要求优化器件功耗。这些模式按照功耗从高到低排列如下：RUN、SLEEP、STOP、STANDBY 和 SHUTDOWN。CPU 会在运行模式中执行代码。外设中断事件可将器件从睡眠、停止或待机模式唤醒至运行模式。关断模式会完全禁用内部内核稳压器，以最大限度地降低功耗，并且只能通过 NRST、SWD 或某些 IO 上的逻辑电平匹配来实现唤醒。运行、睡眠、停止和待机模式还包括多个可配置的策略选项（例如，RUN.x），用于平衡性能与功耗。

为了进一步平衡性能和功耗，MSPM0 器件实现了两个电源域：PD1（用于 CPU、存储器和高性能外设）和 PD0（用于低速、低功耗外设）。

- 在运行和睡眠模式下，PD1 始终通电，但在所有其他模式下会禁用。
- PD0 在运行、睡眠、停止和待机模式下始终通电。
- PD1 和 PD0 在关断模式下都会禁用。

8.3.1 不同工作模式下的功能

[不同工作模式下支持的功能](#) 提供了每种工作模式下支持的功能。

功能键：

- **EN**：该功能会在指定的模式下启用。
- **DIS**：该功能会在指定的模式下被禁用（时钟或电源门控），但该功能的配置会保留。
- **OPT**：该功能在指定的模式下是可选的，如果配置为启用，则保持启用状态。
- **NS**：该功能在指定的模式下不会自动禁用，但不受支持。

- **OFF**：该功能在指定的模式下会完全断电，不会保留任何配置信息。从关闭状态唤醒时，所有模块寄存器必须由应用软件重新配置为所需的设置。

表 8-1. 不同工作模式下支持的功能

运行模式		RUN			SLEEP			STOP		STANDBY		关断
		RUN0	RUN1	RUN2	SLEEP0	SLEEP1	SLEEP2	STOP0	STOP2	STANDBY0	STANDBY1	
振荡器	SYSOSC	EN	EN	DIS	EN	EN	DIS	OPT ⁽¹⁾	DIS	DIS	DIS	关断
	LFOSC 或 LFXT	EN										关断
	HFXT	EN	DIS	DIS	OPT	DIS						关断
时钟	CPUCLK	32M	32k	32k	DIS							关断
	MCLK 至 PD1	32M	32k	32k	32M	32k	32k	DIS				关断
	ULPCLK 至 PD0	32M	32k	32k	32M	32k	32k	4M ⁽¹⁾	32k	DIS	关断	
	ULPCLK 至 TIMG14/8	32M	32k	32k	32M	32k	32k	4M ⁽¹⁾	32k		关断	
	RTCCLK	32k										关断
	MFCLK	OPT	DIS		OPT	DIS		OPT	DIS			关断
	LFCLK	32k									DIS	关断
	LFCLK 到 TIMG14/8	32k										关断
	MCLK 监测器	OPT									DIS	关断
	LFCLK 监测器	OPT										关断
PMU	POR 监测器	EN										
	BOR 监测器	EN										关断
	内核稳压器	全驱动						减速驱动		低驱动		关断
核心功能	CPU	EN			DIS							关断
	DMA	OPT						NS (支持的触发器)				关断
	闪存	EN						OPT		DIS		关断
	SRAM	EN						OPT		DIS		关断
PD1 外设	SPI0	OPT						DIS				关断
	CRC	OPT						DIS				关断
PD0 外设	TIMG14/8	OPT										关断
	TIMG1/2	OPT									DIS	关断
	TIMA0	OPT									DIS	关断
	UART0/1/2	OPT									DIS	关断
	I2C0/1	OPT									DIS	关断
	GPIOA/B	OPT									OPT ²	关断
	WWDT0	OPT									OPT ⁽²⁾	关断
	IWDT	OPT										关断
	RTC_B	OPT										关断
模拟	ADC0	OPT						NS (支持的触发器)				关断
	COMP	OPT										关断
	VREF	OPT						NS				关断
	温度传感器	OPT								关断		关断
IOMUX 和 IO 唤醒		EN										具有唤醒功能的 DIS

表 8-1. 不同工作模式下支持的功能 (续)

运行模式	RUN			SLEEP			STOP		STANDBY		关断
	RUN0	RUN1	RUN2	SLEEP0	SLEEP1	SLEEP2	STOP0	STOP2	STANDBY0	STANDBY1	
唤醒源	不适用			任何 IRQ			PD0 IRQ				IOMUX 、 NRST 、 SWD

- 如果从 RUN1 进入 STOP0 (SYSOSC 启用, 但 MCLK 来自 LFCLK), 则 SYSOSC 保持启用状态, 就像它在 RUN1 中一样, ULPCCLK 保持在 32kHz, 就像它在 RUN1 中一样。如果从 RUN2 进入 STOP0 (SYSOSC 禁用并且 MCLK 来自 LFCLK), 则 SYSOSC 保持禁用状态, 就像它在 RUN2 中一样, ULPCCLK 保持在 32kHz, 就像它在 RUN2 中一样。
- 在待机模式下使用 STANDBY1 策略时, 只有特定外设 (TIMG14、TIMG8、IWDG 和 RTC) 设有时钟。其他 PD0 外设可在发生外部活动时生成异步快速时钟请求, 但不会主动配备时钟。

8.4 电源管理单元 (PMU)

电源管理单元 (PMU) 为器件生成内部稳压内核电源, 并对外部电源 (VDD) 进行监控。PMU 还包含 PMU 本身以及模拟外设所使用的带隙电压基准。PMU 的主要特性包括:

- 上电复位 (POR) 电源监测器
- 欠压复位 (BOR) 电源监测器, 具有使用三个可编程阈值的预警功能
- 支持 RUN、SLEEP、STOP 和 STANDBY 模式的内核稳压器, 可在性能与功耗之间实现动态平衡
- 受奇偶校验保护的修整, 可在电源管理修整损坏时立即生成上电复位 (POR)
- 4 字节的关断存储器

有关更多详细信息, 请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“PMU”一章。

8.5 时钟模块 (CKM)

时钟模块提供以下振荡器:

- LFOSC**: 内部低频振荡器 (32kHz)
- SYSOSC**: 内部高频振荡器 (32MHz, 带有出厂修整)
- LFXT/LFCKIN**: 低频外部晶体振荡器或数字时钟输入 (32kHz)
- HFXT/HFCKIN**: 高频外部晶体振荡器或数字时钟输入 (4MHz 至 32MHz)

以下时钟由时钟模块分配, 供处理器、总线和外设使用:

- MCLK**: PD1 外设的主系统时钟, 源自 SYSOSC、LFCLK 或 HSCLK, 在运行和睡眠模式下有效
- CPUCLK**: 处理器的时钟 (源自 MCLK), 在运行模式下有效
- ULPCLK**: PD0 外设的超低功耗时钟, 在运行、睡眠、停止和待机模式下有效
- MFCLK**: 外设的 4MHz 固定中频时钟, 在运行、睡眠和停止模式下可用
- LFCLK**: 外设或 MCLK 的 32kHz 固定低频时钟, 在运行、睡眠、停止和待机模式下有效
- ADCCLK**: ADC 时钟, 在运行、睡眠和停止模式下可用
- RTCCLK**: 固定 32kHz 时钟直接连接 RTC
- CLK_OUT**: 用于在外部输出时钟, 在运行、睡眠、停止和待机模式下可用
- HFCLK**: 源自 HFXT 或 HFCLK_IN 的高频时钟, 在运行和睡眠模式下可用
- HSCLK**: 源自 HFCLK 的高速时钟, 具有运行和睡眠模式

有关更多详细信息, 请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“CKM”一章。

8.6 DMA_B

直接存储器存取 (DMA) 控制器支持将数据从一个存储器地址移到另一个存储器地址，而无需 CPU 干预。例如，DMA 可用于将数据从 ADC 转换存储器移动到 SRAM。通过使 CPU 保持在低功耗模式，而无需将其唤醒来在外设之间移动数据，DMA 降低了系统功耗。

这些器件中的 DMA_B 支持以下重要特性：

- 3 个 DMA 传输通道
 - 2 个全功能通道，支持重复传输模式
 - 1 个基本通道，支持单次传输模式
- 可配置的 DMA 通道的优先级
- ADC、UART、SPI 或计时器触发支持直接外设到 DMA 触发器。
- 字节 (8 位)、短字 (16 位)、字 (32 位) 或混合字节和字传输能力
- 传输计数器块大小支持传输高达 64k 的任何类型数据
- 可配置的 DMA 传输触发器选择
- 为其他通道提供服务的活动通道中断
- 乒乓缓冲器架构的提前中断生成
- 在另一个通道上的活动完成时级联通道
- 支持数据重组的跨步模式，例如三相计量应用
- 收集模式

表 8-2 显示了支持的 DMA 功能以及相应的 DMA 通道编号。

表 8-2. DMA_B 通道功能

DMA 功能	DMA_B	
	全功能通道	基本通道
通道数量	0、1	2
重复模式	✓	-
表格和填充模式	✓	-
收集模式	✓	-
早期 IRQ 通知	✓	-
自动启用	✓	✓
超长整型 (128 位) 传输	✓	✓
跨步模式	✓	✓
级联通道支持	✓	✓

表 8-3 列出了使用 DMA 存储器映射寄存器中的 DMATCTL.DMATSEL 控制位配置的可用 DMA 触发。

表 8-3. DMA 触发映射

DMATCTL.DMATSEL	触发源
0	软件
1	通用订阅者 0 (FSUB_0)
2	通用订阅者 0 (FSUB_1)
3	I2C0 发布者 1
4	I2C0 发布者 2
5	I2C1 发布者 1
6	I2C1 发布者 2
7	SPI0 发布者 1
8	SPI0 发布者 2
9	UART0 发布者 1

表 8-3. DMA 触发映射 (续)

DMACTL.DMATSEL	触发源
10	UART0 发布者 2
11	UART1 发布者 1
12	UART1 发布者 2
13	UART2 发布者 1
14	UART2 发布者 2
15	ADC0 DMA 触发

8.7 事件

事件管理器将数字事件从一个实体 (例如外设) 传输到另一个实体 (例如, 另一个外设、DMA 或 CPU)。事件管理器通过一组定义的事件发布者 (发生器) 和订阅者 (接收器) 实现事件传输, 这些事件发布者和订阅者通过包含静态路由和可编程路由组合的事件结构进行互连。

事件管理器传输的事件包括:

- 作为中断请求 (IRQ) 传输到 CPU 的外设事件 (静态事件)
 - 示例: RTC 中断会发送到 CPU
- 作为 DMA 触发器传输到 DMA 的外设事件 (DMA 事件)
 - 示例: 传输到 DMA、请求 DMA 传输的 UART 数据接收触发器
- 传输到另一个外设以直接触发硬件中操作的外设事件 (通用事件)
 - 示例: TIMx 计时器外设将周期性事件发布到 ADC 订阅者端口, ADC 使用该事件触发采样开始

有关更多详细信息, 请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“事件”一章。

表 8-4. 通用事件通道

通用路由是点对点 (1:1) 路由或一分二 (1:2) 分离器路由, 其中发布事件的外设配置为使用多个可用的通用路由通道之一来将事件发布到另一个实体 (如果是分离器路由, 则为多个实体)。在这里, 实体可以是另一个外设、通用 DMA 触发事件或通用 CPU 事件。

CHANID	通用路由通道选择	通道类型
0	未选择通用事件通道	不适用
1	选择了通用事件通道 1	1 : 1
2	选择了通用事件通道 2	1 : 1
3	选择了通用事件通道 3	1 : 1
4	选择了通用事件通道 4	1 : 1
6	选择了通用事件通道 5	1:1
7	选择了通用事件通道 5	1 : 2 (分离器)
8	选择了通用事件通道 6	1 : 2 (分离器)

8.8 存储器

8.8.1 内存组织

表 8-5 总结了各个器件的存储器映射。有关存储器区域详情的更多信息, 请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的平台存储器映射部分。

表 8-5. 内存组织

存储器区域	子区域	MSPM0C1105	MSPM0C1106
代码 (闪存)	闪存	32KB ⁽¹⁾ 0x0000.0000 至 0x0000.7FFF	64KB ⁽¹⁾ 0x0000.0000 至 0x0000.FFFF

表 8-5. 内存组织 (续)

存储器区域	子区域	MSPM0C1105	MSPM0C1106
SRAM (SRAM)	SRAM	8KB 0x2000.0000 至 0x2000.1FFF	8KB 0x2000.0000 至 0x2000.1FFF
外设	外设	0x4000.0000 至 0x40FF.FFFF	0x4000.0000 至 0x40FF.FFFF
	闪存	0x0040.0000 至 0x0040.7FFF	0x0040.0000 至 0x0040.9FFF
	配置 NVM	512 字节 0x41C0.0000 至 0x41C0.0200	512 字节 0x41C0.0000 至 0x41C0.0200
	FACTORY	0x41C4.0000 至 0x41C4.0080	0x41C4.0000 至 0x41C4.0080
子系统		0x6000.0000 至 0x7FFF.FFFF	0x6000.0000 至 0x7FFF.FFFF
系统 PPB		0xE000.0000 至 0xE00F.FFFF	0xE000.0000 至 0xE00F.FFFF

(1) 第一个 32KB 闪存存储器 (地址 0x0000.0000 至 0x0000.8000) 具有高达 100000 个编程/擦除周期。

8.8.2 外设文件映射

表 8-6 列出了可用的外设和每个外设的寄存器基地址。

表 8-6. 外设汇总

外设名称	基址	尺寸
COMP0	0x40008000	0x00001F0
VREF	0x40030000	0x00001F0
WWDT0	0x40080000	0x0000150
TIMG14	0x40084000	0x00001F0
TIMG1	0x40086000	0x00001F0
TIMG2	0x40088000	0x00001F0
TIMG8	0x40090000	0x00001F0
LFSS	0x40094000	0x0000160
RTC_B	0x40094000	0x0000160
IWDT	0x40094000	0x0000160
GPIOA	0x400A0000	0x00001F0
GPIOB	0x400A2000	0x00001F0
SYSCTL	0x400AF000	0x0000310
DEBUGSS	0x400C7000	0x00001F0
EVENTLP	0x400C9000	0x0000300
FLASHCTL	0x4042A000	0x00001F0
I2C0	0x40440000	0x0000200
I2C1	0x400CD000	0x0000200
UART1	0x400F0000	0x00001F0
UART2	0x400F2000	0x00001F0
UART0	0x40100000	0x00001F0
CPUSS	0x40102000	0x00001F0
WUC	0x40108000	0x00001F0
IOMUX	0x40400000	0x00001F0
DMA	0x40424000	0x0000050
CRC	0x40428000	0x0000200
SPI0	0x40468000	0x00001F0
ADC0_SVT	0x4055A000	0x0000100

表 8-6. 外设汇总 (续)

外设名称	基址	尺寸
TIMA0	0x40860000	0x00001F0

8.8.3 外设中断向量

表 8-7 显示了此器件中每个外设的 IRQ 编号和中断组号。

表 8-7. 中断向量编号

外设名称	NVIC IRQ
SYSCTL	0
DEBUGSS	1
TIMG8	2
UART1	3
ADC0	4
COMP0	7
UART2	8
SPI0	9
UART0	15
TIMG14	16
TIMG2	17
TIMA0	18
TIMG1	19
GPIOA	22
GPIOB	23
I2C0	24
I2C1	25
FLASHCTL	27
WWDTO	29
LFSS	30
RTC_B	30
IWDT	30
DMA	31

8.9 闪存存储器

该器件提供了单组非易失性闪存存储器来存储可执行程序代码和应用数据。

该闪存的主要特性包括：

- 在整个推荐电源电压范围内支持电路内编程和擦除操作
- 1KB 小扇区大小 (最小擦除分辨率为 1KB)
- 在闪存存储器的 32 个选定扇区上最多可执行 100,000 个编程/擦除周期, 在其余闪存存储器上最多可执行 10,000 个编程/擦除周期 (闪存存储器为 32kB 的器件在整个闪存存储器上支持 100,000 个周期)

有关更多详细信息, 请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“NVM”一章。

8.10 SRAM

MSPM0Cxx MCU 包含一个低功耗高性能 SRAM 存储器, 可在器件支持的 CPU 频率范围内实现零等待状态访问。SRAM 存储器可用于存储易失性信息, 例如调用栈、堆、全局数据和代码。SRAM 存储器内容在 RUN、SLEEP、STOP 和 STANDBY 工作模式下完全保留, 并在关断模式下丢失。该器件提供写保护机制, 允许应用程序以 1KB 的分辨率对 SRAM 存储器进行动态写保护。当将可执行代码放入 SRAM 时, 写保护很有用, 可针对 CPU 或 DMA 无意覆盖代码提供一定程度的保护。将代码放置在 SRAM 中可以通过实现零等待状态操作和降低功耗来提高关键循环的性能。

8.11 GPIO

通用输入/输出 (GPIO) 外设允许应用通过器件引脚写入数据和读取数据。通过使用端口 A 和端口 B GPIO 外设，这些器件支持多达 45 个 GPIO 引脚。

GPIO 模块的主要特性包括：

- 无需在软件中使用“读取、修改、写入”结构，即可设置/清除/切换多个位
- 采用“具有唤醒功能的标准配置”驱动功能的 GPIO 能够将器件从 SHUTDOWN 模式唤醒
- “快速唤醒”功能支持通过任意 GPIO 端口从 STOP 和 STANDBY 模式进行低功耗唤醒
- 用户控制的输入滤波

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“GPIO”一章。

8.12 IOMUX

IOMUX 外设支持 IO 焊盘配置并控制进出器件引脚的数字数据流。IOMUX 的主要特性包括：

- IO 焊盘配置寄存器支持可编程驱动强度、速度、上拉或下拉等
- 数字引脚多路复用允许将多个外设信号路由到同一个 IO 焊盘
- 引脚功能和能力由用户使用 PINCM 寄存器进行配置

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“IOMUX”一章。

8.13 ADC

这些器件中的 12 位模数转换器 (ADC) 模块支持采用单端输入的快速 12 位转换。

ADC 模块特性包括：

- 12 位输出分辨率，最高可达 1.6Msps 且 ENOB 为 10.6 位 (外部基准)
- 多达 27 个外部输入通道
- 内部通道用于温度检测、电源监测和模拟信号链
- 软件可选基准：
 - 1.4V 或 2.5V (VREF) 的可配置内部专用 ADC 基准电压 (VREF)
 - MCU 电源电压 (VDD)
 - 支持在 VREF+/- 器件引脚上提供外部基准电压
 - 需要在 VREF+/- 引脚上放置一个去耦电容器才能正常运行。
- 在运行、睡眠和停止模式下运行，并支持从待机模式触发

表 8-8. ADC0 通道映射

CHANNEL[0:7]	信号名称	CHANNEL[8:15]	信号名称
0	A0	16	A16
1	A1	17	A17
2	A2	18	A18
3	A3	19	A19
4	A4	20	A20
5	A5	21	A21
6	A6	22	A22
7	A7	23	A23
8	A8	24	A24
9	A9	25	A25
10	A10	26	A26

表 8-8. ADC0 通道映射 (续)

CHANNEL[0:7]	信号名称	CHANNEL[8:15]	信号名称
11	A11	27	保留
12	A12	28	温度传感器
13	A13	29	VREF
14	A14	30	保留
15	A15	31	电源/电池监测器

以斜体显示的信号名称表示 SoC 的内部信号。这些信号用于内部外设互连。

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“ADC”一章。

8.14 温度传感器

温度传感器提供随器件温度呈线性变化的电压输出。温度传感器输出在内部连接到其中一个 ADC 输入通道，以实现温度数字转换。

出厂常量存储器区域中提供了温度传感器的器件特定单点校准值。该校准值表示与在 12 位模式下使用 1.4V 内部 VREF 在出厂修整温度 (TS_{TRIM}) 下测量的温度传感器相对应的 ADC 转换结果 (采用 ADC 代码格式)。此校准值可与温度传感器温度系数 (TS_C) 一起使用，以估算器件温度。有关如何通过出厂修整值估算器件温度的指导，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“温度传感器”一节。

8.15 低频子系统 (LFSS)

低频子系统 (LFSS) 是一个子系统，可在一个共享子系统下将多个功能外设组合在一起。这些外设由低频时钟 (LFCLK) 计时，或需要在低功耗模式期间处于运行状态。LFCLK 的典型频率为 32kHz，主要用于长期计时。

该器件中的 LFSS 包含以下元件：

- 具有附加预分频器扩展和时间戳捕获功能的实时时钟
- 一个异步 IWDG

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“LFSS”一章。

8.16 VREF

这些器件中的共享电压基准 (VREF) 模块包含一个可配置的电压基准缓冲器，让用户能够为板载模拟外设提供一个稳定的基准。该模块还支持为需要更高精度的应用提供外部基准。

VREF 模块特性包括：

- 用户可选择 1.4V 和 2.5V 内部基准电压。将为 ADC 和 COMP 选择相同的基准电压
- 内部基准支持以高达 515ksps 的速率运行 ADC
- 支持在 VREF+ 和 VREF- 器件引脚上提供外部基准电压




图 8-1. VREF 模块

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“VREF”一章。

8.17 COMP

器件中的比较器外设会比较两个输入端子上的电压电平，并根据该比较提供数字输出。它支持以下主要特性：

- 可编程迟滞
- 可编程基准电压：
 - 外部基准电压 (VREF IO)
 - 集成 8 位基准 DAC
- 可配置工作模式：
 - 高速模式
 - 低功耗模式
- 可编程输出干扰滤波器延迟
- 支持来自 TIMx 实例的 6 个消隐源 (请参阅表 8-10)
- 支持所有低功耗模式的输出唤醒器件
- 输出连接到高级计时器故障处理机制
- 比较器寄存器中的 IPSEL 和 IMSEL 位可用于从器件引脚选择比较器通道输入
- 8 位基准 DAC 可用于输出到器件引脚

表 8-9. COMP0 输入通道选择

IPSEL/IMSEL 位	正极端子输入	负极端子输入
0x0	COMP0_IN0+	COMP0_IN0-
0x1	COMP0_IN1+	COMP0_IN1-
0x2	COMP0_IN2+	COMP0_IN2-
0x3	COMP0_IN3+	-
0x5	-	温度传感器

表 8-10. COMP0 消隐源表

CTL2.BLANKSRC	已选择消隐源
1	TIMA0.CC2
2	TIMA0.CC3

表 8-10. COMP0 消隐源表 (续)

CTL2.BLANKSRC	已选择消隐源
3	TIMA0.CC1
4	TIMG0.CC1
5	TIMG1.CC1
6	TIMG8.CC1

有关器件模拟连接的更多信息，请参阅 [节 8.27](#)。

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“COMP”一章。

8.18 安全性

该器件提供多项安全功能，其中包括：

- 调试安全
- 唯一芯片 ID
- 用于保护代码和数据的灵活防火墙
 - 闪存写入/擦除保护
 - 闪存读取-执行保护
 - 闪存 IP 保护
 - SRAM 写入执行互斥
- 安全启动
- 安全固件更新
- 客户安全代码
- 循环冗余校验器 (CRC-16) 支持自定义多项式

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“安全”一章

8.19 CRC

循环冗余校验 (CRC) 模块为输入数据序列提供签名。CRC 模块的主要特性包括：

- 支持基于 CRC16-CCITT 的 16 位 CRC
- 支持位反转

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“CRC”一章。

8.20 UART

UART 外设 (UART0、UART1、UART2) 提供以下主要特性：

- 标准的异步通讯位：起始位、停止位、奇偶校验位
- 完全可编程串行接口
 - 5、6、7 或 8 个数据位
 - 偶校验、奇校验、固定校验或无奇偶校验位生成与检测
 - 可产生 1 或 2 个停止位
 - 线路中断检测
 - 输入信号上的干扰滤波器
 - 可编程波特率生成，过采样率为 16、8 或 3
 - 本地互连网络 (LIN) 模式支持
- 独立的 4 入口发送和接收 FIFO 支持 DAM 数据传输
- 支持发送和接收环回模式操作
- 有关受支持协议的详细信息，请参阅 [表 8-11](#)。

表 8-11. UART 特性

UART 特性	UART0 (扩展接口)	UART1、UART2 (主接口)
在停止和待机模式下处于运行状态	是	是
独立的发送和接收 FIFO	是	是
支持硬件流控制	是	是
支持 9 位配置	是	是
支持 LIN 模式	是	-
支持 DALI	是	-
支持 IrDA	是	-
支持 ISO7816 Smart Card	是	-
支持曼彻斯特编码	是	-

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“UART”一章。

8.21 I2C

这些器件中的内部集成电路接口 (I²C) 外设提供与总线上其他 I2C 器件的双向数据传输，并支持以下主要特性：

- 具有多个 7 位目标地址的 7 位和 10 位寻址模式
- 多控制器发送器或接收器模式
- 具有可配置时钟扩展的目标接收器或发送器模式
- 支持标准模式 (SM)，比特率高达 100kbps
- 支持快速模式 (FM)，比特率高达 400kbps
- 支持快速+ 模式 (FM+)，比特率高达 1Mbps
- 独立的 4 入口发送和接收 FIFO 支持 DMA 数据传输
- 支持具有 PEC、ARP、超时检测和主机支持的 SMBus 3.0
- 在地址匹配时从低功耗模式唤醒
- 支持用于输入信号干扰抑制的模拟和数字干扰滤波器

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“I2C”一章。

8.22 SPI

这些器件中的串行外设接口 (SPI) 外设支持以下主要特性：

- 支持 ULPCLK/2 比特率，最高可达 16Mb/s (在控制器和外设模式下)。
- 可配置为控制器或外设
- 控制器和外设的可配置芯片选择
- 可编程时钟预分频器和比特率
- 可编程数据帧大小从 4 位到 16 位 (控制器模式)
- 可编程数据帧大小从 7 位到 16 位 (外设模式)
- 独立的 4 入口发送和接收 FIFO 支持 DMA 数据传输
- 支持 TI 模式、Motorola 模式和 National Microwire 格式

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“SPI”一章。

8.23 IWDT

LFSS 中的独立看门狗计时器 (IWDT) 是与器件无关的监控器，可监控器件的代码执行和整体挂起场景。由于 LFSS 的性质，该 IWDT 具有自己的系统独立电源和时钟源。如果应用软件在编程的时间内未成功复位看门狗，则看门狗会为器件生成 POR 复位。

IWDT 的主要特性包括：

- 一个具有闭合和开放窗口的 25 位计数器
- 使用可编程时钟分频器从 LFOSC (固定 32kHz 时钟路径) 驱动计数器

- 八个可选的看门狗计时器周期

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“IWDT”一章。

8.24 WWDT

窗口化看门狗计时器 (WWDT) 可用于监控器件的运行，特别是代码执行。如果应用软件在一个指定的时间窗口内没有成功地复位看门狗，WWDT 可用来生成一个复位或者中断。WWDT 的主要特性包括：

- 25 位计数器
- 可编程时钟分频器
- 八个软件可选看门狗计时器周期
- 八种软件可选窗口大小
- 支持在进入睡眠模式时自动停止 WWDT
- 提供间隔计时器模式，适用于不需要看门狗功能的应用

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“WWDT”一章。

8.25 RTC_B

实时时钟的 RTC_B 实例由 32kHz 输入时钟源（通常为低频晶体）提供，并为应用提供时基以及多个 CPU 中断选项。RTC_B 提供与低频子系统 (LFSS) 相关的常见主要特性。

RTC_B 的常见主要特性包括：

- 秒、分钟、小时、星期几、一月中的第几日、月和年的计数器
- 二进制或 BCD 格式
- 闰年处理
- 一个基于分钟、小时、星期几和一月中的第几日的可定制报警中断
- 用于每分钟、每小时、午夜或中午唤醒的间隔报警中断
- 以 4096Hz、2048Hz、1024Hz、512Hz、256Hz 或 128Hz 提供定期唤醒的间隔报警中断
- 以 64Hz、32Hz、16Hz、8Hz、4Hz、2Hz、1Hz 和 0.5Hz 提供定期唤醒的间隔报警中断
- 晶体偏移误差校准（高达 +/-240ppm）
- 温度漂移补偿（高达 +/-240ppm）
- RTC 时钟输出到引脚以进行校准

表 8-12 显示了该器件支持的 RTC 特性。

表 8-12. RTC_B 主要特性

RTC 特性	RTC_B
电源使能寄存器	-
实时时钟和日历模式提供秒、分钟、小时、星期、日期和年份信息	是
可选二进制或二进制编码小数 (BCD) 格式	是
闰年修正 (1901 年至 2099 年有效)	是
两个基于分钟、小时、星期和日期的可定制日历报警中断	是
用于每分钟、每小时、午夜或中午唤醒的间隔报警中断	是
以 4096Hz、2048Hz、1024Hz、512Hz、256Hz 或 128Hz 唤醒的周期性中断	是
以 64Hz、32Hz、16Hz、8Hz、4Hz、2Hz、1Hz 和 0.5Hz 唤醒的周期性中断	是
通过 STOPCLKSTBY 将中断功能降至 STANDBY 模式	是
晶体偏移误差和晶体温度漂移校准（总计高达 ±240ppm）	是
RTC 时钟输出到引脚以进行校准 (GPIO)	是

表 8-12. RTC_B 主要特性 (续)

RTC 特性	RTC_B
RTC 时钟输出到引脚以进行校准 (TIO)	-
用于心跳功能的三位预分频器，具有中断生成功能	-
RTC 外部时钟选择，包括未修整的 32kHz、已修整的 512Hz、256Hz 或 1Hz	-
检测到计时器时间戳事件时的 RTC 时间戳捕获，其中包括： - TIO 事件 - VDD 故障事件	-
RTC 计数器锁定功能	-

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“RTC”一章。

8.26 计时器 (TIMx)

这些器件中的计时器外设支持以下关键特性。有关具体配置，请参阅表 8-13。

通用计时器 (TIMGx) 的具体特性包括：

- 具有重复重新加载模式的 16 位递减、递增/递减或递增计数器
- 可选和可配置的时钟源
- 用于对计数器时钟频率进行分频的 8 位可编程预分频器
- 最多四个独立 CC 通道，用于：
 - 输出比较
 - 输入捕捉
 - 数模转换器 (PWM) 输出
 - 单次触发模式
- 支持用于定位和移动检测的正交编码器接口 (QEI)
- 支持同一电源域中不同 TIMx 实例之间的同步和交叉触发
- 支持中断触发生成以及跨外设 (例如 ADC) 触发功能
- 霍尔传感器输入的交叉触发事件逻辑

高级计时器 (TIMAx) 的具体特性包括：

- 具有重复重新加载模式的 16 位递减或加減计数器
- 可选和可配置的时钟源
- 用于对计数器时钟频率进行分频的 8 位可编程预分频器
- 时钟倍频器可提供 2x 时钟源，提高计时器分辨率
- 重复计数器，仅在计数器的给定周期数之后生成中断或事件
- 最多四个独立 CC 通道，用于：
 - 输出比较
 - 输入捕捉
 - 数模转换器 (PWM) 输出
 - 单次触发模式
- 提供用于加载和 CC 寄存器的影子寄存器
- 互补输出 PWM
- 具有可编程死区插入功能的非对称 PWM：
- 故障处理机制，确保在遇到故障状况时，输出信号处于用户定义的安全状态
- 支持同一电源域中不同 TIMx 实例之间的同步和交叉触发
- 支持中断触发生成以及跨外设 (例如 ADC) 触发功能
- 两个用于内部事件的额外捕捉/比较通道

表 8-13. TIMx 配置

计时器名称	电源域	分辨率	预分频器	重复计数器	捕捉/比较通道	相负载	影子负载	影子 CC	死区	故障	QEI
TIMG14	PD0	16 位	8 位	-	4	-	-	-	-	-	-
TIMG1	PD0	16 位	8 位	-	2	-	-	-	-	-	-
TIMG2	PD0	16 位	8 位	-	2	-	-	-	-	-	-
TIMG8	PD0	16 位	8 位	-	2	-	-	-	-	-	是
TIMA0	PD0	16 位	8 位	8 位	4	是	是	是	是	是	-

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“TIMx”一章。

8.27 器件模拟连接

图 8-2 显示了该器件的内部模拟连接。




图 8-2. 器件模拟连接

8.28 输入/输出图

IOMUX 用于管理要在数字 IO 上使用的外设函数的选择。它还为输出驱动器、输入路径和从 SHUTDOWN 模式唤醒的唤醒逻辑提供控制。有关更多详细信息，请参阅 [MSPM0C 系列微控制器技术参考手册](#) 中的“IOMUX”一节。

全功能 IO 引脚的混合信号 IO 引脚切片图如图 8-3 所示。并非所有引脚都具有模拟功能、唤醒逻辑、驱动强度控制以及上拉或下拉电阻器。




图 8-3. 超集输入/输出图

8.29 串行线调试接口

一个串行线调试 (SWD) 两线制接口由一个与 Arm 兼容的串行线调试端口 (SW-DP) 提供，用于访问器件内的多个调试功能。

表 8-14. 串行线调试引脚要求和功能

器件信号	方向	SWD 功能
SWCLK	输入	来自调试探针的串行线时钟
SWDIO	输入/输出	双向 (共享) 串行线数据

有关 MSPM0 器件上提供的调试功能的完整说明，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“调试”一章。

8.30 DEBUGSS

调试子系统 (DEBUGSS) 将 ARM 串行线调试 (SWD) 两线制物理接口连接到器件内的多个调试功能。MSPM0 器件支持对处理器执行情况和器件状态进行调试。DEBUGSS 还提供了一个邮箱系统，可通过 SWD 与软件进行通信。

调试子系统提供的主要特性包括：

- ARM 串行线调试 (SWD) 两线制 (SWDIO、SWCLK) 调试接口，与 TI 及第三方调试探针均兼容
 - 分别用于 SWDIO 和 SWCLK 的片上上拉和下拉电阻，默认启用
 - 支持禁用 SWD 功能，以便将 SWD 引脚用作通用输入/输出引脚
 - 支持在所有低功耗模式下进行调试
- 处理器调试
 - 运行、暂停和单步调试支持
 - 2 个硬件断点 (BPU)
 - 1 个硬件观察点 (DWT)
 - 支持软件断点
- 可通过软件配置处理器调试期间的外设行为
 - 能够通过调试暂停的方式自由运行某些外设
 - 能够在调试暂停时暂停某些外设
 - 能够向 PMCU 请求复位和模式更改
- 使用邮箱 (DSSM) 在 SWD 接口和引导 ROM (以及应用软件) 之间传递数据和控制信号
- 支持各种安全特性，包括 SWD 锁定和密码身份验证调试

有关更多详细信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“DEBUGSS”一章。

8.31 器件出厂常量

所有器件都包含一个存储器映射出厂区域，该区域提供描述器件功能的只读数据以及任何出厂提供的修整信息，供应用软件使用。有关更多信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“出厂常量”一章。

表 8-15. DEVICEID

DEVICEID 地址为 0x41C4.0004，PARTNUM 为位 12 至 27，MANUFACTURER 为位 1 至 11。

器件	PARTNUM	制造商
MSPM0C1105-Q1	0xBBBA	0x17
MSPM0C1106-Q1	0xBBBA	0x17

表 8-16. USERID

USERID 地址为 0x41C4.0008，PART 为位 0 至 15，VARIANT 为位 16 至 23

器件	器件	型号
M0C1105QPTRQ1	6CEE	43
M0C1105QDGS28RQ1	6CEE	45

表 8-16. USERID (续)

USERID 地址为 0x41C4.0008，PART 为位 0 至 15，VARIANT 为位 16 至 23

器件	器件	型号
M0C1105QDGS20RQ1	6CEE	46
M0C1105QRGZRQ1	6CEE	47
M0C1105QRHBRQ1	6CEE	48
M0C1105QRGERQ1	6CEE	49
M0C1105QRUKRQ1	6CEE	4A
M0C1106QPTRQ1	FA06	4B
M0C1106QDGS28RQ1	FA06	4D
M0C1106QDGS20RQ1	FA06	4E
M0C1106QRGZRQ1	FA06	4F
M0C11106QRHBRQ1	FA06	50
M0C1106QRGERQ1	FA06	51
M0C1106QRUKRQ1	FA06	52

8.32 标识

修订版本和器件标识

硬件修订版本和器件标识值存储在存储器映射出厂区域中；请参阅“器件出厂常量”部分，该区域提供了描述器件功能的只读数据以及任何出厂提供的修整信息，以供应用软件使用。有关更多信息，请参阅 [MSPM0 C 系列微控制器技术参考手册](#) 中的“出厂常量”一章。

器件修订版本和标识信息也包含在器件封装的顶部标记中。特定于器件的勘误表中介绍了这些标记（请参阅 [节 10.4](#)）。

9 应用、实施和布局

9.1 典型应用

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

9.1.1 原理图

TI 建议将 $10\mu\text{F}$ 和 $0.1\mu\text{F}$ 的低 ESR 陶瓷去耦电容组合连接至 VDD 和 VSS 引脚。可以使用电容值较大的电容，但可能会影响电源轨斜升时间。去耦电容必须尽可能靠近其去耦的引脚的位置（几毫米范围内）。

NRST 复位引脚需要连接一个外部 $47\text{k}\Omega$ 上拉电阻器和一个 1000pF 下拉电容器。

对于支持外部晶体的器件，需要为晶体振荡器引脚使用外部旁路电容器。请参阅 [MSPM0 C 系列微控制器技术参考手册](#)，其中介绍了如何计算电容器的容值。

对于 5V 容限开漏 IO (ODIO)，需要使用一个上拉电阻器来输出逻辑高电平信号。如果使用了 ODIO，那么这是实现 I²C 和 UART 功能所必需的。




图 9-1. 典型应用原理图

10 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

10.1 入门和后续步骤

更多有关 MSP 低功耗微控制器以及开发协助工具和库的信息，请访问德州仪器 (TI) [Arm Cortex-M0+ MCU](#) 页面。

10.2 器件命名规则

为了指出产品开发周期所处的阶段，TI 为所有 MSP MCU 器件和支持工具的器件型号分配了前缀。每个 MSP MCU 商用系列产品都具有以下两个前缀之一：MSP 或 X。这些前缀代表了产品的发展阶段，即从工程原型 (X) 直到完全合格的生产器件 (MSP)。

X - 实验器件，不一定代表最终器件的电气规格

MSP - 完全合格的生产器件

X 器件在供货时附带如下免责声明：

“开发中的产品用于内部评估用途。” MSP 器件的特性已经全部明确，并且器件的质量和可靠性已经完全论证。TI 的标准保修证书对该器件适用。预测显示原型器件 (X) 的故障率大于标准生产器件。由于这些器件的预计最终使用故障率尚不确定，德州仪器 (TI) 建议不要将它们用于任何生产系统。请仅使用合格的生产器件。

TI 的器件命名规则还包含具有器件产品系列名称的后缀。此后缀表示温度范围、封装类型和配送形式。图 10-1 提供了解读完整器件名称的图例。




图 10-1. 器件命名规则

表 10-1. 器件命名规则

处理器系列	MSP = 混合信号处理器 X = 实验性器件
MCU 平台	M0 = 基于 Arm 的 32 位 M0+
产品系列	C = 32MHz 频率
器件子系列	1105/6 = 32MHz 频率, ADC、RTC、CMP
闪存存储器	5 = 32KB 6 = 64 KB
温度范围	Q = -40°C 至 125°C, 符合 AEC-Q100 标准
封装类型	请参阅 器件比较 部分和 https://www.ti.com/packaging
配送形式	R = 大卷带 无标识 = 管装或托盘

如需 MSP 器件不同封装类型的可订购器件型号，请参阅本文的“封装选项附录”，浏览 [ti.com](https://www.ti.com)，或联系您的 TI 销售代表。

10.3 工具与软件

设计套件与评估模块

MSPM0 LaunchPad (LP) 板：LP-MSPM0C1106

支持立即在业内出色的集成式模拟和低成本通用 MSPM0 MCU 系列上开始进行开发。展示了所有器件引脚和功能；包括一些内置电路、开箱即用软件演示，以及用于编程/调试/EnergyTrace 的板载 XDS110 调试探针。
LP 生态系统包括数十个用于扩展功能的 [BoosterPack](#) 可堆叠插件模块。

嵌入式软件

MSPM0 软件开发套件 (SDK) 包含软件驱动程序、中间件库、文档、工具和代码示例，可为所有 MSPM0 器件提供熟悉且简单的用户体验。

软件开发工具

TI 云工具

在网络浏览器上开始评估和开发，无需进行任何安装。云工具还具有可下载的离线版本。

TI Resource Explorer

TI SDK 的在线门户。可在 CCS IDE 或 TI 云工具中访问。

SysConfig

直观的 GUI，可用于配置器件和外设、解决系统冲突、生成配置代码，以及自动进行引脚多路复用设置。可在 CCS IDE 或 TI 云工具中访问。 ([离线版](#))

MSP Academy

所有开发人员了解 MSPM0 MCU 平台的良好起点，其中包含涵盖各种主题的培训模块。TIRex 的一部分。

GUI Composer

简化评估某些 MSPM0 功能的 GUI，例如无需任何代码即可配置和监测完全集成的模拟信号链。

IDE 和编译器工具链

Code Composer Studio™ (CCS)

包括 [TI Arm-Clang](#) 编译器。支持所有 TI Arm Cortex MCU，并具有有竞争力的代码大小性能优势、编译时间短、代码覆盖支持、安全认证支持和完全免费使用。

IAR Embedded Workbench® IDE

Keil® MDK IDE

GNU Arm 嵌入式工具链

10.4 文档支持

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

以下文档介绍了 MSPM0 MCU。[www.ti.com](#) 网站上提供了这些文档的副本。

技术参考手册

MSPM0 C 系列微 控制器技术参考手 册

本手册介绍了该系列器件的模块和外设。每个说明都给出了一般意义上的模块或外设。目前所展示的并没有涵盖器件上所有模块或外围设备的所有特性和功能。此外，模块或外设在不同器件上的具体实现可能有所不同。引脚功能、内部信号连接和操作参数都因器件不同而异。有关这些详细信息，请参阅特定于器件的数据表。

10.5 支持资源

TI E2E™ 中文支持论坛 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

10.6 商标

LaunchPad™, Code Composer Studio™, and TI E2E™ are trademarks of Texas Instruments.
Arm® and Cortex® are registered trademarks of Arm Limited.

所有商标均为其各自所有者的财产。

10.7 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

10.8 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

11 修订历史记录


注：以前版本的页码可能与当前版本的页码不同

Changes from JULY 30, 2024 to JANUARY 30, 2026 (from Revision * (July 2024) to Revision A (January 2026))

	Page
• 更新了“功耗模式和封装选项”部分.....	1
• 删除了 DGS32 封装信息并更新了表脚注.....	2
• 删除了 ZCM 表脚注.....	2
• 更新了器件比较表脚注并删除了 DGS32 封装.....	5
• 删除了 DGS32 引脚图、引脚属性和信号说明.....	6
• 删除了 DGS32 封装.....	11
• 规格更新涵盖热特性、电源电流特性、电源时序、时序特性、时钟规格、模拟多路复用器 VBOOST、ADC、温度传感器、VREF、SPI 和 TIMx.....	36
• 使用 ZCM 更新了热性能信息.....	36
• 更新了 CPU 特性.....	54
• 编辑了带外部基准的 ADC ENOB.....	62
• 添加了 VREF 模块方框图.....	63
• 阐明了 FIFO 条目说明.....	65
• 阐明了 FIFO 条目说明.....	66
• 阐明了 FIFO 条目说明.....	66
• 添加了“DEGUGSS”部分.....	72
• 更新了器件 ID 和用户 ID 表.....	72

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。




RGZ0048F

PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RGZ0048F

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4229427/A 02/2023

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGZ0048F


VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




RHB0032T

PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RHB0032T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slue271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RHB0032T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

DGS0028A



PACKAGE OUTLINE
VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

VSSOP - 1.1 mm max height

The diagram illustrates a land pattern example and solder mask details. The top portion shows a symmetrical layout of rectangular pads. Key dimensions include a width of 28X (1.45), a height of 28X (0.3) with a typical radius of (R0.05), and a spacing of 26X (0.5). The pads are arranged in two columns, with 14 pads on the left and 15 pads on the right. The total width of the pad array is 4.4. The bottom portion provides two cross-sectional views of the solder mask. The left view, labeled 'NON-SOLDER MASK DEFINED (PREFERRED)', shows a solder mask opening over a metal pad with a minimum thickness of 0.05 MAX ALL AROUND. The right view, labeled 'SOLDER MASK DEFINED', shows a metal pad under the solder mask with a minimum thickness of 0.05 MIN ALL AROUND.


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGS0028A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 13X

4226365/A 10/2020


NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

RGE0024N

PACKAGE OUTLINE VQFN - 1 mm max height

PLASTIC QUAD FLATPACK-NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

VQFN - 1 mm max height

RGE0024N

PLASTIC QUAD FLATPACK-NO LEAD



NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sl原因271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

PLASTIC QUAD FLATPACK-NO LEAD

EXPOSED PAD
78% PRINTED COVERAGE BY AREA
SCALE: 18X


DGS0020A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGS0020A


VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)


11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

**RUK0020C**

PACKAGE OUTLINE

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RUK0020C

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RUK0020C

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
M0C1105QDGS20RQ1	Active	Production	VSSOP (DGS) 20	5000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0C1105Q
M0C1105QDGS28RQ1	Active	Production	VSSOP (DGS) 28	5000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	C1105Q
M0C1105QPTRQ1	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0C1105Q
M0C1105QRGERQ1	Active	Production	VQFN (RGE) 24	5000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 C1105Q
M0C1105QRGZRQ1	Active	Production	VQFN (RGZ) 48	4000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 C1105Q
M0C1105QRHBRQ1	Active	Production	VQFN (RHB) 32	5000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 C1105Q
M0C1105QRUKRQ1	Active	Production	WQFN (RUK) 20	5000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	C1105Q
M0C1106QDGS20RQ1	Active	Production	VSSOP (DGS) 20	5000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0C1106Q
M0C1106QDGS28RQ1	Active	Production	VSSOP (DGS) 28	5000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	C1106Q
M0C1106QPTRQ1	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0C1106Q
M0C1106QRGERQ1	Active	Production	VQFN (RGE) 24	5000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 C1106Q
M0C1106QRGZRQ1	Active	Production	VQFN (RGZ) 48	4000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 C1106Q
M0C1106QRHBRQ1	Active	Production	VQFN (RHB) 32	5000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 C1106Q
M0C1106QRUKRQ1	Active	Production	WQFN (RUK) 20	5000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	C1106Q
XM0C1106QDGS32RQ1	Active	Preproduction	VSSOP (DGS) 32	5000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XM0C1106QPTRQ1	Active	Preproduction	LQFP (PT) 48	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XM0C1106QRGZRQ1	Active	Preproduction	VQFN (RGZ) 48	4000 LARGE T&R	-	Call TI	Call TI	-40 to 125	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF MSPM0C1105-Q1, MSPM0C1106-Q1 :

- Catalog : [MSPM0C1105](#), [MSPM0C1106](#)

NOTE: Qualified Version Definitions:


- Catalog - TI's standard catalog product

RGE 24

GENERIC PACKAGE VIEW



VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4204104/H



4224736/A 12/2018

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

The diagram compares two PCB manufacturing methods for a rectangular opening:

- NON SOLDER MASK DEFINED (PREFERRED):** This method shows a rectangular opening in the copper layer. The opening is defined by a blue outline (METAL) and a green outline (SOLDER MASK OPENING). The distance between the metal and the solder mask opening is labeled as 0.07 MAX ALL AROUND.
- SOLDER MASK DEFINED:** This method shows a rectangular opening in the solder mask layer. The opening is defined by a blue outline (METAL UNDER SOLDER MASK) and a green outline (SOLDER MASK OPENING). The distance between the metal and the solder mask opening is labeled as 0.07 MIN ALL AROUND.

4224736/A 12/2018

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

VQFN - 1 mm max height

Technical drawing of a PCB layout for a 2x2 array of components. The drawing shows a central 2x2 grid of components, each with a blue outline and a red outline. The components are labeled 1 through 19. Dimensions are given in inches and millimeters. The overall dimensions are 2X (3.8) and 2X (3.8). The component dimensions are 24X (0.6) and 24X (0.25). The spacing between components is 2X (0.5) and 2X (0.64). The drawing includes a 'SYMM' symbol and a 'METAL TYP' label.

EXPOSED PAD
78% PRINTED COVERAGE BY AREA
SCALE: 18X



TEXAS
INSTRUMENTS
www.ti.com


GENERIC PACKAGE VIEW

RHB 32

VQFN - 1 mm max height

5 x 5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224745/A


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RHB0032T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



SOLDER MASK DETAILS

4224744/A 01/2019


NOTES: (continued)

- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

RHB0032T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33:
75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4224744/A 01/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



4226367/A 10/2020

NOTES:

PowerPAD is a trademark of Texas Instruments.



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 16X

4226367/A 10/2020

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.


GENERIC PACKAGE VIEW

RGZ 48

VQFN - 1 mm max height

7 x 7, 0.5 mm pitch

PLASTIC QUADFLAT PACK- NO LEAD




Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224671/A



VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RGZ0048F

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:12X



4229427/A 02/2023

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGZ0048F

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 49
73% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:12X

4229427/A 02/2023

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

GENERIC PACKAGE VIEW


RUK 20



WQFN - 0.8 mm max height

3 x 3, 0.4 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.





4229629/C 06/2026


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
4. Minimum 0.1 mm solder wetting on pin side wall. Available for wettable flank version only.


RUK0020C

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:20X



SOLDER MASK DETAILS

4229629/C 06/2026

NOTES: (continued)


5. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
6. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RUK0020C

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE BASED ON 0.1 mm THICK STENCIL

EXPOSED PAD 21:
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4229629/C 06/2026

NOTES: (continued)


7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

EXAMPLE BOARD LAYOUT

DGS0032A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)


- Publication IPC-7351 may have alternate designs.
- Solder mask tolerances between and around signal pads can vary based on board fabrication site.
- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
- Size of metal pad may vary due to creepage requirement.
- Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGS0032A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4230058/A 10/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.



LQFP - 1.6 mm max height

Technical drawing of a square electronic component, likely a microchip, showing dimensions and feature callouts.

Top View Dimensions:

- Overall width: 9.2
- Overall height: 9.2
- Distance from top edge to center of top pins: 8.8
- Distance from left edge to center of left pins: 7.2
- Distance from right edge to center of right pins: 6.8
- Distance from bottom edge to center of bottom pins: 7.2
- Distance from left edge to center of left pins: 6.8

Pin Dimensions:

- Pin pitch (distance between pins): 0.5
- Pin width: 0.27
- Pin height: 0.17
- Pin length: 44X 0.5
- Pin spacing (distance between pin groups): 4X 5.5

Feature Callouts:

- Feature A:** Callout to the top edge of the component.
- Feature B:** Callout to the left edge of the component.
- Feature C:** Callout to the bottom edge of the component.
- SEATING PLANE:** Indicated by a triangle symbol and a dimension of 0.05 MIN.
- GAGE PLANE:** Indicated by a triangle symbol and a dimension of 0.25.
- 0° - 7°:** Indicated by a triangle symbol and a dimension of 0.75.
- 1.45:** Indicated by a triangle symbol and a dimension of 1.45.
- 1.35:** Indicated by a triangle symbol and a dimension of 1.35.
- 0.05 MIN:** Indicated by a triangle symbol and a dimension of 0.05 MIN.
- 0.1:** Indicated by a triangle symbol and a dimension of 0.1.
- 0.08:** Indicated by a triangle symbol and a dimension of 0.08.
- 0.17:** Indicated by a triangle symbol and a dimension of 0.17.
- 0.27:** Indicated by a triangle symbol and a dimension of 0.27.

SEE DETAIL A: Callout to the bottom edge of the component.

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MS-026.
4. This may also be a thermally enhanced plastic package with leads connected to the die pads.

EXAMPLE BOARD LAYOUT


PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE 10.000



SOLDER MASK DETAILS

4215159/B 11/2023

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE: 10X

4215159/B 11/2023

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

SMALL OUTLINE PACKAGE



PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DGS0028A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226365/A 10/2020

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGS0028A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 13X

4226365/A 10/2020

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月