


LP8868-Q1 具有电感快速调光功能的汽车类多拓扑 LED 驱动器

1 特性

- 符合面向汽车应用的 AEC-Q100 标准：
 - 温度等级 1：
 - 40°C 至 +125°C, T_A
- 适用于降压、降压/升压和升压拓扑的集成式 MOSFET
 - 宽输入电压：4.5V 至 65V
 - 集成 5.2A 和 150mΩ MOSFET
 - 开关频率为 100kHz 至 2.2MHz
 - 展频，可实现更低的 EMI
- 高精度功率 FET 调光
 - 降压拓扑中输出电流高达 4A
 - 模拟调光（调光比 256:1）
 - 快速 PWM 调光（150ns 脉冲宽度）
 - 混合调光和灵活调光
- 全面保护特性：
 - 故障输出
 - LED 开路和短路保护
 - 逐周期电流限制
 - 开关 FET 故障保护
 - 热关断
 - 可配置的热折返曲线

2 应用

- 汽车信息娱乐系统
- 汽车仪表组
- 抬头显示 (HUD)
- 汽车照明



典型升压 LED 驱动器应用示意图

3 说明

LP8868-Q1 系列是一种非同步多拓扑解决方案，具有 4.5V 至 65V 的宽输入范围。通过集成低侧 NMOS 开关，该器件能够以高功率密度和高效率驱动 LED。该系列还支持共阴极连接和单层 PCB 设计。开关频率可在 100kHz 至 2.2MHz 范围内进行配置，并具有可选的展频功能，可实现更好的 EMI 性能。


LP8868-Q1 系列支持四种调光选项，包括模拟调光、PWM 调光、混合调光和灵活调光。每种调光方法都可使用简单的高电平和低电平信号，通过 PWM 和 ADIM 输入引脚进行配置。该系列采用自适应关断时间电流模式控制以及智能、精确采样，可实现电感式快速调光 (IFD) 和高调光精度。

LP8868-Q1 系列还提供多种系统保护，包括 LED 开路和短路、检测电阻开路和短路、可配置热折返和热关断。一旦检测到任何故障情况，故障输出就会发送确认信号。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
LP8868-Q1	VSON (14)	4.5mm x 3mm
	HVSSOP (12)	4mm x 4.9mm

- 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
- 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。



效率与输入电压间的关系



内容

1 特性.....	1	7.3 特性说明.....	15
2 应用.....	1	8 应用和实施.....	21
3 说明.....	1	8.1 应用信息.....	21
4 比较表.....	3	8.2 典型应用.....	21
5 引脚配置和功能.....	4	8.3 电源相关建议.....	33
6 规格.....	8	8.4 布局.....	33
6.1 绝对最大额定值.....	8	9 器件和文档支持.....	36
6.2 ESD 等级.....	8	9.1 接收文档更新通知.....	36
6.3 建议运行条件.....	8	9.2 支持资源.....	36
6.4 热性能信息.....	8	9.3 商标.....	36
6.5 电气特性.....	9	9.4 静电放电警告.....	36
6.6 典型特性.....	11	9.5 术语表.....	36
7 详细说明.....	14	10 修订历史记录.....	36
7.1 概述.....	14	11 机械、封装和可订购信息.....	38
7.2 功能方框图.....	14		

4 比较表

器件型号	拓扑	MOSFET 电流限制 (典型值)	展频	封装
LP8868XQDMTRQ1	升压	6A	启用	VSON
LP8868YQDMTRQ1	降压/升压	6A	启用	VSON
LP8868ZQDMTRQ1	降压	6A	启用	VSON
LP8868UQDMTRQ1	升压	6A	禁用	VSON
LP8868VQDMTRQ1	降压/升压	6A	禁用	VSON
LP8868WQDMTRQ1	降压	6A	禁用	VSON
LP8868XQDGNRQ1	升压	6A	启用	HVSSOP
LP8868YQDGNRQ1	降压/升压	6A	启用	HVSSOP
LP8868ZQDGNRQ1	降压	6A	启用	HVSSOP

5 引脚配置和功能




图 5-1. 14 引脚降压 VSON (顶视图)

表 5-1. 降压拓扑的 VSON 引脚功能

引脚		类型 ⁽¹⁾	说明
编号	名称		
1	PGND	G	电源地引脚。
2	AGND	G	模拟地引脚。
3	VIN	P	输入电源引脚。
4	VCC	P	内部 LDO 输出引脚。将一个 10V、1μF 电容器连接到 GND。
5	ADIM/HD	I	模拟调光或混合调光引脚。拉高时仅进行 PWM 调光，拉低时进行混合调光，而输入 PWM 信号时进行模拟调光。
6	PWM/EN	I	PWM 调光或 EN 引脚。拉高时器件常开，拉低时禁用器件，输入 PWM 信号时进行 PWM 调光。
7	故障	O	开漏输出。检测到故障时拉低。
8	TEMP	I/O	热折返引脚。将不同值的电阻连接到 GND 以设置不同的热折返行为曲线。
9	FSET	I/O	开关频率设置引脚，范围为 100kHz 至 2.2MHz。将不同值的电阻连接到 GND 以设置不同的开关频率。
10	COMP	I/O	误差放大器输出。将电容器连接至 GND。不同的电容值决定了不同的软启动时间和带宽。
11	UVP	I	欠压检测引脚。使用不同的电阻分压器以设置 LED 开路检测阈值。
12	CSP	I	LED 电流检测正极引脚。
13	CSN	I	LED 电流检测负极引脚。
14	SW	P	开关节点引脚。内部连接到低侧 MOSFET。连接功率电感器和肖特基二极管。
Pad	散热焊盘	G	电源地引脚。




图 5-2. 12 引脚降压 HVSSOP (顶视图)

表 5-2. 降压拓扑的 HVSSOP 引脚功能

引脚		类型 ⁽¹⁾	说明
编号	名称		
1	VIN	P	输入电源引脚。
2	VCC	P	内部 LDO 输出引脚。将一个 10V、1μF 电容器连接到 GND。
3	ADIM/HD	I	模拟调光或混合调光引脚。拉高时仅进行 PWM 调光，拉低时进行混合调光，而输入 PWM 信号时进行模拟调光。
4	PWM/EN	I	PWM 调光或 EN 引脚。拉高时器件常开，拉低时禁用器件，输入 PWM 信号时进行 PWM 调光。
5	故障	O	开漏输出。检测到故障时拉低。
6	TEMP	I/O	热折返引脚。将不同值的电阻连接到 GND 以设置不同的热折返行为曲线。
7	FSET	I/O	开关频率设置引脚，范围为 100kHz 至 2.2MHz。将不同值的电阻连接到 GND 以设置不同的开关频率。
8	COMP	I/O	误差放大器输出。将电容器连接至 GND。不同的电容值决定了不同的软启动时间和带宽。
9	UVP	I	欠压检测引脚。使用不同的电阻分压器以设置 LED 开路检测阈值。
10	CSP	I	LED 电流检测正极引脚。
11	CSN	I	LED 电流检测负极引脚。
12	SW	P	开关节点引脚。内部连接到低侧 MOSFET。连接功率电感器和肖特基二极管。
Pad	散热焊盘	G	电源地引脚和模拟地引脚




图 5-3. 14 引脚升压、降压/升压 VSON 顶视图

表 5-3. 用于升压、降压/升压拓扑的 VSON 引脚功能

引脚		类型 ⁽¹⁾	说明
编号	名称		
1	PGND	G	电源地引脚。
2	AGND	G	模拟地引脚。
3	VIN	P	输入电源引脚。
4	VCC	P	内部 LDO 输出引脚。将一个 10V、1μF 电容器连接到 GND。
5	ADIM/HD	I	模拟调光或混合调光引脚。拉高时仅进行 PWM 调光，拉低时进行混合调光，而输入 PWM 信号时进行模拟调光。
6	PWM/EN	I	PWM 调光或 EN 引脚。拉高时器件常开，拉低时禁用器件，输入 PWM 信号时进行 PWM 调光。
7	故障	O	开漏输出。检测到故障时拉低。
8	TEMP	I/O	热折返引脚。将不同值的电阻连接到 GND 以设置不同的热折返行为曲线。
9	FSET	I/O	开关频率设置引脚，范围为 100kHz 至 2.2MHz。将不同值的电阻连接到 GND 以设置不同的开关频率。
10	COMP	I/O	误差放大器输出。将电容器连接至 GND。不同的电容值决定了不同的软启动时间和带宽。
11	OVP	I	过压检测引脚。使用不同的电阻分压器以设置 LED 开路检测阈值。
12	CSN	I	LED 电流检测负极引脚。
13	CSP	I	LED 电流检测正极引脚。
14	SW	P	开关节点引脚。内部连接到低侧 MOSFET。连接功率电感器和肖特基二极管。
Pad	散热焊盘	G	电源地引脚。




图 5-4. 12 引脚升压、降压/升压 HVSSOP 顶视图

表 5-4. 用于升压、降压/升压拓扑的 VSON 引脚功能

引脚		类型 ⁽¹⁾	说明
VSON 封装	名称		
1	VIN	P	输入电源引脚。
2	VCC	P	内部 LDO 输出引脚。将一个 10V、1μF 电容器连接到 GND。
3	ADIM/HD	I	模拟调光或混合调光引脚。拉高时仅进行 PWM 调光，拉低时进行混合调光，而输入 PWM 信号时进行模拟调光。
4	PWM/EN	I	PWM 调光或 EN 引脚。拉高时器件常开，拉低时禁用器件，输入 PWM 信号时进行 PWM 调光。
5	故障	O	开漏输出。检测到故障时拉低。
6	TEMP	I/O	热折返引脚。将不同值的电阻连接到 GND 以设置不同的热折返行为曲线。
7	FSET	I/O	开关频率设置引脚，范围为 100kHz 至 2.2MHz。将不同值的电阻连接到 GND 以设置不同的开关频率。
8	COMP	I/O	误差放大器输出。将电容器连接至 GND。不同的电容值决定了不同的软启动时间和带宽。
9	OVP	I	过压检测引脚。使用不同的电阻分压器以设置 LED 开路检测阈值。
10	CSN	I	LED 电流检测负极引脚。
11	CSP	I	LED 电流检测正极引脚。
12	SW	P	开关节点引脚。内部连接到低侧 MOSFET。连接功率电感器和肖特基二极管。
Pad	散热焊盘	G	电源地引脚和模拟地引脚

(1) I = 输入，O = 输出，P = 电源，G = 接地

6 规格

6.1 绝对最大额定值

在工作环境温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
引脚上的电压	VIN、UVP、OVP、CSP、CSN、SW	-0.3	65	V
引脚上的电压	VCC、ADIM/HD、EN/PWM、FAULT、TEMP、FSET、COMP	-0.3	5.5	V
工作结温	T _J	-40	150	°C
贮存温度	T _{stg}	-65	150	°C

(1) 应力超出绝对最大额定值下面列出的值时可能会对器件造成永久损坏。这些仅仅是应力额定值，并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下都能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

6.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±500	

- (1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在工作环境温度范围内测得 (除非另有说明)

		最小值	最大值	单位
输入电压范围	VIN	4.5	63	V
输入电压范围	UVP、OVP、CSP、CSN	0	63	V
输入电压范围	VCC、ADIM/HD、EN/PWM、TEMP、FSET	0	5	V
输出电压范围	SW	0	63	V
	FAULT、COMP	0	5	V
工作结温, T _J		-40	150	°C

6.4 热性能信息

热指标 ⁽¹⁾		器件		单位
		HVSSOP	SON	
		12 引脚	14 引脚	
R _{θJA}	结至环境热阻	38.3	39.1	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	52.2	39.5	°C/W
R _{θJB}	结至电路板热阻	13.9	14.7	°C/W
ψ _{JT}	结至顶部特征参数	1.9	0.9	°C/W
ψ _{JB}	结至电路板特征参数	13.9	14.7	°C/W

(1) 有关新旧热指标的更多信息, 请参阅半导体和 IC 封装热指标应用报告, [SPRA953](#)。

6.5 电气特性

除非另外注明，否则本部分规定的电气额定值适用于本文档的所有规格。这些规格可解释为在该产品的使用寿命范围内，不会导致器件参数或功能规格下降的各项条件。 $T_A = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$ ， $V_{IN} = 4.5\text{V}$ 至 60V (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
输入电源						
V_{VIN_UVLO}	V_{IN} 欠压锁定	上升 V_{IN}	3.0	3.2	3.4	V
		下降 V_{IN}	2.8	3.0	3.2	V
	迟滞			0.2		V
I_{SD}	来自 V_{IN} 的关断电流	$V_{IN} = 12\text{V}$, $V_{EN/PWM} = 0\text{V}$		0.8	2.3	μA
I_{OFF}	来自 V_{IN} 的 PWM 关断电流	$V_{IN} = 12\text{V}$, $V_{EN/PWM} = 0\text{V}$		2.5		mA
I_{OP}	正常工作电流	开关频率为 400kHz		4.6		mA
I_{OP}	正常工作电流	2.2MHz 开关频率		10.0		mA
V_{VCC}	内部 LDO 输出电压	$I_{VCC} = 10\text{mA}$	5.0	5.15	5.3	V
I_{VCC_LIM}	内部 LDO 输出电流限值		38	47	56	mA
调光						
V_{PWM_L}	低电平输入电压				0.4	V
V_{PWM_H}	高电平输入电压		1.2			V
V_{ADIM_L}	低电平输入电压				0.4	V
V_{ADIM_H}	高电平输入电压		1.2			V
$t_{PWM_OUT_ON}$	PWM 输出最短导通时间				150	ns
$t_{PWM_IN_ON}$	PWM 输入最短导通时间				150	ns
$t_{PWM_IN_OFF}$	禁用器件的 PWM 输入最短关断时间		57		77	ms
f_{ADIM}	模拟调光输入频率	6 位 ADIM 分辨率	0.1		156	kHz
f_{ADIM}	模拟调光输入频率	8 位 ADIM 分辨率	0.1		39	kHz
故障						
V_{OL}	输出低电平	$I = 3\text{mA}$			0.1	V
$I_{LEAKAGE}$	输出泄漏电流	$V = 5\text{V}$			1	μA
反馈和误差放大器						
$g_{M(ea)}$	跨导增益	ADIM 100% 占空比、 $V_{CSP-CSN} = 200\text{mV}$ 、 $V_{COMP} = 1.5\text{V}$	205	265	325	$\mu\text{A/V}$
I_{COMP}	拉电流/灌电流	ADIM 100% 占空比、 $V_{CSP-CSN} = 200\text{mV} \pm 200\text{mV}$ 、 $V_{COMP} = 1.5\text{V}$	± 24	± 40	± 56	μA
$V_{CSP-CSN}$	电流检测阈值	ADIM 100% 占空比	194	200	206	mV
$V_{CSP-CSN}$	电流检测阈值	ADIM 12.5% 占空比与 100% 占空比相比	11.875	12.5	13.125	%
$V_{CSP-CSN}$	电流检测阈值	ADIM 1.17% 占空比与 100% 占空比相比	0.82	1.17	1.52	%
$I_{LEAK_CSP/N}$	CSP+CSN 引脚漏电流	$V_{IN} = 60\text{V}$, $V_{EN/PWM} = 5\text{V}$	22		31	μA
$I_{LEAK_CSP/N}$	CSP+CSN 引脚漏电流	$V_{IN} = 60\text{V}$, $V_{EN/PWM} = 0\text{V}$	10		15	μA
功率级						
$R_{DS(ON)}$	开关 FET 导通电阻	$V_{IN} \geq 5\text{V}$		150		m Ω
t_{min_ON}	开关 FET 最短导通时间			100		ns
t_{min_OFF}	开关 FET 最短关断时间			100		ns
f_{SW}	开关 FET 频率		0.1		2.2	MHz
电流限值						
I_{LIM}	开关 FET 逐周期电流限制 (LP8868X/LP8868Y/LP8868U/LP8868V)		5.8	6.5	7.6	A
I_{LIM}	开关 FET 逐周期电流限制 (LP8868Z/LP8868W)		5.2	6	7	A
I_{LIM}	开关 FET 逐周期电流限制 (LP8868X/LP8868Y/LP8868U/LP8868V) HVSSOP 封装		5.8	7	7.8	A
I_{LIM}	开关 FET 逐周期电流限制 (LP8868Z/LP8868W) HVSSOP 封装		5.2	6.5	7.2	A

6.5 电气特性 (续)

除非另外注明，否则本部分规定的电气额定值适用于本文档的所有规格。这些规格可解释为在该产品的使用寿命范围内，不会导致器件参数或功能规格下降的各项条件。 $T_A = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$ ， $V_{IN} = 4.5\text{V}$ 至 60V (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
热保护						
T_{th}	热折返起始温度阈值	$R_{TEMP} = 20\text{k}\Omega$		130		$^{\circ}\text{C}$
T_{TSD}	热关断温度			165		$^{\circ}\text{C}$
	迟滞			15		$^{\circ}\text{C}$

6.6 典型特性

除非另有说明，否则 $V_{IN} = 12V$ ， $L = 22\mu H$ ， $F_{SW} = 400kHz$




图 6-1. 模拟调光中的 ADIM 占空比与参考电压间的关系




图 6-2. 关断电流与结温间的关系




图 6-3. 内部 LDO 输出与结温间的关系




图 6-4. 开关 FET $R_{ds(on)}$ 与结温间的关系




图 6-5. V_{IN} UVLO 阈值与结温间的关系




图 6-6. EN/PWM 阈值与结温间的关系

6.6 典型特性 (续)




图 6-7. ADIM/HD 阈值与结温间的关系




图 6-8. 1A 最大输出电流 (PWM 调光)、22 μ H 电感器、升压拓扑时的效率




图 6-9. 1A 最大输出电流 (PWM 调光)、22 μ H 电感器、降压/升压拓扑时的效率




图 6-10. 3A 最大输出电流 (PWM 调光)、22 μ H 电感器、降压拓扑时的效率




图 6-11. 1A 最大输出电流 (模拟调光)、22 μ H 电感器、升压拓扑时的效率




图 6-12. 1A 最大输出电流 (模拟调光)、22 μ H 电感器、降压/升压拓扑时的效率

6.6 典型特性 (续)




图 6-13. 3A 最大输出电流 (模拟调光)、22uH 电感器、降压拓扑时的效率

7 详细说明

7.1 概述

LP8868-Q1 系列是一种 4A 非同步降压、升压、降压/升压 LED 驱动器，具有 4.5V 至 65V 的宽输入电压范围。通过将低侧 NMOS 开关与恒流控制和恒压控制相集成，该器件能驱动 LED，还能以高功率密度和高效率为电池充电。

开关频率可通过 **FSET** 引脚进行配置，范围为 **100kHz** 至 **2.2MHz**，并具有可选的展频功能，可降低 **EMC** 辐射并减小输入滤波器尺寸。该器件支持四种调光选项：

- 模拟调光
- PWM 调光
- 混合调光
- 灵活调光

每种调光方法均可在启动时通过 PWM 和 ADIM 输入引脚的简单高低电平时序信号进行配置。


该器件采用自适应关断时间电流模式控制以及智能、精确采样，可实现电感式快速调光 (IFD) 和高调光比。补偿带宽可根据系统要求通过 COMP 引脚上的外部电容器进行调整。

LP8868-Q1 系列具有丰富的故障检测功能：

- LED 开路和短路检测
- 检测电阻开路和短路检测
- 可配置热折返和热关断保护

通过 FAULT 输出引脚来指示故障情况。

7.2 功能方框图



7.3 特性说明

7.3.1 自适应关断时间电流模式控制

LP8868-Q1 系列采用自适应关断时间电流模式控制，可在宽工作范围内支持快速瞬态响应。开关频率可通过 FSET 引脚配置，范围为 100kHz 至 2.2MHz。

对于平均输出电流调节，该器件会通过误差放大器将 CSP 和 CSN 引脚之间检测电阻上检测到的电压与内部电压基准 V_{REF} 进行比较。误差放大器的输出 V_{COMP} 通过外部补偿网络，然后与 PWM 比较器的峰值电流反馈进行比较

在每个开关周期中，当内部 N-MOSFET 导通时，峰值电流通过内部 FET 检测。当在 PWM 比较器的输入端检测到的峰值电流值达到 V_{COMP} 时，N-MOSFET 关断，并且自适应关断时间计数器开始计数。自适应关断时间计数器停止计数后，该计数器将保持复位状态，直到 N-MOSFET 关断。计数时间由连接到 FSET 引脚的外部电阻器和输入/输出前馈决定。因此，该器件会在稳定状态下保持接近恒定的开关频率，并将输出平均电流调节到所需的值。




图 7-1. 自适应关断时间电流模式控制方法

7.3.1.1 开关频率设置

LP8868 系列的开关频率可通过更改 FSET 引脚与 AGND 之间连接的 R_{FSET} 来在 100kHz 至 2.2MHz 范围内调节。当 FSET 引脚未连接时，默认开关频率为 100kHz。

在表 7-1 中列出了电阻值和相应的开关频率间的关系。

表 7-1. 开关频率与 R_{FSET} 电阻值间的关系

开关频率	电阻值 (k Ω)
100kHz	232
200kHz	138
300kHz	83
400kHz	59
600kHz	38
800kHz	28
1MHz	23
1.2MHz	18
1.5MHz	13

表 7-1. 开关频率与 R_{FSET} 电阻值间的关系 (续)

开关频率	电阻值 (k Ω)
1.8MHz	11
2.2MHz	9

例如，如果 R_{FSET} 设置为 59k Ω ，则相应的开关频率为 400kHz。

大多数情况下，开关频率越低，系统效率越高，热性能越好。

7.3.1.2 展频

LP8868X/Y/Z-Q1 支持展频功能 (中心频率 $\pm 7\%$ 、调制频率 2kHz)，可降低开关频率及其谐波频率下的 EMI 噪声。

此外，LP8868U/V/W-Q1 会禁用展频功能，以在低亮度情况下实现更好的亮度性能。

7.3.2 设置 LED 电流

CSP 和 CSN 引脚之间的外部电阻 R_{sense} 可控制 LED 的输出电流。使用方程式 1 公式计算目标电流的 R_{sense} 值。为实现 IFD 功能并提高低占空比下输出电流的精度，升压和升压/降压拓扑需要与检测电阻并联的电容器。对于降压拓扑，与检测电阻并联的电容器为可选配置。为避免噪声注入并提高稳健性，建议在 CSN 引脚中使用 100 Ω 电阻器。

$$R_{SENSE} = \frac{V_{REF}}{I_{LED_FS}} \quad (1)$$

其中

- $V_{REF} = 200\text{mV}$
- R_{SENSE} 是电流设置电阻，单位为 m Ω
- I_{LED} 是输出电流，单位为 mA

例如，如果 R_{sense} 设置为 100m Ω ，则 I_{LED} 的计算结果为 2A。

7.3.3 内部软启动

LP8868-Q1 系列实现了内部软启动功能。一旦 V_{IN} 升至高于 V_{VIN_MIN} ，内部 LDO 就会开始为 V_{CC} 电容器充电。如果 1 μF 电容器连接到 V_{CC} 引脚，则需要大约 800 μs 才能使 V_{CC} 上升到高于 V_{VIN_UVLO} 。如果 EN/PWM 引脚在 V_{CC} 升至高于 V_{VIN_UVLO} 之前被拉高，POR 会在 V_{CC} 高于 V_{VIN_UVLO} 后直接启用，并等待 100 μs 以启动调光模式。在 V_{CC} 升至高于 V_{VIN_UVLO} 后，EN/PWM 引脚保持高电平超过 5 μs 。如果使用 1 μF V_{CC} 电容器，则建议在 V_{IN} 升至高于 V_{VIN_MIN} 后等待 1ms，然后再启动调光模式。

如果在 V_{CC} 升至高于 V_{VIN_UVLO} 后，EN/PWM 引脚上出现第一个 PWM 脉冲，器件会等待 200 μs 来启用 POR，然后会再等待 100 μs 才会开始调光模式。因此，无需触发 V_{IN} UVLO，即可在禁用后重新启用器件，并等待 300 μs 来启动调光模式。EN/PWM 输入引脚上的初始使能 PWM 脉冲需要持续超过 5 μs ，才能启用器件。调光模式启动后，器件会根据 ADIM/HD 引脚和 EN/PWM 引脚的配置，进入四种不同的调光模式。




图 7-2. 启动顺序

7.3.4 调光模式

LP8868 系列具有四种可选调光模式，具体由 PWM 和 ADIM 引脚中的波形确定。调光模式会在 VIN 退出 UVLO 1ms 后启动，或者在通过 EN/PWM 引脚重新启用 300 µs 后启动。下表显示了四种调光模式之一的配置。

表 7-2. 调光模式配置

调光模式	EN/PWM 引脚	ADIM/HD 引脚
PWM 调光	PWM 信号	高
模拟调光	高	PWM 信号
混合调光	PWM 信号	低
灵活调光	PWM 信号	PWM 信号

7.3.4.1 PWM 调光

当 ADIM/HD 输入引脚始终为高电平并且 PWM/EN 输入引脚由 PWM 输入信号配置时，PWM 调光模式将启用。器件支持 PWM 输入信号，在 PWM 调光模式下具有低至 200ns 的超窄脉冲宽度。在混合调光模式下，仅当占空比变化超过 0.38% 时，输入占空比才可反向调整。

在 PWM 调光模式下，当 PWM 引脚上的 PWM 输入信号从低电平变为高电平时，内部 NMOS FET 开始开关，而电感器电流会上升到确定的值。然后，只要 PWM 输入信号保持高电平，LED 电流就会调节到确定的值。当 PWM 输入信号从高电平变为低电平时，内部 FET 关断，导致电感器电流降至零。如果 PWM 输入信号保持低电平，内部 FET 保持关断状态，并且 LED 电流也保持为零。

7.3.4.2 模拟调光

LP8868 系列支持模拟调光，可通过 ADIM/HD 引脚调节 LED 电流。当 PWM/EN 引脚始终为高电平并且 ADIM/HD 引脚由 PWM 输入信号配置时，模拟调光模式将启用。内部数字电路会在数十微秒的延迟内对 PWM 输入信号的占空比变化做出响应。

内部电压基准 VREF 与 ADIM/HD 引脚上 PWM 输入信号的占空比成正比。例如，当 ADIM/HD 引脚上的 PWM 输入信号具有 100% 占空比时，VREF 为 200mV。例如，当 PWM 输入信号具有 10% 占空比时，VREF 为 20mV。

7.3.4.3 混合调光

LP8868 系列支持独特的混合调光功能，以更大限度地提高调光性能，尤其是在需要高调光频率和高调光比的情况下。当 ADIM/HD 引脚始终处于低电平并且 PWM/EN 引脚由 PWM 输入信号配置时，混合调光模式将启用。

当启用混合调光时，LED 电流在高亮度级别（12.5% 至 100%）由模拟调光调节，在低亮度级别（0% 至 12.5%）由 PWM 调光调节。在高亮度级别下，内部电压基准 V_{REF} 与 PWM/EN 引脚上 PWM 输入信号的占空比成正比。在低亮度级别下， V_{REF} 保持不变，并且内部 PWM 发生器会启用。因此，LED 会根据内部 PWM 信号的开关情况而亮起和熄灭，而该信号的频率和占空比由 PWM/EN 引脚上的 PWM 输入信号配置。混合调光的详细行为如下图所示。




图 7-3. 混合调光

7.3.4.4 灵活调光

LP8868 系列还支持灵活调光，从而更大限度地提高调光控制的灵活性，其中 LED 电流值和开/关行为可独立控制。当 ADIM/HD 引脚和 PWM/EN 引脚同时由 PWM 输入信号配置时，便会启用灵活调光模式。因此，在灵活调光模式下，LED 会根据 PWM/EN 引脚上 PWM 输入信号的开关而亮起和熄灭，而基准电压会根据 ADIM/HD 引脚上 PWM 输入信号的占空比而按比例变化。

7.3.5 欠压锁定

LP8868 系列实现连接到 VCC 引脚的内部欠压锁定 (UVLO) 电路。当 VCC 引脚电压降至内部 UVLO 阈值电压 V_{VCC_UVLO} （通常为 3.0V 且典型迟滞为 0.2V）以下时，会触发 UVLO，然后会禁用器件。VCC 引脚是内部稳压器的输出，其输入由 VIN 引脚提供。因此，如果 VIN 引脚电压降至接近 V_{VCC_UVLO} 以上（高出大约 500mV），则会触发 UVLO。

7.3.6 故障保护

LP8868 系列在多种故障条件下提供故障保护并发送故障报告信号，包括：

- LED 开路
- LED 短路至 GND
- 对电阻开路和短路的感应
- 内部开关 FET 故障
- 热关断

不同拓扑的故障判据如下所列。

表 7-3. 降压拓扑中的保护功能

类型	标准	行为
LED 开路负载	$V_{UVLP} < 1.2V$, 持续 100us	故障引脚拉低。当 $V_{UVLP} < 1.2V$ 时, 该器件停止开关。
LED+ 和 LED- 短路	$V_{IN} - V_{CSP} < 300mV$, 持续 30ms	故障引脚拉低。器件保持正常行为。
LED- 接地短路	$V_{UVLP} < 1.2V$, 持续 100us	故障引脚拉低。器件停止开关并在故障消除后恢复。
检测电阻开路负载	$V_{CSP} - V_{CSN} > 300mV$, 持续 20us	故障引脚拉低。器件停止开关并在故障消除后恢复。
检测电阻短路	误差放大器输出高电平, 持续 100us	故障引脚拉低。器件在逐周期电流限制下保持开关。
开关 FET 开路	误差放大器输出高电平, 持续 100us	故障引脚拉低。该器件保持最大占空比导通开关。
开关 FET 短路	$V_{CSP} - V_{CSN} > 300mV$, 持续 20us	故障引脚拉低。器件停止开关并在故障消除后恢复。
热关断	$T_J > T_{TSD}$, 持续 100us	故障引脚拉低。当 $T_J > T_{TSD}$ 时, 该器件停止开关; 当 T_J 降至迟滞水平以下时重新激活。
VIN UVLO	$VCC < 3V$	故障引脚拉低。器件停止开关并在故障消除后恢复。

表 7-4. 升压、降压/升压拓扑中的保护功能

类型	标准	行为
LED 开路负载	$V_{OVP} > 1.2V$, 持续 100us	故障引脚拉低。当 $V_{OVP} > 1.2V$ 时, 该器件停止开关。
LED+ 和 LED- 短路 (降压/升压)	$V_{CSP} - V_{IN} < 300mV$, 持续 30ms	故障引脚拉低。器件保持正常行为。
LED+ 接地短路	$CSP - V_{CSN} > 300mV$, 持续 20us	故障引脚拉低。器件停止开关并在故障消除后恢复。
检测电阻开路负载	$V_{CSP} - V_{CSN} > 300mV$, 持续 20us	故障引脚拉低。器件停止开关并在故障消除后恢复。
检测电阻短路	误差放大器输出高电平, 持续 100us	故障引脚拉低。器件在逐周期电流限制下保持开关。
开关 FET 开路	误差放大器输出高电平, 持续 100us	故障引脚拉低。该器件保持最大占空比导通开关。
开关 FET 短路	误差放大器输出高电平, 持续 100us	故障引脚拉低。该器件尝试保持开关。
热关断	$T_J > T_{TSD}$, 持续 100us	故障引脚拉低。当 $T_J > T_{TSD}$ 时, 该器件停止开关; 当 T_J 降至迟滞水平以下时重新激活。
VIN UVLO	$VCC < 3V$	故障引脚拉低。器件停止开关并在故障消除后恢复。

7.3.7 热折返

LP8868 系列集成了热关断保护，可防止器件过热。为了提供系统热性能的设计裕度，该器件支持可编程热折返功能，可在高结温条件下自动减小满量程输出电流 I_{FS} 。当器件与 LED 一起安装在同一个导热基板上时，由于器件和 LED 的散热需求降低，热性能得到了有效提升。

当结温上升至热折返阈值温度 T_{th} 以上时，满量程电流开始按照下图所示的电流/温度关系曲线减小。电流开始从 100% 水平减小，通常是每 $^{\circ}\text{C}$ 减小 I_{FS} 的 2%，直到降至满量程的 50%。一旦结温上升到高于 T_{th} ，电流将继续以较低的速率下降，直到温度达到过热关断阈值温度 T_{TSD} 以上。




图 7-4. 热折返

T_{th} 可以通过更改 TEMP 和 GND 引脚之间连接的电阻器 R_{TEMP} 来调节。下表列出了 T_{th} 和相应的 R_{TEMP} 值。

表 7-5. T_{th} 与 R_{TEMP} 电阻值间的关系

T_{th} ($^{\circ}\text{C}$)	电阻值 (k Ω)
80	200
90	100
100	60
110	40
120	28
130	20
140	15
150	10

8.2.1.2 详细设计过程

8.2.1.2.1 电感器选型

对于此设计，输入电压为 9V 至 16V。输出为 8 个串联白光 LED，并且根据要求，电感器电流纹波小于最大 LED 电流的 40%。如要选择合适的峰峰值电感器电流纹波，需确保转换器在空载条件下不超出低侧 FET 电流限制。如要避免超限，需要峰峰值电感器电流纹波的一半低于该限值。另一个考虑因素是确保峰峰值电流纹波引起的电感磁芯损耗和铜损耗在合理的范围内。选择改峰峰值电感电流纹波后，使用[方程式 2](#) 计算电感 L 的建议值。

$$L = \frac{V_{IN(min)} \times (V_{OUT} - V_{IN(min)})}{V_{OUT} \times K_{IND} \times I_{L(max)} \times f_{SW}} \quad (2)$$

其中

- K_{IND} 是一个系数，表示电感器纹波电流值与最大 LED 电流之比
- $I_{L(max)}$ 是最大平均电感器电流
- f_{SW} 为开关频率
- $V_{IN(min)}$ 为最小输入电压
- V_{OUT} 是 LED 负载上的电压与检测电阻上的电压之和

通过所选的电感器值，使用[方程式 3](#) 计算实际的电感器电流纹波。

$$I_{L(ripple)} = \frac{V_{IN(min)} \times (V_{OUT} - V_{IN(min)})}{V_{OUT} \times L \times f_{SW}} \quad (3)$$

验证电感器 RMS 电流和饱和电流的设计额定值是否大于系统要求的额定值。进行此项验证，以确保电感器不会出现过热或发生饱和。在上电、瞬态条件或故障条件下，电感器电流可能超过正常工作电流并达到电流限制。因此，最好选择等于或大于转换器电流限制的饱和电流额定值。峰值电感器电流和 RMS 电流公式如[方程式 4](#) 和[方程式 5](#) 所示。

$$I_{L(peak)} = I_{L(max)} + \frac{I_{L(ripple)}}{2} \quad (4)$$

$$I_{L(rms)} = \sqrt{I_{L(max)}^2 + \frac{I_{L(ripple)}^2}{2}} \quad (5)$$

在该设计中， $V_{IN(min)} = 9V$ 、 $V_{OUT} = 24V$ 、 $I_{LED} = 1A$ ，考虑到效率为 0.9， $I_{L(max)} = 2.96A$ 、 $f_{SW} = 400kHz$ ，选择 $K_{IND} = 0.4$ ，计算出的电感为 $11.9\mu H$ 。这里选择了 $10\mu H$ 电感器。使用该电感器时，该电感器的纹波电流、峰值电流和均方根电流分别为 1.41A、3.67A、2.96A。

8.2.1.2.2 输入电容器选型

需要一个输入电容器来减少从输入电源汲取的浪涌电流和来自器件的开关噪声。建议使用电解电容器来存储能量。强烈建议使用采用 X5R 或 X7R 电介质的陶瓷电容器，因为它们具有低 ESR 和小温度系数。对于大多数应用，建议在 VIN 至 PGND/AGND 之间放置一个 $10\mu F$ 陶瓷电容器和一个 $0.1\mu F$ 电容器，以提供高频滤波。验证输入电容器电压额定值是否大于最大输入电压。使用[方程式 6](#) 可以计算输入纹波电压，其中 ESR_{CIN} 是输入电容器的 ESR，而 K_{DR} 是施加直流电压时陶瓷电容的降额系数。

$$V_{IN(ripple)} = \frac{I_{L(ripple)}}{8 \times K_{DR} \times C_{IN} \times f_{SW}} \quad (6)$$

在该设计中，选择了一个 $33\mu F$ 100V 电解电容器、 $10\mu F$ 100V X7R 陶瓷电容器和 $0.1\mu F$ 100V X7R 陶瓷电容器，生成大约 88mV 的输入纹波电压。

8.2.1.2.3 输出电容器选型

输出电容器可降低流经 LED 灯串的高频电流纹波。过大的电流纹波会增加 LED 灯串中的 RMS 电流，从而会增加 LED 温度。

1. 使用 LED 制造商的数据表来计算 LED 灯串的总动态电阻 (R_{LED})。
2. 根据经过 LED 灯串的可接受峰峰值纹波电流 $I_{LED(ripple)}$ ，计算输出电容所需的阻抗 (Z_{OUT})。 $I_{L(ripple)}$ 是使用所选电感器计算得出的峰峰值电感器纹波电流。
3. 计算所需的最小有效输出电容。
4. 由于施加直流电压会产生降额效应，可适当增大输出电容。

请参阅[方程式 7](#)、[方程式 8](#) 和 [方程式 9](#)。

$$R_{LED} = \frac{\Delta V_F}{\Delta I_F} \times \# \text{ of LEDs} \quad (7)$$

$$Z_{COUT} = \frac{R_{LED} \times I_{LED(ripple)}}{I_{L(max)} - I_{LED(ripple)}} \quad (8)$$

$$C_{COUT} = \frac{1}{2\pi \times f_{SW} \times Z_{COUT}} \quad (9)$$

选择输出电容器后，使用[方程式 10](#) 可用于估算流经 LED 灯串的峰峰值纹波电流。

$$I_{LED(ripple)} = \frac{Z_{COUT} \times I_{L(ripple)}}{Z_{COUT} + R_{LED}} \quad (10)$$

强烈建议使用采用 X5R 或 X7R 电介质的陶瓷电容器，因为它们具有低 ESR 和小温度系数。此设计中选择了一个 10μF、50V、X7R 陶瓷电容器。

8.2.1.2.4 感测电阻选择

在 100% PWM 占空比下，最大 LED 电流为 1A，相应的 V_{REF} 为 200mV。使用[方程式 11](#) 计算感应电阻为 200mΩ。请注意，检测电阻的功耗为 200mW，在选择该电阻的额定功率时需要留有足够的裕量。

$$R_{SENSE} = \frac{V_{REF}}{I_{LED_FS}} \quad (11)$$

在升压拓扑中，需要 C_{SENSE} 来实现 IFD 控制。根据[方程式 12](#)，这里为 C_{SENSE} 选择了 10μF、50V X7R 陶瓷电容器，以便将检测反馈的交流幅度抑制为低于 200mV。建议在 CSN 引脚处使用 100Ω 电阻器，以避免噪声注入并提高稳健性。

$$C_{SENSE} = \frac{0.25 \times I_{L(max)}}{200mV \times f_{SW}} \quad (12)$$

8.2.1.2.5 其他外部元件选择

此设计中选择了 0.1μF、50V X7R 陶瓷电容器来对检测反馈进行高频滤波。

为了实现环路稳定性，建议选择一个 1nF、10V X7R 陶瓷电容器作为 C_{COMP} ，以及一个 1kΩ 电阻器作为 R_{COMP} 。这里为 R_{DAMP} 选择了 1MΩ 电阻器，以抑制 PWM 开启时上升沿的过冲电流。

8.2.1.3 应用曲线




图 8-2. ADIM = 100%、1kHz 且 $F_{SW} = 400\text{kHz}$ 时的 LED 电流纹波




图 8-3. PWM = 50%、20kHz 且 $F_{SW} = 400\text{kHz}$ 时的 LED 电流纹波




图 8-4. PWM 从 10% 转换到 99% (4kHz) 时的 LED 电流瞬态






图 8-5. ADIM = 100%、500Hz 时启动



8.2.2 LP8868YQDMTRQ1 具有降压/升压拓扑的 12V 输入、1A 输出、5 片式 LED

图 8-8 显示了采用降压/升压拓扑的 LP8868Y。开关电流限制为 5.8A，且该开关电流限制会约束输出电流。




图 8-8. LP8868Y 降压/升压拓扑的典型应用

8.2.2.1 设计要求

本设计示例使用下表中的参数。

表 8-2. 设计参数

参数	值
输入电压范围	9V - 16V
LED 灯串	5 LED
输出电压	15V
开关频率	400kHz
最大 LED 电流	1A

表 8-2. 设计参数 (续)

参数	值
电感器电流纹波	最大电感电流的 40%
调光类型	PWM 调光/ADIM 调光

8.2.2.2 详细设计过程

8.2.2.2.1 电感器选型

对于此设计，输入电压为 9V 至 16V。输出为 8 个串联白光 LED，并且根据要求，电感器电流纹波小于最大 LED 电流的 40%。如要选择合适的峰峰值电感器电流纹波，需确保转换器在空载条件下不超出低侧 FET 电流限制。如要避免超限，需要峰峰值电感器电流纹波的一半低于该限值。另一个考虑因素是确定峰峰值电流纹波引起的电感磁芯损耗和铜损耗在合理的范围内。选择此峰峰值电感器电流纹波后，使用 [方程式 13](#) 计算电感器 L 的建议值。

$$L = \frac{V_{IN(min)} \times V_{OUT}}{(V_{OUT} + V_{IN[min]}) \times K_{IND} \times I_{L(max)} \times f_{SW}} \quad (13)$$

其中

- K_{IND} 是一个系数，表示电感器纹波电流值与最大 LED 电流之比
- $I_{L(max)}$ 是最大平均电感器电流
- f_{SW} 为开关频率
- $V_{IN(min)}$ 为最小输入电压
- V_{OUT} 是 LED 负载上的电压与检测电阻上的电压之和

通过所选的电感器值，使用 [方程式 14](#) 计算实际的电感器电流纹波。

$$I_{L(ripple)} = \frac{V_{IN(min)} \times V_{OUT}}{(V_{OUT} + V_{IN[min]}) \times L \times f_{SW}} \quad (14)$$

验证电感器 RMS 电流和饱和电流的设计额定值是否大于系统要求中的设计额定值，以确认电感器不会出现过热或饱和情况。在上电、瞬态条件或故障条件下，电感器电流可能超过其正常工作电流并达到电流限制。因此，最好选择等于或大于转换器电流限制的饱和电流额定值。峰值电感器电流和 RMS 电流公式如 [方程式 15](#) 和 [方程式 16](#) 所示。

$$I_{L(peak)} = I_{L(max)} + \frac{I_{L(ripple)}}{2} \quad (15)$$

$$I_{L(rms)} = \sqrt{I_{L(max)}^2 + \frac{I_{L(ripple)}^2}{2}} \quad (16)$$

在该设计中， $V_{IN(min)} = 9V$ 、 $V_{OUT} = 15V$ 、 $I_{LED} = 1A$ ，考虑到效率为 0.8， $I_{L(max)} = 2.083A$ 、 $f_{SW} = 400kHz$ ，选择 $K_{IND} = 0.4$ ，计算出的电感为 $16.87\mu H$ 。这里选择了 $22\mu H$ 电感器。使用该电感器时，该电感器的纹波电流、峰值电流和均方根电流分别为 0.64A、2.40A、2.08A。

8.2.2.2.2 输入电容器选型

需要一个输入电容器来减少从输入电源汲取的浪涌电流和来自器件的开关噪声。建议使用电解电容器来存储能量。强烈建议使用采用 X5R 或 X7R 电介质的陶瓷电容器，因为它们具有低 ESR 和小温度系数。对于大多数应用，建议在 V_{IN} 至 PGND/AGND 之间放置一个 $10\mu F$ 电容器和一个 $0.1\mu F$ 电容器，以提供高频滤波。检查输入电容器电压额定值是否大于最大输入电压。使用 [方程式 17](#) 可以计算输入纹波电压，其中 ESR_{CIN} 是输入电容器的 ESR，而 K_{DR} 是施加直流电压时陶瓷电容的降额系数。

$$V_{IN(ripple)} = I_{L(max)} \times \left(\frac{V_{OUT}}{K_{DR} \times C_{IN} \times f_{SW} \times V_{IN(max)}} + ESR_{CIN} \right) \quad (17)$$

在该设计中，选择了一个 33μF 100V 电解电容器、一个 10μF 100V X7R 陶瓷电容器和一个 0.1μF 100V X7R 陶瓷电容器，生成大约 40mV 的输入纹波电压。

8.2.2.2.3 输出电容器选型

输出电容器可降低流经 LED 灯串的高频电流纹波。过大的电流纹波会增加 LED 灯串中的 RMS 电流，从而会增加 LED 温度。

1. 使用 LED 制造商的数据表来计算 LED 灯串的总动态电阻 (R_{LED})。
2. 根据通过 LED 灯串的可接受峰峰值纹波电流 $I_{LED(ripple)}$ ，计算输出电容器 (Z_{OUT}) 的所需阻抗， $I_{L(ripple)}$ 是使用所选电感器计算得出的峰峰值电感器纹波电流。
3. 计算所需的最小有效输出电容。
4. 由于施加直流电压会产生降额效应，可适当增大输出电容。请参阅 [方程式 18](#)、[方程式 19](#) 和 [方程式 20](#)。

$$R_{LED} = \frac{\Delta V_F}{\Delta I_F} \times \# \text{ of LEDs} \quad (18)$$

$$Z_{COUT} = \frac{R_{LED} \times I_{LED(ripple)}}{I_{L(max)} - I_{LED(ripple)}} \quad (19)$$

$$C_{COUT} = \frac{1}{2\pi \times f_{SW} \times Z_{COUT}} \quad (20)$$

选择输出电容器后，使用 [方程式 21](#) 可用于估算流经 LED 灯串的峰峰值纹波电流。

$$I_{LED(ripple)} = \frac{Z_{COUT} \times I_{L(ripple)}}{Z_{COUT} + R_{LED}} \quad (21)$$

强烈建议使用采用 X5R 或 X7R 电介质的陶瓷电容器，因为它们具有低 ESR 和小温度系数。此设计中选择了一个 10μF、50V、X7R 陶瓷电容器。

8.2.2.2.4 感测电阻选择

在 100% PWM 占空比下，最大 LED 电流为 1A，相应的 V_{REF} 为 200mV。通过使用 [方程式 22](#)，计算出的检测电阻为 200mΩ。请注意，检测电阻的功耗为 200mW，在选择该电阻的额定功率时需要留有足够的裕量。

$$R_{SENSE} = \frac{V_{REF}}{I_{LED_FS}} \quad (22)$$

在降压/升压拓扑中，需要 C_{SENSE} 来实现 IFD 控制。根据 [方程式 23](#)，这里为 C_{SENSE} 选择了 10μF、50V X7R 陶瓷电容器，以便将检测反馈的交流幅度抑制为低于 200mV。建议在 CSN 引脚处使用 100Ω 电阻器，以避免噪声注入并提高稳健性。


$$C_{SENSE} = \frac{0.25 \times I_{L(max)}}{200mV \times f_{SW}} \quad (23)$$

8.2.2.2.5 其他外部元件选择

此设计中选择了 0.1μF、50V X7R 陶瓷电容器来对检测反馈进行高频滤波。


为了实现环路稳定性，建议选择一个 1nF、10V X7R 陶瓷电容器作为 C_{COMP} ，以及一个 1kΩ 电阻器作为 R_{COMP} 。这里为 R_{DAMP} 选择了 1MΩ 电阻器，以抑制 PWM 开启时上升沿的过冲电流。

8.2.2.3 应用曲线




通道 2 : SW, 通道 3 : 电感器电流, 通道 4 : LED 电流纹波
(交流)

图 8-9. ADIM = 100%、1kHz 且 $F_{SW} = 400kHz$ 时的 LED 电流纹波




通道 1 : PWM/EN, 通道 2 : SW, 通道 3 : 电感器电流, 通道 4 : LED 电流

图 8-10. PWM = 50%、20kHz 且 $F_{SW} = 400kHz$ 时的 LED 电流纹波





通道 1 : PWM/EN, 通道 2 : SW, 通道 3 : 电感器电流, 通道 4 : LED 电流

图 8-11. PWM 从 10% 转换到 99% (4kHz) 时的 LED 电流瞬态



通道 1 : ADIM, 通道 2 : SW, 通道 3 : 电感器电流, 通道 4 : LED 电流

图 8-12. ADIM = 100%、500Hz 时启动



8.2.3 LP8868ZQDMTRQ1 具有降压拓扑的 12V 输入、2A 输出、1 片式 LED

图 8-15 显示了采用降压拓扑的 LP8868Z。开关电流限制为 5.2A，输出电流限制等于开关电流限制。




图 8-15. LP8868Z 降压拓扑的典型应用

8.2.3.1 设计要求

本设计示例使用下表中的参数。

表 8-3. 设计参数

参数	值
输入电压范围	9V - 16V
LED 灯串	1 LED
输出电压	3V
开关频率	400kHz
最大 LED 电流	2A

表 8-3. 设计参数 (续)

参数	值
电感器电流纹波	最大电感电流的 40%
调光类型	PWM 调光/ADIM 调光

8.2.3.2 详细设计过程

8.2.3.2.1 电感器选型

对于此设计，输入电压为 9V 至 16V。输出为单个白光 LED，并且要求电感电流纹波小于最大 LED 电流的 40%。在选择合适的峰峰值电感器电流纹波时，需确保转换器在空载条件下不超出低侧 FET 电流限制。为避免超限，需确定峰峰值电感器电流纹波的一半低于该限值。另一个考虑因素是验证峰峰值电流纹波引起的电感磁芯损耗和铜损耗在合理的范围内。选择改峰峰值电感电流纹波后，使用[方程式 24](#) 计算电感 L 的建议值。

$$L = \frac{V_{OUT} \times (V_{IN(max)} - V_{OUT})}{V_{IN(max)} \times K_{IND} \times I_{L(max)} \times f_{SW}} \quad (24)$$

其中

- K_{IND} 是一个系数，表示电感器纹波电流值与最大 LED 电流之比
- $I_{L(max)}$ 是最大平均 LED 电流
- f_{SW} 为开关频率
- $V_{IN(max)}$ 为最大输入电压
- V_{OUT} 是 LED 负载上的电压与检测电阻上的电压之和

通过所选的电感器值，使用[方程式 25](#) 计算实际的电感器电流纹波。

$$I_{L(ripple)} = \frac{V_{OUT} \times (V_{IN(max)} - V_{OUT})}{V_{IN(max)} \times L \times f_{SW}} \quad (25)$$

确定电感器 RMS 电流和饱和电流的设计额定值大于系统要求的设计额定值，以确保电感不会出现过热或饱和情况。在上电、瞬态条件或故障条件下，电感器电流可能超过其正常工作电流并达到电流限制。因此，最好选择等于或大于转换器电流限制的饱和电流额定值。峰值电感器电流和 RMS 电流公式如[方程式 26](#) 和[方程式 27](#) 所示。

$$I_{L(peak)} = I_{L(max)} + \frac{I_{L(ripple)}}{2} \quad (26)$$

$$I_{L(rms)} = \sqrt{I_{L(max)}^2 + \frac{I_{L(ripple)}^2}{2}} \quad (27)$$

在本设计中， $V_{IN(max)} = 16V$ 、 $V_{OUT} = 3V$ 、 $I_{LED} = 2A$ ，选择 $K_{IND} = 0.4$ ，计算出的电感为 $7.6\mu H$ 。这里选择了 $10\mu H$ 电感器。使用该电感器时，该电感器的纹波电流、峰值电流和均方根电流分别为 $0.61A$ 、 $2.30A$ 、 $2A$ 。

8.2.3.2.2 输入电容器选型

需要一个输入电容器来减少从输入电源汲取的浪涌电流和来自器件的开关噪声。建议使用电解电容器来存储能量。强烈建议使用采用 X5R 或 X7R 电介质的陶瓷电容器，因为它们具有低 ESR 和小温度系数。对于大多数应用，建议在 V_{IN} 至 PGND/AGND 之间放置一个 $10\mu F$ 电容器和一个 $0.1\mu F$ 电容器，以提供高频滤波。验证输入电容器电压额定值是否大于最大输入电压。使用[方程式 28](#) 可以计算输入纹波电压，其中 ESR_{CIN} 是输入电容器的 ESR，而 K_{DR} 是施加直流电压时陶瓷电容的降额系数。

$$V_{IN(ripple)} = I_{L(max)} \times \left(\frac{V_{OUT}}{K_{DR} \times C_{IN} \times f_{SW} \times V_{IN(max)}} + ESR_{CIN} \right) \quad (28)$$

在该设计中，选择了一个 $33\mu F$ 100V 电解电容器、两个 $22\mu F$ 100V X7R 陶瓷电容器和一个 $0.1\mu F$ 、100V X7R 陶瓷电容器，生成大约 $113mV$ 的输入纹波电压。

8.2.3.2.3 输出电容器选型

输出电容器可降低流经 LED 灯串的高频电流纹波。过大的电流纹波会增加 LED 灯串中的 RMS 电流，从而会增加 LED 温度。

1. 使用 LED 制造商的数据表来计算 LED 灯串的总动态电阻 (R_{LED})。
2. 根据经过 LED 灯串的可接受峰峰值纹波电流 $I_{LED(ripple)}$ ，计算输出电容所需的阻抗 (Z_{OUT})。 $I_{L(ripple)}$ 是使用所选电感器计算得出的峰峰值电感器纹波电流。
3. 计算所需的最小有效输出电容。
4. 由于施加直流电压会产生降额效应，可适当增大输出电容。请参阅 [方程式 29](#)、[方程式 30](#) 和 [方程式 31](#)。

$$R_{LED} = \frac{\Delta V_F}{\Delta I_F} \times \# \text{ of LEDs} \quad (29)$$

$$Z_{OUT} = \frac{R_{LED} \times I_{LED(ripple)}}{I_{L(max)} - I_{LED(ripple)}} \quad (30)$$

$$C_{OUT} = \frac{1}{2\pi \times f_{SW} \times Z_{OUT}} \quad (31)$$

选择输出电容器后，使用 [方程式 32](#) 可用于估算流经 LED 灯串的峰峰值纹波电流。

$$I_{LED(ripple)} = \frac{Z_{OUT} \times I_{L(ripple)}}{Z_{OUT} + R_{LED}} \quad (32)$$

强烈建议使用采用 X5R 或 X7R 电介质的陶瓷电容器，因为它们具有低 ESR 和小温度系数。此设计中选择了一个 10μF、35V、X7R 陶瓷电容器。

8.2.3.2.4 感测电阻选择

在 100% PWM 占空比下，最大 LED 电流为 2A，相应的 V_{REF} 为 200mV。使用 [方程式 33](#) 计算感应电阻为 100mΩ。请注意，检测电阻的功耗为 400mW，在选择该电阻的额定功率时需要留有足够的裕量。建议在 CSN 引脚处使用 100Ω 电阻器，以避免噪声注入并提高稳健性。

$$R_{SENSE} = \frac{V_{REF}}{I_{LED_FS}} \quad (33)$$


在降压拓扑中， C_{sense} 是可选的。

8.2.3.2.5 其他外部元件选择

此设计中选择了 0.1μF、50V X7R 陶瓷电容器来对检测反馈进行高频滤波。


为了实现环路稳定性，建议选择一个 1nF、10V X7R 陶瓷电容器作为 C_{COMP} ，以及一个 1kΩ 电阻器作为 R_{COMP} 。这里为 R_{DAMP} 选择了 1MΩ 电阻器，以抑制 PWM 开启时上升沿的过冲电流。

8.2.3.3 应用曲线




通道 2 : SW, 通道 3 : 电感器电流, 通道 4 : LED 电流纹波
(交流)

图 8-16. ADIM = 100%、1kHz 且 $F_{sw} = 400kHz$ 时的 LED 电流纹波




通道 1 : PWM/EN, 通道 2 : SW, 通道 3 : 电感器电流, 通道
4 : LED 电流

图 8-17. PWM = 50%、20kHz 且 $F_{sw} = 400kHz$ 时的 LED 电流纹波





通道 1 : PWM/EN, 通道 2 : SW, 通道 3 : 电感器电流, 通道
4 : LED 电流

图 8-18. PWM 从 10% 转换到 99% (4kHz) 时的 LED 电流瞬态



通道 1 : ADIM, 通道 2 : SW, 通道 3 : 电感器电流, 通道 4 :
LED 电流

图 8-19. ADIM = 100%、500Hz 时启动



8.3 电源相关建议

该器件设计为在 4.5V 至 65V 的输入电源电压范围内运行。确认该输入电源得到良好调节。该器件需要一个输入电容器来减少从输入电源汲取的浪涌电流和来自器件的开关噪声。强烈建议使用采用 X5R 或 X7R 电介质的陶瓷电容器，因其介质具有低 ESR 和小温度系数。对于大多数应用，10 μ F 电容器就足够了。

8.4 布局

LP8868-Q1 系列需要适当的布局才能实现最佳性能。下一部分提供了一些建立合理布局的指南。

8.4.1 布局指南

下面显示了 LP8868 系列升压、降压/升压以及降压拓扑的正确布局示例。

- 创建大 GND 平面对于实现良好的电气和热性能非常重要。
- 确保 IN 和 GND 布线尽可能宽，以降低布线阻抗。宽布线具有提供出色散热的额外优势。
- 使用散热过孔将顶部 GND 平面连接到额外的印刷电路板 (PCB) 层，以实现散热和接地。
- 将输入电容器尽可能靠近 IN 引脚和 GND 引脚放置。
- 将 VCC 电容器尽可能靠近 VCC 引脚放置，以提供稳定的 LDO 输出电压。
- 确保 SW 布线尽可能短，以降低寄生电感，从而减少瞬态电压尖峰。短 SW 布线还可降低辐射噪声和 EMI。
- 不可使开关电流在器件下流过。
- 建议将 CSN 和 CSP 布线并联、保持尽可能短，并远离高压开关布线和接地屏蔽。
- 将补偿电容器尽可能靠近 COMP 引脚放置，防止振荡和系统不稳定。

8.4.2 布局示例




图 8-22. 升压拓扑 顶视图布局示例




图 8-23. 降压/升压拓扑 顶视图布局示例




图 8-24. 降压拓扑 顶视图布局示例

9 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

9.1 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.2 支持资源

TI E2E™ 中文支持论坛 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.5 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

Changes from Revision A (November 2023) to Revision B (Aug 2025)	Page
• 删除了 HVSSOP 封装的产品预览说明.....	1
• 更新了典型升压 LED 驱动器应用示意图.....	1
• 更新了 <i>比较表</i>	3
• 更新了 HVSOP 封装的 <i>引脚配置和功能</i> 部分.....	4
• 在绝对最大额定值中，将工作温度最大值从 125 修改为 150.....	8
• 将 HVSSOP 值添加到“热特性信息”中.....	8
• 更新了电气特性中的“HVSSOP 电流限制”部分.....	9
• 向 <i>设置 LED 电流</i> 部分添加了文本：“避免噪声注入...”	16
• 更改了 图 8-1	21
• 更改了 方程式 2 和 方程式 3	22
• 更改了 方程式 6	22
• 更改了 图 8-8	25
• 更改了 方程式 13 和 方程式 14	26
• 更改了 图 8-15	29
• 更新了 <i>电感器选择</i> 最后一段中的值.....	30
• 更新了布局示例.....	33

Changes from Revision * (July 2023) to Revision A (November 2023)	Page
• 将 LP8868U-Q1、LP8868V-Q1、LP8868W-Q1 添加到了“量产数据”	1

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。此信息是指定用途可提供的最新数据。此数据可能会在无通知且不对本文档进行修订的情况下发生更改。如需获取此数据表的浏览器版本，请查看左侧的导航窗格。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
LP8868UQDMTRQ1	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L868U
LP8868UQDMTRQ1.A	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L868U
LP8868VQDMTRQ1	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L868V
LP8868VQDMTRQ1.A	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L868V
LP8868WQDMTRQ1	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L868W
LP8868WQDMTRQ1.A	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L868W
LP8868XQDGNRQ1	Active	Production	HVSSOP (DGN) 12	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L68X
LP8868XQDMTRQ1	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L868X
LP8868XQDMTRQ1.A	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L868X
LP8868YQDGNRQ1	Active	Production	HVSSOP (DGN) 12	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L68Y
LP8868YQDMTRQ1	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L868Y
LP8868YQDMTRQ1.A	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L868Y
LP8868ZQDGNRQ1	Active	Production	HVSSOP (DGN) 12	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L68Z
LP8868ZQDMTRQ1	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L868Z
LP8868ZQDMTRQ1.A	Active	Production	VSON (DMT) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L868Z

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LP8868UQDMTRQ1	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1
LP8868VQDMTRQ1	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1
LP8868WQDMTRQ1	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1
LP8868XQDGNRQ1	HVSSOP	DGN	12	5000	330.0	12.4	5.2	4.3	1.45	8.0	12.0	Q1
LP8868XQDMTRQ1	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1
LP8868YQDGNRQ1	HVSSOP	DGN	12	5000	330.0	12.4	5.2	4.3	1.45	8.0	12.0	Q1
LP8868YQDMTRQ1	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1
LP8868ZQDGNRQ1	HVSSOP	DGN	12	5000	330.0	12.4	5.2	4.3	1.45	8.0	12.0	Q1
LP8868ZQDMTRQ1	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LP8868UQDMTRQ1	VSON	DMT	14	3000	367.0	367.0	35.0
LP8868VQDMTRQ1	VSON	DMT	14	3000	367.0	367.0	35.0
LP8868WQDMTRQ1	VSON	DMT	14	3000	367.0	367.0	35.0
LP8868XQDGNRQ1	HVSSOP	DGN	12	5000	353.0	353.0	32.0
LP8868XQDMTRQ1	VSON	DMT	14	3000	367.0	367.0	35.0
LP8868YQDGNRQ1	HVSSOP	DGN	12	5000	353.0	353.0	32.0
LP8868YQDMTRQ1	VSON	DMT	14	3000	367.0	367.0	35.0
LP8868ZQDGNRQ1	HVSSOP	DGN	12	5000	353.0	353.0	32.0
LP8868ZQDMTRQ1	VSON	DMT	14	3000	367.0	367.0	35.0

GENERIC PACKAGE VIEW


DMT 14

VSON - 0.9 mm max height

3 x 4.5, 0.65 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4225088/A



DMT0014B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4225087/C 06/2026


NOTES: (continued)

5. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slue271).
6. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

DMT0014B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD




SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 15
77.4% PRINTED SOLDER COVERAGE BY AREA
SCALE:20X

4225087/C 06/2026

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



4227107/C 11/2024

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT


DGN0012A

PowerPAD™ HVSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4227107/C 11/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGN0012A

PowerPAD™ HVSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	1.80 X 3.22
0.125	1.61 X 2.88 (SHOWN)
0.15	1.47 X 2.63
0.175	1.36 X 2.43

4227107/C 11/2024

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月