LMR70410-Q1 4V 至 40V、1A、汽车级同步降压转换器

1 特性

- 符合面向汽车应用的 AEC-Q100 标准
  - 器件温度等级 1：–40°C 至 +125°C 的环境工作温度范围
- 专用于条件严苛的汽车应用
  - 输入电压范围为 4V 至 40V
  - 1A 持续输出电流
  - 60ns 最短导通时间
  - 2.1MHz 固定开关频率
  - -40°C 至 150°C 结温范围
  - 逐周期短路保护
  - 精密使能端
  - ±1% 的电压基准精度
  - 1.8ms 内部软启动
- 设计小巧且易于使用
  - 集成同步整流
  - 内置补偿功能，便于使用
  - SOT23-6 封装
- 提供强制脉宽调制 (FPWM) 和脉冲频率调制 (PFM) 模式
- 与现有 SOT23-6 器件的引脚对引脚兼容性
  - LMR50410-Q1、TPS560430-Q1

2 应用

- 混合动力、电动和动力总成系统
- 车身电子装置和照明
- 信息娱乐系统与仪表组
- 高级驾驶辅助系统 (ADAS)

3 说明

LMR70410-Q1 是一款采用易用的 SOT23-6 封装的 40V、1A 同步降压开关稳压器。LMR70410-Q1 能够以较小的设计尺寸提供高达 1A 的直流负载电流，并且可在 4V 至 40V 的直流电源电压之间运行。LMR70410-Q1 以固定的 2.1MHz 开关频率运行，以支持使用相对较小的电感器来优化整体设计尺寸。

LMR70410-Q1 具有精密使能 UVLO，允许设计人员通过在 VIN 和 GND 之间使用电阻分压器对器件的导通或关断输入电压进行编程。LMR70410-Q1 实现了逐周期过流保护，即使输出电压降至零，也会限制最大输出电流。实施了热关断功能，以便在结温超过热关断阈值时关断 LMR70410-Q1。


LMR70410-Q1 具有 FPWM 和 PFM 两种型号，可以针对负载范围内的固定频率或更高的轻负载效率进行设计优化。内部软启动时间在内部设置为 1.8ms（典型值）。

LMR70410-Q1 属于引脚对引脚器件系列，可支持 0.6A 至 1A 的负载电流。该系列与其他 SOT23-6 器件（如 TPS560430-Q1 和 LMR50410-Q1）引脚对引脚兼容。

封装信息

器件型号	封装(1)	封装尺寸(2)
LMR70410-Q1	DDC（SOT-23-THN，6）	2.9mm × 2.8mm

(1) 有关更多信息，请参阅 节 11。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。



简化版原理图

ADVANCE INFORMATION

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

ADVANCE INFORMATION

内容

1 特性 1
2 应用 1
3 说明 1
4 器件比较 3
5 引脚配置和功能 4
6 规格 5
6.1 绝对最大额定值 5
6.2 ESD 等级 5
6.3 建议运行条件 5
6.4 热性能信息 5
6.5 电气特性 6
6.6 典型特性 7
7 详细说明 8
7.1 概述 8
7.2 功能方框图 8
7.3 特性说明 9
7.4 器件功能模式 12
8 应用和实施 13
8.1 应用信息 13
8.2 典型应用 13
8.3 电源相关建议 18
8.4 布局 18
9 器件和文档支持 20
9.1 文档支持 20
9.2 接收文档更新通知 20
9.3 支持资源 20
9.4 商标 20
9.5 静电放电警告 20
9.6 术语表 20
10 修订历史记录 20
11 机械、封装和可订购信息 20
11.1 机械数据 21

Copyright © 2026 Texas Instruments Incorporated

4 器件比较

可订购器件型号	输出电流 (A)	频率 (kHz)	模式
LMR70410ZAPDDCRQ1	1	2100	PFM

ADVANCE INFORMATION

5 引脚配置和功能




图 5-1. 6 引脚 SOT-23-THN，DDC 封装（俯视图）

表 5-1. 引脚功能

引脚		类型(1)	说明
名称	编号		
CB	1	P	高侧 FET 驱动器的自举电容连接。在该引脚与 SW 引脚之间连接一个 100nF 优质电容器。
GND	2	G	电源接地端子，在内部连接到低侧 FET 的源极。连接到系统接地端，以及 CIN 和 COUT 的接地侧。尽量缩短到 CIN 的距离。
FB	3	I	转换器的反馈输入。连接电阻分压器以设置输出电压。在运行期间，请勿使该端子发生接地短路。
EN	4	I	转换器的精密使能输入。不能悬空。高电平 = 开启，低电平 = 关闭。可连接至 VIN。精密使能输入允许通过外部电阻分压器实现可调节 UVLO
VIN	5	P	内部偏置 LDO 和高侧 FET 的电源输入终端。连接到输入电源和输入旁路电容器 CIN。输入旁路电容器必须直接连接到此引脚和 GND。
SW	6	P	转换器的开关输出。在内部连接到高侧 FET 的源极和低侧 FET 的漏极。连接到功率电感器。

(1) I = 输入，G = 地，P = 电源。

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

6 规格

6.1 绝对最大额定值

在工作结温范围内测得（除非另有说明）(1)

		最小值	最大值	单位
引脚电压	VIN 至 GND	-0.3	45	V
引脚电压	EN 到 GND	-0.3	VIN + 0.3	V
引脚电压	FB 至 GND	-0.3	5.5	V
引脚电压	SW 至 GND	-0.3	45.3	V
引脚电压	SW 至 GND（瞬变小于 10ns）	-3.5	45	V
引脚电压	CB 至 SW	-0.3	5.5	V
工作结温 T_J		-40	150	°C
贮存温度，T_{stg}		-65	150	°C

(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 AEC Q100-002 标准(1)	±2000	V
$V_{(ESD)}$	静电放电	充电器件模型 (CDM)，符合 AEC Q100-011 标准	±750	V

(1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.3 建议运行条件

在工作结温范围内测得（除非另有说明）(1)

		最小值	最大值	单位
V_{IN}	输入电压范围	4	40	V
V_{OUT}(2)	可调输出电压范围	1	28	V
I_{OUT}	输出电流范围（1A 版本）	0	1	A
T_J	工作结温	-40	150	°C

(1) 建议运行条件表示器件可正常工作的条件，但不规定具体的性能限制。有关指定的规格，请参阅电气特性。
(2) 在任何情况下，输出电压都不得降至零伏以下。

6.4 热性能信息

热指标(1)		LMR704xx-Q1 DDC (SOT23-6) 6 引脚	单位
$R_{\theta JA}$	结至环境热阻(2)	122	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	55	°C/W
$R_{\theta JB}$	结至电路板热阻	31.2	°C/W
Ψ_{JT}	结至顶部特征参数	14.7	°C/W
Ψ_{JB}	结至电路板特征参数	31.1	°C/W

(1) 有关新旧热指标的更多信息，请参阅半导体和 IC 封装热指标应用手册。
(2) 此表中给出的 $R_{\theta JA}$ 值仅用于与其他封装的比较，不能用于设计目的。这些值是根据 JESD 51-7 计算的，并在 4 层 JEDEC 板上进行了仿真。这些值并不代表在实际应用中获得的性能。例如，EVM 可实现 $R_{\Theta JA}$ = 76°C/W。

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

6.5 电气特性

限值适用于 –40°C 至 +150°C 工作结温 T_J 范围（除非另外说明）。最小值和最大值限值是经过测试、设计或统计相关性分析而确定的。典型值表示 T_J = 25°C 条件下最有可能达到的参数标准，仅供参考。除非另有说明，以下条件适用：VIN = 12V。

参数		测试条件	最小值	典型值	最大值	单位
电源电压（VIN 引脚）						
$V_{IN_UVLO(R)}$	欠压锁定阈值	上升阈值	3.5	3.75	4	V
$V_{IN_UVLO(F)}$		下降阈值			3.1	V
$I_{Q(VIN)}$	VIN 静态电流(1)	非开关，V_{EN} = 3.3V，V_{FB} = 1.1V		5	25	μA
$I_{SD(VIN)}$	VIN 关断电源电流	V_{EN} = 0V		0.7		μA
$I_{SUPPLY-FPWM}$	FPWM 模式下的输入电源电流(1)	非开关，V_{IN} = 24V，V_{EN} = 3.3V，V_{FB} = 1.1V		50		μA
使能（EN 引脚）						
$V_{EN(R)}$	EN 电压上升阈值	EN 上升，启用开关	1.1	1.2	1.3	V
$V_{EN(F)}$	EN 电压下降阈值	EN 下降，禁用开关	0.85	1.0	1.15	V
电压基准（FB 引脚）						
V_{FB}	FB 电压		0.792	0.8	0.808	V
开关频率						
$f_{SW(2.1MHz)}$	开关频率 2.1MHz 型号		1.785	2.1	2.415	MHz
电流限值						
$I_{HS-PEAK}$	高侧峰值电流限值(2)	占空比接近 0%	1.6	1.75	2.0	A
$I_{LS-VALLEY}$	低侧谷值电流限值(2)	1A 型号	1	1.2	1.4	A
I_{LS-NEG}	低边负电流限值(2)	LS FET 上的灌电流限制		-600		mA
启动						
t_{SS}	内部固定软启动时间	从第一个 SW 脉冲到 V_{FB} = 90% VREF 的时间		1.8		ms
功率级						
$R_{DSON(HS)}$	高侧 MOSFET 导通电阻	T_J = 25°C，V_{IN} = 12V		420		mΩ
$R_{DSON(LS)}$	低侧 MOSFET 导通电阻	T_J = 25°C，VIN = 12V		210		mΩ
$t_{ON(min)}$	最小 ON 脉冲宽度	I_{OUT} = 250mA，V_{IN} = 18V，V_{OUT} = 1V，f_{sw} = 2.1MHz		60		ns
$t_{OFF(min)}$	最小 OFF 脉冲宽度	V_{IN} = 4V，V_{OUT} = 3.3V，f_{sw} = 2.1MHz		100		ns
热关断						
$T_{J(SD)}$	热关断阈值	温度上升		165		°C
$T_{J(HYS)}$	热关断迟滞			10		°C

(1) 此表中的电流限制值在生产中经过开环测试。这些值可能不同于闭环应用中的限值。
(2) 为此参数报告的这个电流值是器件开环使用的电流。此参数报告的电流值不代表调节时系统的总输入电流。

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

6.6 典型特性




图 6-1. 2.1MHz 3.3V 效率与负载电流间的关系




图 6-2. 2.1MHz 5V 效率与负载电流间的关系




图 6-3. 2.1MHz 12V 效率与负载电流间的关系




图 6-4. 5V 负载调节




图 6-5. 5V 压降 2.1MHz

ADVANCE INFORMATION

7 详细说明


7.1 概述

LMR70410-Q1 的建议最大输入电压为 40V、1A，是一款采用 SOT23-6 封装的同步降压开关稳压器。LMR70410-Q1 的直流负载电流高达 1A，可在低至 4V 的电源电压下运行。为了支持使用较小的电感器，LMR70410-Q1 在固定的 2.1MHz 开关频率下运行。

LMR70410-Q1 实现了使能 UVLO，该选项提供了对输入电压进行编程的选项，在该电压下，可以使用 VIN 和 GND 之间的电阻分压器打开或关闭器件。包含热关断功能，用于在结温超过报告的热关断阈值时关闭 LMR70410-Q1。LMR70410-Q1 实现了逐周期过流保护，即使输出电压降至零，也会限制最大输出电流。

LMR70410-Q1 同时具有 FPWM 和 PFM 选项，因此可实现在整个负载范围内需要固定频率或更高轻负载效率的设计。内部软启动时间在内部设置为 1.8ms（典型值）。

7.2 功能方框图



ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

7.3 特性说明

7.3.1 固定频率峰值电流模式控制

LMR70410-Q1 的以下运行说明涉及*功能方框图*和图 7-1 中的波形。LMR70410-Q1 是一款同步降压稳压器，具有集成式高侧 (HS) 和低侧 (LS) 开关（同步整流器）。LMR70410-Q1 通过使用受控的占空比打开 HS 和 LS NMOS 开关来提供稳定的输出电压。高侧开关导通期间，SW 引脚电压上升至约 VIN，电感器电流 i_L 以线性斜率 $(V_{IN} - V_{OUT})/L$ 增加。当 HS 开关被控制逻辑断开时，LS 开关在经过反击穿死区时间后将会导通。电感电流通过低侧开关以斜率 V_{OUT}/L 放电。降压转换器的控制参数为占空比 $D = t_{ON}/T_{SW}$，其中 t_{ON} 是高侧开关导通时间，T_{SW} 是开关周期。稳压器控制环路通过调整占空比 D 来维持恒定的输出电压。在可忽略损耗的理想降压转换器中，D 与输出电压成正比，与输入电压成反比：$D = V_{OUT} / V_{IN}$。




图 7-1. 连续导通模式 (CCM) 下的 SW 节点和电感器电流波形

LMR70410-Q1 采用固定频率峰值电流模式控制。它使用电压反馈环路并基于电压偏移量调节峰值电流命令来实现精确的直流电压调节。通过检测高侧开关的峰值电感电流，并与峰值电流阈值进行比较来控制高侧开关的导通时间。电压反馈环路具有内部补偿功能，可减少外部元件的数量，使设计变得简单，并可搭配几乎任何输出电容器组合实现稳定操作。正常负载条件下，稳压器以固定开关频率工作。在轻负载条件下，LMR70410-Q1 将以 PFM 模式工作来维持高效率（PFM 版本），或以 FPWM 模式工作来实现低输出电压纹波、严密输出电压调节和恒定的开关频率（FPWM 版本）。

7.3.2 使能和欠压锁定

LMR70410-Q1 具有精密使能和欠压锁定 (UVLO) 功能，使用户能够根据 EN 引脚上的电压选择器件的上电和下电电压电平。要为器件上电，EN 引脚和 GND 引脚之间的电压必须超过使能电压上升阈值 ($V_{EN(R)}$)。在超过 $V_{EN(R)}$ 且最低电源电压 ($V_{IN_UVLO(R)}$) 都满足后，器件将开始节 7.3.3 中所述的软启动序列。

通过将 EN 引脚和 GND 引脚之间的电压降低至使能输入下降阈值 ($V_{EN(F)}$) 以下，EN 引脚可用于将器件下电。

VIN 和 GND 之间的电阻分压器的中心点连接到 EN 引脚，可用于实现 UVLO。首先，选择器件必须关断的输入电压，选择 R_{ENT} 的值，然后计算所需的 R_{ENB}。计算出 R_{ENB} 后，可计算所得到的导通输入电压。要确定所需的 EN 电阻器，请参阅图 7-2、方程式 1 和方程式 2。如果不需要 VIN UVLO 功能，可将 EN 引脚连接到 VIN。EN 电压不得超过输入电压。

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

$$R_{ENB} = \frac{V_{EN-TH(F)}}{\left(VIN_{turn-off} - V_{EN-TH(F)}\right)} \times R_{ENT} \quad (1)$$

$$VIN_{turn-on} = \left(1 + \frac{R_{ENT}}{R_{ENB}}\right) \times V_{EN-TH(R)} \quad (2)$$

其中：

- $VIN_{turn-off}$ 表示 LMR70410-Q1 关断时的输入电压。
- $VIN_{turn-on}$ 表示 LMR70410-Q1 导通时的输入电压。




图 7-2. 使用 EN 引脚时的 VIN UVLO

7.3.3 软启动和从压降中恢复

LMR70410-Q1 使用软启动来防止启动期间输出电压过冲和大浪涌电流。软启动时间在内部固定为 1.8ms（典型值）。即使在激活之前输出端存在电压，LMR70410-Q1 器件也能正常运行。

要启动 LMR70410-Q1 并发起软启动序列，施加到 VIN 和 EN 引脚的电压必须分别超过 $VIN_{UVLO(R)}$ 和 $V_{EN(R)}$。满足这些条件后，软启动序列会发起，并且输出电压在 1.8ms（典型值）内达到设定点。

当输入电压降至输出电压设定点的电压电平以下时，会发生压降。输入电压增加后，输出电压以与软启动期间相同的斜率增加。

7.3.4 可调输出电压

为在整个工作温度范围内保持严格的稳压输出电压，设计中使用了一个 0.8V 的精密基准电压 (V_{FB})。输出电压通过输出电压轨和 FB 引脚间的电阻分压器进行设置。TI 建议使用容差为 1% 且温度系数低的电阻器作为 FB 分压器。根据所需的分压器电流选择合适的低侧电阻值 R_{FBB}，并使用方程式 3 来计算高侧 R_{FBT}。




图 7-3. 可调节 VOUT 的反馈电阻器设置

$$R_{FBT} = \frac{V_{OUT} - V_{REF}}{V_{REF}} \times R_{FBB} \quad (3)$$

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

7.3.5 最短导通时间、最短关断时间和频率折返

最短导通时间 ($t_{ON(min)}$) 是高侧开关可以导通的最短时间。LMR70410-Q1 中的最短导通时间通常为 60ns。最短关闭时间 ($t_{OFF(min)}$) 是指高侧开关可关断的最短时间。在 LMR70410-Q1 中，最短关断时间通常为 100ns。在 CCM 运行模式下，$t_{ON(min)}$ 和 $t_{OFF(min)}$ 将限制电压转换范围，而没有开关频率折返。

不允许频率折返的最小占空比为：

$$D_{MIN} = T_{ON(\min)} \times f_{sw} \quad (4)$$

无频率折返的最大占空比为：

$$D_{MAX} = 1 - T_{OFF(\min)} \times f_{sw} \quad (5)$$

给定所需的输出电压，使用以下方程式计算没有频率折返的最大 V_{IN}：

$$V_{IN_MAX} = \frac{V_{OUT}}{f_{sw} \times T_{ON(\min)}} \quad (6)$$

使用以下方程式计算没有频率折返的最小 V_{IN}：

$$V_{IN_MIN} = \frac{V_{OUT}}{1 - f_{sw} \times T_{OFF(\min)}} \quad (7)$$

在 LMR70410-Q1 中，一旦 $t_{ON(min)}$ 或 $t_{OFF(min)}$ 被触发，就会采用频率折返方案，这可以提高最大占空比或降低最小占空比。

导通时间会随着 V_{IN} 电压的增加而减少。一旦导通时间降至 $t_{ON(min)}$，开关频率就会开始降低，同时 V_{IN} 继续升高，这进一步降低了占空比，从而使 V_{OUT} 保持在稳压范围内（根据方程式 4）。

一旦在低 V_{IN} 条件下需要更大的占空比，频率折返方案也适用。在器件达到 $t_{OFF(min)}$ 后，频率就会降低，从而提高最大占空比（根据方程式 5）。在这种情况下，频率可以低至大约 100kHz（典型值）。

7.3.6 自举电压

CB 引脚和 SW 引脚之间的小电容器为集成的高侧 MOSFET 提供栅极驱动电压。当高侧 MOSFET 关闭而且低侧 MOSFET 导通时，自举电容器充电。建议使用 0.1 µF 的自举电容器。TI 建议使用电介质等级为 X7R 或 X5R、额定电压为 16V 或更高的陶瓷电容器，以在整个温度和电压范围内保证稳定的性能。

7.3.7 过流和短路保护

LMR70410-Q1 系列器件在高侧 FET 和低侧 FET 上都实现了逐周期电流限制。

LMR70410-Q1 系列器件的高侧峰值电流限制通过在电感器电流达到 $I_{HS-PEAK}$ 时关断高侧 FET 来保护高侧 FET 免受过大电流的影响。触发这种情况后，低侧 FET 导通，直到电感器电流放电至低于 $I_{LS-VALLEY}$。超过 $I_{LS-VALLEY}$ 后，高侧 MOSFET 可以再次导通。此操作有效地将直流输出电流的最大值限制为 $I_{HS-PEAK}$ 和 $I_{LS-VALLEY}$ 之间的平均值，除非占空比非常高。该器件在此运行模式下运行，直到负载降低或结温达到热关断限值。另请参阅节 7.3.8。

如果负载所需的电流超过器件逐周期电流限制可以支持的电流，则输出电压会下降。即使输出电压降至 0V，器件也会继续提供电流。

斜率补偿用于降低高占空比下的次谐波振荡风险。随着占空比的增加，有效峰值电流限制会降低，这可以将高占空比下的最大直流电流量降低到更接近 $I_{LS-VALLEY}$。

低侧负电流限值 (I_{LS-NEG}) 用于限制可通过低侧 FET 的最大负电流。该限制通常仅在该器件用于 Fly-Buck™ 应用时出现，在此类应用中，次级侧负载电流通过初级绕组反射为负电流。如果在给定的开关周期内达到 I_{LS-NEG} 限值，该负限值的绝对值会在下一个周期内减小。通常，初始低侧负电流限制值为 –600mA。

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

7.3.8 热关断

当结温超过 165ºC（典型值）时，LMR70410-Q1 触发内部热关断电路来保护器件。高侧和低侧 FET 在热关断时都停止开关。在裸片温度降至 155ºC（典型值）以下后，器件将重新启动由软启动电路控制的上电序列。

7.4 器件功能模式

7.4.1 关断模式

LMR70410-Q1 的 EN 引脚可提供电气开/关控制功能。当 V_{EN} 低于 $V_{EN(F)}$（1V 典型值）时，器件处于关断模式。LMR70410-Q1 还采用 V_{IN} 欠压锁定保护 (UVLO)。如果 V_{IN} 低于 $V_{IN_UVLO(F)}$（最大 3.1V），则转换器关闭。

7.4.2 工作模式

当 V_{EN} 和 VIN 均高于各自的工作阈值时，LMR70410-Q1 处于运行模式。启动 LMR70410-Q1 的最简单方式是将 EN 引脚连接至 VIN 引脚。当输入电压在 4V 至 40V 的工作范围内时，此操作可实现自启动。

在工作模式下，根据负载电流不同，LMR70410-Q1 将采取以下四种模式之一：

- 连续导通模式 (CCM)：开关频率固定，负载电流大于峰峰值电感电流纹波的一半（适用于 PFM 和 FPWM 版本）
- 不连续导通模式 (DCM)：CCM 工作中当负载电流小于峰峰值电感电流纹波一半时，开关频率固定（仅适用于 PFM 版本）
- 脉冲频率调制模式 (PFM)：轻负载条件下，开关频率下降（仅适用于 PFM 版本）
- 强制脉冲宽度调制模式 (FPWM)：在包括轻负载在内的任何条件下，开关频率固定（仅适用于 FPWM 版本）

7.4.3 CCM 模式

当负载电流大于峰峰值电感器电流的一半时，LMR70410-Q1 将采用连续导通模式 (CCM) 运行。在 CCM 模式下，运行频率固定，输出电压纹波最小，LMR70410-Q1 可提供最大输出电流。

7.4.4 轻负载运行（PFM 版本）

对于 PFM 版本的 LMR70410-Q1，当负载电流小于 CCM 模式下的峰峰值电感器电流的一半时，LMR70410-Q1 将以不连续导通模式 (DCM)（也称二极管仿真模式 (DEM)）运行。在 DCM 运行中，当电感器电流降至过零检测阈值时，低侧开关关闭，以提高效率。与轻负载下的强制 PWM 模式运行相比，DCM 模式可减少开关损耗和导通损耗。

电流负载更小时，将会触发脉冲频率调制 (PFM) 模式以维持高效率运行。当达到最小高压侧开关接通时间 $t_{ON(min)}$ 或最小峰值电感器电流 $IL_{PEAK(MIN)}$（典型值 625mA）时，开关频率降低以保持电压稳定。在 PFM 模式下，当负载电流下降时，控制环路会降低开关频率，以便保持输出电压稳定。PFM 运行模式下，由于开关动作频率更低，其开关损耗得以进一步降低。

7.4.5 轻负载运行（FPWM 版本）

对于 LMR70410-Q1 的 FPWM 版本，该设备在整个负载范围内锁定在 PWM 模式切换中。在整个负载电流下，以轻负载效率换取恒定的开关频率。即使输出端没有负载，通过允许电感器电流反转正常方向，也可以保持这种操作。通过电感器的反向电流受到反向电流限制电路的限制。有关更多信息，请参阅节 7.3.7。

在可能超过最短导通时间或最短关断时间的运行条件下，即使在 FPWM 模式下运行，频率也会降低，以保持最小时序规格。此外，在软启动期间，该器件会以 PFM 模式开关，在软启动序列完成之前不允许负电感器电流。

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

LMR70410-Q1 是一款直流/直流降压转换器。LMR70410-Q1 通常将较高的输入电压转换为较低的直流输出电压，输出电流最高可达 1A。可按照以下设计过程为 LMR70410-Q1 选择元件。

8.2 典型应用

LMR70410-Q1 只需很少的外部元件，即可实现将宽范围的电源电压转换成固定输出电压。下图展示了基本原理图。




图 8-1. 应用电路

外部元件必须满足应用的需求，以及器件控制环路的稳定性标准。使用表 8-1 来简化输出滤波器元件选型。

表 8-1. L 和 C_{OUT} 典型值

f_{SW}	V_{OUT} (V)	I_{OUT} (A)	L (µH)	C_{OUT}	R_{FBT} (kΩ)	R_{FBB} (kΩ)
2100kHz	3.3	1	4.7	10µF × 1 / 10V	69.8	22.1
	5	1	4.7	22µF × 3 / 16V	115	22.1

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

8.2.1 设计要求

下文基于设计示例给出了详细的设计步骤。本设计示例使用表 8-2 中所列的参数作为输入参数。

表 8-2. 设计示例参数

参数	值
输入电压，V_{IN}	12V 典型值，6V - 40V 的工作范围
输出电压，V_{OUT}	5V ±3%
最大输出电流，I_{OUT_MAX}	1A
输出过冲、下冲（0.5A 至 1A）	±5%
输出电压纹波	0.5%
工作频率	2100kHz

8.2.2 详细设计过程

8.2.2.1 输出电压设定点

LMR70410-Q1 器件的输出电压可从外部通过电阻分压器网络进行调节。分压器网络由上反馈电阻 R_{FBT} 和下反馈电阻 R_{FBB} 组成。方程式 8 可计算转换器的输出电压：

$$R_{FBT} = \frac{(V_{OUT} - V_{REF})}{V_{REF}} \times R_{FBB} \tag{8}$$

选择 R_{FBB} 值为 22.1kΩ。在预期的输出电压设置为 5V 且 VREF = 0.8V 的情况下，使用方程式 8 来计算 R_{FBT} 的值。通过该公式可以得出值为 116.025kΩ，因此选择了标准值 115kΩ。

8.2.2.2 开关频率

当开关频率较高时，可以使用更小的电感器和更小的输出电容器，因此设计尺寸更小，元件成本会更低。但是，较高的开关频率会带来更多的开关损耗，从而降低设计的效率并产生更多的热量。开关频率还受限于集成电源开关的最短导通时间、输入电压、输出电压和移频限制，如*最短导通时间、最短关断时间和频率折返* 中所述。此示例中选择的开关频率为 1100kHz。

8.2.2.3 电感器选型

电感器最关键的参数是电感、饱和电流和 RMS 电流。电感值由预期的纹波电流峰峰值 Δi_L 确定。纹波电流随着输入电压的增加而增加，因此始终使用最大输入电压来计算最小电感 L_{MIN}。可使用方程式 10 来计算输出电感的最小值。K_{IND} 是表示电感纹波电流值相对于器件最大输出电流的系数。K_{IND} 的合理值必须是转换器支持的最大 I_{OUT} 的 20% 至 60%。在瞬时过流操作事件期间，RMS 和峰值电感器电流可能很高。电感器饱和电流必须大于峰值电流限制水平。

$$\Delta i_L = \frac{V_{OUT} \times (V_{IN_MAX} - V_{OUT})}{V_{IN_MAX} \times L \times f_{SW}} \tag{9}$$

$$L_{MIN} = \frac{V_{IN_MAX} - V_{OUT}}{I_{OUT} \times K_{IND}} \times \frac{V_{OUT}}{V_{IN_MAX} \times f_{SW}} \tag{10}$$

一般来说，开关电源中应选择较低的电感，因为较低的电感通常可以提高瞬态响应速度、选用更小 DCR 和更小尺寸的电感器，从而实现更紧凑的设计。过低的电感会产生过大的电感电流纹波，从而会错误地触发满载时的过流保护。过低的电感也会产生更高的电感磁芯损耗，因为电流纹波会更大。在同一个输出电容中，更大的电感电流纹波同样意味着更大的输出电压纹波。对于峰值电流模式控制，TI 建议使用足够大的电感器纹波电流。较大的电感器纹波电流可提高比较器的信噪比。

此设计示例中选择 K_{IND} = 0.4、I_{OUT} = 1A。计算出的最小电感值为 5.2µH。选择使用最接近标准 5.6µH、RMS 电流为 1.5A、饱和电流为 2.5A 的铁氧体电感器。

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

8.2.2.4 输出电容器选型

该器件旨在与多种 LC 滤波器搭配使用。通常需要尽可能地减小输出电容，以降低成本和减小尺寸。必须谨慎选择输出电容器 C_{OUT}，因为输出电容器直接影响稳态输出电压纹波、环路稳定性以及负载电流瞬态期间的输出电压过冲与下冲。输出电压纹波基本上由两部分组成。一部分由电感纹波电流经过输出电容的等效串联电阻 (ESR) 造成：

$$\Delta V_{OUT_ESR} = \Delta i_L \times ESR = K_{IND} \times I_{OUT} \times ESR \quad (11)$$

另一部分由电感电流纹波对输出电容充放电造成：

$$\Delta V_{OUT_C} = \frac{\Delta i_L}{8 \times f_{SW} \times C_{OUT}} = \frac{K_{IND} \times I_{OUT}}{8 \times f_{SW} \times C_{OUT}} \quad (12)$$

电压纹波中的两个分量不是同相的，因此实际峰峰值纹波小于两个峰值之和。如果系统需要严格的电压调节并存在大电流阶跃和快速压摆率，则输出电容通常受瞬态性能规格的限制。当发生大负载阶跃时，输出电容器在电感器电流上升到适当的水平之前为其提供需要的电荷。转换器的控制环路通常需要八个或更多时钟周期来将电感器电流调节至与此期间的新负载水平相等。输出电容必须足够大，才能提供八个时钟周期的电流差，从而将输出电压保持在指定范围内。方程式 13 展示了指定 V_{OUT} 过冲和下冲所需的最小输出电容。

$$C_{OUT} > \frac{1}{2} \times \frac{8 \times (I_{OH} - I_{OL})}{f_{SW} \times \Delta V_{OUT_SHOOT}} \quad (13)$$

其中

- K_{IND} = 电感纹波电流的纹波系数 ($\Delta i_L/I_{OUT}$)
- I_{OL} = 负载瞬态过程中的低电平输出电流
- I_{OH} = 负载瞬态过程中的高电平输出电流
- V_{OUT_SHOOT} = 目标输出电压过冲或下冲

此设计示例中，目标输出纹波是 30mV。假设 $\Delta V_{OUT_ESR} = \Delta V_{OUT_C}$ = 30mV，选择 K_{IND} = 0.4。通过方程式 11 可得出不大于 75mΩ 的 ESR，通过方程式 12 可得出不小于 1µF 的 C_{OUT}。对于此设计的目标过冲和下冲限制，ΔV_{OUT_SHOOT} = 5% × V_{OUT} = 250mV。使用方程式 13 计算出 C_{OUT} 不小于 3.8µF。综上所述，输出电容的最严格标准是 3.8µF。考虑到降额，应使用 ESR 为 10mΩ 的 10µF、10V、X7R 陶瓷电容器。

8.2.2.5 输入电容器选型

LMR70410-Q1 器件需要一个或多个高频输入去耦电容器。高频去耦电容器的典型建议值为 2.2 µ F 或更高。TI 建议使用具有足够电压等级的 X5R 或 X7R 类高品质陶瓷电容。额定电压必须大于最大输入电压。为补偿陶瓷电容器的降额，TI 建议电压等级为最大输入电压的两倍。此设计使用一个额定电压为 50V 的 2.2 µ F、X7R 电介质电容器作为输入去耦电容器。等效串联电阻 (ESR) 约为 10m Ω ，额定电流为 1A。此设计还包含一个值为 0.1µF 的电容器，用于高频滤波，并且应尽可能靠近器件引脚放置。

8.2.2.6 自举电容器

每个 LMR70410-Q1 设计都需要自举电容器 C_{BOOT}。建议使用额定电压为 16V 或更高的 0.1µF 自举电容器。自举电容器放在 SW 引脚和 CB 引脚之间。为了确保温度稳定性，自举电容器必须是具有 X7R 或 X5R 等级电介质的高品质陶瓷型电容器。

8.2.2.7 欠压锁定设定点

系统的欠压锁定 (UVLO) 通过 R_{ENT} 和 R_{ENB} 的外部分压网络来调节。UVLO 有两个阈值，一个适用于输入电压由小变大的上电期间，另一个适用于输入电压由大变小的断电期间。方程式 14 可用于确定 V_{IN} UVLO 电平。

$$V_{IN_RISING} = V_{EN(R)} \times \frac{R_{ENT} + R_{ENB}}{R_{ENB}} \quad (14)$$

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

LMR70410-Q1 的 EN 上升阈值 ($V_{EN(R)}$) 设置为 1.2V（典型值）。选择 R_{ENB} 为 200kΩ，更大程度减小来自电源的输入电流。如果所需的 V_{IN} UVLO 电平为 6.0V，则使用方程式 15 计算 R_{ENT} 的值：

$$R_{ENT} = \left(\frac{V_{IN_RISING}}{V_{EN(R)}} - 1\right) \times R_{ENB} \quad (15)$$

通过上述公式可以得出值为 800kΩ，因此选择 796kΩ 的标准值。使用方程式 16 计算产生的下降 UVLO 阈值，等于 5V。

$$V_{IN_FALLING} = V_{EN(F)} \times \frac{R_{ENT} + R_{ENB}}{R_{ENB}} \quad (16)$$

8.2.2.8 替换异步转换器

LMR70410-Q1 也可用于替代异步转换器，如 LM2841-Q1 或 LM2842-Q1，这些转换器在应用电路中需要整流二极管。该设计在 LMR70410-Q1 的开关节点上连接或未连接整流二极管的情况下都可以正常工作，如图 8-2 所示




图 8-2. 替换非同步降压转换器

8.2.3 应用曲线

除非另有规定，否则以下条件适用：V_{IN} = 12V、V_{OUT} = 5V、f_{SW} = 2.1MHz、L = 4.7µH、COUT = 66µF、TA = 25°C。




图 8-3. 空载时的纹波




图 8-4. 满载时的纹波

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

8.2.3 应用曲线 (续)

除非另有规定，否则以下条件适用：V_{IN} = 12V、V_{OUT} = 5V、f_{SW} = 2.1MHz、L = 4.7µH、COUT = 66µF、TA = 25°C。




图 8-5. 由 V_{IN} 启动




图 8-6. 由 EN 启动




图 8-7. 负载瞬态




图 8-8. 线路瞬态

ADVANCE INFORMATION

8.3 电源相关建议

LMR70410-Q1 设计为在 4V 至 40V 的输入电源电压范围内运行。输入电源必须具有良好的调节能力，能够承受最大输入电流并保持稳定的电压。输入电源轨的电阻必须尽可能小，以使瞬态输入电流不会在 LMR70410-Q1 电源电压上造成足够高的压降，从而避免导致错误的 UVLO 故障触发和系统复位。如果输入电源距离 LMR70410-Q1 超过几英寸，那么除了陶瓷旁路电容器外，还可能需要额外的大容量电容。大容量电容器的容值并不重要，但一般选择 10µF 或 22µF 电解电容器。

8.4 布局

8.4.1 布局指南

好的布局是衡量电源设计的一个重要部分。用户可根据下面的指南设计一个 PCB，实现出色的功率转换和热性能，并更大限度地减小不必要的 EMI。

- 将输入旁路电容器 CIN 尽可能靠近 VIN 引脚和 GND 引脚放置。输入电容器和输出电容器的接地必须包含连接到 GND 引脚的局部顶层平面。
- FB 引脚网的走线越短越好。反馈电阻器 R_{FBT} 和 R_{FBB} 必须靠近 FB 引脚。如果负载端 VOUT 的精度要求很高，则需对负载端的 V_{OUT} 进行检测。VOUT 检测路径远离噪声节点，最好从屏蔽层另外一面的一层中经过。
- 如果可能，在中间任一层中添加接地平面作为噪声屏蔽和散热路径。
- V_{IN}、V_{OUT} 和接地总线连接越宽越好。该操作可减小转换器输入或输出路径上的任何电压降，并最大限度地提高效率。
- 提供充分的器件散热。GND、VIN 和 SW 引脚提供主要散热路径，因此 GND、VIN 和 SW 平面面积应尽可能大。使用矩阵式散热过孔将顶层接地平面连接到 PCB 底层上的接地平面。如果 PCB 具有多个覆铜层，那么这些散热过孔还可以连接到内层散热接地平面。确保用于散热的覆铜区足够大，使器件的结温保持在 150°C 以下。

8.4.1.1 专为降低 EMI 设计的紧凑型布局

EMI 辐射是由高电流变化率组件在开关转换器中的脉冲电流中生成。脉冲电流环路的面积越大，EMI 辐射越强。在靠近输入端的位置放一个高频陶瓷旁路电容可为脉冲电流的高电流变化率组件提供基本路径。尽可能靠近 VIN 引脚和 GND 引脚放置一个或多个陶瓷旁路电容器，是降低 EMI 的关键所在。

连接到电感器的 SW 引脚必须尽可能短，并且宽度应足以承载负载电流而不会出现过热现象。必须为高电流传导路径使用短而厚的布线或覆铜（形状），以尽可能减小寄生电阻。将输出电容器靠近电感器的 VOUT 端，并紧密接地至 GND 引脚。

8.4.1.2 反馈电阻器

要降低输出电压反馈路径的噪声敏感度，请将电阻分压器靠近 FB 引脚而不是靠近负载放置。FB 引脚是误差放大器的输入端，因此，该引脚属于高阻抗节点，对噪声非常敏感。因此，在更靠近 FB 引脚的位置放置电阻分压器可减小 FB 信号的布线长度，从而降低噪声耦合。输出节点是低阻抗节点，因此如果无法减小走线长度，从 VOUT 到电阻分压器的走线可以长一点。

如果对负载端的电压精度要求很高，需对负载端的电压进行检测。由此可校正走线上的压降并提供更高的输出精度。从负载到反馈电阻分压器的电压检测走线必须远离 SW 节点路径和电感，以免被带有开关噪声的反馈信号干扰，同时还能减小布线长度。当使用高阻值电阻器来设置输出电压时，这一操作尤为重要。TI 建议将电压检测走线和电阻分压器布置在与电感器和 SW 节点路径不同的另一个层，以便在反馈走线和电感器/SW 节点多边形之间形成一个接地平面。该操作将为电压反馈路径进一步屏蔽 EMI 噪声。

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

8.4.2 布局示例




图 8-9. 布局

ADVANCE INFORMATION

ADVANCE INFORMATION

9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

如要查看相关文件，请参阅以下内容：

德州仪器 (TI)， *AN-1149 开关电源布局指南*应用手册

9.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击*通知* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的使用条款。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.
所有商标均为其各自所有者的财产。

9.5 静电放电警告

静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

TI 术语表　　本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

日期	修订版本	注释
October 2026	*	初始发行版

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

Copyright © 2026 Texas Instruments Incorporated


11.1 机械数据

DDC0006A

PACKAGE OUTLINE

SOT-23 - 1.1 max height

SMALL OUTLINE TRANSISTOR



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-193.

Copyright © 2026 Texas Instruments Incorporated

ADVANCE INFORMATION


ADVANCE INFORMATION

EXAMPLE BOARD LAYOUT

DDC0006A

SOT-23 - 1.1 max height

SMALL OUTLINE TRANSISTOR



NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

DDC0006A — **SOT-23 - 1.1 max height**

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:15X

4214841/E 08/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

Copyright © 2026 Texas Instruments Incorporated

ADVANCE INFORMATION

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PLMR70410ZAPDDCRQ1	Active	Preproduction	SOT-23-THIN (DDC) | 6	3000 | LARGE T&R	-	Call TI	Call TI	-40 to 150	

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF LMR70410-Q1 :

- Catalog : LMR70410

NOTE: Qualified Version Definitions:


- Catalog - TI's standard catalog product

PACKAGE OUTLINE

DDC0006A

SOT-23 - 1.1 max height


SMALL OUTLINE TRANSISTOR




4214841/E 08/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-193.



LAND PATTERN EXAMPLE
EXPLOSED METAL SHOWN
SCALE:15X




SOLDERMASK DETAILS

4214841/E 08/2024

NOTES: (continued)

4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:15X

4214841/E 08/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 TI 销售条款)、TI 通用质量指南 或 ti.com 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。 除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月