

IWR6843AOP 单芯片 60GHz 至 64GHz 毫米波传感器 封装天线 (AOP)

1 特性

- FMCW 收发器
 - 集成 4 个接收器和 3 个发送器的封装天线 (AOP)
 - 集成 PLL、发送器、接收器、基带和 ADC
 - 60GHz 至 64GHz 的覆盖范围，具有 4GHz 的连续带宽
 - 支持 6 位移相器，可实现 TX 波束形成
 - 基于分数 N PLL 的超精确线性调频脉冲引擎
- 内置校准和自检
 - 基于 Arm® Cortex®-R4F 的无线电控制系统
 - 内置固件 (ROM)
 - 针对工艺和温度进行自校准的系统
 - 在功能安全合规型器件上提供嵌入式自监测，无需主机处理器参与
- 用于高级信号处理的 C674x DSP
- 存储器压缩
- 用于 FFT、滤波和 CFAR 处理的硬件加速器
- 用于物体检测和接口控制的 ARM-R4F 微控制器
 - 支持自主模式 (从 QSPI 闪存加载用户应用)
- 具有 ECC 的内部存储器
 - 1.75MB，分为 MSS 程序 RAM (512KB)、MSS 数据 RAM (192KB)、DSP L1 RAM (64KB) 和 L2 RAM (256KB) 以及 L3 雷达数据立方体 RAM (768KB)
 - 技术参考手册包括允许的大小修改
- 器件安全 (在部分器件型号上)
 - 支持经过身份验证和加密的安全启动
 - 具有密钥撤销功能的客户可编程根密钥、对称密钥 (256 位)、非对称密钥 (最高 RSA-2K)
 - 加密软件加速器 - PKA、AES (最高 256 位)、SHA (最高 256 位)、TRNG/DRGB
- 为用户应用提供的其他接口
 - 多达 6 个 ADC 通道 (低采样率监测)
 - 多达 2 个 SPI 端口
 - 多达 2 个 UART
 - 1 个 CAN-FD 接口
 - I2C
 - GPIO
 - 用于原始 ADC 数据和调试仪表的双通道 LVDS 接口
- 符合功能安全标准
 - 专为功能安全应用开发
 - 文档有助于使 IEC 61508 功能安全系统设计符合 SIL-3 级标准
 - 硬件完整性高达 SIL-2 级
 - 安全相关认证
 - 经 TUV SUD 进行 IEC 61508 认证达到 SIL 2 级
- 电源管理
 - 内置 LDO 网络，可增强 PSRR
 - I/O 支持双电压 3.3V/1.8V
- 时钟源
 - 具有内部振荡器的 40.0MHz 晶体
 - 支持频率为 40MHz 的外部振荡器
 - 支持外部驱动、频率为 40MHz 的时钟 (方波/正弦波)
- 轻松的硬件设计
 - 0.8mm 间距、180 引脚 15mm × 15mm FCBGA 封装 (ALP)，可实现轻松组装和低成本 PCB 设计
 - 小尺寸解决方案
- 运行条件
 - 结温范围：-40°C 至 105°C



2 应用

- 用于测量距离、速度和角度的工业传感器
- 楼宇自动化
- 位移感应
- 手势
- 机器人
- 交通监控
- 液位检测
- 安全和监控
- 工厂自动化安全防护装置
- 占位检测/人员跟踪/人数统计
- 自动门
- 运动检测

3 说明

IWR6843AOP 是一款封装天线 (AOP) 器件，是德州仪器 (TI) 的单芯片雷达器件系列的升级版。该器件在极小的封装中实现了出色的集成度，是适用于工业领域中的低功耗、自监测、超精确雷达系统的理想解决方案。当前可提供多种型号，包括功能安全合规型器件 (SIL2) 和非功能安全器件。

它集成了一个 DSP 子系统，该子系统包含 TI 用于雷达信号处理的高性能 C674x DSP。该器件包含一个 BIST 处理器子系统，该子系统负责无线电配置、控制和校准。此外，该器件还包含用于汽车连接的用户可编程 Arm Cortex-R4F。硬件加速器区块 (HWA) 可执行雷达处理，并减轻 DSP 上的负载，从而执行更高级的算法。简单编程模型更改可支持各种传感器应用，并且能够进行动态重新配置，从而实现多模式传感器。此外，该器件作为完整的平台解决方案进行提供，该解决方案包括硬件参考设计、软件驱动程序、样例配置、API 指南以及用户文档。

器件信息

器件型号 ⁽²⁾	封装 ⁽¹⁾	封装尺寸	托盘/卷带包装
IWR6843ARQGALP	FCBGA (180)	15mm × 15mm	托盘
IWR6843ARQGALPR	FCBGA (180)	15mm × 15mm	卷带包装
IWR6843ARQSALP	FCBGA (180)	15mm × 15mm	托盘
IWR6843ARQSALPR	FCBGA (180)	15mm × 15mm	卷带包装
IWR6843ARBGALP ⁽³⁾	FCBGA (180)	15mm × 15mm	托盘
IWR6843ARBGALPR ⁽³⁾	FCBGA (180)	15mm × 15mm	卷带包装

(1) 如需更多信息，请参阅节 13，机械、封装和可订购信息。

(2) 如需更多信息，请参阅节 11.1，器件命名规则。

(3) 功能安全合规型 SIL-2 器件可订购器件型号 (OPN)。

4 功能方框图

图 4-1 展示了器件的功能方框图。




图 4-1. 功能方框图

内容

1 特性	1	8 详细说明	60
2 应用	2	8.1 概述.....	60
3 说明	2	8.2 功能方框图.....	60
4 功能方框图	3	8.3 子系统.....	61
5 器件比较	5	8.4 其他子系统.....	65
5.1 相关产品.....	7	8.5 引导模式.....	66
6 端子配置和功能	8	9 监控和诊断	70
6.1 引脚图.....	8	9.1 监测和诊断机制.....	70
6.2 信号说明.....	9	10 应用、实施和布局	74
6.3 引脚属性.....	14	10.1 应用信息.....	74
7 规格	27	10.2 参考原理图.....	74
7.1 绝对最大额定值.....	27	11 器件和文档支持	75
7.2 ESD 等级.....	27	11.1 器件命名规则.....	75
7.3 上电小时数 (POH).....	27	11.2 工具与软件.....	76
7.4 建议运行条件.....	28	11.3 文档支持.....	77
7.5 一次性可编程 (OTP) 电子保险丝的 VPP 规格.....	29	11.4 支持资源.....	77
7.6 电源规格.....	30	11.5 商标.....	77
7.7 功耗摘要.....	31	11.6 静电放电警告.....	77
7.8 节能模式.....	31	11.7 术语表.....	77
7.9 射频规格.....	33	12 修订历史记录	78
7.10 CPU 规格.....	33	13 机械、封装和可订购信息	79
7.11 FCBGA 封装的热阻特性 [ALP0180A].....	34	13.1 ALP 15 × 15mm 的托盘信息.....	79
7.12 时序和开关特性.....	34		

5 器件比较

表 5-1. 器件特性比较

功能	IWR6843AOP ⁽¹⁾	IWR6843	IWR1843	IWR1642	IWR1443	IWRL6432AOP	IWRL6432	IWRL1432
封装天线 (AOP)	是	—	—	—	—	是	—	—
接收器数量	4	4	4	4	4	3	3	3
发送器数量	3 ⁽²⁾	3 ⁽²⁾	3 ⁽²⁾	2	3	2	2	2
RF 频率范围	60 至 64 GHz	60 至 64 GHz	76GHz 至 81GHz	76GHz 至 81GHz	76GHz 至 81GHz	57GHz 至 64 GHz	57GHz 至 64 GHz	76GHz 至 81GHz
片上存储器	1.75MB	1.75MB	2MB	1.5MB	576KB	1MB	1MB	1MB
最大 I/F (中频) (MHz)	10	10	10	5	15	5	5	5
最大实数采样率 (Msps)	25	25	25	12.5	37.5	12.5	12.5	12.5
最大复数采样率 (Msps)	12.5	12.5	12.5	6.25	18.75	—	—	—
器件安全性 ⁽³⁾	是	是	是	是	—	—	—	—
处理器								
MCU	是	是	是	是	是	是	是	是
DSP (C674x)	是	是	是	是	—	—	—	—
外设								
串行外设接口 (SPI) 端口	2	2	2	2	1	2	2	2
四线串行外设接口 (QSPI)	是	是	是	是	是	是	是	是
内部集成电路 (I ² C) 接口	1	1	1	1	1	1	1	1
控制器局域网 (DCAN) 接口	—	—	是	是	是	—	—	—
控制器局域网 (CAN-FD) 接口	是	是	是	—	—	是	是	是
迹线	是	是	是	是	—	—	—	—
PWM	是	是	是	是	—	是	是	是
硬件在环 (HIL/DMM)	是	是	是	是	—	—	—	—
GPADC	是	是	是	是	是	是	是	是
LVDS/调试 ⁽⁴⁾	是	是	是	是	是	—	—	—
CSI2	—	—	—	—	是	—	—	—
硬件加速器	是	是	是	—	是	是	是	是
1V 旁路模式	是	是	是	是	是	不适用	不适用	不适用
JTAG	是	是	是	是	是	是	是	是

表 5-1. 器件特性比较（续）

功能		IWR6843AOP ⁽¹⁾	IWR6843	IWR1843	IWR1642	IWR1443	IWRL6432AOP	IWRL6432	IWRL1432
产品状态	产品预发布 (PP)、 预告信息 (AI) 或量产数据 (PD)	PD ⁽⁵⁾	PD ⁽⁵⁾	PD ⁽⁵⁾	PD ⁽⁵⁾	PD ⁽⁵⁾	PD ⁽⁵⁾	PD ⁽⁵⁾	PD ⁽⁵⁾

- (1) 该器件专为功能安全应用而开发，支持高达 SIL-2 的硬件完整性。更多详细信息，请参阅相关文档。
- (2) 仅在 1V LDO 旁路和 PA LDO 禁用模式下支持 3 个 Tx 同时运行。在这种模式下，需要在 VOUT PA 引脚上提供 1V 电源。
- (3) 器件安全特性（包括安全启动和客户可编程密钥）仅适用于如节 11.1 “器件命名规则”中的器件类型标识符所示的部分器件型号变体。
- (4) LVDS 接口不是生产接口，仅用于调试。
- (5) 产品数据信息为发布时的信息。产品符合按照德州仪器 (TI) 标准保修证书条款所制定的规范。

5.1 相关产品

有关该系列产品或相关产品中的其他器件的信息，请参阅下面的链接。

毫米波传感器 TI 毫米波传感器产品系列可快速准确地检测距离、角度和速度，功耗更低，尺寸超小，适用于工业应用。

毫米波 IWR 德州仪器 (TI) IWRxxxx 系列毫米波传感器高度集成，基于 RFCMOS 技术构建，在 76GHz 至 81GHz 或 60GHz 至 64GHz 频带内运行。这些器件具有可实现高精度和线性调频脉冲合成的闭环 PLL，包括用于射频校准和安全监控的内置无线电处理器 (BIST)。这些器件外形小巧、功耗低且高度精确。可使用这些器件实现远距离到超短距离的工业应用。

配套产品 查看经常购买或与本产品一起使用的产品。

参考设计 IWR6843 TI Designs 参考设计库是一个涵盖模拟、嵌入式处理器和连接的强大参考设计资源库。所有 TI Designs 均由 TI 专家构建，旨在帮助您着手进行系统设计，其中包括原理图或方框图、BOM 和设计文件，助您加快产品上市步伐。在 ti.com/tidesigns 中搜索并下载设计。

6 端子配置和功能

6.1 引脚图

图 6-1 显示了 180 引脚 15 × 15mm FCBGA 封装的引脚位置。

	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	
V	VSSA	VSSA	RS232_RX	VDDIN	VNWA	MCU_CLKOUT	VIN_SRAM	VIOIN_18	PMIC_CLKOUT	VIOIN	VDDIN	VNWA	VIN_SRAM	DP2	VDDIN	DP4	VPP	VSS	V
U	VSSA	VSSA	RS232_TX	NERROR_OUT	NERROR_IN	WARM_RESET	SYNC_IN	NRESET	TDO	TDI	TMS	DP0	DP1	DP3	DMM_SYNC	DMM_CLK	VIOIN_18_DIFF	VSS	U
T	GPADC_4	VSSA	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	VSS	TCK	LVDS_F_RCLKM	LVDS_F_RCLKP	T
R	GPADC_3	VSSA	VSSA													VSS	LVDS_C_LKM	LVDS_C_LKP	R
P	GPADC_1	GPADC_2	VSSA													VSS	LVDS_T_XP[1]	LVDS_T_XM[1]	P
N	VSSA	VSSA	VSSA													VSS	LVDS_T_XP[0]	LVDS_T_XM[0]	N
M	VIN_18B_B	VIN_18B_B	VIN_18B_B													SYNC_OUT	GPIO_0	DP5	M
L	VSSA	VSSA	VSSA													GPIO_1	DP6	DP7	L
K	VSSA	VSSA	VSSA													GPIO_2	QSPI[3]	VIOIN_18	K
J	VIN_13R_F1	VIN_13R_F1	VIN_13R_F1													QSPI[2]	QSPIC_S_N	VDDIN	J
H	VIN_13R_F2	VIN_13R_F2	VIN_13R_F2													QSPI[0]	QSPIC_LK	VIOIN	H
G	VOUT_P_A	VOUT_P_A	VOUT_P_A													SPIB_MISO	QSPI[1]	SPIB_MOSI	G
F	VSSA	VSSA	VSSA													VSS	SPIA_MOSI	VIOIN_18	F
E	VSSA	VSSA	VSSA													VSS	SPIB_CLK	VDDIN	E
D	VSSA	VSSA	VSSA													SPIB_CS_N	SPIA_CLK	SPIA_MISO	D
C	VIN_18C_LK	VSSA	VSSA	VIN_18C_LK	VSSA	VSSA	VSSA	VIN_18V_CO	GPADC_6	GPADC_5	VSSA	VSSA	VSSA	DP14	DP10	DP8	SPIA_CS_N	VNWA	C
B	VSSA	VSSA	VSSA	VSSA	VSSA	VSSA	VSSA	VSSA	VSSA	VSSA	VSSA	CLKM	VSSA	DP15	DP12	DP9	SPLH0_ST_INTR	VIOIN_18	B
A	VSSA	VSSA	VBGAP	VSSA	OSC_CLKOUT	VSSA	VIN_18V_CO	VSSA	VOUT_1_4APLL	VOUT_1_4SYNTH	VSSA	CLKP	VSSA	VIN_SRAM	DP13	DP11	VSS	VSS	A
	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	

图 6-1. 引脚图 (顶视图)

6.2 信号说明

备注

器件的所有 IO 引脚 (NERROR_IN、NERROR_OUT 和 WARM_RESET 除外) 都是非失效防护的 ; 因此 , 需要注意的是 , 如果器件没有 VIO 电源 , 则不能从外部驱动这些引脚。

备注

无法确保电源斜坡期间的 GPIO 状态。如果 GPIO 用于 GPIO 状态至关重要的应用中 , 即使 NRESET 为低电平 , 也应使用三态缓冲器将 GPIO 输出与雷达器件隔离 , 并使用拉电阻来定义应用中所需的状况。发送到雷达器件的 NRESET 信号可用于控制三态缓冲器的输出使能 (OE)。

6.2.1 引脚功能 - 数字和模拟 [ALP 封装]

名称	I/O	说明	编号
数字			
BSS_UART_TX	O	调试 UART 发送 [雷达模块]	D3、E2、K3、L2、U8、U10、U16、V16
CAN_FD_RX	I	CAN FD (MCAN) 接收信号	B3、E2、F2、K2、U8、V16
CAN_FD_TX	O	CAN FD (MCAN) 发送信号	C2、C3、D1、D3、J3、T3、U16
DMM0	I	调试接口 (硬件在环) - 数据线	U7
DMM1	I	调试接口 (硬件在环) - 数据线	U6
DMM2	I	调试接口 (硬件在环) - 数据线	V5
DMM3	I	调试接口 (硬件在环) - 数据线	U5
DMM4	I	调试接口 (硬件在环) - 数据线	V3
DMM5	I	调试接口 (硬件在环) - 数据线	M1
DMM6	I	调试接口 (硬件在环) - 数据线	L2
DMM7	I	调试接口 (硬件在环) - 数据线	L1
DMM8	I	调试接口 (硬件在环) - 数据线	C3
DMM9	I	调试接口 (硬件在环) - 数据线	B3
DMM10	I	调试接口 (硬件在环) - 数据线	C4
DMM11	I	调试接口 (硬件在环) - 数据线	A3
DMM12	I	调试接口 (硬件在环) - 数据线	B4
DMM13	I	调试接口 (硬件在环) - 数据线	A4
DMM14	I	调试接口 (硬件在环) - 数据线	C5
DMM15	I	调试接口 (硬件在环) - 数据线	B5
DMM_CLK	I	调试接口 (硬件在环) - 时钟	U3
DMM_MUX_IN	I	调试接口 (硬件在环) DMM1 和 DMM2 之间的多路复用器选择 (两个实例)	L3、M3、U12
DMM_SYNC	I	调试接口 (硬件在环) - 同步	U4
DSS_UART_TX	O	调试 UART 发送 [DSP]	D2、F2、G3、H2、L1
EPWM1A	O	PWM 模块 1 - 输出 A	B4、U16、V13
EPWM1B	O	PWM 模块 1 - 输出 B	A4、M2、U16、V10
EPWM1SYNCI	I	PWM 模块 1 - 同步输入	C3、L3
EPWM1SYNCO	I	PWM 模块 1 - 同步输出	B3

名称	I/O	说明	编号
EPWM2A	O	PWM 模块 2 - 输出 A	C5、M2、U16、V10、V16
EPWM2B	O	PWM 模块 2 - 输出 B	B5、V16
EPWM2SYNCO	O	PWM 模块 2 - 同步输出	V3
EPWM3A	O	PWM 模块 3 - 输出 A	C4、V16
EPWM3B	O	PWM 模块 3 - 输出 A	A3
EPWM3SYNCO	O	PWM 模块 3 - 同步输出	U5
GPIO_0	IO	通用 I/O	M2
GPIO_1	IO	通用 I/O	L3
GPIO_2	IO	通用 I/O	K3
GPIO_3	IO	通用 I/O	D2
GPIO_4	IO	通用 I/O	D3
GPIO_5	IO	通用 I/O	E2
GPIO_6	IO	通用 I/O	J2
GPIO_7	IO	通用 I/O	H2
GPIO_8	IO	通用 I/O	H3
GPIO_9	IO	通用 I/O	G2
GPIO_10	IO	通用 I/O	J3
GPIO_11	IO	通用 I/O	K2
GPIO_12	IO	通用 I/O	B2
GPIO_13	IO	通用 I/O	M2
GPIO_14	IO	通用 I/O	U16
GPIO_15	IO	通用 I/O	V16
GPIO_16	IO	通用 I/O	L3
GPIO_17	IO	通用 I/O	T3
GPIO_18	IO	通用 I/O	U8
GPIO_19	IO	通用 I/O	F2
GPIO_20	IO	通用 I/O	D1
GPIO_21	IO	通用 I/O	G1
GPIO_22	IO	通用 I/O	G3
GPIO_23	IO	通用 I/O	U9
GPIO_24	IO	通用 I/O	U10
GPIO_25	IO	通用 I/O	V13
GPIO_26	IO	通用 I/O	K3
GPIO_27	IO	通用 I/O	V10
GPIO_28	IO	通用 I/O	U12
GPIO_29	IO	通用 I/O	M3
GPIO_30	IO	通用 I/O	C2、D2
GPIO_31	IO	通用 I/O	U7
GPIO_32	IO	通用 I/O	U6
GPIO_33	IO	通用 I/O	V5
GPIO_34	IO	通用 I/O	U5
GPIO_35	IO	通用 I/O	V3

名称	I/O	说明	编号
GPIO_36	IO	通用 I/O	M1
GPIO_37	IO	通用 I/O	L2
GPIO_38	IO	通用 I/O	L1
GPIO_39	IO	通用 I/O	C3
GPIO_40	IO	通用 I/O	B3
GPIO_41	IO	通用 I/O	C4
GPIO_42	IO	通用 I/O	A3
GPIO_43	IO	通用 I/O	B4
GPIO_44	IO	通用 I/O	A4
GPIO_45	IO	通用 I/O	C5
GPIO_46	IO	通用 I/O	B5
GPIO_47	IO	通用 I/O	U3
I2C_SCL	IO	I2C 时钟	G3、V16
I2C_SDA	IO	I2C 数据	G1、U16
LVDS_TXP[0]	O	差分数据输出 - 信道 0	N2
LVDS_TXM[0]	O	差分数据输出 - 信道 0	N1
LVDS_TXP[1]	O	差分数据输出 - 信道 1	P2
LVDS_TXM[1]	O	差分数据输出 - 信道 1	P1
LVDS_CLKP	O	差分时钟输出	R1
LVDS_CLKM	O	差分时钟输出	R2
LVDS_FRCLKP	O	差分帧时钟	T1
LVDS_FRCLKM	O	差分帧时钟	T2
MCU_CLKOUT	O	输出到外部 MCU 或处理器的可编程时钟	V13
MSS_UARTA_RX	I	主子系统 - UART A 接收	E2、U9、V16
MSS_UARTA_TX	O	主子系统 - UART A 发送	D3、U7、U10、U16
MSS_UARTB_RX	IO	主子系统 - UART B 接收	U12、V16
MSS_UARTB_TX	O	主子系统 - UART B 发送	D3、E2、K3、M1、T3、U10、U16
NDMM_EN	I	调试接口 (硬件在环) 使能 - 低电平有效信号	U10、U16
NERROR_IN	I	器件的失效防护输入。来自任何其他器件的 nERROR 输出可以集中在器件内部的错误信号监测器模块中, 并且固件可以执行相应的操作。	U14
NERROR_OUT	O	开漏失效防护输出信号。连接到 PMIC/处理器/MCU 以指示发生了一些严重的临界故障。将通过复位进行恢复。	U15
PMIC_CLKOUT	O	IWR6843AOP 器件的输出时钟, 用于 PMIC	K3、M2、V10
QSPI[0]	IO	QSPI 数据线 #0 (与串行数据闪存一起使用)	H3
QSPI[1]	I	QSPI 数据线 #1 (与串行数据闪存一起使用)	G2
QSPI[2]	I	QSPI 数据线 #2 (与串行数据闪存一起使用)	J3
QSPI[3]	I	QSPI 数据线 #3 (与串行数据闪存一起使用)	K2
QSPI_CLK	O	QSPI 时钟 (与串行数据闪存一起使用)	H2
QSPI_CLK_EXT	I	QSPI 时钟 (与串行数据闪存一起使用)	D3
QSPI_CS_N	O	QSPI 芯片选择 (与串行数据闪存一起使用)	J2
RS232_RX	I	调试 UART (作为总线主器件运行) - 接收信号	V16
RS232_TX	O	调试 UART (作为总线主器件运行) - 发送信号	U16
SOP[0]	I	通电检测 - 线路 0	U10

名称	I/O	说明	编号
SOP[1]	I	通电检测 - 线路 1	M3
SOP[2]	I	通电检测 - 线路 2	V10
SPIA_CLK	IO	SPI 通道 A - 时钟	D2
SPIA_CS_N	IO	SPI 通道 A - 芯片选择	C2
SPIA_MISO	IO	SPI 通道 A — 主器件输入从器件输出	D1
SPIA_MOSI	IO	SPI 通道 A — 主器件输出从器件输入	F2
SPIB_CLK	IO	SPI 通道 B - 时钟	E2、H2
SPIB_CS_N	IO	SPI 通道 B 芯片选择 (实例 ID 0)	D3、J2
SPIB_CS_N_1	IO	SPI 通道 B 芯片选择 (实例 ID 1)	B2、L3、M3
SPIB_CS_N_2	IO	SPI 通道 B 芯片选择 (实例 ID 2)	G2、L3、M3
SPIB_MISO	IO	SPI 通道 B — 主器件输入从器件输出	G3、H3
SPIB_MOSI	IO	SPI 通道 B — 主器件输出从器件输入	G1、G2
SPI_HOST_INTR	O	到通过 SPI 通信的外部主机的带外中断	B2
SYNC_IN	I	低频同步信号输入	U12
SYNC_OUT	O	低频同步信号输出	K3、L3、M3、U12
TCK	I	JTAG 测试时钟	T3
TDI	I	JTAG 测试数据输入	U9
TDO	O	JTAG 测试数据输出	U10
TMS	I	JTAG 测试模式信号	U8
TRACE_CLK	O	调试跟踪输出 - 时钟	U3
TRACE_CTL	O	调试跟踪输出 - 控制	U4
TRACE_DATA_0	O	调试跟踪输出 - 数据线	U7
TRACE_DATA_1	O	调试跟踪输出 - 数据线	U6
TRACE_DATA_2	O	调试跟踪输出 - 数据线	V5
TRACE_DATA_3	O	调试跟踪输出 - 数据线	U5
TRACE_DATA_4	O	调试跟踪输出 - 数据线	V3
TRACE_DATA_5	O	调试跟踪输出 - 数据线	M1
TRACE_DATA_6	O	调试跟踪输出 - 数据线	L2
TRACE_DATA_7	O	调试跟踪输出 - 数据线	L1
TRACE_DATA_8	O	调试跟踪输出 - 数据线	C3
TRACE_DATA_9	O	调试跟踪输出 - 数据线	B3
TRACE_DATA_10	O	调试跟踪输出 - 数据线	C4
TRACE_DATA_11	O	调试跟踪输出 - 数据线	A3
TRACE_DATA_12	O	调试跟踪输出 - 数据线	B4
TRACE_DATA_13	O	调试跟踪输出 - 数据线	A4
TRACE_DATA_14	O	调试跟踪输出 - 数据线	C5
TRACE_DATA_15	O	调试跟踪输出 - 数据线	B5
FRAME_START	O	指示每帧开始的脉冲信号	K3、V10、V13
CHIRP_START	O	指示每个线性调频脉冲开始的脉冲信号	K3、V10、V13
CHIRP_END	O	指示每个线性调频脉冲结束的脉冲信号	K3、V10、V13
WARM_RESET	IO	开漏失效防护热复位信号。可从 PMIC 驱动以进行诊断，也可用作器件正在进行复位的状态信号。	U13
模拟			
NRESET	I	芯片的上电复位。低电平有效	U11

名称	I/O	说明	编号
CLKP	I	在 XTAL 模式下：基准晶体的差分端口，在外部时钟模式下：单端输入基准时钟端口	A7
CLKM	I	在 XTAL 模式下：基准晶体的差分端口，在外部时钟模式下：将此端口接地	B7
OSC_CLKOUT	O	清理 PLL 后时钟子系统的基准时钟输出 (1.4V 输出电压摆幅) 。	A14、K3
VBGAP	O	器件的带隙基准输出	A16
VDDIN	电源	1.2V 数字电源	E1、J1、V4、V8、V15
VIN_SRAM	电源	用于内部 SRAM 的 1.2V 电源轨	A5、V6、V12
VNWA	电源	用于 SRAM 阵列反馈偏置的 1.2V 电源轨	C1、V7、V14
VIOIN	电源	I/O 电源 (3.3V 或 1.8V) ：所有 CMOS I/O 都将在此电源上运行	H1、V9
VIOIN_18	电源	用于 CMOS IO 的 1.8V 电源	B1、F1、K1、V11
VIN_18CLK	电源	用于时钟模块的 1.8V 电源	C15、C18
VIOIN_18DIFF	电源	用于 LVDS 端口的 1.8V 电源	U2
VPP	电源	保险丝链的电压电源	V2
VIN_13RF1	电源	1.3V 模拟和射频电源，VIN_13RF1 和 VIN_13RF2 可以在电路板上短接	J16、J17、J18
VIN_13RF2	电源	1.3V 模拟和射频电源	H16、H17、H18
VIN_18BB	电源	1.8V 模拟基带电源	M16、M17、M18
VIN_18VCO	电源	1.8V 射频 VCO 电源	A12、C11
VSS	地	数字地	A1、A2、E3、F3、N3、P3、R3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15、T16、U1、V1
VSSA	地	模拟地	A6、A8、A11、A13、A15、A17、A18、B6、B8、B9、B10、B11、B12、B13、B14、B15、B16、B17、B18、C6、C7、C8、C12、C13、C14、C16、C17、D16、D17、D18、E16、E17、E18、F16、F17、F18、K16、K17、K18、L16、L17、L18、N16、N17、N18、P16、R16、R17、T17、U17、U18、V17、V18
VOUT_14APLL	O	内部 LDO 输出	A10
VOUT_14SYNTH	O	内部 LDO 输出	A9
VOUT_PA	IO	内部 LDO 输出	G16、G17、G18
模拟测试 1/GPADC1	IO	专用于 ADC 服务的模拟 IO	P18
模拟测试 2/GPADC2	IO	专用于 ADC 服务的模拟 IO	P17
模拟测试 3/GPADC3	IO	专用于 ADC 服务的模拟 IO	R18
模拟测试 4/GPADC4	IO	专用于 ADC 服务的模拟 IO	T18
ANAMUX/GPADC5	IO	专用于 ADC 服务的模拟 IO	C9
VSENSE/GPADC6	IO	专用于 ADC 服务的模拟 IO	C10

6.3 引脚属性

表 6-1. 引脚属性 (ALP180A 封装)

焊球编号 [1]	焊球名称 [2]	信号名称 [3]	PINCNTL 地址 [4]	模式 [5] [9]	TYPE [6]	焊球复位状态 [7]	上拉/下拉类型 [8]
M2	GPIO_0	GPIO_13	0xFFFFEA04	0	IO	输出已禁用	下拉
		GPIO_0		1	IO		
		PMIC_CLKOUT		2	O		
		ePWM1B		10	O		
		ePWM2A		11	O		
L3	GPIO_1	GPIO_16	0xFFFFEA08	0	IO	输出已禁用	下拉
		GPIO_1		1	IO		
		SYNC_OUT		2	O		
		DMM_MUX_IN		12	I		
		SPIB_CS_N_1		13	IO		
		SPIB_CS_N_2		14	IO		
		EPWM1SYNCl		15	I		
K3	GPIO_2	GPIO_26	0xFFFFEA64	0	IO	输出已禁用	下拉
		GPIO_2		1	IO		
		OSC_CLKOUT		2	O		
		MSS_UARTB_TX		7	O		
		BSS_UART_TX		8	O		
		SYNC_OUT		9	O		
		PMIC_CLKOUT		10	O		
		CHIRP_START		11	O		
		CHIRP_END		12	O		
		FRAME_START		13	O		
U7	GPIO_31 (DP0)	TRACE_DATA_0	0xFFFFEA7C	0	O	输出已禁用	下拉
		GPIO_31		1	IO		
		DMM0		2	I		
		MSS_UARTA_TX		4	IO		
U6	GPIO_32 (DP1)	TRACE_DATA_1	0xFFFFEA80	0	O	输出已禁用	下拉
		GPIO_32		1	IO		
		DMM1		2	I		
V5	GPIO_33 (DP2)	TRACE_DATA_2	0xFFFFEA84	0	O	输出已禁用	下拉
		GPIO_33		1	IO		
		DMM2		2	I		
U5	GPIO_34 (DP3)	TRACE_DATA_3	0xFFFFEA88	0	O	输出已禁用	下拉
		GPIO_34		1	IO		
		DMM3		2	I		
		EPWM3SYNCO		4	O		

表 6-1. 引脚属性 (ALP180A 封装) (续)

焊球编号 [1]	焊球名称 [2]	信号名称 [3]	PINCNTL 地址 [4]	模式 [5] [9]	TYPE [6]	焊球复位状态 [7]	上拉/下拉类型 [8]
V3	GPIO_35 (DP4)	TRACE_DATA_4	0xFFFFEA8C	0	O	输出已禁用	下拉
		GPIO_35		1	IO		
		DMM4		2	I		
		EPWM2SYNCO		4	O		
M1	GPIO_36 (DP5)	TRACE_DATA_5	0xFFFFEA90	0	O	输出已禁用	下拉
		GPIO_36		1	IO		
		DMM5		2	I		
		MSS_UARTB_TX		5	O		
L2	GPIO_37 (DP6)	TRACE_DATA_6	0xFFFFEA94	0	O	输出已禁用	下拉
		GPIO_37		1	IO		
		DMM6		2	I		
		BSS_UART_TX		5	O		
L1	GPIO_38 (DP7)	TRACE_DATA_7	0xFFFFEA98	0	O	输出已禁用	下拉
		GPIO_38		1	IO		
		DMM7		2	I		
		DSS_UART_TX		5	O		
C3	GPIO_39 (DP8)	TRACE_DATA_8	0xFFFFEA9C	0	O	输出已禁用	下拉
		GPIO_39		1	IO		
		DMM8		2	I		
		CAN_FD_TX		4	O		
		EPWM1SYNCI		5	I		
B3	GPIO_40 (DP9)	TRACE_DATA_9	0xFFFFEAA0	0	O	输出已禁用	下拉
		GPIO_40		1	IO		
		DMM9		2	I		
		CAN_FD_RX		4	I		
		EPWM1SYNCO		5	O		
C4	GPIO_41 (DP10)	TRACE_DATA_10	0xFFFFEAA4	0	O	输出已禁用	下拉
		GPIO_41		1	IO		
		DMM10		2	I		
		EPWM3A		4	O		
A3	GPIO_42 (DP11)	TRACE_DATA_11	0xFFFFEAA8	0	O	输出已禁用	下拉
		GPIO_42		1	IO		
		DMM11		2	I		
		EPWM3B		4	O		
B4	GPIO_43 (DP12)	TRACE_DATA_12	0xFFFFEAA C	0	O	输出已禁用	下拉
		GPIO_43		1	IO		
		DMM12		2	I		
		EPWM1A		4	O		
A4	GPIO_44 (DP13)	TRACE_DATA_13	0xFFFFEAB0	0	O	输出已禁用	下拉

表 6-1. 引脚属性 (ALP180A 封装) (续)

焊球编号 [1]	焊球名称 [2]	信号名称 [3]	PINCNTL 地址 [4]	模式 [5] [9]	TYPE [6]	焊球复位状态 [7]	上拉/下拉类型 [8]
C5	GPIO_45 (DP14)	GPIO_44	0xFFFFEAB4	1	IO	输出已禁用	下拉
		DMM13		2	I		
		EPWM1B		4	O		
		TRACE_DATA_14		0	O		
		GPIO_45		1	IO		
		DMM14		2	I		
		EPWM2A		4	O		
B5	GPIO_46 (DP15)	TRACE_DATA_15	0xFFFFEAB8	0	O	输出已禁用	下拉
		GPIO_46		1	IO		
		DMM15		2	I		
		EPWM2B		4	O		
U3	GPIO_47 (DMM_CLK)	TRACE_CLK	0xFFFFEABC	0	O	输出已禁用	下拉
		GPIO_47		1	IO		
		DMM_CLK		2	I		
U4	DMM_SYNC	TRACE_CTL	0xFFFFEAC0	0	O	输出已禁用	下拉
		DMM_SYNC		2	I		
V13	MCU_CLKOUT	GPIO_25	0xFFFFEA60	0	IO	输出已禁用	下拉
		MCU_CLKOUT		1	O		
		CHIRP_START		2	O		
		CHIRP_END		6	O		
		FRAME_START		7	O		
		EPWM1A		12	O		
U14	NERROR_IN	NERROR_IN	0xFFFFEA44	0	I	输入	
U15	NERROR_OUT	NERROR_OUT	0xFFFFEA4C	0	O	高阻态 (开漏)	
V10	PMIC_CLKOUT	SOP[2]	0xFFFFEA68	上电期间	I	输出已禁用	下拉
		GPIO_27		0	IO		
		PMIC_CLKOUT		1	O		
		CHIRP_START		6	O		
		CHIRP_END		7	O		
		FRAME_START		8	O		
		EPWM1B		11	O		
		EPWM2A		12	O		
H3	QSPI[0]	GPIO_8	0xFFFFEA2C	0	IO	输出已禁用	下拉
		QSPI[0]		1	IO		
		SPIB_MISO		2	IO		
G2	QSPI[1]	GPIO_9	0xFFFFEA30	0	IO	输出已禁用	下拉
		QSPI[1]		1	I		
		SPIB_MOSI		2	IO		
		SPIB_CS_N_2		8	IO		

表 6-1. 引脚属性 (ALP180A 封装) (续)

焊球编号 [1]	焊球名称 [2]	信号名称 [3]	PINCNTL 地址 [4]	模式 [5] [9]	TYPE [6]	焊球复位状态 [7]	上拉/下拉类型 [8]
J3	QSPI[2]	GPIO_10	0xFFFFEA34	0	IO	输出已禁用	下拉
		QSPI[2]		1	I		
		CAN_FD_TX		8	O		
K2	QSPI[3]	GPIO_11	0xFFFFEA38	0	IO	输出已禁用	下拉
		QSPI[3]		1	I		
		CAN_FD_RX		8	I		
H2	QSPI_CLK	GPIO_7	0xFFFFEA3C	0	IO	输出已禁用	下拉
		QSPI_CLK		1	O		
		SPIB_CLK		2	IO		
		DSS_UART_TX		6	O		
J2	QSPI_CS_N	GPIO_6	0xFFFFEA40	0	IO	输出已禁用	上拉
		QSPI_CS_N		1	O		
		SPIB_CS_N		2	IO		
V16	RS232_RX	GPIO_15	0xFFFFEA74	0	IO	启用输入	上拉
		RS232_RX		1	I		
		MSS_UARTA_RX		2	I		
		BSS_UART_TX		6	IO		
		MSS_UARTB_RX		7	IO		
		CAN_FD_RX		8	I		
		I2C_SCL		9	IO		
		EPWM2A		10	O		
		EPWM2B		11	O		
		EPWM3A		12	O		
U16	RS232_TX	GPIO_14	0xFFFFEA78	0	IO	输出启用	
		RS232_TX		1	O		
		MSS_UARTA_TX		5	IO		
		MSS_UARTB_TX		6	IO		
		BSS_UART_TX		7	IO		
		CAN_FD_TX		10	O		
		I2C_SDA		11	IO		
		EPWM1A		12	O		
		EPWM1B		13	O		
		NDMM_EN		14	I		
		EPWM2A		15	O		
D2	SPIA_CLK	GPIO_3	0xFFFFEA14	0	IO	输出已禁用	上拉
		SPIA_CLK		1	IO		
		DSS_UART_TX		7	O		

表 6-1. 引脚属性 (ALP180A 封装) (续)

焊球编号 [1]	焊球名称 [2]	信号名称 [3]	PINCNTL 地址 [4]	模式 [5] [9]	TYPE [6]	焊球复位状态 [7]	上拉/下拉类型 [8]
C2	SPIA_CS_N	GPIO_30	0xFFFFEA18	0	IO	输出已禁用	上拉
		SPIA_CS_N		1	IO		
		CAN_FD_TX		6	O		
D1	SPIA_MISO	GPIO_20	0xFFFFEA10	0	IO	输出已禁用	上拉
		SPIA_MISO		1	IO		
		CAN_FD_TX		2	O		
F2	SPIA_MOSI	GPIO_19	0xFFFFEA0C	0	IO	输出已禁用	上拉
		SPIA_MOSI		1	IO		
		CAN_FD_RX		2	I		
		DSS_UART_TX		8	O		
E2	SPIB_CLK	GPIO_5	0xFFFFEA24	0	IO	输出已禁用	上拉
		SPIB_CLK		1	IO		
		MSS_UARTA_RX		2	I		
		MSS_UARTB_TX		6	O		
		BSS_UART_TX		7	O		
		CAN_FD_RX		8	I		
D3	SPIB_CS_N	GPIO_4	0xFFFFEA28	0	IO	输出已禁用	上拉
		SPIB_CS_N		1	IO		
		MSS_UARTA_TX		2	O		
		MSS_UARTB_TX		6	O		
		BSS_UART_TX		7	IO		
		QSPI_CLK_EXT		8	I		
		CAN_FD_TX		9	O		
G3	SPIB_MISO	GPIO_22	0xFFFFEA20	0	IO	输出已禁用	上拉
		SPIB_MISO		1	IO		
		I2C_SCL		2	IO		
		DSS_UART_TX		6	O		
G1	SPIB_MOSI	GPIO_21	0xFFFFEA1C	0	IO	输出已禁用	上拉
		SPIB_MOSI		1	IO		
		I2C_SDA		2	IO		
B2	SPI_HOST_INTR	GPIO_12	0xFFFFEA00	0	IO	输出已禁用	下拉
		SPI_HOST_INTR		1	O		
		SPIB_CS_N_1		6	IO		
U12	SYNC_IN	GPIO_28	0xFFFFEA6C	0	IO	输出已禁用	下拉
		SYNC_IN		1	I		
		MSS_UARTB_RX		6	IO		
		DMM_MUX_IN		7	I		
		SYNC_OUT		9	O		

表 6-1. 引脚属性 (ALP180A 封装) (续)

焊球编号 [1]	焊球名称 [2]	信号名称 [3]	PINCNTL 地址 [4]	模式 [5] [9]	TYPE [6]	焊球复位状态 [7]	上拉/下拉类型 [8]
M3	SYNC_OUT	SOP[1]	0xFFFFEA70	上电期间	I	输出已禁用	下拉
		GPIO_29		0	IO		
		SYNC_OUT		1	O		
		DMM_MUX_IN		9	I		
		SPIB_CS_N_1		10	IO		
		SPIB_CS_N_2		11	IO		
T3	TCK	GPIO_17	0xFFFFEA50	0	IO	启用输入	下拉
		TCK		1	I		
		MSS_UARTB_TX		2	O		
		CAN_FD_TX		8	O		
U9	TDI	GPIO_23	0xFFFFEA58	0	IO	启用输入	上拉
		TDI		1	I		
		MSS_UARTA_RX		2	I		
U10	TDO	SOP[0]	0xFFFFEA5C	上电期间	I	输出启用	
		GPIO_24		0	IO		
		TDO		1	O		
		MSS_UARTA_TX		2	O		
		MSS_UARTB_TX		6	O		
		BSS_UART_TX		7	O		
		NDMM_EN		9	I		
U8	TMS	GPIO_18	0xFFFFEA54	0	IO	启用输入	下拉
		TMS		1	I		
		BSS_UART_TX		2	O		
		CAN_FD_RX		6	I		
U13	WARM_RESET	WARM_RESET	0xFFFFEA48	0	IO	高阻态输入 (开漏)	
R2	LVDS_CLKM	LVDS_CLKM			O		
R1	LVDS_CLKP	LVDS_CLKP			O		
N2	LVDS_TXP[0]	LVDS_TXP[0]			O		
N1	LVDS_TXM[0]	LVDS_TXM[0]			O		
P2	LVDS_TXP[1]	LVDS_TXP[1]			O		
P1	LVDS_TXM[1]	LVDS_TXM[1]			O		
T1	LVDS_FRCLKP	LVDS_FRCLKP			O		
T2	LVDS_FRCLKM	LVDS_FRCLKM			O		
U11	NRESET	NRESET			I		
A7	CLKP	CLKP			I		
B7	CLKM	CLKM			I		
A14	OSC_CLKOUT	OSC_CLKOUT			O		
A16	VBGAP	VBGAP			O		

表 6-1. 引脚属性 (ALP180A 封装) (续)

焊球编号 [1]	焊球名称 [2]	信号名称 [3]	PINCNTL 地址 [4]	模式 [5] [9]	TYPE [6]	焊球复位状态 [7]	上拉/下拉类型 [8]
E1	VDDIN	VDDIN			PWR		
J1	VDDIN	VDDIN			PWR		
V4	VDDIN	VDDIN			PWR		
V8	VDDIN	VDDIN			PWR		
V15	VDDIN	VDDIN			PWR		
A5	VIN_SRAM	VIN_SRAM			PWR		
V6	VIN_SRAM	VIN_SRAM			PWR		
V12	VIN_SRAM	VIN_SRAM			PWR		
C1	VNWA	VNWA			PWR		
V7	VNWA	VNWA			PWR		
V14	VNWA	VNWA			PWR		
H1	VIOIN	VIOIN			PWR		
V9	VIOIN	VIOIN			PWR		
B1	VIOIN_18	VIOIN_18			PWR		
F1	VIOIN_18	VIOIN_18			PWR		
K1	VIOIN_18	VIOIN_18			PWR		
V11	VIOIN_18	VIOIN_18			PWR		
C15	VIN_18CLK	VIN_18CLK			PWR		
C18	VIN_18CLK	VIN_18CLK			PWR		
U2	VIOIN_18DIFF	VIOIN_18DIFF			PWR		
V2	VPP	VPP			PWR		
J16	VIN_13RF1	VIN_13RF1			PWR		
J17	VIN_13RF1	VIN_13RF1			PWR		
J18	VIN_13RF1	VIN_13RF1			PWR		
H16	VIN_13RF2	VIN_13RF2			PWR		
H17	VIN_13RF2	VIN_13RF2			PWR		
H18	VIN_13RF2	VIN_13RF2			PWR		
M16	VIN_18BB	VIN_18BB			PWR		
M17	VIN_18BB	VIN_18BB			PWR		
M18	VIN_18BB	VIN_18BB			PWR		
A12	VIN_18VCO	VIN_18VCO			PWR		
C11	VIN_18VCO	VIN_18VCO			PWR		
A1	VSS	VSS			GND		
A2	VSS	VSS			GND		
E3	VSS	VSS			GND		
F3	VSS	VSS			GND		
N3	VSS	VSS			GND		
P3	VSS	VSS			GND		
R3	VSS	VSS			GND		

表 6-1. 引脚属性 (ALP180A 封装) (续)

焊球编号 [1]	焊球名称 [2]	信号名称 [3]	PINCNTL 地址 [4]	模式 [5] [9]	TYPE [6]	焊球复位状态 [7]	上拉/下拉类型 [8]
T4	VSS	VSS			GND		
T5	VSS	VSS			GND		
T6	VSS	VSS			GND		
T7	VSS	VSS			GND		
T8	VSS	VSS			GND		
T9	VSS	VSS			GND		
T10	VSS	VSS			GND		
T11	VSS	VSS			GND		
T12	VSS	VSS			GND		
T13	VSS	VSS			GND		
T14	VSS	VSS			GND		
T15	VSS	VSS			GND		
T16	VSS	VSS			GND		
U1	VSS	VSS			GND		
V1	VSS	VSS			GND		
A6	VSSA	VSSA			GND		
A8	VSSA	VSSA			GND		
A11	VSSA	VSSA			GND		
A13	VSSA	VSSA			GND		
A15	VSSA	VSSA			GND		
A17	VSSA	VSSA			GND		
A18	VSSA	VSSA			GND		
B6	VSSA	VSSA			GND		
B8	VSSA	VSSA			GND		
B9	VSSA	VSSA			GND		
B10	VSSA	VSSA			GND		
B11	VSSA	VSSA			GND		
B12	VSSA	VSSA			GND		
B13	VSSA	VSSA			GND		
B14	VSSA	VSSA			GND		
B15	VSSA	VSSA			GND		
B16	VSSA	VSSA			GND		
B17	VSSA	VSSA			GND		
B18	VSSA	VSSA			GND		
C6	VSSA	VSSA			GND		
C7	VSSA	VSSA			GND		
C8	VSSA	VSSA			GND		
C12	VSSA	VSSA			GND		
C13	VSSA	VSSA			GND		

表 6-1. 引脚属性 (ALP180A 封装) (续)

焊球编号 [1]	焊球名称 [2]	信号名称 [3]	PINCNTL 地址 [4]	模式 [5] [9]	TYPE [6]	焊球复位状态 [7]	上拉/下拉类型 [8]
C14	VSSA	VSSA			GND		
C16	VSSA	VSSA			GND		
C17	VSSA	VSSA			GND		
D16	VSSA	VSSA			GND		
D17	VSSA	VSSA			GND		
D18	VSSA	VSSA			GND		
E16	VSSA	VSSA			GND		
E17	VSSA	VSSA			GND		
E18	VSSA	VSSA			GND		
F16	VSSA	VSSA			GND		
F17	VSSA	VSSA			GND		
F18	VSSA	VSSA			GND		
K16	VSSA	VSSA			GND		
K17	VSSA	VSSA			GND		
K18	VSSA	VSSA			GND		
L16	VSSA	VSSA			GND		
L17	VSSA	VSSA			GND		
L18	VSSA	VSSA			GND		
N16	VSSA	VSSA			GND		
N17	VSSA	VSSA			GND		
N18	VSSA	VSSA			GND		
P16	VSSA	VSSA			GND		
R16	VSSA	VSSA			GND		
R17	VSSA	VSSA			GND		
T17	VSSA	VSSA			GND		
U17	VSSA	VSSA			GND		
U18	VSSA	VSSA			GND		
V17	VSSA	VSSA			GND		
V18	VSSA	VSSA			GND		
A10	VOUT_14APLL	VOUT_14APLL			O		
A9	VOUT_14SYNTH	VOUT_14SYNTH			O		
G16	VOUT_PA	VOUT_PA			IO		
G17	VOUT_PA	VOUT_PA			IO		
G18	VOUT_PA	VOUT_PA			IO		
P18	模拟测试 1/GPADC1	模拟测试 1/GPADC1			IO		
P17	模拟测试 2/GPADC2	模拟测试 2/GPADC2			IO		
R18	模拟测试 3/GPADC3	模拟测试 3/GPADC3			IO		
T18	模拟测试 4/GPADC4	模拟测试 4/GPADC4			IO		

表 6-1. 引脚属性 (ALP180A 封装) (续)

焊球编号 [1]	焊球名称 [2]	信号名称 [3]	PINCNTL 地址 [4]	模式 [5] [9]	TYPE [6]	焊球复位状态 [7]	上拉/下拉类型 [8]
C9	ANAMUX/GPADC5	ANAMUX/GPADC5			IO		
C10	VSENSE/GPADC6	VSENSE/GPADC6			IO		

以下列表说明了表列标题：

- 焊球编号**：底面的焊球编号与底部的每个信号相关联。
- 焊球名称**：来自封装器件的机械名称 (名称取自多路复用模式 0)。
- 信号名称**：每个焊球上复用信号的名称 (另请注意，焊球的名称是复用模式 0 中的信号名称)。
- PINCNTL 地址**：PinMux 控制的 MSS 地址
- 模式**：多路复用模式编号：写入 PinMux Cntl 寄存器的值，用于为该焊球编号选择特定的信号名称。模式列具有位范围值。
- 类型**：信号类型和方向：
 - I = 输入
 - O = 输出
 - IO = 输入或输出
- 焊球复位状态**：上电复位时端子的状态
- 上拉/下拉类型**：指示存在内部上拉或下拉电阻器。可通过软件来启用或禁用上拉和下拉电阻器。
 - 上拉：内部上拉电阻
 - 下拉：内部下拉电阻
 - 空框表示无上拉/下拉电阻。
- Pin Mux Control Value 映射到寄存器的低 4 位。

MSS 存储器映射中提供了 IO 多路复用寄存器，器件引脚的相应映射如下所示：

表 6-2. 焊盘 IO 控制寄存器

默认引脚/焊球名称	封装焊球/引脚 (地址)	引脚多路复用配置寄存器
SPI_HOST_INTR	B2	0xFFFFEA00
GPIO_0	M2	0xFFFFEA04
GPIO_1	L3	0xFFFFEA08
SPIA_MOSI	F2	0xFFFFEA0C
SPIA_MISO	D1	0xFFFFEA10
SPIA_CLK	D2	0xFFFFEA14
SPIA_CS_N	C2	0xFFFFEA18
SPIB_MOSI	G1	0xFFFFEA1C
SPIB_MISO	G3	0xFFFFEA20
SPIB_CLK	E2	0xFFFFEA24
SPIB_CS_N	D3	0xFFFFEA28
QSPI[0]	H3	0xFFFFEA2C
QSPI[1]	G2	0xFFFFEA30
QSPI[2]	J3	0xFFFFEA34
QSPI[3]	K2	0xFFFFEA38
QSPI_CLK	H2	0xFFFFEA3C
QSPI_CS_N	J2	0xFFFFEA40
NERROR_IN	U14	0xFFFFEA44
WARM_RESET	U13	0xFFFFEA48
NERROR_OUT	U15	0xFFFFEA4C
TCK	T3	0xFFFFEA50
TMS	U8	0xFFFFEA54
TDI	U9	0xFFFFEA58
TDO	U10	0xFFFFEA5C
MCU_CLKOUT	V13	0xFFFFEA60
GPIO_2	K3	0xFFFFEA64
PMIC_CLKOUT	V10	0xFFFFEA68
SYNC_IN	U12	0xFFFFEA6C
SYNC_OUT	M3	0xFFFFEA70
RS232_RX	V16	0xFFFFEA74

表 6-2. 焊盘 IO 控制寄存器 (续)

默认引脚/焊球名称	封装焊球/引脚 (地址)	引脚多路复用配置寄存器
RS232_TX	U16	0xFFFFEA78
GPIO_31	U7	0xFFFFEA7C
GPIO_32	U6	0xFFFFEA80
GPIO_33	V5	0xFFFFEA84
GPIO_34	U5	0xFFFFEA88
GPIO_35	V3	0xFFFFEA8C
GPIO_36	M1	0xFFFFEA90
GPIO_37	L2	0xFFFFEA94
GPIO_38	L1	0xFFFFEA98
GPIO_39	C3	0xFFFFEA9C
GPIO_40	B3	0xFFFFEAA0
GPIO_41	C4	0xFFFFEAA4
GPIO_42	A3	0xFFFFEAA8
GPIO_43	B4	0xFFFFEAA C
GPIO_44	A4	0xFFFFEAB0
GPIO_45	C5	0xFFFFEAB4
GPIO_46	B5	0xFFFFEAB8
GPIO_47	U3	0xFFFFEABC
DMM_SYNC	U4	0xFFFFEAC0

寄存器布局如下：

表 6-3. 焊盘 IO 寄存器位说明

位	字段	类型	复位 (上电默认状态)	说明
31-11	NU	RW	0	保留
10	SC	RW	0	IO 压摆率控制： 0 = 较高的压摆率 1 = 较低的压摆率
9	PUPDSEL	RW	0	上拉/下拉选择 0 = 下拉 1 = 上拉 (仅当“拉动抑制”设置为“0”时该字段才有效)

表 6-3. 焊盘 IO 寄存器位说明 (续)

位	字段	类型	复位 (上电默认状态)	说明
8	PI	RW	0	拉动抑制/拉动禁用 0 = 启用 1 = 禁用
7	OE_OVERRIDE	RW	1	输出覆盖
6	OE_OVERRIDE_CTRL	RW	1	输出覆盖控制： (此处的“1”覆盖任何关联的外设块硬件对该 IO 的任何输出操作，例如 SPI 芯片选择)
5	IE_OVERRIDE	RW	0	选择覆盖
4	IE_OVERRIDE_CTRL	RW	0	输入覆盖控制： (此处的“1”使用所需的值覆盖该 IO 上的任何输入值)
3-0	FUNC_SEL	RW	1	引脚多路复用的功能选择 (请参阅“引脚多路复用”表)

7 规格

7.1 绝对最大额定值

参数 ^{(1) (2)}		最小值	最大值	单位
VDDIN	1.2V 数字电源	-0.5	1.4	V
VIN_SRAM	用于内部 SRAM 的 1.2V 电源轨	-0.5	1.4	V
VNWA	用于 SRAM 阵列反馈偏置的 1.2V 电源轨	-0.5	1.4	V
VIOIN	I/O 电源 (3.3V 或 1.8V) : 所有 CMOS I/O 都将在此电源上运行。	-0.5	3.8	V
VIOIN_18	用于 CMOS IO 的 1.8V 电源	-0.5	2	V
VIN_18CLK	用于时钟模块的 1.8V 电源	-0.5	2	V
VIOIN_18DIFF	用于 LVDS 端口的 1.8V 电源	-0.5	2	V
VIN_13RF1	1.3V 模拟和射频电源, VIN_13RF1 和 VIN_13RF2 可以在电路板上短接。	-0.5	1.45	V
VIN_13RF2				
VIN_13RF1 (1V 内部 LDO 旁路模式)	器件支持外部电源管理模块可在 VIN_13RF1 和 VIN_13RF2 电源轨上提供 1V 电压的模式。在该配置中, 器件的内部 LDO 将保持旁路状态。	-0.5	1.4	V
VIN_13RF2 (1V 内部 LDO 旁路模式)				
VIN_18BB	1.8V 模拟基带电源	-0.5	2	V
VIN_18VCO 电源	1.8V 射频 VCO 电源	-0.5	2	V
输入和输出电压范围	双电压 LVCMOS 输入, 3.3V 或 1.8V (稳态)	-0.3V	VIOIN + 0.3	V
	双电压 LVCMOS 输入, 在 3.3V/1.8V (瞬态过冲/下冲) 条件下运行, 或外部振荡器输入	VIOIN + 20%, 高达信号周期的 20%		
CLKP、CLKM	基准晶体的输入端口	-0.5	2	V
钳位电流	输入或输出电压高于或低于各自电源轨 0.3V。限制流经 I/O 内部二极管保护单元的钳位电流。	-20	20	mA
T _J	工作结温范围	-40	105	°C
T _{STG}	焊接到 PC 板上后的贮存温度范围	-55	150	°C

- (1) 应力超出绝对最大额定值下面列出的值可能会对器件造成永久损坏。这些仅为应力等级, 并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 除非另有说明, 所有电压值均相对于 V_{SS}。

7.2 ESD 等级

		值	单位
V _(ESD) 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000	V
	充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ^{(2) (3)}	±500	

- (1) JEDEC 文件 JEP155 指出: 500V HBM 可实现在标准 ESD 控制流程下安全生产
- (2) JEDEC 文件 JEP157 指出: 250V CDM 可实现在标准 ESD 控制流程下安全生产
- (3) 转角引脚的额定电压为 ±750V

7.3 上电小时数 (POH)

结温 (T _J) ⁽¹⁾	运行条件	标称 CVDD 电压 (V)	上电小时数 [POH] (小时)
105°C T _J	50% 射频占空比	1.2	100,000

- (1) 为方便起见, 单独提供这些信息, 并且未扩展或修改适用于 TI 半导体产品的 TI 标准条款和条件下提供的保修范围。

7.4 建议运行条件

		最小值	标称值	最大值	单位
VDDIN	1.2V 数字电源	1.14	1.2	1.32	V
VIN_SRAM	用于内部 SRAM 的 1.2V 电源轨	1.14	1.2	1.32	V
VNWA	用于 SRAM 阵列反馈偏置的 1.2V 电源轨	1.14	1.2	1.32	V
VIOIN	I/O 电源 (3.3V 或 1.8V) : 所有 CMOS I/O 都将在此电源上运行。	3.13	3.3	3.45	V
		1.71	1.8	1.89	
VIOIN_18	用于 CMOS IO 的 1.8V 电源	1.71	1.8	1.9	V
VIN_18CLK	用于时钟模块的 1.8V 电源	1.71	1.8	1.9	V
VIOIN_18DIFF	用于 LVDS 端口的 1.8V 电源	1.71	1.8	1.9	V
VIN_13RF1	1.3V 模拟和射频电源。VIN_13RF1 和 VIN_13RF2 可在电路板上短接	1.23	1.3	1.36	V
VIN_13RF2					
VIN_13RF1 (1V 内部 LDO 旁路模式)		0.95	1	1.05	V
VIN_13RF2 (1V 内部 LDO 旁路模式)					
VIN18BB	1.8V 模拟基带电源	1.71	1.8	1.9	V
VIN_18VCO	1.8V 射频 VCO 电源	1.71	1.8	1.9	V
V _{IH}	电压输入高电平 (1.8V 模式)	1.17			V
	电压输入高电平 (3.3V 模式)	2.25			
V _{IL}	电压输入低电平 (1.8V 模式)			0.3*VIOIN	V
	电压输入低电平 (3.3V 模式)			0.62	
V _{OH}	高电平输出阈值 (I _{OH} = 6mA)	VIOIN - 450			mV
V _{OL}	低电平输出阈值 (I _{OL} = 6mA)			450	mV
NRESET SOP[2:0]	V _{IL} (1.8V 模式)			0.45	V
	V _{IH} (1.8V 模式)	0.96			
	V _{IL} (3.3V 模式)			0.65	
	V _{IH} (3.3V 模式)	1.57			

7.5 一次性可编程 (OTP) 电子保险丝的 VPP 规格

该小节规定了对 OTP 电子保险丝进行编程所需的运行条件，且仅适用于经过身份验证的启动器件。在电子保险丝中写入客户特定密钥或其他字段（例如软件版本）的过程中，用户需要提供 VPP 电源。

7.5.1 建议的 OTP eFuse 编程操作条件

参数	说明	最小值	标称值	最大值	单位
VPP	正常运行期间电子保险丝 ROM 域的电源电压范围	NC ⁽²⁾			
	OTP 编程期间电子保险丝 ROM 域的电源电压范围 ⁽¹⁾	1.65	1.7	1.75	V
VPP 供电持续时间	如果提供 VPP 电压的时间超过建议的小时数，则可能会导致可靠性问题			24	小时
I(VPP)				50	mA

(1) 在正常运行期间，不应向 VPP 施加电压。这通常可以通过禁用连接到 VPP 端子的外部稳压器来实现。

(2) NC：无连接

备注

上电序列：VPP 必须最后斜升，即在所有其他电源轨斜升完成之后

7.5.2 硬件要求

对 OTP 电子保险丝中的密钥进行编程时，必须满足以下硬件要求：

- 当不对 OTP 寄存器进行编程时，必须禁用 VPP 电源。

7.5.3 对硬件保修的影响

您确认并接受您使用电子保险丝会长久更改 TI 器件，风险自负。您确认电子保险丝可能会由于操作条件或编程序列不正确而失效。此类故障可能导致 TI 器件无法运行，并且 TI 将无法在试图使用电子保险丝之前确认 TI 器件符合 TI 器件规格。因此，在电子保险丝可编程性出现故障的情况下，TI 将不承担任何责任。

7.6 电源规格

表 7-1 说明了来自 IWR6843AOP 器件的外部电源块的四个电源轨。

表 7-1. 电源轨特性

电源	由电源供电的器件块	器件中的相关 IO
1.8V	合成器和 APLL VCO、晶体振荡器、IF 放大器级、ADC、LVDS	输入：VIN_18VCO、VIN18CLK、VIN_18BB、VIOIN_18DIFF、VIOIN_18 LDO 输出：VOUT_14SYNTH、VOUT_14APLL
1.3V (或内部 LDO 旁路模式下为 1V) (1)	功率放大器、低噪声放大器、混频器和 LO 分配	输入：VIN_13RF2、VIN_13RF1 LDO 输出：VOUT_PA
3.3V (或对于 1.8V I/O 模式，为 1.8V)	数字 I/O	输入 VIOIN
1.2V	内核数字和 SRAM	输入：VDDIN、VIN_SRAM

(1) 仅在 1V LDO 旁路和 PA LDO 禁用模式下支持三个发送器同时运行。在该模式下，需要在 VOUT PA 引脚上馈送 1V 电源。

表 7-2 中所述的 1.3V (1.0V) 和 1.8V 电源纹波规格定义为在 RX 满足 -105dBc (射频引脚 = -15dBm) 的目标杂散电平。杂散和纹波电平具有 dB 到 dB 的关系，例如，电源纹波增加 1dB 会导致杂散电平增加约 1dB。引用的值是在指定频率下施加的正弦输入的均方根电流电平。

表 7-2. 纹波规格

频率 (kHz)	射频电源轨		VCO/中频电源轨
	1.0V (内部 LDO 旁路) (μV_{RMS})	1.3V (μV_{RMS})	1.8 V (μV_{RMS})
137.5	7	648	83
275	5	76	21
550	3	22	11
1100	2	4	6
2200	11	82	13
4400	13	93	19
6600	22	117	29

7.7 功耗摘要

表 7-3 和表 7-4 总结了电源端子的功耗。

表 7-3. 电源端子上的最大电流额定值

参数	电源名称	说明	最小值	典型值	最大值	单位
电流消耗 ⁽¹⁾	VDDIN、VIN_SRAM、VNWA	由 1.2V 电源轨驱动的所有节点消耗的总电流			1000	mA
	VIN_13RF1、VIN_13RF2	仅使用 2 个发送器时由 1.3V 电源轨 (或 LDO 旁路模式下的 1V 电源轨) 驱动的所有节点消耗的总电流。 ⁽²⁾			2000	
	VIOIN_18、VIN_18CLK、VIOIN_18DIFF、VIN_18BB、VIN_18VCO	由 1.8V 电源轨驱动的所有节点消耗的总电流			850	
	VIOIN	由 3.3V 电源轨驱动的所有节点消耗的总电流 ⁽³⁾			50	

(1) 指定的电流值是在典型电源电压电平下得出的值。

(2) 仅在 1V LDO 旁路和 PA LDO 禁用模式下支持 3 个发送器同时操作。在这种模式下, 需要在 VOUT_PA 引脚上提供 1V 电源。在这种情况下, 峰值 1V 电源电流高达 2500mA。要启用 LDO 旁路模式, 请参阅毫米波器件固件包中的接口控制文档。

(3) 确切的 VIOIN 电流取决于使用的外设及其工作频率。

表 7-4. 电源端子上的平均功耗

参数	条件			说明	最小值	典型值	最大值	单位
平均功耗	1.0V 内部 LDO 旁路模式	24% 占空比	1TX、4RX	常规功耗 ADC 模式 6.4Msps 复数收发器, 13.13ms 帧, 64 个线性调频脉冲, 256 个样本/线性调频脉冲, 8.5μs 线性调频脉冲间时间, DSP + 硬件加速器有效		1.19		W
			2TX、4RX ⁽¹⁾			1.25		
		48% 占空比	1TX、4RX	常规功耗 ADC 模式 6.4Msps 复数收发器, 13.13ms 帧, 64 个线性调频脉冲, 256 个样本/线性调频脉冲, 8.5μs 线性调频脉冲间时间, DSP + 硬件加速器有效		1.62		
			2TX、4RX ⁽¹⁾			1.75		

(1) 两个 TX 天线同时开启。

7.8 节能模式

xWR6x43 器件支持 2 种断电状态：

1. RF 断电状态
2. APLL 断电状态

允许的状态转换如图 7-1 所示。本流程图显示了进入和退出省电模式的步骤序列。




图 7-1. 省电模式状态转换图

7.9 射频规格

在建议运行条件下 (除非另有说明)

参数		最小值	典型值	最大值	单位
接收器	有效全向噪声系数 (EINF)	60 至 64 GHz	9		dB
	中频带宽 ⁽¹⁾			10	MHz
	ADC 采样速率 (实数/复数 2x)			25	Msps
	ADC 采样速率 (实数复数 1x)			12.5	Msps
	ADC 分辨率		12		位
	空闲通道杂散		-90		dBFS
发送器	单发送器输出功率 EIRP		16		dBm
	电源退避范围		26		dB
时钟子系统	频率范围	60		64	GHz
	斜坡速率			250	MHz/μs
	1MHz 偏移时的相位噪声	60 至 64 GHz	-93		dBc/Hz

(1) 模拟 IF 级包括高通滤波, 具有两个可独立配置的一阶高通转角频率。可用的 HPF 角集总结如下:

可用 HPF 转角频率 (kHz)

HPF1

175、235、350、700

HPF2

350、700、1400、2800

数字基带链执行的滤波旨在提供:

- 通带纹波/压降小于 $\pm 0.5\text{dB}$, 并且
- 在任何可能混叠回通带的频率下, 抗混叠衰减都优于 60dB。

7.10 CPU 规格

在建议运行条件下测得 (除非另有说明)

参数		最小值	典型值	最大值	单位
DSP 子系统 (C674 系 列)	时钟速度		600		MHz
	L1 代码存储器		32		KB
	L1 数据存储器		32		KB
	L2 存储器		256		KB
主子系统 (R4F 系列)	时钟速度		200		MHz
	紧耦合存储器 - A (程序)		512		KB
	紧耦合存储器 - B (数据)		192		KB
共享存储器	共享 L3 存储器		768		KB

7.11 FCBGA 封装的热阻特性 [ALP0180A]

热指标 ⁽¹⁾		°C/W ^{(2) (3)}
$R_{\Theta JC}$	结点到外壳	2.6
$R_{\Theta JB}$	结点到电路板	7.5
$R_{\Theta JA}$	结点到环境空气	20.3
$R_{\Theta JMA}$	结至流动空气	不适用 ⁽⁴⁾
Ψ_{JT}	结至封装顶部	0.9
Ψ_{JB}	结点到电路板	7.3

(1) 有关新旧热性能指标的更多信息，请参阅 [半导体和 IC 封装热指标](#)。

(2) °C/W = 摄氏度/瓦。

(3) 以上值基于 JEDEC 定义的 2S2P 系统（基于 JEDEC 定义的 1S0P 系统的 Θ_{JC} [R $_{\Theta JC}$] 值除外），将随环境和应用的变化而更改。有关更多信息，请参阅以下 EIA/JEDEC 标准：

- JESD51-2, *Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)*
- JESD51-3, *Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-7, *High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9, *Test Boards for Area Array Surface Mount Package Thermal Measurements*

(4) N/A = 不适用。该器件上的散热器。

7.12 时序和开关特性

7.12.1 天线辐射方向图

本节讨论指定频率下方位角平面和仰角平面上的发送器和接收器天线辐射方向图。

7.12.1.1 接收器的天线辐射方向图

[图 7-2](#) 展示了方位角平面（H 平面）和仰角平面（E 平面）中四个接收器在各种频率下标准化到视轴的典型天线辐射增益图。




图 7-2. 接收器天线辐射方向图

7.12.1.2 发送器的天线辐射方向图

图 7-3 展示了方位角平面 (H 平面) 和仰角平面 (E 平面) 中三个发送器的典型天线辐射方向图。




图 7-3. 发送器天线辐射方向图

7.12.2 天线位置

图 7-4 显示了天线的放置和相对间距。





图 7-4. 天线位置 (放置和相对间距)

7.12.3 电源时序和复位时序

IWR6843AOP 器件期望所有外部电压轨在复位置为无效之前稳定。图 7-5 描述了器件唤醒序列。



A. MCU_CLK_OUT 处于自主模式，其中 IWR6843AOP 应用从串行闪存引导，器件引导加载程序默认不启用 MCU_CLK_OUT。

图 7-5. 器件唤醒序列

7.12.4 输入时钟和振荡器

7.12.4.1 时钟规格

IWR6843AOP 需要一个外部时钟源（即 40MHz 晶体或外部振荡器（连接到 CLKP））来进行初始启动并作为器件中托管的内部 APLL 的基准。一个外部晶体连接至器件引脚。图 7-6 显示了晶体实现。




图 7-6. 晶体实现

备注

应该选择图 7-6 中的负载电容器 C_{f1} 和 C_{f2} ，以满足方程式 1 的要求。公式中的 C_L 是晶体制造商指定的负载。用于实现振荡器电路的所有分立元件应尽可能靠近关联的振荡器 CLKP 和 CLKM 引脚放置。

$$C_L = C_{f1} \times \frac{C_{f2}}{C_{f1} + C_{f2}} + C_P \quad (1)$$

表 7-5 列出了时钟晶体的电气特性。

表 7-5. 晶体电气特性（振荡器模式）

名称	说明	最小值	典型值	最大值	单位
f_p	并联谐振晶体频率		40		MHz
C_L	晶体负载电容	5	8	12	pF
ESR	晶体 ESR			50	Ω
频率容差	晶体频率容差 ^{(1) (2) (3)}	-200		200	ppm
驱动电平			50	200	μW

- (1) 晶体制造商的规格必须满足此要求。
- (2) 包括晶体的初始容差、温漂、老化以及由于负载电容不正确而导致的频率牵引。
- (3) 晶体容差会影响雷达传感器精度。

如果将外部时钟用作时钟资源，则信号仅馈送到 CLKP 引脚；CLKM 接地。当由外部提供 40MHz 时钟时，相位噪声要求非常重要。表 7-6 列出了外部时钟信号的电气特性。

表 7-6. 外部时钟模式规格

参数		规格			单位
		最小值	典型值	最大值	
输入时钟： 外部交流耦合正弦波或直流耦合方波 相位噪声，以 40MHz 为基准	频率		40		MHz
	交流振幅	700		1200	mV (pp)
	直流 V_{il}	0.00		0.20	V
	直流 V_{ih}	1.6		1.95	V
	1kHz 时的相位噪声			-132	dBc/Hz
	10kHz 时的相位噪声			-143	dBc/Hz
	100kHz 时的相位噪声			-152	dBc/Hz
	1MHz 时的相位噪声			-153	dBc/Hz
	占空比	35		65	%
	频率容差	-100		100	ppm

7.12.5 多缓冲/标准串行外设接口 (MibSPI)

7.12.5.1 外设说明

SPI 使用 TI 的 MibSPI 协议。

MibSPI/SPI 是一款高速同步串行输入/输出端口，该端口允许以编程的位传输速率将编程长度 (2 至 16 位) 的串行位流移入和移出器件。MibSPI/SPI 通常用于微控制器与外部外设或另一微控制器之间的通信。

标准和 MibSPI 模块具有以下特性：

- 16 位移位寄存器
- 接收缓冲寄存器
- 8 位波特率生成器
- SPICLK 可由内部生成 (控制器模式) 或从外部时钟源接收 (外设模式)
- 传输的每个字可以具有独特的格式。
- 未在通信中使用的 SPI I/O 可被用作数字输入/输出信号

7.12.5.2 MibSPI 发送和接收 RAM 组织结构

多缓冲 RAM 包含 256 个缓冲器。多缓冲 RAM 的每个入口由 4 个部分组成：一个 16 位发送字段、一个 16 位接收字段、一个 16 位比较字段和一个 16 位状态字段。多缓冲 RAM 可被分成多个传输组，每个组具有不同数量的缓冲器。

节 7.12.5.2.2 和节 7.12.5.2.3 假设了节 7.12.5.2.1 所示的运行条件。

7.12.5.2.1 SPI 时序条件

		最小值	典型值	最大值	单位
输入条件					
t_R	输入上升时间	1		3	ns
t_F	输入下降时间	1		3	ns
输出条件					
C_{LOAD}	输出负载电容	2		15	pF

7.12.5.2.2 SPI 控制器模式开关参数 (时钟相位 = 0、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入) ^{(1) (2) (3)}

编号	参数	最小值	典型值	最大值	单位
1	$t_{c(SPC)M}$ SPICLK 周期时间 ⁽⁴⁾	25		$256t_{c(VCLK)}$	ns
2 ⁽⁴⁾	$t_{w(SPCH)M}$ 脉冲持续时间, SPICLK 高电平的时间 (时钟极性 = 0)	$0.5t_{c(SPC)M} - 4$		$0.5t_{c(SPC)M} + 4$	ns
	$t_{w(SPCL)M}$ 脉冲持续时间, SPICLK 低电平的时间 (时钟极性 = 1)	$0.5t_{c(SPC)M} - 4$		$0.5t_{c(SPC)M} + 4$	
3 ⁽⁴⁾	$t_{w(SPCL)M}$ 脉冲持续时间, SPICLK 低电平的时间 (时钟极性 = 0)	$0.5t_{c(SPC)M} - 4$		$0.5t_{c(SPC)M} + 4$	ns
	$t_{w(SPCH)M}$ 脉冲持续时间, SPICLK 高电平的时间 (时钟极性 = 1)	$0.5t_{c(SPC)M} - 4$		$0.5t_{c(SPC)M} + 4$	
4 ⁽⁴⁾	$t_{d(SPCH-SIMO)M}$ 在 SPICLK 低电平之前 SPISIMO 有效的延迟时间 (时钟极性 = 0)	$0.5t_{c(SPC)M} - 3$			ns
	$t_{d(SPCL-SIMO)M}$ 在 SPICLK 高电平之前 SPISIMO 有效的延迟时间 (时钟极性 = 1)	$0.5t_{c(SPC)M} - 3$			
5 ⁽⁴⁾	$t_{v(SPCL-SIMO)M}$ 在 SPICLK 低电平之后 SPISIMO 数据有效的有效时间 (时钟极性 = 0)	$0.5t_{c(SPC)M} - 10.5$			ns
	$t_{v(SPCH-SIMO)M}$ 在 SPICLK 高电平之后 SPISIMO 数据有效的有效时间 (时钟极性 = 1)	$0.5t_{c(SPC)M} - 10.5$			

编号	参数		最小值	典型值	最大值	单位
6 ⁽⁵⁾	$t_{C2TDELAY}$	CS 有效直至 SPICLK 高电平的建立时间 (时钟极性 = 0)	CSHOLD = 0	$(C2TDELAY+2) * t_{c(VCLK)} - 7.5$	$(C2TDELAY+2) * t_{c(VCLK)} + 7$	ns
			CSHOLD = 1	$(C2TDELAY+3) * t_{c(VCLK)} - 7.5$	$(C2TDELAY+3) * t_{c(VCLK)} + 7$	
		CS 有效直至 SPICLK 低电平的建立时间 (时钟极性 = 1)	CSHOLD = 0	$(C2TDELAY+2) * t_{c(VCLK)} - 7.5$	$(C2TDELAY+2) * t_{c(VCLK)} + 7$	
			CSHOLD = 1	$(C2TDELAY+3) * t_{c(VCLK)} - 7.5$	$(C2TDELAY+3) * t_{c(VCLK)} + 7$	
7 ⁽⁵⁾	$t_{T2CDELAY}$	SPICLK 低电平直至 CS 无效的保持时间 (时钟极性 = 0)		$0.5 * t_{c(SPC)M} + (T2CDELAY + 1) * t_{c(VCLK)} - 7$	$0.5 * t_{c(SPC)M} + (T2CDELAY + 1) * t_{c(VCLK)} + 7.5$	ns
		SPICLK 高电平直至 CS 无效的保持时间 (时钟极性 = 1)		$0.5 * t_{c(SPC)M} + (T2CDELAY + 1) * t_{c(VCLK)} - 7$	$0.5 * t_{c(SPC)M} + (T2CDELAY + 1) * t_{c(VCLK)} + 7.5$	
8 ⁽⁴⁾	$t_{su(SOMI-SPCL)M}$	在 SPICLK 低电平之前 SPISOMI 的建立时间 (时钟极性 = 0)		5		ns
	$t_{su(SOMI-SPCH)M}$	在 SPICLK 高电平之前 SPISOMI 的建立时间 (时钟极性 = 1)		5		
9 ⁽⁴⁾	$t_h(SPCL-SOMI)M$	在 SPICLK 低电平之后 SPISOMI 数据有效的保持时间 (时钟极性 = 0)		3		ns
	$t_h(SPCH-SOMI)M$	在 SPICLK 高电平之后 SPISOMI 数据有效的保持时间 (时钟极性 = 1)		3		

- (1) 设置主器件位 (SPIGRx.0)，并且时钟相位的位 (SPIFMTx.16) 被清零 (其中 x = 0 或 1)。
- (2) $t_{c(MSS_VCLK)} = \text{主子系统时钟时间} = 1/f_{(MSS_VCLK)}$ 。有关更多详细信息，请参阅[技术参考手册](#)。
- (3) 当 SPI 处于控制器模式时，必须满足以下条件：对于从 1 到 255 的 PS 值： $t_{c(SPC)M} \geq (PS+1)t_{c(MSS_VCLK)} \geq 25ns$ ，其中 PS 是在 SPIFMTx.[15:8] 寄存器位中设置的预分频值。对于 PS 值为 0 的情况： $t_{c(SPC)M} = 2t_{c(MSS_VCLK)} \geq 25ns$ 。
- (4) 基准 SPICLK 信号的有效边沿由时钟极性位 (SPIFMTx.17) 控制。
- (5) C2TDELAY 和 T2CDELAY 在 SPIDELAY 寄存器内被设定。




图 7-7. SPI 控制器模式外部时序 (时钟相位 = 0)




图 7-8. SPI 控制器模式片选时序 (时钟相位 = 0)

**7.12.5.2.3 SPI 控制器模式开关参数 (时钟相位 = 1、SPICLK = 输出、
SPISIMO = 输出和 SPISOMI = 输入) (1) (2) (3)**

编号	参数		最小值	典型值	最大值	单位
1	$t_{c(SPC)M}$	SPICLK 周期时间 ⁽⁴⁾	25		$256t_{c(VCLK)}$	ns
2 ⁽⁴⁾	$t_{w(SPCH)M}$	脉冲持续时间, SPICLK 高电平的时间 (时钟极性 = 0)	$0.5t_{c(SPC)M} - 4$		$0.5t_{c(SPC)M} + 4$	ns
	$t_{w(SPCL)M}$	脉冲持续时间, SPICLK 低电平的时间 (时钟极性 = 1)	$0.5t_{c(SPC)M} - 4$		$0.5t_{c(SPC)M} + 4$	
3 ⁽⁴⁾	$t_{w(SPCL)M}$	脉冲持续时间, SPICLK 低电平的时间 (时钟极性 = 0)	$0.5t_{c(SPC)M} - 4$		$0.5t_{c(SPC)M} + 4$	ns
	$t_{w(SPCH)M}$	脉冲持续时间, SPICLK 高电平的时间 (时钟极性 = 1)	$0.5t_{c(SPC)M} - 4$		$0.5t_{c(SPC)M} + 4$	
4 ⁽⁴⁾	$t_{d(SPCH-SIMO)M}$	在 SPICLK 低电平之前 SPISIMO 有效的延迟时间 (时钟极性 = 0)	$0.5t_{c(SPC)M} - 3$			ns
	$t_{d(SPCL-SIMO)M}$	在 SPICLK 高电平之前 SPISIMO 有效的延迟时间 (时钟极性 = 1)	$0.5t_{c(SPC)M} - 3$			
5 ⁽⁴⁾	$t_{v(SPCL-SIMO)M}$	在 SPICLK 低电平之后 SPISIMO 数据有效的有效时间 (时钟极性 = 0)	$0.5t_{c(SPC)M} - 10.5$			ns
	$t_{v(SPCH-SIMO)M}$	在 SPICLK 高电平之后 SPISIMO 数据有效的有效时间 (时钟极性 = 1)	$0.5t_{c(SPC)M} - 10.5$			
6 ⁽⁵⁾	$t_{C2TDELAY}$	CS 有效直至 SPICLK 高电平的建立时间 (时钟极性 = 0)	CSHOLD = 0	$0.5 * t_{c(SPC)M} + (C2TDELAY + 2) * t_{c(VCLK)} - 7$	$0.5 * t_{c(SPC)M} + (C2TDELAY + 2) * t_{c(VCLK)} + 7.5$	ns
			CSHOLD = 1	$0.5 * t_{c(SPC)M} + (C2TDELAY + 2) * t_{c(VCLK)} - 7$	$0.5 * t_{c(SPC)M} + (C2TDELAY + 2) * t_{c(VCLK)} + 7.5$	
		CS 有效直至 SPICLK 低电平的建立时间 (时钟极性 = 1)	CSHOLD = 0	$0.5 * t_{c(SPC)M} + (C2TDELAY + 2) * t_{c(VCLK)} - 7$	$0.5 * t_{c(SPC)M} + (C2TDELAY + 2) * t_{c(VCLK)} + 7.5$	
			CSHOLD = 1	$0.5 * t_{c(SPC)M} + (C2TDELAY + 3) * t_{c(VCLK)} - 7$	$0.5 * t_{c(SPC)M} + (C2TDELAY + 3) * t_{c(VCLK)} + 7.5$	

编号	参数		最小值	典型值	最大值	单位
7 ⁽⁵⁾	$t_{T2CDELAY}$	SPICLK 低电平直至 CS 无效的保持时间 (时钟极性 = 0)	$(T2CDELAY + 1) * t_{c(VCLK)} - 7.5$		$(T2CDELAY + 1) * t_{c(VCLK)} + 7$	ns
		SPICLK 高电平直至 CS 无效的保持时间 (时钟极性 = 1)	$(T2CDELAY + 1) * t_{c(VCLK)} - 7.5$		$(T2CDELAY + 1) * t_{c(VCLK)} + 7$	
8 ⁽⁴⁾	$t_{su(SOMI-SPCL)M}$	在 SPICLK 低电平之前 SPISOMI 的建立时间 (时钟极性 = 0)	5			ns
	$t_{su(SOMI-SPCH)M}$	在 SPICLK 高电平之前 SPISOMI 的建立时间 (时钟极性 = 1)	5			
9 ⁽⁴⁾	$t_{h(SPCL-SOMI)M}$	在 SPICLK 低电平之后 SPISOMI 数据有效的保持时间 (时钟极性 = 0)	3			ns
	$t_{h(SPCH-SOMI)M}$	在 SPICLK 高电平之后 SPISOMI 数据有效的保持时间 (时钟极性 = 1)	3			

- 设置主器件位 (SPIGCRx.0)，并且设置时钟相位的位 (SPIFMTx.16) (其中 x=0 或 1)。
- $t_{c(MSS_VCLK)}$ = 主子系统时钟时间 = $1/f_{(MSS_VCLK)}$ 。有关更多详细信息，请参阅[技术参考手册](#)。
- 当 SPI 处于控制器模式时，必须满足以下条件：对于从 1 到 255 的 PS 值： $t_{c(SPC)M} \geq (PS + 1)t_{c(MSS_VCLK)} \geq 25ns$ ，其中 PS 是在 SPIFMTx.[15:8] 寄存器位中设置的预分频值。对于 PS 值为 0 的情况： $t_{c(SPC)M} = 2t_{c(MSS_VCLK)} \geq 25ns$ 。
- 基准 SPICLK 信号的有效边沿由时钟极性位 (SPIFMTx.17) 控制。
- C2TDELAY 和 T2CDELAY 在 SPIDELAY 寄存器内被设定。




图 7-9. SPI 控制器模式外部时序 (时钟相位 = 1)




图 7-10. SPI 控制器模式片选时序 (时钟相位 = 1)

7.12.5.3 SPI 外设模式 I/O 时序

7.12.5.3.1 SPI 外设模式开关参数 (SPICLK = 输入、SPISIMO = 输入
和 SPISOMI = 输出) ⁽¹⁾ ⁽²⁾ ⁽³⁾

编号	参数		最小值	典型值	最大值	单位
1	$t_{c(SPC)}S$	周期时间, SPICLK ⁽⁴⁾	25			ns
2 ⁽⁵⁾	$t_w(SPCH)S$	脉冲持续时间, SPICLK 高电平的时间 (时钟极性 = 0)	10			ns
	$t_w(SPCL)S$	脉冲持续时间, SPICLK 低电平的时间 (时钟极性 = 1)	10			
3 ⁽⁵⁾	$t_w(SPCL)S$	脉冲持续时间, SPICLK 低电平的时间 (时钟极性 = 0)	10			ns
	$t_w(SPCH)S$	脉冲持续时间, SPICLK 高电平的时间 (时钟极性 = 1)	10			
4 ⁽⁵⁾	$t_d(SPCH-SOMI)S$	延迟时间, SPICLK 高电平之后 SPISOMI 有效的时间 (时钟极性 = 0)			10	ns
	$t_d(SPCL-SOMI)S$	延迟时间, SPICLK 低电平之后 SPISOMI 有效的时间 (时钟极性 = 1)			10	
5 ⁽⁵⁾	$t_h(SPCH-SOMI)S$	在 SPICLK 高电平之后 SPISOMI 数据有效的保持时间 (时钟极性 = 0)	2			ns
	$t_h(SPCL-SOMI)S$	在 SPICLK 低电平之后 SPISOMI 数据有效的保持时间 (时钟极性 = 1)	2			

- (1) 清除主器件位 (SPIGCRx.0) (其中 x = 0 或 1)。
- (2) 对于时钟相位 = 0 或时钟相位 = 1, 分别清除或设置时钟相位的位 (SPIFMTx.16)。
- (3) $t_{c(MSS_VCLK)} = \text{主子系统时钟时间} = 1/f_{(MSS_VCLK)}$ 。有关更多详细信息, 请参阅[技术参考手册](#)。
- (4) 当 SPI 处于外设模式时, 必须满足以下条件: 对于从 1 到 255 的 PS 值: $t_{c(SPC)}S \geq (PS + 1)t_{c(MSS_VCLK)} \geq 25ns$, 其中 PS 是在 SPIFMTx.[15:8] 寄存器位中设置的预分频值。对于 PS 值为 0 的情况: $t_{c(SPC)}S = 2t_{c(MSS_VCLK)} \geq 25ns$ 。
- (5) 基准 SPICLK 信号的有效边沿由时钟极性位 (SPIFMTx.17) 控制。




图 7-11. SPI 外设模式外部时序 (时钟相位 = 0)




图 7-12. SPI 外设模式外部时序 (时钟相位 = 1)

7.12.5.4 典型接口协议图 (外设模式)

1. 主机应确保 CS 变为低电平与 SPI 时钟启动之间有两个 SPI 时钟的延迟。
2. 主机应确保每通过 SPI 传输 16 位时切换一次 CS。

图 7-13 显示了典型接口协议的 SPI 通信时序。




图 7-13. SPI 通信

7.12.6 LVDS 接口配置

支持的 IWR6843AOP LVDS 信道配置为两个数据信道 (LVDS_TXP/M)、一个位时钟信道 (LVDS_CLKP/M) 和一个帧时钟信道 (LVDS_FRCLKP/M)。LVDS 接口用于调试。LVDS 接口支持以下数据速率：

- 900Mbps (450MHz DDR 时钟)
- 600Mbps (300MHz DDR 时钟)
- 450Mbps (225MHz DDR 时钟)
- 400Mbps (200MHz DDR 时钟)
- 300Mbps (150MHz DDR 时钟)
- 225Mbps (112.5MHz DDR 时钟)
- 150Mbps (75MHz DDR 时钟)

请注意，位时钟采用 DDR 格式，因此时钟中的切换次数相当于数据。




图 7-14. LVDS 接口通道配置和相关时序

7.12.6.1 LVDS 接口时序

表 7-7. LVDS 电气特性

参数	测试条件	最小值	典型值	最大值	单位
占空比要求	LVDS 通道上的最大 1pF 集总容性负载	48%		52%	
输出差分电压	峰峰值单端，差分对之间具有 100 Ω 电阻负载	250		450	mV
输出失调电压		1125		1275	mV
Trise 和 Tfall	20%-80%，900Mbps		330		ps
抖动 (峰峰值)	900Mbps		80		ps




图 7-15. 计时参数

7.12.7 通用输入/输出

节 7.12.7.1 列出了输出时序相对于负载电容的开关特性。

7.12.7.1 输出时序的开关特性与负载电容 (C_L) 间的关系

参数 ^{(1) (2)}		测试条件		VIOIN = 1.8V	VIOIN = 3.3V	单位
t _r	最大上升时间	转换控制 = 0	C _L = 20pF	2.8	3.0	ns
			C _L = 50pF	6.4	6.9	
			C _L = 75pF	9.4	10.2	
t _f	最大下降时间		C _L = 20pF	2.8	2.8	ns
			C _L = 50pF	6.4	6.6	
			C _L = 75pF	9.4	9.8	
t _r	最大上升时间	转换控制 = 1	C _L = 20pF	3.3	3.3	ns
			C _L = 50pF	6.7	7.2	
			C _L = 75pF	9.6	10.5	
t _f	最大下降时间		C _L = 20pF	3.1	3.1	ns
			C _L = 50pF	6.6	6.6	
			C _L = 75pF	9.6	9.6	

(1) 转换控制由 PADxx_CFG_REG 配置，可更改输出驱动器的行为（输出转换率更快或更慢）。

(2) 上升/下降时间测量为信号从 VIOIN 电压的 10% 转换到 90% 所需的时间。

7.12.8 控制器局域网 - 灵活数据速率 (CAN-FD)

CAN-FD 模块支持传统 CAN 和 CAN FD (具有灵活数据速率的 CAN) 规范。CAN FD 特性可实现高吞吐量和增加每个数据帧的有效负载。传统 CAN 和 CAN FD 器件可以在同一网络中共存，不会发生任何冲突。

CAN-FD 模块具有下列特性：

- 符合 CAN 协议 2.0 A、B 和 ISO 11898-1 标准
- 完全支持 CAN FD (每帧最多 64 个数据字节)
- 支持 AUTOSAR 和 SAE J1939
- 多达 32 个专用发送缓冲器
- 可配置的发送 FIFO，最多 32 个元素
- 可配置的发送队列，最多 32 个元素
- 可配置的发送事件 FIFO，最多 32 个元素
- 多达 64 个专用接收缓冲器
- 两个可配置的接收 FIFO，每个 FIFO 最多 64 个元素
- 多达 128 个 11 位滤波器元素
- 内部环回模式，用于实现自检
- 可屏蔽中断，两个中断线路
- 两个时钟域 (CAN 时钟/主机时钟)
- 奇偶校验/ECC 支持 — 消息 RAM 单错校正双错检测 (SECCDED) 机制
- 消息内存容量已满 (4352 个字)。

7.12.8.1 CANx TX 和 RX 引脚的动态特性

参数		最小值	典型值	最大值	单位
$t_d(\text{CAN_FD_tx})$	延迟时间，发送移位寄存器到 CAN_FD_tx 引脚 (1)			15	ns
$t_d(\text{CAN_FD_rx})$	延迟时间，CAN_FD_rx 引脚到接收移位寄存器 (1)			10	ns

(1) 这些值不包括输出缓冲区的上升/下降时间。

7.12.9 串行通信接口 (SCI)

该 SCI 具有以下特性：

- 标准通用异步收发器 (UART) 通信
- 标准非归零码 (NRZ) 格式
- 双缓冲接收和发送功能
- 无 CLK 引脚的异步或 ISO 同步通信模式
- 能够使用直接存储器存取 (DMA) 发送和接收数据
- 两个外部引脚：RS232_RX 和 RS232_TX

7.12.9.1 SCI 时序要求

		最小值	典型值	最大值	单位
f(baud)	20pF 时支持的波特率		921.6		kHz

7.12.10 内部集成电路接口 (I2C)

内部集成电路 (I2C) 模块是一款多控制器通信模块，此模块与飞利浦半导体 I2C 总线技术规范版本 2.1 兼容的器件之间提供一个接口并通过 I²C-bus™ 连接。这个模块将支持任何目标或控制器 I2C 兼容器件。

I2C 有下列特性：

- 与飞利浦 I2C 总线技术规范，v2.1 兼容 (I2C 技术规范，飞利浦文献编号 9398 393 40011)
 - 位/字节格式传输
 - 7 位和 10 位器件寻址模式
 - 常规调用
 - 开始字节
 - 多控制器发送器/目标接收器模式
 - 多控制器接收器/目标发送器模式
 - 组合控制器发送/接收和接收/发送模式
 - 100kbps 到高达 400kbps 的传输速率 (飞利浦快速模式速率)
- 自由数据格式
- 两个 DMA 事件 (发送和接收)
- DMA 事件启用/禁用功能
- 模块启用/禁用能力
- 可选择将 SDA 和 SCL 配置为通用 I/O
- 输出的转换率控制
- 输出的开漏控制
- 输入上的可编程上拉/下拉功能
- 支持忽略 NACK 模式

备注

这个 I2C 模块不支持：

- 高速 (HS)模式
 - C 总线兼容模式
 - 10 位地址模式下的组合格式 (I2C 在每次发送目标地址第一个字节时，都会发送目标地址第二个字节)
-

7.12.10.1 I2C 时序要求 ⁽¹⁾

		标准模式		快速模式		单位
		最小值	最大值	最小值	最大值	
$t_c(\text{SCL})$	周期时间, SCL	10		2.5		μs
$t_{su}(\text{SCLH-SDAL})$	在 SDA 低电平之前 SCL 高电平的建立时间 (对于重复启动条件)	4.7		0.6		μs
$t_h(\text{SCLL-SDAL})$	在 SDA 低电平之后 SCL 低电平的保持时间 (对于启动或重复启动条件)	4		0.6		μs
$t_w(\text{SCLL})$	脉冲持续时间, SCL 低电平	4.7		1.3		μs
$t_w(\text{SCLH})$	脉冲持续时间, SCL 高电平	4		0.6		μs
$t_{su}(\text{SDA-SCLH})$	建立时间, 在 SCL 高电平之前 SDA 有效	250		100		μs
$t_h(\text{SCLL-SDA})$	保持时间, 在 SCL 低电平之后 SDA 有效	0	3.45 ⁽¹⁾	0	0.9	μs
$t_w(\text{SDAH})$	脉冲持续时间, 在停止和启动条件之间 SDA 高电平	4.7		1.3		μs
$t_{su}(\text{SCLH-SDAH})$	在 SDA 高电平之前 SCL 高电平的建立时间 (对于停止条件)	4		0.6		μs
$t_w(\text{SP})$	脉冲持续时间, 尖峰 (必须被抑制)			0	50	ns
C_b ^{(2) (3)}	每个总线的容性负载		400		400	pF

- (1) I2C 引脚 SDA 和 SCL 不具备失效防护 I/O 缓冲器。当该器件的电源关闭时, 这些引脚有可能耗电。
(2) 仅当器件不延长 SCL 信号的低电平周期 ($t_w(\text{SCLL})$) 时, 才必须满足 I2C 总线器件的最大 $t_h(\text{SDA-SCLL})$ 。
(3) C_b = 以 pF 为单位的一条总线的总电容。如果与快速模式器件混合使用, 可实现更快的下降时间。




图 7-16. I2C 时序图

备注

- 一个器件必须在内部为 SDA 信号提供一个最少为 300ns 的保持时间 (以 SCL 信号的 V_{IHmin} 为基准) 来连接 SCL 下降边沿的未定义区域。
- 仅当器件不延长 SCL 信号的低电平周期 ($t_w(\text{SCLL})$) 时, 才必须满足最大 $t_h(\text{SDA-SCLL})$ 。快速模式 I2C 总线器件可用于标准模式 I2C 总线系统, 但必须满足 $t_{su}(\text{SDA-SCLH}) \geq 250\text{ns}$ 的要求。如果该器件不延长 SCL 信号的低电平周期, 将自动成为该情况。如果器件确实延长了 SCL 信号的低电平周期, 它必须将下一个数据位输出到 SDA 线路 t_r 最大值 + $t_{su}(\text{SDA-SCLH})$ 。

7.12.11 四线串行外设接口 (QSPI)

四线串行外设接口 (QSPI) 模块是一种串行外设接口 (SPI) 模块，允许对外部 SPI 器件进行单路、双路或四路读取访问。该模块具有存储器映射寄存器接口，可提供直接接口用于从外部 SPI 器件访问数据，从而简化软件要求。QSPI 仅用作控制器。器件中的 QSPI 主要用于从四路 SPI 闪存存储器快速引导。

该 QSPI 支持以下特性：

- 可编程时钟分频器
- 六引脚接口
- 传输的字的可编程长度（从 1 位到 128 位）
- 传输的字的可编程数量（从 1 到 4096）
- 支持 3、4 或 6 引脚 SPI 接口
- 可选择在字或帧（字数）完成时生成中断
- 芯片选择激活之间的可编程延迟以及 0 到 3 个 QSPI 时钟周期的输出数据

节 7.12.11.2 和 节 7.12.11.3 假设了节 7.12.11.1 所示的运行条件。

7.12.11.1 QSPI 时序条件

	最小值	典型值	最大值	单位
输入条件				
t_R 输入上升时间	1		3	ns
t_F 输入下降时间	1		3	ns
输出条件				
C_{LOAD} 输出负载电容	2		15	pF

7.12.11.2 QSPI 输入（读取）时序的时序要求 ^{(1) (2)}

	最小值	典型值	最大值	单位
$t_{su}(D-SCLK)$ 在 SCLK 下降沿之前 d[3:0] 有效的建立时间	5			ns
$t_h(SCLK-D)$ 在 SCLK 下降沿之后 d[3:0] 有效的保持时间	1			ns
$t_{su}(D-SCLK)$ 在最终 SCLK 下降沿之前最终 d[3:0] 位有效的建立时间	5 - P ⁽³⁾			ns
$t_h(SCLK-D)$ 在最终 SCLK 下降沿之后最终 d[3:0] 位有效的保持时间	1 + P ⁽³⁾			ns

(1) 时钟模式 0（时钟极性 = 0；时钟相位 = 0）是工作模式。


(2) 与传统的上升时钟沿相反，器件在时钟模式 0 的下降时钟沿捕获数据。尽管是非标准的，但基于下降沿的建立时间和保持时间时序已设计为与在时钟模式 0 的下降沿启动数据的标准 SPI 器件兼容。

(3) P = SCLK 周期，单位为 ns。

7.12.11.3 QSPI 开关特性


编号	参数		最小值	典型值	最大值	单位
Q1	t _c (SCLK)	SCLK 周期时间	12.5			ns
Q2	t _w (SCLKL)	SCLK 低电平的脉冲持续时间	Y*P - 3 ^{(1) (2)}			ns
Q3	t _w (SCLKH)	SCLK 高电平的脉冲持续时间	Y*P - 3 ⁽¹⁾			ns
Q4	t _d (CS-SCLK)	SCLK 下降沿到 CS 有效边沿的延迟时间	- M*P - 1 ^{(1) (3)}		- M*P + 2.5 ^{(1) (3)}	ns
Q5	t _d (SCLK-CS)	SCLK 下降沿到 CS 无效边沿的延迟时间	N*P - 1 ^{(1) (3)}		N*P + 2.5 ^{(1) (3)}	ns
Q6	t _d (SCLK-D1)	SCLK 下降沿到 d[1] 转换的延迟时间	-2.5		4	ns
Q7	t _{ena} (CS-D1LZ)	使能时间，CS 有效边沿到 d[1] 驱动（低阻抗）	- P - 4 ⁽³⁾		- P + 1 ⁽³⁾	ns
Q8	t _{dis} (CS-D1Z)	禁用时间，CS 有效边沿到 d[1] 三态（高阻抗）	- P - 4 ⁽³⁾		- P + 1 ⁽³⁾	ns
Q9	t _d (SCLK-D1)	SCLK 第一个下降沿到第一个 d[1] 转换的延迟时间（仅适用于 PHA = 0）	- 2.5 - P ⁽³⁾		4 - P ⁽³⁾	ns
Q12	t _{su} (D-SCLK)	在 SCLK 下降沿之前 d[3:0] 有效的建立时间	5			ns
Q13	t _h (SCLK-D)	在 SCLK 下降沿之后 d[3:0] 有效的保持时间	1			ns
Q14	t _{su} (D-SCLK)	在最终 SCLK 下降沿之前最终 d[3:0] 位有效的建立时间	5 — P ⁽³⁾			ns
Q15	t _h (SCLK-D)	在最终 SCLK 下降沿之后最终 d[3:0] 位有效的保持时间	1 + P ⁽³⁾			ns

- (1) Y 参数定义如下：如果 DCLK_DIV 为 0 或奇数，则 Y 等于 0.5。如果 DCLK_DIV 为偶数，则 $Y = (\text{DCLK_DIV}/2)/(\text{DCLK_DIV}+1)$ 。为了获得最佳性能，建议使用 0 或奇数的 DCLK_DIV 以尽可能减少占空比失真。有关时钟分频因子 DCLK_DIV 的所有必需详细信息，请参阅器件特定的技术参考手册。
- (2) P = SCLK 周期，单位为 ns。
- (3) M = QSPI_SPI_DC_REG.DDx + 1, N = 2



SPRS85v TIMING QSPI1 Q2

图 7-17. QSPI 读取 (时钟模式 0)



SPRS85v_TIMING_OSPi1_04

图 7-18. QSPI 写入 (时钟模式 0)

7.12.12 ETM 跟踪接口

节 7.12.12.2 和节 7.12.10.1 假设了节 7.12.12.1 中所述的建议运行条件。

7.12.12.1 ETMTRACE 时序条件

		最小值	典型值	最大值	单位
输出条件					
C_{LOAD}	输出负载电容	2		20	pF

7.12.12.2 ETM 跟踪开关特性

编号	参数	最小值	典型值	最大值	单位
1	$t_{cyc}(ETM)$ TRACECLK 周期的周期时间	20			ns
2	$t_h(ETM)$ TRACECLK 高电平的脉冲持续时间	9			ns
3	$t_l(ETM)$ TRACECLK 低电平的脉冲持续时间	9			ns
4	$t_r(ETM)$ 时钟和数据上升时间			3.3	ns
5	$t_f(ETM)$ 时钟和数据下降时间			3.3	ns
6	$t_d(ETMTRACE\ CLKH-ETMDATAV)$ ETM 跟踪时钟高电平至 ETM 数据有效的延迟时间	1		7	ns
7	$t_d(ETMTRACE\ CLKL-ETMDATAV)$ ETM 跟踪时钟低电平至 ETM 数据有效的延迟时间	1		7	ns




图 7-19. ETMTRACECLKOUT 时序




图 7-20. ETMDATA 时序

7.12.13 数据修正模块 (DMM)

一个数据修改模块 (DMM) 提供向器件内存写入外部数据的功能。

该 DMM 具有以下特性：

- 充当总线控制器，因此可以直接对 4GB 地址空间进行写入，而无需 CPU 干预
- 对接收到的数据包中指定的存储器位置进行写入（利用由 RAM 跟踪端口 [RTP] 模块的跟踪模式定义的数据包）
- 将接收到的数据写入 DMM 指定的连续地址（利用 RTP 模块的直接数据模式定义的数据包）
- 可配置端口宽度（1、2、4、8、16 个引脚）
- 高达 100Mb/s 引脚数据速率

7.12.13.1 DMM 时序要求

		最小值	典型值	最大值	单位
$t_{\text{cyc}}(\text{DMM})$	时钟周期	10			ns
t_{R}	时钟上升时间	1		3	ns
t_{F}	时钟下降时间	1		3	ns
$t_{\text{h}}(\text{DMM})$	高脉冲宽度	6			ns
$t_{\text{l}}(\text{DMM})$	低脉冲宽度	6			ns
$t_{\text{ssu}}(\text{DMM})$	同步激活到 CLK 下降边沿的建立时间	2			ns
$t_{\text{sh}}(\text{DMM})$	DMM clk 下降沿到 SYNC 停用保持时间	3			ns
$t_{\text{dsu}}(\text{DMM})$	DATA 到 DMM clk 下降沿建立时间	2			ns
$t_{\text{dh}}(\text{DMM})$	DMM clk 下降沿到 DATA 保持时间	3			ns




图 7-21. DMMCLK 时序




图 7-22. DMMDATA 时序

7.12.14 JTAG 接口

节 7.12.14.2 和节 7.12.14.3 假设了节 7.12.14.1 所示的运行条件。

7.12.14.1 JTAG 时序条件

		最小值	典型值	最大值	单位
输入条件					
t_R	输入上升时间	1		3	ns
t_F	输入下降时间	1		3	ns
输出条件					
C_{LOAD}	输出负载电容	2		15	pF

7.12.14.2 IEEE 1149.1 JTAG 的时序要求

编号			最小值	典型值	最大值	单位
1	$t_c(TCK)$	TCK 周期时间	66.66			ns
1a	$t_w(TCKH)$	TCK 高电平的脉冲持续时间 (t_c 的 40%)	26.67			ns
1b	$t_w(TCKL)$	TCK 低电平的脉冲持续时间 (t_c 的 40%)	26.67			ns
3	$t_{su}(TDI-TCK)$	TDI 有效至 TCK 高电平的输入建立时间	2.5			ns
	$t_{su}(TMS-TCK)$	TMS 有效至 TCK 高电平的输入建立时间	2.5			ns
4	$t_h(TCK-TDI)$	从 TCK 高电平至 TDI 有效的输入保持时间	18			ns
	$t_h(TCK-TMS)$	从 TCK 高电平至 TMS 有效的输入保持时间	18			ns

7.12.14.3 IEEE 1149.1 JTAG 在推荐工作条件下的开关特性

编号	参数		最小值	典型值	最大值	单位
2	$t_d(TCKL-TDOV)$	TCK 低电平到 TDO 有效的延迟时间	0		25	ns




图 7-23. JTAG 时序

8 详细说明

8.1 概述

IWR6843AOP 器件包括用于三个发送器和四个接收器的整个毫米波块和模拟基带信号链，以及客户可编程 MCU 和 DSP。该器件适用于在存储器、处理能力和应用代码大小要求不太高的使用案例中作为片上雷达使用。这些可能是对成本敏感的工业雷达传感应用。示例包括：

- 工业液位检测
- 工业自动化传感器与雷达融合
- 使用雷达进行交通十字路口监测
- 工业雷达接近监测
- 人员计数
- 手势识别

在可扩展性方面，IWR6843AOP 器件可与低端外部 MCU 配合使用，以满足更复杂的应用，这些应用可能需要额外的存储器来支持更大的应用软件占用空间和更快的接口。IWR6843AOP 具有用于信号处理的嵌入式 DSP，可以为 FFT、幅度、检测和其他应用处理雷达信号。

8.2 功能方框图




图 8-1. 功能方框图

8.3 子系统

8.3.1 射频和模拟子系统

射频和模拟子系统包括射频和模拟电路，即合成器、PA、LNA、混频器、IF 和 ADC。这个子系统还包括晶体振荡器和多个温度传感器。在 1.3V 模式下，三个发送通道一次最多可以有两个运行（同时）。仅支持在 1V LDO 旁路和 PA LDO 禁用模式下三个发送通道同时运行，以实现发送波束形成目的（根据需要）。在该模式下，需要在 VIN_13RF1、VIN_13RF2 和 VOUT PA 引脚上馈送 1V 电源；而四个接收通道都可以同时运行。

8.3.1.1 时钟子系统

IWR6843AOP 时钟子系统通过 40MHz 晶体的输入基准，生成 60GHz 至 64GHz 的频率。它具有一个内置振荡器电路，后跟一个清理 PLL 和一个射频合成器电路。然后，射频合成器的输出由 X3 乘法器进行处理，以生成 60GHz 至 64GHz 频谱范围内的所需频率。通过计时引擎模块对射频合成器输出进行调制，以生成传感器有效运行所需的波形。

清理 PLL 还在系统唤醒后为主机处理器提供基准时钟。

时钟子系统还具有内置的机制，用于检测晶体是否存在以及监测所生成的时钟的质量。

图 8-2 介绍了时钟子系统。




图 8-2. 时钟子系统

8.3.1.2 发送子系统

IWR6843AOP 发送子系统由三个并行发送链组成，每个发送链具有独立的相位和振幅控制。该器件支持 MIMO 雷达、Tx 波束形成应用的 6 位线性相位调制，并且支持干扰缓解。

发送链还支持可编程退避以实现系统优化。

图 8-3 介绍了发送子系统。




图 8-3. 发送子系统 (每通道)

8.3.1.3 接收子系统

IWR6843AOP 接收子系统由四个并行通道组成。单个接收通道由 LNA、混频器、IF 滤波、ADC 转换和抽取组成。全部四个接收通道可以同时运行，也提供了单独的断电选项以实现系统优化。

与传统的仅实数接收器不同，IWR6843AOP 器件支持复数基带架构，该架构使用正交混频器以及双路 IF 和 ADC 链为每个接收器通道提供复数 I 和 Q 输出。IWR6843AOP 适用于快速线性调频脉冲系统。带通中频链具有高于 175kHz 的可配置较低截止频率，并可以支持高达 10 MHz 的带宽。

图 8-4 介绍了接收子系统。




图 8-4. 接收子系统 (每通道)

8.3.2 处理器子系统




图 8-5. 处理器子系统

图 8-5 显示了 IWR6843AOP 器件中客户可编程处理器子系统的方框图。概括来说，有两个客户可编程子系统，图中用虚线隔开。左侧显示的 DSP 子系统包括 TI 的高性能 C674x DSP、硬件加速器、用于实现高性能（128 位，200MHz）的高带宽互连和相关外设（四个用于数据传输的 DMA）。LVDS 接口用于测量数据输出、L3 雷达数据立方体存储器、ADC 缓冲器、CRC 引擎和数据握手存储器（互连上提供的额外存储器）。

图的右侧显示了主子系统。顾名思义，主子系统是器件的大脑，控制着所有器件外设和器件的通用活动。主子系统包含 Cortex-R4F（主 R4F）处理器和关联的外设和通用元件，例如 DMA、CRC 和通过外设中心资源（PCR 互连）连接到主互连的外设（I²C、UART、SPI、CAN、PMIC 时钟模块、PWM 等）。

有关 DSP CPU 内核的详细信息，请访问 <https://www.ti.com.cn/product/cn/TMS320C6748>。

HIL 模块显示在两个子系统中，可用于执行雷达操作以将采集的数据从外部馈送到器件中，而不需要射频子系统。主 SS 上的 HIL 用于控制配置，而 DSPSS 上的 HIL 用于将高速 ADC 数据输入到器件。两个 HIL 模块在器件上使用相同的 IO，一个额外的 IO (DMM_MUX_IN) 允许选择其中的任何一个。

8.3.3 主机接口

可通过 SPI、UART 或 CAN-FD 接口提供主机接口。在某些情况下，工业应用的串行接口被转码到不同的串行标准。

IWR6843AOP 器件通过以下主要接口与主机雷达处理器通信：

- 基准时钟 — 器件唤醒后主机处理器可用的基准时钟
- 控制 - 用于主机控制的 4 端口标准 SPI (外设)。所有无线电控制命令 (和响应) 都流经该接口。
- 复位 - 用于从主机唤醒器件的低电平有效复位
- 主机中断 - 表示毫米波传感器需要主机接口
- 错误 — 用于在无线电控制器检测到故障时通知主机

8.3.4 主子系统 Cortex-R4F

有关完整的说明和存储器映射，请参阅[技术参考手册](#)。

8.3.5 DSP 子系统

DSP 子系统包括 TI 的标准 TMS320C674x 巨型模块和几个内部存储块 (L1P、L1D 和 L2)。有关包括存储器映射在内的完整信息，请参阅[技术参考手册](#)。

8.3.6 硬件加速器

雷达硬件加速器 (HWA) 是一种 IP，能够减轻主处理器对 FMCW 雷达信号的处理中某些常用计算的负担。FMCW 雷达信号处理涉及使用 FFT 和对数幅度计算，从而获得含距离、速度和角度维度的雷达图像。FMCW 雷达信号处理中的一些常用功能可以在雷达硬件加速器内完成，同时仍能保持在主处理器中实现其他专有算法的灵活性。有关该模块的功能说明和特性，请参阅[雷达硬件加速器用户指南](#)，有关寄存器和存储器映射的完整列表，请参阅[技术参考手册](#)。

8.4 其他子系统

8.4.1 用于用户应用的 ADC 通道 (服务)


IWR6843AOP 器件包含提供用于用户应用的 ADC 服务，其中

器件内部存在的 GPADC 引擎可用于测量多达六个外部电压。ADC1、ADC2、ADC3、ADC4、ADC5 和 ADC6 引脚用于此目的。

- ADC 本身由在 BIST 子系统内部运行的 TI 固件进行控制，通过调用路由到 BIST 子系统的“监控 API”对其进行访问，以实现客户的外部电压监测目的。此 API 可以与在 MSS R4F 上运行的用户应用程序链接。
- BIST 子系统固件将在内部调度这些测量以及其他射频和模拟监测操作。这些 API 允许配置稳定时间 (要跳过的 ADC 样本数) 和要采集的连续样本数。在帧结束时，将报告每个受监测电压读数的最小值、最大值和平均值。

GPADC 规格：

- 625Ksps SAR ADC
- 0V 至 1.8V 输入范围
- 10 位分辨率
- 对于 6 个输入中的 5 个输入，可以使用可选的内部缓冲器 (0.4-1.4V 输入范围)。如果没有缓冲器，ADC 具有使用 5pF 的采样电容和 12pF 的寄生电容建模的开关电容器输入负载 (GPADC 通道 6，内部缓冲器不可用)。



A. GPADC 结构用于测量内部温度传感器的输出。这些测量的精度为 $\pm 7^{\circ}\text{C}$ 。

图 8-6. ADC 路径

8.4.1.1 GP-ADC 参数

参数	典型值	单位
ADC 电源	1.8	V
ADC 非缓冲输入电压范围	0 – 1.8	V
ADC 缓冲输入电压范围 ⁽¹⁾	0.4 – 1.3	V
ADC 分辨率	10	位
ADC 偏移误差	± 5	LSB
ADC 增益误差	± 5	LSB
ADC DNL	-1/+2.5	LSB
ADC INL	± 2.5	LSB
ADC 采样速率 ⁽²⁾	625	Ksps
ADC 采样时间 ⁽²⁾	400	ns
ADC 内部电容	10	pF
ADC 缓冲器输入电容	2	pF
ADC 输入漏电流	3	uA

(1) 超出给定范围时，缓冲器输出将变成非线性。
(2) ADC 本身由在 BIST 子系统中运行的 TI 固件进行控制。有关更多详细信息，请参阅 API 调用。

8.5 引导模式

一旦器件复位置为无效，主（控制）系统的 R4F 处理器就开始从片上 ROM 存储器执行其引导加载程序。主系统的引导加载程序在两种基本模式下运行，通过配置称为“通电检测”（SOP）的引脚在用户硬件（印刷电路板）上指定这些模式。引导加载程序固件会扫描器件边界上的这些引脚并选择引导加载程序运行的模式。

表 8-1 枚举了相关的 SOP 组合以及这些组合如何映射到引导加载程序运行。

表 8-1. SOP 组合

SOP2	SOP1	SOP0	引导加载程序模式和运行方式
0	0	1	功能模式 器件引导加载程序将用户应用程序从 QSPI 串行闪存加载到内部 RAM 中并将控制切换到内部 RAM。

表 8-1. SOP 组合 (续)

SOP2	SOP1	SOP0	引导加载程序模式和运行方式
1	0	1	刷写模式 器件引导加载程序循环工作，允许将用户应用程序（或器件固件补丁 - 由 TI 提供）刷写到串行闪存中。
0	1	1	调试模式 引导加载程序被绕过并且暂定 R4F 处理器。这使得用户能够在一个已知点上连接仿真器

8.5.1 刷写模式

在刷写模式下，主系统的引导加载程序可启用 UART 驱动程序，并需要来自外部刷写实用程序的包含用户应用程序（二进制映像）和器件固件（称为器件固件补丁或 **Service Pack**）的数据流。图 8-7 显示了在 PC 平台上执行的刷写实用程序，但也可在嵌入式平台上完成该协议。




图 8-7. 图 5. 引导加载程序刷写模式

8.5.2 功能模式

在功能模式下，主系统的引导加载程序会在通过 **QSPI** 端口连接的串行闪存存储器中查找有效映像。如果找到有效的映像，引导加载程序会将相同的映像传输到主系统的存储器子系统。

如果未找到有效映像（或未找到 **QSPI** 串行闪存），则引导加载程序会初始化 **SPI** 端口并等待映像传输。对于 **IWR6843AOP** 连接到自带非易失性存储器的外部处理器，因此可以存储用户应用和 **IWR6843AOP** 器件的固件映像的配置，该操作非常方便。




图 8-8. 引导加载程序的功能模式

9 监控和诊断

9.1 监测和诊断机制

表 9-1 列出了功能安全合规型器件中可用的主要监测和诊断机制。

表 9-1. 功能安全合规型器件的监测和诊断机制

编号	特性	说明
1	MSS R4F 内核和关联 VIM 的启动时间 LBIST	器件架构支持硬件逻辑 BIST (LBIST) 引擎自检控制器 (STC)。该逻辑用于在晶体管级的 MSS R4F CPU 内核和向量中断模块 (VIM) 上提供非常高的诊断覆盖率 (>90%)。在启动功能安全应用之前, 需要由应用程序代码触发 CPU 和 VIM 的 LBIST。CPU 保持在 while 循环中, 如果发现故障, 则不会继续执行。
2	MSS R4F TCM 存储器的启动时间 PBIST	主要 R4F 具有三个紧密耦合存储器 (TCM): TCMA、TCMB0 和 TCMB1。器件架构支持一个硬件可编程存储器 BIST (PBIST) 引擎。该逻辑用于在晶体管级别对所实现的 MSS R4F TCM 提供非常高的诊断覆盖率 (March-13n)。TCM 存储器的 PBIST 在启动时由引导加载程序触发, 然后从闪存或外设接口开始下载应用程序。CPU 保持在 while 循环中, 如果发现故障, 则不会继续执行。
3	用于 MSS R4F TCM 存储器的端到端 ECC	TCM 诊断由单错校正、双错检测 (SECEDED) ECC 诊断提供支持。使用一个 8 位代码字来存储通过 64 位数据总线计算的 ECC 数据。ECC 评估由 CPU 内部的 ECC 控制逻辑执行。这种方案在 CPU 和 TCM 间的传输上提供端到端诊断。CPU 可配置为对一位和双位错误条件具有预先确定的响应 (忽略或中止生成)。
4	主要 R4F TCM 位多路复用	逻辑 TCM 字及其关联的 ECC 代码被分开并存储于两个物理 SRAM 组中。这种方案提供一个针对物理 SRAM 组中地址解码故障的固有诊断机制。组寻址中的故障被 CPU 检测为一个 ECC 故障。 此外, 实施位多路复用方案, 以便所访问的旨在生成一个逻辑 (CPU) 字的位在物理上不相邻。这一机制有助于减少会导致逻辑多位故障的物理多位故障的可能性; 相反的它们多表现为多个一位故障。由于 SECEDED TCM ECC 能够校正一个逻辑字中的一位故障, 因此该机制可提高 TCM ECC 诊断的有效性。 这两个特性都是硬件特性, 无法由应用软件启用或禁用。
5	时钟监控器	器件架构支持三个数字时钟比较器器件 (DCC) 和一个内部 RCOSC。这些模块提供双重功能 - 时钟检测和时钟监控。 DCCint 用于在引导时检查基准时钟的可用性/范围, 否则器件会进入跛行模式 (器件仍启动, 但使用 10MHz RCOSC 时钟源。这提供了调试功能)。DCCint 仅由引导加载程序在引导期间使用。它会在 APLL 启用并锁定后被禁用。 DCC1 专用于 APLL 锁定检测监控, 将 APLL 输出分频版本与器件的基准输入时钟进行比较。最初 (在配置 APLL 之前), DCC1 由引导加载程序用于根据内部 RCOSC 时钟源识别基准输入时钟的精确频率。DCC1 的故障检测会使器件进入跛行模式。 DCC2 模块是一个可供用户软件使用的模块。从详细规格中给出的时钟选项列表中, 可以比较任意两个时钟。一个使用示例是将 CPU 时钟与基准或内部 RCOSC 时钟源进行比较。故障检测通过错误信令模块 (ESM) 向 MSS R4F CPU 指示。
7	用于 MSS R4F 的 RTI/WD	器件架构支持使用在实时中断 (RTI) 模块中实现的内部看门狗。内部看门狗有两个运行模式: 数字式看门狗 (DWD) 和数字窗口模式看门狗 (DWWD)。这两种运行模式是互斥的; 设计人员可以选择使用其中一种模式, 但不能同时使用这两种模式。 在检测到故障时, 看门狗可以发出内部 (热) 系统复位或者 CPU 不可屏蔽中断。 看门狗由引导加载程序于启动时在 DWD 模式下启用, 以跟踪启动过程。当应用程序代码获得控制权后, 可以根据具体的客户要求再次配置看门狗以获得所需的模式和时序。
8	MSS R4F 的 MPU	Cortex-R4F CPU 包含一个 MPU。MPU 逻辑可被用于提供器件内存中软件任务的空间分离。Cortex-R4F MPU 支持 12 个区域。根据每一个任务的需求, 操作系统控制 MPU 并改变 MPU 设置。违反一个已设置的内存保护策略会导致一个 CPU 异常中断。
9	用于外设接口 SRAM 的 PBIST - SPI、CAN-FD	器件架构还支持用于外设 SRAM 的硬件可编程存储器 BIST (PBIST) 引擎。 用于外设 SRAM 存储器的 PBIST 可由应用触发。用户能够根据可分配给 PBIST 诊断的执行时间, 选择在一个 SRAM 或者一组 SRAM 上运行 PBIST。PBIST 测试会破坏存储器中的内容, 正因如此, 此测试通常只在启动时运行。但是, 如果外设通信受到阻碍, 用户可随时自由地启动测试。 PBIST 检测到的任何故障会导致一个在 PBIST 状态寄存中标示出的错误。
10	用于外设接口 SRAM 的 ECC - SPI、CAN-FD	外设接口 SRAM 诊断由单错校正、双错检测 (SECEDED) ECC 诊断提供支持。当检测到一位或双位错误时, 将通过 ESM (错误信令模块) 通知 MSS R4F。这一特性在复位后被禁用。软件必须在外设和 ESM 模块中配置和启用此特性。ECC 故障 (一位纠正和双位不可纠正的错误情况) 通过 ESM 模块作为中断报告给 MSS R4F。

表 9-1. 功能安全合规型器件的监测和诊断机制 (续)

编号	特性	说明
11	用于主 SS 外设的配置寄存器保护	所有主要 SS 外设 (SPI、CAN-FD、I2C、DMA、RTI/WD、DCC、IOMUX 等) 均通过外设中心资源 (PCR) 进行互连。这提供了两种可以限制对外设的访问的诊断机制。根据 PCR 中的外设芯片选择, 外设可被时钟选通。这可用于禁用未使用的特性, 使得这些特性无法产生干扰。此外, 可对每一个外设芯片选择进行编程以限制基于事务处理优先级的访问。这一特性可用于将对于全部外设的访问限于特许可操作系统代码。 复位后, 这些诊断机制被禁用。软件必须配置并启用这些机制。保护违规还会生成错误, 导致 MSS R4F 中止或对其他外设 (例如 DMA) 的错误响应。
12	循环冗余校验 - 主 SS	器件架构支持主 SS 上的硬件 CRC 引擎实现以下多项式。 • CRC16 CCITT - 0x10 • CRC32 以太网 - 0x04C11DB7 • CRC64 • CRC 32C - CASTAGNOLI - 0x1EDC6F4 • CRC32P4 - E2E Profile4 - 0xF4ACFB1 • CRC-8 - H2F Autosar - 0x2F • CRC-8 - VDA CAN-FD - 0x1D 将 SRAM 内容读取到 CRC 的操作可由 CPU 或 DMA 来完成。结果比较、故障指示和故障响应由管理该测试的软件负责。
13	用于 DMA 的 MPU	器件架构支持在主 SS DMA 上使用 MPU。MPU 检测到的故障通过 ESM 作为中断报告给 MSS R4F CPU 内核。 DSPSS 的高性能 EDMA 还包括读取和写入主器件端口上的 MPU。EDMA MPU 支持 8 个区域。MPU 检测到的故障通过本地 ESM 作为中断报告给 DSP 内核。
14	BIST R4F 内核和关联 VIM 的启动时间 LBIST	器件架构支持硬件逻辑 BIST (LBIST), 甚至对于 BIST R4F 内核和关联的 VIM 模块也是如此。该逻辑在 BIST R4F CPU 内核和 VIM 上提供非常高的诊断覆盖率 (>90%)。这由 MSS R4F 引导加载程序在引导时触发, 如果检测到故障, 则不会继续进行。
15	BIST R4F TCM 存储器的启动时间 PBIST	器件架构支持适用于 BIST R4F TCM 的硬件可编程存储器 BIST (PBIST) 引擎, 可在 BIST R4F TCM 上提供非常高的诊断覆盖率 (March-13n)。PBIST 由 MSS R4F 引导加载程序在引导时触发, 如果检测到故障, 则不会继续进行。
16	用于 BIST R4F TCM 存储器的端到端 ECC	BIST R4F TCM 诊断由单错校正、双错检测 (SECEDED) ECC 诊断提供支持。一位错误传送到 BIST R4FCPU, 而两位错误作为中断传送到 MSS R4F, 以便应用程序代码意识到这一点并采取适当的操作。
17	BIST R4F TCM 位多路复用	逻辑 TCM 字及其关联的 ECC 代码被分开并存储于两个物理 SRAM 组中。该方案为物理 SRAM 组中的地址解码故障提供了固有的诊断机制, 并有助于降低物理多位故障导致逻辑多位故障的可能性。
18	用于 BIST R4F 的 RTI/WD	器件架构支持适用于 BIST R4F 的内部看门狗。超时情况通过中断报告给 MSS R4F, 其余部分留给应用程序代码, 以便进行 BIST SS 的软件复位或器件的热复位, 使其脱离故障情况。
19	L1P、L1D、L2 和 L3 存储器的启动时间 PBIST	器件架构支持适用于 DSPSS 的 L1P、L1D、L2 和 L3 存储器的硬件可编程存储器 BIST (PBIST) 引擎, 可提供非常高的诊断覆盖率 (March-13n)。PBIST 由 MSS R4F 引导加载程序在引导时触发, 如果检测到故障, 则不会继续进行。
20	L1P 上的奇偶校验	器件架构支持对 DSP 的 L1P 存储器进行奇偶校验诊断。奇偶校验错误会作为中断报告给 CPU。 注意: L1D 存储器不在奇偶校验或 ECC 覆盖范围内, 需要由应用级诊断覆盖。
21	针对 DSP L2 存储器的 ECC	器件架构支持对 DSP 的 L2 存储器执行奇偶校验单错校正、双错检测 (SECEDED) ECC 诊断。L2 存储器是统一的 256KB 存储器, 用于存储 DSP 的程序和数据部分。一个 12 位代码字用于存储在 256 位数据总线上计算出的 ECC 数据 (逻辑指令提取大小)。用于 L2 访问的 ECC 逻辑位于 DSP 中, 由 DSP 内部的 ECC 控制逻辑进行评估。这种方案在 DSP 和 L2 间的传输上提供端到端诊断。L2 上还提供字节对齐奇偶校验机制来处理数据部分。
22	雷达数据立方体 (L3) 存储器上的 ECC	L3 存储器在器件中用作雷达数据部分。器件架构支持对 L3 存储器的单错校正、双错检测 (SECEDED) ECC 诊断。使用一个 8 位代码字来存储通过 64 位数据总线计算的 ECC 数据。ECC 逻辑的故障检测通过 ESM 作为中断报告给 MSS R4F CPU 内核。
23	用于 DSP 内核的 RTI/WD	器件架构支持使用在实时中断 (RTI) 模块中实现的 BIST R4F 内部看门狗 — 与主 SS 中使用的模块相同的复制。该模块支持与用于主要/BIST R4F 的 RTI/WD 相同的功能。 该看门狗由客户应用程序代码启用, 超时情况通过中断报告给 MSS R4F, 其余部分留给应用程序代码, 以便进行 DSP SS 的软件复位或器件的热复位, 使其脱离故障情况。

表 9-1. 功能安全合规型器件的监测和诊断机制（续）

编号	特性	说明
24	用于 DSP 子系统的 CRC	架构支持器件 DSPSS 上的专用硬件 CRC 实现以下多项式。 • CRC16 CCITT - 0x10 • CRC32 以太网 - 0x04C11DB7 • CRC64 读取到 CRC 的 SRAM 内容可由 DSP CPU 或者 DMA 来完成。结果比较、故障指示和故障响应由管理该测试的软件负责。
25	适用于 DSP 的 MPU	器件架构支持用于 DSP 存储器存取的 MPU (L1D、L1P 和 L2)。L2 存储器对于 L1P 和 L1D 分别支持 64 个区域和 16 个区域。MPU 的故障检测作为中止信号报告给 DSP 内核。
26	温度传感器	器件架构支持在整个器件上使用各种温度传感器（紧挨着高耗电模块，如 PA、DSP 等），这些传感器在帧间周期内受到监控。 ⁽¹⁾
27	Tx 功率监测器	器件架构支持在 Tx 输出端使用功率检测器。 ⁽²⁾
28	错误信令 错误输出	当诊断检测到一个故障，这个错误必须被标出。器件架构使用一个称为错误信令模块 (ESM) 的外设逻辑电路来提供来自内部监测/诊断机制的故障指示集合。ESM 提供了一些机制来将错误按照严重性分类并提供可编程错误响应。 ESM 模块由客户应用程序代码配置，并且可以启用或屏蔽特定的错误信号，以便为 MSS R4F CPU 生成中断（低/高优先级）。 器件支持 Nerror 输出信号 (IO)，可从外部监测此信号，以识别设计中不由 R4F 处理的任何类型的高严重性故障。
29	合成器（线性调频脉冲）频率监测器	通过对时钟周期进行计数（分频）并与理想的频率斜升进行比较来监视合成器的频率斜升。检测并报告超过特定阈值的过量频率误差（如果有）。
30	TX 端口的焊球破裂检测（TX 焊球破裂监测器）	器件架构支持基于器件 TX 输出端阻抗测量的焊球破裂检测机制，以检测和报告任何指示焊球破裂的较大偏差。 监测由在 BIST R4F 上运行的 TI 代码执行，并通过邮箱将故障报告给 MSS R4F。 这完全由客户软件根据来自 BIST R4F 的消息决定采取适当的操作。
31	RX 环回测试	内置 TX 到 RX 环回功能，可检测 RX 路径中的故障，包括增益、RX 间平衡等。
32	IF 环回测试	内置中频（方波）测试音输入，用于监控 IF 滤波器的频率响应并检测故障。
33	RX 饱和检测	用于检测由于过量的输入信号电平和/或干扰而导致的 ADC 饱和。
34	DSP 内核的启动时间 LBIST	器件支持 DSP 内核的启动时间 LBIST。LBIST 可在引导期间由 MSS R4F 应用程序代码触发。

(1) 监测由在 BIST R4F 上运行的 TI 代码执行。可通过两种模式将其配置为报告客户应用通过 API 检测到的温度。

- 报告在每 N 帧之后检测到的温度
- 一旦温度超过编程阈值，就报告该情况。

这完全由客户软件根据通过 Mailbox 从 BIST R4F 收到的消息来决定采取适当的操作。

(2) 监测由在 BIST R4F 上运行的 TI 代码执行。

可通过两种模式将其配置为报告客户应用通过 API 检测到的输出功率。

- 报告每 N 帧后检测到的功率
- 一旦输出功率下降幅度超过配置的阈值，则报告该情况。

这完全由客户软件根据来自 BIST R4F 的消息决定采取适当的操作。

备注

有关所有诊断机制的适用性的更多详细信息，请参阅器件安全手册或其他相关配套资料。有关认证详细信息，请参阅器件产品页。

9.1.1 错误信令模块

当诊断检测到一个故障，这个错误必须被标出。AWR6843AOP 架构使用一个称为错误信令模块 (ESM) 的外设逻辑电路来收集来自内部诊断机制的故障指示。ESM 提供了一些机制来将故障按照严重性分类并允许可编程错误响应。下面是 ESM 模块的简要方框图。




图 9-1. ESM 模块结构图

10 应用、实施和布局

备注

以下“应用”部分中的信息不属于 TI 元件规范，TI 不担保其准确性和完整性。客户应负责确定 TI 组件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

10.1 应用信息

应用信息可以在 [IWR 应用网页](#) 上找到。

10.2 参考原理图

参考原理图和电源信息可在 [EVM 文档](#) 中找到。

11 器件和文档支持

TI 提供广泛的开发工具。下面是用于评估器件性能、生成代码和开发解决方案的工具和软件。

11.1 器件命名规则

为了指出产品开发周期所处的阶段，TI 为所有微处理器 (MPU) 和支持工具的器件型号分配了前缀。每个器件都具有以下三个前缀中的其中一个：X、P 或无（无前缀）（例如 *IWR6843AOP*）。德州仪器 (TI) 为其支持工具推荐使用三种可能的前缀指示符中的两个：TMDX 和 TMDS。这些前缀代表了产品开发的发展阶段，即从工程原型 (TMDX) 直到完全合格的生产器件和工具 (TMDS)。

器件开发进化流程：

X 试验器件不一定代表最终器件的电气规格，并且可能不使用生产封装流程。

P 原型器件不一定是最终的器件芯片，并且不一定符合最终电气规格。

无 完全合格的器件芯片的量产版本。

支持工具开发演变流程：

TMDX 还未经德州仪器 (TI) 完整内部质量测试的开发支持产品。

TMDS 完全合格的开发支持产品。

X 和 P 器件和 TMDX 开发支持工具在供货时附带如下免责条款：

“开发产品用于内部评估用途。”

生产器件和 TMDS 开发支持工具已进行完全特性描述，并且器件的质量和可靠性已经完全论证。TI 的标准保修证书对该器件适用。

预测显示原型器件 (X 或者 P) 的故障率大于标准生产器件。由于这些器件的预期最终使用故障率仍未确定，故德州仪器 (TI) 建议请勿将这些器件用于任何生产系统。请仅使用合格的生产器件。

TI 的器件命名规则还包含具有器件产品系列名称的后缀。此后缀表示封装类型（例如）、温度范围（例如，无后缀表示默认的商用温度范围）。图 11-1 提供了读取任一 *IWR6843AOP* 器件完整器件名称的图例。

如需获取具有 ALP0180A 封装类型的 *IWR6843AOP* 器件，请查阅本文档的封装选项附录（如果可用），访问 TI 网站 (www.ti.com) 或联系您的 TI 销售代表。

有关芯片上器件命名规则标记的其他说明，请参阅器件的 [器件勘误表](#)。




图 11-1. 器件命名规则

11.2 工具与软件

开发工具

[EVM 原理图、装配图和物料清单](#) 以 zip 格式提供一系列文件，涉及参考 EVM 原理图、装配图和物料清单 (BOM)。

[用于原理图审阅、布局审阅、启动/唤醒的检查清单](#)

以电子表格的格式列出了一系列步骤。提供专用 EVM 原理图审阅、布局审阅和启动/唤醒检查清单手册，以应用于客户工程设计。

[EVM 设计文件](#)

以 zip 格式提供一系列参考 EVM 的设计文件，该 EVM 是借助 Altium 工具为 PCB 而开发。

软件工具

[Code Composer Studio™ \(CCS\) 集成开发环境 \(IDE\)](#)

Code Composer Studio 集成开发环境 (IDE) 支持 TI 微控制器和嵌入式处理器系列。Code Composer Studio 包含一整套用于开发和调试嵌入式应用的工具。它包含了用于优化的 C/C++ 编译器、源代码编辑器、工程编译环境、调试器、分析工具以及多种其他功能。直观的 IDE 提供了单一用户界面，带领用户完成应用开发流程的每个步骤。熟悉的工具和界面让用户能够比以往更快地上手。Code Composer Studio 将 Eclipse 软件框架的优势和 TI 高级嵌入式调试功能相结合，为嵌入式开发人员提供了一种极具吸引力且功能丰富的开发环境。

[UniFlash 独立闪存工具](#)

UniFlash 是一个独立工具，用于通过 GUI、命令行或脚本接口对片上闪存存储器进行编程。

11.3 文档支持

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

下面列出了介绍 DSP、相关外设以及其他配套技术资料的最新文档。

勘误

[IWR6843AOP 器件勘误表](#)

介绍了器件的已知问题、限制和注意事项并提供了权变措施。

11.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

11.5 商标

TI E2E™ is a trademark of Texas Instruments.

Arm® and Cortex® are registered trademarks of ARM Limited.

所有商标均为其各自所有者的财产。

11.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

11.7 术语表

[TI 术语表](#)

本术语表列出并解释了术语、首字母缩略词和定义。

12 修订历史记录


Changes from JULY 20, 2022 to JUNE 30, 2025 (from Revision B (July 2022) to Revision C (June 2025))

	Page
• (应用程序) : 更新了应用程序链接.....	2
• 功能方框图: 更新了.....	3
• (器件比较) : 添加了 IWRL6432 和 IWRL6432AOP 器件.....	5
• (器件比较) : 添加了 IWRL1432 器件.....	5
• 一次性可编程 (OTP) 电子保险丝的 VPP 规格: 添加了新的部分。.....	27
• (节电模式) : 添加了新的部分。.....	27
• 射频规格: 相位噪声从 -92dBc/Hz 更新为 -93dBc/Hz.....	33
• 射频规格: 发送器 EIRP 数值从 15dBm 更新为 16dBm.....	33
• 图 7-5 (器件唤醒序列) : 更新了逻辑图。.....	37
• 表。晶体电气特性 (振荡器模式) : 将晶振频率容差更新为 +/-50ppm 至 +/-200ppm.....	39
• (启动模式) : 添加了“启动模式”部分.....	66

13 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

13.1 ALP 15 × 15mm 的托盘信息



Chamfer on Tray corner indicates Pin 1 orientation of packed units.

器件	封装类型	封装名称	引脚	SPQ	器件阵列矩阵	最高温度 (°C)	L (mm)	W (mm)	K0 (mm)	P1 (mm)	CL (mm)	CW (mm)
IWR6843ARQGALP	FCBGA	ALP	180	126	7x18	150	315	135.9	7.62	17.2	11.30	16.35
IWR6843ARQSALP	FCBGA	ALP	180	126	7x18	150	315	135.9	7.62	17.2	11.30	16.35

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
IWR6843ARBGALP	Active	Production	FCCSP (ALP) 180	126 JEDEC TRAY (5+1)	Yes	Call TI Snagcu	Level-3-260C-168 HR	-40 to 105	IBG WR6843
IWR6843ARQGALP	Active	Production	FCCSP (ALP) 180	126 JEDEC TRAY (5+1)	Yes	Call TI Snagcu	Level-3-260C-168 HR	-40 to 105	IQG WR6843
IWR6843ARQGALP.B	Active	Production	FCCSP (ALP) 180	126 JEDEC TRAY (5+1)	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	IQG WR6843
IWR6843ARQGALPR	Active	Production	FCCSP (ALP) 180	1000 LARGE T&R	Yes	Call TI Snagcu	Level-3-260C-168 HR	-40 to 105	IQG WR6843
IWR6843ARQGALPR.B	Active	Production	FCCSP (ALP) 180	1000 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	IQG WR6843
IWR6843ARQSALP	Active	Production	FCCSP (ALP) 180	126 JEDEC TRAY (5+1)	Yes	Call TI Snagcu	Level-3-260C-168 HR	-40 to 105	IQS WR6843
IWR6843ARQSALPR	Active	Production	FCCSP (ALP) 180	1000 LARGE T&R	Yes	Call TI Snagcu	Level-3-260C-168 HR	-40 to 105	IQS WR6843

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



TRAY



Chamfer on Tray corner indicates Pin 1 orientation of packed units.

*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	Unit array matrix	Max temperature (°C)	L (mm)	W (mm)	K0 (μm)	P1 (mm)	CL (mm)	CW (mm)
IWR6843ARBGALP	ALP	FCCSP	180	126	7 X 18	150	315	135.9	7620	17.2	11.3	16.35
IWR6843ARBGALP	ALP	FCCSP	180	126	7 X 18	150	315	135.9	7620	17.2	11.3	16.35
IWR6843ARQGALP	ALP	FCCSP	180	126	7 X 18	150	315	135.9	7620	17.2	11.3	16.35
IWR6843ARQGALP	ALP	FCCSP	180	126	7 X 18	150	315	135.9	7620	17.2	11.3	16.35
IWR6843ARQGALP.B	ALP	FCCSP	180	126	7 X 18	150	315	135.9	7620	17.2	11.3	16.35
IWR6843ARQGALP.B	ALP	FCCSP	180	126	7 X 18	150	315	135.9	7620	17.2	11.3	16.35



4225336/B 06/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

ALP0180A


FCCSP - 0.965 mm max height

PLASTIC BALL GRID ARRAY



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN
SCALE: 6X



4225336/B 06/2023

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For information, see Texas Instruments literature number SPRAA99 (www.ti.com/lit/spraa99).

EXAMPLE STENCIL DESIGN

ALP0180A

FCCSP - 0.965 mm max height

PLASTIC BALL GRID ARRAY



SOLDER PASTE EXAMPLE

BASED ON 0.125 mm THICK STENCIL

SCALE: 6X

4225336/B 06/2023

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月