

配备铜缆和光纤接口的 DP83869HM 高抗扰性 10/100/1000 以太网物理层收发器

1 特性

- 多种工作模式
 - 支持媒介：铜缆和光纤
 - 可在铜缆和光纤之间进行切换
 - 在 RGMII 与 SGMII 之间建立桥接
- 可用的最高环境温度为 125°C
- 超过 8kV IEC61000-4-2 ESD
- 低功耗
 - 对于 1000Base-X, < 150mW
 - 对于 1000Base-T, < 500mW
- 低 RGMII 延迟
 - 对于 1000Base-T, 总延迟 ≤ 384ns
 - 对于 100Base-TX, 总延迟 ≤ 361ns
- 符合时间敏感网络 (TSN) 标准
- 适用于 SyncE 的恢复时钟输出
- 可选同步时钟输出：25MHz 和 125MHz
- SFF-8431V4.1、1000BASE-X 和 100BASE-FX 兼容
- 使用 SFD 支持 IEEE 1588
- 支持局域网唤醒
- 可配置的 IO 电压：1.8V、2.5V 和 3.3V
- SGMII、RGMII、MII MAC 接口
- 巨型帧支持 1000M 和 100M 速度
- 电缆诊断
 - TDR
 - BIST
- 可编程 RGMII 终端阻抗
- 集成 MDI 终端电阻器
- 快速链路丢弃模式
- 符合 IEEE 802.3 1000Base-T、100Base-TX、10Base-Te、1000Base-X、100Base-FX 标准

2 应用

- 工厂自动化
- 电网基础设施
- 电机和运动控制
- 测试和测量
- 楼宇自动化
- 实时工业以太网应用，例如 PROFINET®

3 说明

DP83869HM 器件是一款集成了 PMD 子层的稳健耐用型全功能千兆位物理层 (PHY) 收发器，支持 10BASE-Te、100BASE-TX 和 1000BASE-T 以太网协议。DP83869 还支持 1000BASE-X 和 100BASE-FX 光纤协议。DP83869HM 经优化可提供 ESD 保护，超过 8kV IEC 61000-4-2 标准（直接接触）。该器件通过简化 GMII (RGMII) 和 SGMII 连接到 MAC 层。在 100M 模式中，该器件允许设计人员使用 MII 以实现低延迟。RGMII/MI I 上的可编程集成终端阻抗有助于降低系统 BOM。

DP83869HM 支持非托管模式下的媒介转换。在此模式下，DP83869HM 可以运行 1000BASE-X 至 1000BASE-T 和 100BASE-FX 至 100BASE-TX 转换。

DP83869HM 还支持从 RGMII 到 SGMII 和从 SGMII 到 RGMII 的桥接转换。DP83869HM 符合 TSN 标准，可实现低延迟。

DP83869HM 还可为 MAC 生成 IEEE 1588 同步帧检测指示。这样可以减少时间同步中的抖动，并帮助系统解决数据包传输和接收中的不对称延迟。

标准以太网系统方框图显示在 [标准以太网系统方框图](#)。设计人员还可以在媒体转换器模式、RGMII 转 SGMII 桥接以及 SGMII-RGMII 桥接应用中使用 DP83869。


封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
DP83869HM	RGZ (VQFN , 48)	7mm × 7mm
DP83867E/IS/CS	RGZ (VQFN , 48)	7mm × 7mm
DP83867IR/CR	RGZ (VQFN , 48)	7mm × 7mm

(1) 有关所有可用封装，请参阅 [节 12](#)。

(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。





标准以太网系统方框图




图 3-1. 媒介转换器系统方框图




图 3-2. RGMII-SGMII 桥接系统方框图




图 3-3. SGMII-RGMII 桥接系统方框图

内容

1 特性	1	7.4 器件功能模式.....	32
2 应用	1	7.5 编程.....	43
3 说明	1	8 寄存器映射	50
4 器件比较	4	8.1 DP83869 寄存器.....	50
5 引脚配置和功能	5	9 应用和实施	114
6 规格	11	9.1 应用信息.....	114
6.1 绝对最大额定值.....	11	9.2 典型应用.....	114
6.2 ESD 等级.....	11	9.3 电源相关建议.....	119
6.3 建议运行条件.....	11	9.4 布局.....	123
6.4 热性能信息.....	12	10 器件和文档支持	127
6.5 电气特性.....	12	10.1 文档支持.....	127
6.6 时序要求.....	17	10.2 接收文档更新通知.....	127
6.7 时序图.....	19	10.3 支持资源.....	127
6.8 典型特性.....	22	10.4 商标.....	127
7 详细说明	23	10.5 静电放电警告.....	127
7.1 概述.....	23	10.6 术语表.....	127
7.2 功能方框图.....	23	11 修订历史记录	127
7.3 特性说明.....	24	12 机械、封装和可订购信息	128

4 器件比较

器件	桥接模式	温度	温度等级
DP83869HM	是	-40°C 至 +125°C	高温

5 引脚配置和功能




图 5-1. RGZ 封装
(48 引脚 VQFN)
顶视图

表 5-1. RGZ 封装 (VQFN) 引脚功能

引脚		I/O	类型	说明
编号	名称			
1	TD_P_A	I/O	模拟	差分发送和接收信号
2	TD_M_A	I/O	模拟	差分发送和接收信号
3	VDDA2P5	I	电源	2.5V 模拟电源 ($\pm 5\%$)。每个引脚均需对地连接 $1\mu\text{F}$ 和 $0.1\mu\text{F}$ 电容。
4	TD_P_B	I/O	模拟	差分发送和接收信号
5	TD_M_B	I/O	模拟	差分发送和接收信号
6	VDD1P1	I	电源	1.1V 数字电源 ($\pm 10\%$)。每个引脚均需对地连接 $1\mu\text{F}$ 和 $0.1\mu\text{F}$ 电容。
7	TD_P_C	I/O	模拟	差分发送和接收信号
8	TD_M_C	I/O	模拟	差分发送和接收信号

表 5-1. RGZ 封装 (VQFN) 引脚功能 (续)

引脚		I/O	类型	说明
编号	名称			
9	VDDA2P5	I	电源	2.5V 模拟电源 ($\pm 5\%$)。每个引脚均需对地连接 $1\mu\text{F}$ 和 $0.1\mu\text{F}$ 电容。
10	TD_P_D	I/O	模拟	差分发送和接收信号
11	TD_M_D	I/O	模拟	差分发送和接收信号
12	RBIAS	I	—	偏置电阻连接。须从 RBIAS 引脚对地连接一个 $11\text{k}\Omega \pm 1\%$ 的电阻。
13	VDDA1P8_1	I	电源	在双电源模式下, 此引脚无需外部电源。不使用时, 这些引脚不得连接任何电路。在三电源模式下, 可向这些引脚连接外部 $1.8\text{V}(\pm 5\%)$ 电源。使用外部电源时, 每个引脚均需对地连接 $1\mu\text{F}$ 和 $0.1\mu\text{F}$ 电容。
14	SON	O	模拟	差分 SGMII 或光纤数据输出: 该信号以 SGMII 和光纤模式将数据从 PHY 传输到 MAC、光纤收发器或链路伙伴。该引脚通过 $0.1\mu\text{F}$ 电容器与远处器件进行交流耦合。该引脚提供 LVDS 信号, 光收发器应用场景可能需要额外元件。
15	SOP	O	模拟	差分 SGMII 或光纤数据输出: 该信号以 SGMII 和光纤模式将数据从 PHY 传输到 MAC、光纤收发器或链路伙伴。该引脚通过 $0.1\mu\text{F}$ 电容器与远处器件进行交流耦合。该引脚提供 LVDS 信号, 光收发器应用场景可能需要额外元件。
16	SIP	I	模拟	差分 SGMII 或光纤数据输入: 该信号以 SGMII 和光纤模式将数据从 MAC、光纤收发器或链路伙伴传输到 PHY。该引脚通过 $0.1\mu\text{F}$ 电容器与远处器件进行交流耦合。该引脚接收 LVDS 信号, 光收发器应用场景可能需要额外元件。
17	SIN	I	模拟	差分 SGMII 或光纤数据输入: 该信号以 SGMII 和光纤模式将数据从 MAC、光纤收发器或链路伙伴传输到 PHY。该引脚通过 $0.1\mu\text{F}$ 电容器与远处器件进行交流耦合。该引脚接收 LVDS 信号, 光收发器应用场景可能需要额外元件。
18	VDDIO	I	电源	I/O 电源: $1.8\text{V}(\pm 5\%)$ 、 $2.5\text{V}(\pm 5\%)$ 或 $3.3\text{V}(\pm 5\%)$ 。每个引脚均需对地连接 $1\mu\text{F}$ 和 $0.1\mu\text{F}$ 电容。
19	XO	O	时钟	晶体振荡器输出: 25MHz 晶体的第二接线端。若使用时钟振荡器, 则须保持悬空。
20	XI	I	时钟	晶体振荡器输入: 25MHz 振荡器或晶体输入。
21	JTAG_CLK/TX_ER	I	WPU	JTAG 测试时钟: 符合 IEEE 1149.1 标准的测试时钟输入, 所有测试逻辑输入和输出的主时钟源, 由测试实体控制。 MII 模式: 在 MII 模式下, 该引脚配置为 TX_ER 引脚, 信号从 MAC 发送至 PHY。该引脚为可选功能引脚。
22	JTAG_TDO/GPIO_1	O	—	JTAG 测试数据输出: 符合 IEEE 1149.1 标准的测试数据输出引脚, 最新测试结果通过 TDO 从器件中扫描输出。 通用 I/O: 该信号提供一个多功能可配置 I/O。详情请参见 GPIO_MUX_CTRL 寄存器。
23	JTAG_TMS	I	WPU	JTAG 测试模式选择: 符合 IEEE 1149.1 标准的测试模式选择引脚, TMS 引脚为 TAP 控制器 (16 状态 FSM) 提供时序控制, 用以选择所需测试指令。TI 建议将 JTAG_TMS 保持高电平并施加 3 个时钟周期以复位 JTAG。
24	JTAG_TDI/SD	I	WPU	JTAG 测试数据输入: 符合 IEEE 1149.1 标准的测试数据输入引脚, 测试数据通过 TDI 扫描输入到器件中。 SD: 在 1000Base-X 和 100Base-FX 模式下, 该引脚用作信号检测端。SD 为低电平有效引脚。该引脚必须连接到光收发器的信号检测输出。
25	TX_D3	I	WPD	发送数据: 信号 TX_D[3:0] 在 RGMII 模式和 MII 模式下将 MAC 端数据传输至 PHY 端。数据与发送时钟保持同步。在 RGMII 模式下, GTX_CLK 为发送时钟; 在 MII 模式下, TX_CLK 为发送时钟。
26	TX_D2	I	WPD	
27	TX_D1	I	WPD	
28	TX_D0	I	WPD	
29	GTX_CLK/TX_CLK	I/O	WPD	RGMII 发送时钟: 该连续时钟信号由 MAC 层提供给 PHY。1000Mbps 模式下的标称频率为 125MHz 。该引脚在 RGMII 模式下为输入。 MII 发送时钟: 在 MII 模式下, 该引脚为 100Mbps 速度提供 25MHz 基准时钟, 为 10Mbps 速度提供 2.5MHz 基准时钟。该引脚在 MII 模式下为输出。默认情况下该引脚为 GTX_CLK, 可通过寄存器配置更改为 TX_CLK。
30	VDDIO	I	电源	I/O 电源: $1.8\text{V}(\pm 5\%)$ 、 $2.5\text{V}(\pm 5\%)$ 或 $3.3\text{V}(\pm 5\%)$ 。每个引脚均需对地连接 $1\mu\text{F}$ 和 $0.1\mu\text{F}$ 电容。
31	VDD1P1	I	电源	1.1V 数字电源 ($\pm 10\%$)。每个引脚均需对地连接 $1\mu\text{F}$ 和 $0.1\mu\text{F}$ 电容。

表 5-1. RGZ 封装 (VQFN) 引脚功能 (续)

引脚		I/O	类型	说明
编号	名称			
32	RX_CLK	O	Strap 配置、WPD	接收时钟：为不同工作模式提供恢复后的接收时钟：1000Mbps RGMII 模式下为 125MHz。
33	RX_D0	O	Strap 配置、WPD	接收数据：信号 RX_D[3:0] 在 RGMII 模式和 MII 模式下将 PHY 端数据传输至 MAC 端。对电缆上接收的符号进行解码，并且与 RX_CLK 同步呈现在该等引脚上。
34	RX_D1	O	Strap 配置、WPD	
35	RX_D2	O	Strap 配置、WPD	
36	RX_D3	O	Strap 配置、WPD	
37	TX_CTRL/TX_EN	I	WPD	发送控制：在 RGMII 模式下，TX_CTRL 使用时钟的双沿组合来自 MAC 的发送使能和发送错误信号输入。 TX_EN：在 MII 模式下，该引脚用作 TX_EN。
38	RX_CTRL/RX_DV	O	WPD	接收控制：在 RGMII 模式下，接收数据有效信号和接收错误信号合并为 RXDV_ER，利用接收时钟 (RX_CLK) 的上升沿和下降沿进行双边沿传输。 RX_DV：在 MII 模式下，该引脚用作 RX_DV。
39	VDD1P1	I	电源	1.1V 数字电源 ($\pm 10\%$)。每个引脚均需对地连接 1 μ F 和 0.1 μ F 电容。
40	CLK_OUT	O	时钟	时钟输出：输出时钟
41	MDIO	I/O	—	管理数据 I/O：双向管理指令/数据信号，可由管理站或 PHY 发出。此开漏引脚需要外接一个 1.5k Ω 上拉电阻。
42	MDC	I	—	管理数据时钟：MDIO 串行管理输入/输出数据的同步时钟。该时钟可以与 MAC 发送与接收时钟异步。最大时钟速率为 25MHz。没有最低时钟速率。
43	RESET_N	I	—	RESET_N：该引脚为低电平有效复位输入，用于初始化或重新初始化 DP83869 的所有内部寄存器。将该引脚置位为低电平 (至少 1 μ s)，可强制执行复位过程。该引脚属于 IO 电压域。需在 RESET_N 引脚与地之间串联一个 100 Ω 电阻和一个 47 μ F 电容。
44	INT_N/PWDN_N	I/O	—	中断/断电：该引脚的默认功能是断电。 断电：此为低电平有效输入。将该信号置位为低电平可使器件进入断电工作模式。在此模式下，器件会断电并消耗最小功率。可通过管理接口访问寄存器，以配置器件并使其上电。 中断：该中断引脚为开漏、低电平有效输出信号，用于指示已发生中断条件。需通过寄存器访问来确定引起中断的具体事件。TI 建议使用一个连接到 VDDIO 电源的 2.2k Ω 外部电阻。当通过引脚选项禁用寄存器访问时，中断信号将置位 500ms 后自动清零。
45	LED_2/GPIO_0	I/O	Strap 配置、WPD	LED_2：属于 VIO 电压域的一部分。 通用 I/O：该信号提供一个多功能可配置 I/O。详情请参见 GPIO_MUX_CTRL 寄存器。
46	LED_1/RX_ER	O	Strap 配置、WPD	LED_1：属于 VIO 电压域的一部分。 MII 模式：在 MII 模式下，该引脚配置为 RX_ER。该引脚与 RX_CLK 上升沿同步置位为高电平。该引脚为可选功能引脚。
47	LED_0	O	Strap 配置、WPD	LED_0：该引脚属于 VDDIO 电压域
48	VDDA1P8_2	I	电源	在双电源模式下，此引脚无需外部电源。不使用时，这些引脚不得连接任何电路。在三电源模式下，可向这些引脚连接外部 1.8V($\pm 5\%$) 电源。使用外部电源时，每个引脚均需对地连接 1 μ F 和 0.1 μ F 电容。

引脚功能定义如下：

- I：输入
- O：输出
- I/O：输入/输出
- Strap 配置：多功能启动配置引脚
- WPD：弱下拉电阻器 (内部)

- WPU：弱上拉电阻器（内部）
- 电源：电源引脚
- 模拟：模拟引脚

表 5-2. 引脚状态-1

引脚编号	引脚名称	复位		铜缆模式					
				MII		RGMI		SGMI	
		引脚状态	上拉/高阻态	引脚状态	上拉/高阻态	引脚状态	上拉/高阻态	引脚状态	上拉/高阻态
14	SON	O	高阻态	O	高阻态	O	高阻态	O	50 Ω
15	SOP	O	高阻态	O	高阻态	O	高阻态	O	50 Ω
16	SIP	I	高阻态	I	高阻态	I	高阻态	I	50 Ω
17	SIN	I	高阻态	I	高阻态	I	高阻态	I	50 Ω
21	JTAG_CLK/ TX_ER	I	PU	I	PU	I	PU	I	PU
22	JTAG_TDO/ GPIO_1	I	PD	O	高阻态	O	高阻态	O	高阻态
23	JTAG_TMS	I	PU	I	PU	I	PU	I	PU
24	JTAG_TDI/S D	I	PU	I	PU	I	PU	I	PU
25	TX_D3	I	PD	I	PD	I	PD	I	PD
26	TX_D2	I	PD	I	PD	I	PD	I	PD
27	TX_D1	I	PD	I	PD	I	PD	I	PD
28	TX_D0	I	PD	I	PD	I	PD	I	PD
29	GTX_CLK/ TX_CLK	I	PD	O	PD	I	PD	I	PD
32	RX_CLK	I	PD	O	高阻态	O (125MHz)	高阻态	I	PD
33	RX_D0	I	PD	O	高阻态	O	高阻态	I	PD
34	RX_D1	I	PD	O	高阻态	O	高阻态	I	PD
35	RX_D2	I	PD	O	高阻态	O	高阻态	I	PD
36	RX_D3	I	PD	O	高阻态	O	高阻态	I	PD
37	TX_CTRL/ TX_EN	I	PD	I	PD	I	PD	I	PD
38	RX_CTRL/ RX_DV	I	PD	O	高阻态	O	高阻态	I	高阻态
40	CLK_OUT	O (25MHz)	高阻态	O (25MHz)	高阻态	O (25MHz)	高阻态	O (25MHz)	高阻态
41	MDIO	I	高阻态	I/O	高阻态	I/O	高阻态	I/O	高阻态
42	MDC	I	高阻态	I	高阻态	I	高阻态	I	高阻态
43	RESET_N	I	PU	I	PU	I	PU	I	PU
44	INT_N/ PWDN_N	I	PU	I/O	PU/OD-PU	I/O	PU/OD-PU	I/O	PU/OD-PU
45	LED_2/ GPIO_0	I	PD	I/O	高阻态	I/O	高阻态	I/O	高阻态
46	LED_1/ RX_ER	I	PD	O	高阻态	O	高阻态	O	高阻态
47	LED_0	I	PD	O	高阻态	O	高阻态	O	高阻态

表 5-3. 引脚状态-2

引脚编号	引脚名称	介质转换器		桥接模式			
				RGMII 转 SGMII		SGMII 转 RGMII	
		引脚状态	上拉/高阻态	引脚状态	上拉/高阻态	引脚状态	上拉/高阻态
14	SON	O	50 Ω	O	50 Ω	O	50 Ω
15	SOP	O	50 Ω	O	50 Ω	O	50 Ω
16	SIP	I	50 Ω	I	50 Ω	I	50 Ω
17	SIN	I	50 Ω	I	50 Ω	I	50 Ω
21	JTAG_CLK/ TX_ER	I	PU	I	PU	I	PU
22	JTAG_TDO/ GPIO_1	O	高阻态	O	高阻态	O	高阻态
23	JTAG_TMS	I	PU	I	PU	I	PU
24	JTAG_TDI/SD	I	PU	I	PU	I	PU
25	TX_D3	I	PD	I	PD	I	PD
26	TX_D2	I	PD	I	PD	I	PD
27	TX_D1	I	PD	I	PD	I	PD
28	TX_D0	I	PD	I	PD	I	PD
29	GTX_CLK/ TX_CLK	I	PD	I	PD	I	PD
32	RX_CLK	I	PD	O	高阻态	O	高阻态
33	RX_D0	I	PD	O	高阻态	O	高阻态
34	RX_D1	I	PD	O	高阻态	O	高阻态
36	RX_D2	I	PD	O	高阻态	O	高阻态
36	RX_D3	I	PD	O	高阻态	O	高阻态
37	TX_CTRL/ TX_EN	I	PD	I	PD	I	PD
38	RX_CTRL/ RX_DV	I	PD	O	高阻态	O	高阻态
40	CLK_OUT	O (25MHz)	高阻态	O (25MHz)	高阻态	O (25MHz)	高阻态
41	MDIO	I/O	高阻态	I/O	高阻态	I/O	高阻态
42	MDC	I	高阻态	I	高阻态	I	高阻态
43	RESET_N	I	PU	I	PU	I	PU
44	INT_N/ PWDN_N	I/O	PU/OD-PU	I/O	PU/OD-PU	I/O	PU/OD-PU
45	LED_2/GPIO_0	I/O	高阻态	I/O	高阻态	I/O	高阻态
46	LED_1/RX_ER	O	高阻态	O	高阻态	O	高阻态
47	LED_0	O	高阻态	O	高阻态	O	高阻态

表 5-4. 引脚状态-3

引脚编号	引脚名称	IEEE PWDN		MII 隔离模式	
		引脚状态	上拉/高阻态	引脚状态	上拉/高阻态
14	SON	O	50 Ω	O	50 Ω
15	SOP	O	50 Ω	O	50 Ω
16	SIP	I	50 Ω	I	50 Ω
17	SIN	I	50 Ω	I	50 Ω
21	JTAG_CLK/TX_ER	I/O	PU	I	PU
22	JTAG_TDO/GPIO_1	O	高阻态	O	高阻态

表 5-4. 引脚状态-3 (续)

23	JTAG_TMS	I	PU	I	PU
24	JTAG_TDI/SD	I	PU	I	PU
25	TX_D3	I	PD	I	PD
26	TX_D2	I	PD	I	PD
27	TX_D1	I	PD	I	PD
28	TX_D0	I	PD	I	PD
29	GTX_CLK/TX_CLK	I	PD	I	PD
32	RX_CLK	O (2.5MHz)	高阻态	I	PD
33	RX_D0	O	高阻态	I	PD
34	RX_D1	O	高阻态	I	PD
36	RX_D2	O	高阻态	I	PD
36	RX_D3	O	高阻态	I	PD
37	TX_CTRL/TX_EN	I	PD	I	PD
38	RX_CTRL/RX_DV	O	高阻态	I	PD
40	CLK_OUT	O (25MHz)	高阻态	O (25MHz)	高阻态
41	MDIO	I	高阻态	I	高阻态
42	MDC	I	高阻态	I	高阻态
43	RESET_N	I	PU	I	PU
44	INT_N/PWDN_N	I/O	PU/OD-PU	I/O	PU/OD-PU
45	LED_2/GPIO_0	O	高阻态	O	高阻态
46	LED_1/RX_ER	O	高阻态	O	高阻态
47	LED_0	O	高阻态	O	高阻态

注意：将高阻态引脚保持悬空或 NC。如需连接，可通过 10k Ω 下拉电阻将高阻态引脚接地。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

参数		最小值	最大值	单位
电源电压	VDD1P1	-0.5	1.4	V
	VDD1P8	-0.5	2.16	V
	VDD2P5	-0.5	3	V
	VDDIO (3V3)	-0.5	3.8	V
	VDDIO (2V5)	-0.5	3	V
	VDDIO (1V8)	-0.5	2.1	V
引脚	MDI	-0.5	6.5	V
引脚	MAC 接口, MDIO, MDC, GPIO	-0.5	VDDIO + 0.3	V
引脚	INT/PWDN、RESET	-0.5	VDDIO + 0.3	V
引脚	JTAG	-0.5	VDDIO + 0.3	V
贮存温度	Tstg	-60	150	C

- (1) 超出绝对最大额定值范围操作可能会导致器件永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议的工作条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

参数			值	单位	
V _(ESD)	V(ESD) 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	除 MDI 外的所有引脚	+/-2500	V
			MDI 引脚 ⁽²⁾	+/-8000	
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽³⁾	所有引脚	+/-1500	
		IEC 61000-4-2 接触放电	MDI 引脚	+/-8000	V

- (1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。若部署必要的预防措施, 不足 500V HBM 时也能进行生产。列为 ±8kV 和/或 ±2kV 的引脚实际上可能具有较高的性能。
- (2) 按照 IEC 61000-4-2 标准测试 MDI 引脚。
- (3) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。若部署必要的预防措施, 不足 250V CDM 时也能进行生产。列为 ±500V 的引脚实际上可能具有更高的性能。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		最小值	标称值	最大值	单位
VDDIO	数字电源电压, 以 1.8V 运行	1.71	1.8	1.89	V
	数字电源电压, 以 2.5V 运行	2.375	2.5	2.625	
	数字电源电压, 以 3.3V 运行	3.15	3.3	3.45	
VDD1P1	数字电源	0.99	1.1	1.21	V
VDDA1P8	模拟电源	1.71	1.8	1.89	V
VDDA2P5	模拟电源	2.375	2.5	2.625	V
T _A	工作环境温度	-40		125	°C
T _J	工作结温	-40		140	°C

6.4 热性能信息

热指标 ⁽¹⁾		48PIN VQFN	单位
$R_{\theta JA}$	结至环境热阻	30.8	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	18.7	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	1.4	°C/W
$R_{\theta JB}$	结至电路板热阻	7.5	°C/W
Ψ_{JT}	结至顶部特征参数	0.3	°C/W
Ψ_{JB}	结至电路板特征参数	7.5	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标应用手册](#)。

6.5 电气特性

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

参数	测试条件	最小值	典型值	最大值	单位
1000Base-X/100Base-FX/SGMII 输入					
输入差分电压容差	SI_P 和 SI_N, 交流耦合	0.3	0.5	2.0	V
接收器差动输入阻抗 (直流)		80	100	120	Ω
频率容差	SI_P 和 SI_N, 交流耦合	-100		+100	ppm
1000Base-X 输出					
时钟信号占空比	SO_P 和 SO_N, 交流耦合、0101010101 模式	48		52	%
Vod 下降时间 (20%-80%)	SO_P 和 SO_N, 交流耦合、0101010101 模式	100		200	ps
Vod 上升时间 (20%-80%)	SO_P 和 SO_N, 交流耦合、0101010101 模式	100		200	ps
总输出抖动	SO_P 和 SO_N, 交流耦合		192		ps
输出差分电压	SO_P 和 SO_N, 交流耦合	1060	1100	1140	mV
100Base-FX 输出					
625MHz 时的时钟信号占空比	SO_P 和 SO_N, 交流耦合			55	%
Vod 下降时间 (20%-80%)	SO_P 和 SO_N, 交流耦合			330	ps
Vod 上升时间 (20%-80%)	SO_P 和 SO_N, 交流耦合			330	ps
抖动	SO_P 和 SO_N, 交流耦合			192	ps
输出差分电压	SO_P 和 SO_N, 交流耦合	450		910	mV
SGMII 输出					
625MHz 时的时钟信号占空比	SO_P 和 SO_N, 交流耦合、0101010101 模式	48		52	%
Vod 下降时间 (20%-80%)	SO_P 和 SO_N, 交流耦合、0101010101 模式	100		200	ps
Vod 上升时间 (20%-80%)	SO_P 和 SO_N, 交流耦合、0101010101 模式	100		200	ps
输出抖动	SO_P 和 SO_N, 交流耦合			300	ps
输出差分电压	SO_P 和 SO_N, 交流耦合	1060	1100	1140	mV
IEEE Tx 一致性 (1000BaseT)					
输出差分电压	正常模式, 所有通道	0.67	0.745	0.82	V
IEEE Tx 一致性 (100BaseTx)					
输出差分电压	正常模式, 通道 A 和 B	0.95	1.00	1.05	V
IEEE Tx 一致性 (10BaseTe)					

6.5 电气特性 (续)

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

参数		测试条件	最小值	典型值	最大值	单位
	输出差分电压			1.75		V
功耗铜模式 (100M 电缆)						
总计	RGMII 到铜 (1G)	室温、额定电源电压		483		mW
	RGMII 到铜 (100M)			215		mW
	RGMII 到铜 (10M)			260		mW
	MII 到铜 (100M)			212		mW
	MII 到铜 (10M)			261		mW
	SGMII 到铜 (1G)			496		mW
	SGMII 到铜 (100M)			251		mW
	SGMII 到铜 (10M)			294		mW
I(1V1)	RGMII 到铜 (1G)	室温、1.1V 电源电压		131	195	mA
	RGMII 到铜 (100M)			47	110	mA
	RGMII 到铜 (10M)			37	100	mA
	MII 到铜 (100M)			43	110	mA
	MII 到铜 (10M)			36	95	mA
	SGMII 到铜 (1G)			141	220	mA
	SGMII 到铜 (100M)			60	125	mA
	SGMII 到铜 (10M)			50	112	mA
I(1V8)	RGMII 到铜 (1G)	室温、1.8V 电源电压		52	55	mA
	RGMII 到铜 (100M)			21	26	mA
	RGMII 到铜 (10M)			11	15	mA
	MII 到铜 (100M)			21	26	mA
	MII 到铜 (10M)			10	15	mA
	SGMII 到铜 (1G)			55	60	mA
	SGMII 到铜 (100M)			24	28	mA
	SGMII 到铜 (10M)			14	18	mA
I(2V5)	RGMII 到铜 (1G)	室温、2.5V 电源电压		86	100	mA
	RGMII 到铜 (100M)			46	50	mA
	RGMII 到铜 (10M)			76	90	mA
	MII 到铜 (100M)			45	52	mA
	MII 到铜 (10M)			78	92	mA
	SGMII 到铜 (1G)			93	100	mA
	SGMII 到铜 (100M)			53	58	mA
	SGMII 到铜 (10M)			82	95	mA

6.5 电气特性 (续)

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

参数		测试条件	最小值	典型值	最大值	单位
I(VDDIO = 3.3V)	RGMII 到铜 (1G)	室温、3.3V 电源电压		30	80	mA
	RGMII 到铜 (100M)			13	22	mA
	RGMII 到铜 (10M)			10	16	mA
	MII 到铜 (100M)			15	66	mA
	MII 到铜 (10M)			11	38	mA
	SGMII 到铜 (1G)			10	16	mA
	SGMII 到铜 (100M)			10	16	mA
	SGMII 到铜 (10M)			10	16	mA
I(VDDIO = 1.8V)	RGMII 到铜 (1G)	室温、1.8V 电源电压		17	30	mA
	RGMII 到铜 (100M)			6	12	mA
	RGMII 到铜 (10M)			5	10	mA
	MII 到铜 (100M)			8	15	mA
	MII 到铜 (10M)			5	10	mA
	SGMII 到铜 (1G)			5	10	mA
	SGMII 到铜 (100M)			5	10	mA
	SGMII 到铜 (10M)			5	10	mA
功耗 (光纤模式)						
总计	RGMII 转 1000Base-X	室温、额定电源电压		142		mW
	RGMII 转 100Base-FX			111		mW
	MII 转 100Base-FX			107		mW
I(1V1)	RGMII 转 1000Base-X	室温、1.1V 电源电压		52		mA
	RGMII 转 100Base-FX			44		mA
	MII 转 100Base-FX			41.8		mA
I(1V8)	RGMII 转 1000Base-X	室温、1.8V 电源电压		14		mA
	RGMII 转 100Base-FX			14		mA
	MII 转 100Base-FX			12		mA
I(2V5)	RGMII 转 1000Base-X	室温、2.5V 电源电压		11		mA
	RGMII 转 100Base-FX			10		mA
	MII 转 100Base-FX			10		mA
I(VDDIO = 3.3V)	RGMII 转 1000Base-X	室温、3.3V 电源电压		32		mA
	RGMII 转 100Base-FX			14		mA
	MII 转 100Base-FX			16		mA
I(VDDIO = 1.8V)	RGMII 转 1000Base-X	室温、1.8V 电源电压		18		mA
	RGMII 转 100Base-FX			7		mA
	MII 转 100Base-FX			8		mA
功耗 (R2S 模式)						
总计	RGMII 转 SGMII (1G)	室温、额定电源电压		142		mW
	RGMII 转 SGMII (100M)			120		mW
	RGMII 转 SGMII (10M)			117		mW

6.5 电气特性 (续)

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

参数		测试条件	最小值	典型值	最大值	单位
I(1V1)	RGMII 转 SGMII (1G)	室温、1.1V 电源电压		52		mA
	RGMII 转 SGMII (100M)			50		mA
	RGMII 转 SGMII (10M)			49		mA
I(1V8)	RGMII 转 SGMII (1G)	室温、1.8V 电源电压		14		mA
	RGMII 转 SGMII (100M)			13		mA
	RGMII 转 SGMII (10M)			14		mA
I(2V5)	RGMII 转 SGMII (1G)	室温、2.5V 电源电压		11		mA
	RGMII 转 SGMII (100M)			11		mA
	RGMII 转 SGMII (10M)			11		mA
I(VDDIO =3.3V)	RGMII 转 SGMII (1G)	室温、3.3V 电源电压		32		mA
	RGMII 转 SGMII (100M)			15		mA
	RGMII 转 SGMII (10M)			12		mA
I(VDDIO =1.8V)	RGMII 转 SGMII (1G)	室温、1.8V 电源电压		18		mA
	RGMII 转 SGMII (100M)			8		mA
	RGMII 转 SGMII (10M)			6		mA
功耗 (S2R 模式)						
总计	SGMII 转 RGMII (1G)	室温、额定电源电压		142		mW
	SGMII 转 RGMII (100M)			121		mW
	SGMII 转 RGMII (10M)			117		mW
I(1V1)	SGMII 转 RGMII (1G)	室温、1.1V 电源电压		52		mA
	SGMII 转 RGMII (100M)			49		mA
	SGMII 转 RGMII (10M)			49		mA
I(1V8)	SGMII 转 RGMII (1G)	室温、1.8V 电源电压		14		mA
	SGMII 转 RGMII (100M)			14		mA
	SGMII 转 RGMII (10M)			14		mA
I(2V5)	SGMII 转 RGMII (1G)	室温、2.5V 电源电压		11		mA
	SGMII 转 RGMII (100M)			11		mA
	SGMII 转 RGMII (10M)			11		mA
I(VDDIO =3.3V)	SGMII 转 RGMII (1G)	室温、3.3V 电源电压		33		mA
	SGMII 转 RGMII (100M)			16		mA
	SGMII 转 RGMII (10M)			13		mA
I(VDDIO =1.8V)	SGMII 转 RGMII (1G)	室温、1.8V 电源电压		18		mA
	SGMII 转 RGMII (100M)			8		mA
	SGMII 转 RGMII (10M)			6		mA
功耗 (铜-光纤模式, 100m 线缆)						
总计	1000Base-TX 转 1000Base-FX	室温、额定电源电压		495		mW
	100Base-TX 转 100Base-FX			243		mW
I(1V1)	1000Base-TX 转 1000Base-FX	室温、1.1V 电源电压		142		mA
	100Base-TX 转 100Base-FX			55		mA
I(1V8)	1000Base-TX 转 1000Base-FX	室温、1.8V 电源电压		55		mA
	100Base-TX 转 100Base-FX			24		mA

6.5 电气特性 (续)

 在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

参数		测试条件	最小值	典型值	最大值	单位
I(2V5)	1000Base-TX 转 1000Base-FX	室温、2.5V 电源电压	93		mA	
	100Base-TX 转 100Base-FX		52			
I(VDDIO = 3.3V)	1000Base-TX 转 1000Base-FX	室温、3.3V 电源电压	9		mA	
	100Base-TX 转 100Base-FX		10			
I(VDDIO = 1.8V)	1000Base-TX 转 1000Base-FX	室温、1.8V 电源电压	4		mA	
	100Base-TX 转 100Base-FX		5			
功耗 (低功耗模式)						
总计	IEEE 断电	室温、额定电压	76		mW	
	主动睡眠		165			
	复位		82			
自举直流特性 (4 电平) (PHY 地址引脚)						
V _{MODE0}	模式 0 配置电压范围		0	0.093x VDDIO	V	
V _{MODE1}	模式 1 配置电压范围		0.136x VDDIO	0.184x VDDIO	V	
V _{MODE2}	模式 2 配置电压范围		0.219x VDDIO	0.280x VDDIO	V	
V _{MODE3}	模式 3 配置电压范围		0.6x VDDIO	0.888x VDDIO	V	
自举直流特性 (2 级)						
V _{MODE0}	模式 0 配置电压范围		0	0.18x VDDIO	V	
V _{MODE1}	模式 1 配置电压范围		0.5x VDDIO	0.88x VDDIO	V	
IO 特性						
V _{IH}	高电平输入电压	VDDIO = 3.3V ±5%	2		V	
V _{IL}	低电平输入电压	VDDIO = 3.3V ±5%		0.8	V	
V _{OH}	高电平输出电压	I _{OH} = -2mA, VDDIO = 3.3V ±5%	2.4		V	
V _{OL}	低电平输出电压	I _{OL} = 2mA, VDDIO = 3.3V ±5%		0.4	V	
V _{IH}	高电平输入电压	VDDIO = 2.5V ±5%	1.7		V	
V _{IL}	低电平输入电压	VDDIO = 2.5V ±5%		0.7	V	
V _{OH}	高电平输出电压	I _{OH} = -2mA, VDDIO = 2.5V ±5%	2		V	
V _{OL}	低电平输出电压	I _{OL} = 2mA, VDDIO = 2.5V ±5%		0.4	V	
V _{IH}	高电平输入电压	VDDIO = 1.8V ±5%	0.65*VD DIO		V	
V _{IL}	低电平输入电压	VDDIO = 1.8V ±5%		0.35*VD DIO	V	
V _{OH}	高电平输出电压	I _{OH} = -2mA, VDDIO = 1.8V ±5%	VDDIO-0 .45		V	
V _{OL}	低电平输出电压	I _{OL} = 2mA, VDDIO = 1.8V ±5%		0.45	V	
I _{IH}	输入高电流	T _A = -40°C 至 125°C, VIN=VDDIO	-20	20	μA	
I _{IL}	输入低电流	T _A = -40°C 至 125°C, VIN=GND	-20	20	μA	
I _{ozh}	三态输出大电流	T _A = -40°C 至 125°C, VOUT=VDDIO	-20	20	μA	
I _{ozl}	三态输出小电流	T _A = -40°C 至 125°C, VOUT = GND	-20	20	μA	
R _{pullDn}	内部下拉电阻		6.75	9	11.25	kΩ

6.5 电气特性 (续)

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

参数		测试条件	最小值	典型值	最大值	单位
XI V _{IH}	高电平输入电压		1.2		VDDIO	V
XI V _{IL}	低电平输入电压				0.6	V
C _{IN}	输入电容 XI			1		pF
C _{IN}	输入电容输入引脚			5		pF
C _{OUT}	输出电容 XO			1		pF
C _{OUT}	输出电容输出引脚			5		pF
R _{series}	集成 MAC 串联终端电阻器	RX_D[3:0]、RX_ER、RX_DV、RX_CLK		50		Ω

(1) 由生产测试、特性或设计指定

6.6 时序要求

参数		最小值	标称值	最大值	单位
上电时序 (双电源和三电源模式)					
T1	最后一次电源上电到复位释放: 外部或通过 R-C 网络	200			ms
T2	上电至 SMI 就绪: 用于寄存器访问的前导码前上电稳定时间		200		ms
T3	上电至搭接锁存: 硬件配置引脚转换为输出驱动器		200		ms
复位时序					
T1	重置为 SMI 就绪: 用于寄存器访问的前导码前复位后稳定时间	30			us
T3	复位脉冲宽度: 能够复位的最小复位脉冲宽度	720			ns
T4	到 FLP 的复位		1750		ms
T4	复位至 100M 信令 (Strap 配置模式)		194		us
T4	复位至 1G 信令 (Strap 配置模式)		194		us
T4	复位至光纤 100M 信令		248		us
T4	复位至光纤 1G ANEG 信令		235		us
T4	复位至光纤 1G 强制信令		235		us
T4	复位至 MAC 时钟 (Cu 模式)		195		us
T4	复位至 MAC 时钟 (Fi 模式)		248		us
T4	复位至 MAC 时钟 (S2R)		248		us
T4	复位至 MAC 时钟 (R2S)		248		us
铜缆链路时序					
T1	在快速链路断开模式下空闲丢失使链路 LED 为低电平 (100M)		4.3	10	us
	在快速链路断开模式下空闲丢失使链路 LED 为低电平 (1000M)		7	10	us
MII 时序 (100M)					
T1	TX_CLK 高电平/低电平时间	16	20	24	ns
T2	TX_D[3:0], TX_ER、TX_EN 设置为 TX_CLK	10			ns
T3	TX_D[3:0], 来自 TX_CLK 的 TX_ER、TX_EN 保持	0			ns
T1	RX_CLK 高电平/低电平时间	16	20	24	ns
T2	RX_D[3:0]、RX_ER、RX_DV 相对于 RX_CLK 上升的延迟时间	10		30	ns
RGMII 输出时序 (1G)					
T _{skewT}	数据到时钟输出偏斜 (非延迟模式)	-600		600	ps
T _{skewT(Delay)}	数据到时钟输出建立 (延迟模式)	1.4		2.6	ns

6.6 时序要求 (续)

参数		最小值	标称值	最大值	单位
T _{setupT}	数据到时钟输出建立 (延迟模式)	1.2			ns
T _{holdT}	数据到时钟输出保持 (延迟模式)	1.2			ns
T _{cyc}	时钟周期时长	7.2	8	8.8	ns
	占空比	45	50	55	%
	上升/下降时间 (20% 至 80%)			0.75	ns
RGMII 输入时序 (1G)					
T _{setupR}	TX 数据到时钟输入设置 (非延迟模式)	1			ns
T _{holdR}	TX 时钟到数据输入保持 (非延迟模式)	1			ns
	TX 数据到时钟输入建立 (延迟模式, 2ns 延迟)	-1			ns
	TX 时钟到数据输入保持 (延迟模式, 2ns 延迟)	3			ns
SMI 时序					
T1	MDC 至 MDIO (输出) 延迟时间	0		10	ns
T2	MDIO (输入) 至 MDC 建立时间	10			ns
T3	MDIO (输入) 至 MDC 保持时间	10			ns
T4	MDC 频率		2.5	25	MHz
输出时钟时序 (25MHz 时钟输出)					
	频率 (PPM)	-100		100	-
	占空比	40		60	%
	上升时间			5000	ps
	下降时间			5000	ps
	频率		25		MHz
	抖动 (长期)			375	ps
输出时钟时序 (SyncE 125/5MHz 恢复时钟)					
	频率 (PPM)	-100		100	ppm
	占空比	40		60	%
	上升时间			2500	ps
	下降时间			2500	ps
	抖动 (长期)			1000	ps
25MHz 输入时钟容差					
	频率容差	-100		+100	ppm
	上升/下降时间 (10%-90%)			8	ns
	抖动容差 (累积: 100K 个周期的 TIE)		75		ps
	占空比	40		60	%
发送延迟时序					
铜	RGMII 到 Cu (100M): TX_CTRL 置位的上升沿 TX_CLK 到 MDI 上的 SSD 符号		169		ns
铜	RGMII 到 Cu (1G): 往返延迟 (发送 + 接收)			384	ns
接收延迟时序					
铜	Cu 到 RGMII (100M): MDI 上的 SSD 符号到 a) RX_DV 的上升沿, RX_CTRL 置为有效 b) RX_DV 的上升沿, RX_Dx 置为有效		192		ns

6.7 时序图




图 6-1. 上电时序




图 6-2. 复位时序




图 6-3. 铜缆链路时序




图 6-4. 100Mbps MII 传输时序




图 6-5. 100Mbps MII 接收时序




图 6-6. RGMII 传输多路复用和时序图




图 6-7. RGMII 接收多路复用和时序图






图 6-8. 串行管理接口时序

6.8 典型特性




mV/Div **ns/Div**
200mV 4ns

图 6-9. 1000Base-T 测试模式 2 信号




mV/Div **ns/Div**
500mV 32ns

图 6-10. 100Base-TX 信号



mV/Div **ns/Div**
500mV 80ns

图 6-11. 10Base-Te 链路脉冲



mV/Div **µs/Div**
500mV 400µs

图 6-12. 自动协商 FLP

7 详细说明

7.1 概述

DP83869HM 是一款支持光纤和铜缆以太网标准的全功能千兆位物理层收发器。DP83869HM 可以支持 IEEE802.3 10BASE-Te、100BASE-TX 和 1000BASE-T 铜缆以太网协议，以及 100BASE-FX 和 1000BASE-X 光纤以太网协议。

DP83869HM 旨在轻松实现 10Mbps、100Mbps 和 1000Mbps 以太网 LAN。在铜缆模式下，PHY 可以通过磁性元件连接双绞线介质。在光纤模式下，DP83869HM 可以与光纤收发器连接。此器件通过简化 GMII (RGMII) 或串行 GMII (SGMII) 直接与 MAC 层相连。SGMII 仅在铜缆以太网模式下可用。10M 和 100M 速度支持 MII 模式。


DP83869HM 支持介质转换器模式，以连接铜缆和光纤以太网接口。介质转换器可用于 100M 和 1000M 速度。

DP83869HM 还支持桥接模式，可实现 SGMII 与 RGMII 之间的接口转换。

DP83869HM 可实现低延时。该器件提供 IEEE 1588 帧起始分隔符指示。DP83869HM 可为同步以太网应用提供恢复时钟。

DP83869HM 具有 TDR 电缆诊断功能，可在以太网电缆上进行故障检测。

7.2 功能方框图



7.3 特性说明

7.3.1 WoL (局域网唤醒) 数据包检测

局域网唤醒提供了一种检测特定帧的机制，能够通过寄存器状态变化、GPIO 指示或中断标志，通知连接的 MAC。DP83869HM 中的 WoL 功能允许位于物理层上方的连接器件在检测到具有合格凭证的帧以前，保持低功耗状态。支持的局域网唤醒帧类型包括：魔术包、具有 SecureOn 的魔术包，以及自定义模式匹配。接收到合格的 WoL 帧时，DP83869HM WoL 逻辑电路能够通过任何 GPIO 引脚或状态中断标志，生成用户定义的事件（脉冲或电平变化），以便通知连接的控制器的发生了唤醒事件。

局域网唤醒功能包括以下功能：

- 以所有支持的速度识别魔术包
- 接收到有效魔术包后，唤醒中断生成
- 对魔术包进行 CRC 检查，避免无效包导致中断

除了基本的魔术包支持外，DP83869HM 还支持：

- 包含 SecureOn 密码的魔术包
- 模式匹配 - 一种可配置的 64 字节模式，可唤醒 MAC，类似于魔术包
- 广播和单播唤醒数据包类型的独立配置。

备注

[DP838xx 局域网唤醒应用手册](#)提供了局域网唤醒的更多详细信息和示例。

7.3.1.1 魔术包结构

当配置为进行魔术包模式时，DP83869HM 会扫描寻址到节点的所有传入帧，检查这些帧是否具有特定的数据序列。符合相应序列的帧即为魔术包帧。

备注

魔术包必须采用字节对齐方式。

此外，魔术包帧必须满足所选 LAN 技术的基本要求，例如：源地址、目标地址（可以为接收站的 IEEE 地址或广播地址）以及 CRC。

特定的魔术包序列包含 16 个不间断重复的节点 IEEE 地址，如果启用了安全功能，还需要输入安全密码。该序列可以位于数据包的任何位置，但必须先于同步流。同步流的定义是 6 字节的 FFh。




图 7-1. 魔术包结构

7.3.1.2 局域网唤醒配置和状态

表 7-1. 魔术包检测寄存器

寄存器名称	DP83869 地址
接收配置寄存器	Reg 0x134
接收状态寄存器	Reg 0x135
MAC 目标地址寄存器	Reg 0x136-0x138
接收安全唤醒密码寄存器	Reg 0x139-0x13B
字节掩码	Reg 0x15C-0x15F

7.3.2 IEEE1588 时间戳帧起始检测

DP83869HM 支持在 SFD (起始帧定界符) 上为接收和发送路径使用 IEEE 1588 指示脉冲。该脉冲可以传送到各种引脚。脉冲表示符号在线路 (用于发送) 或接收到的第一个符号 (用于接收) 上呈现的实际时间。可以使用 RX 的寄存器 50h 位 [9:7] 和 TX 的 [6:4]，通过增量为 8ns 的寄存器来调整脉冲的精确时序。




图 7-2. IEEE 1588 消息时间戳点

SFD 脉冲输出可以使用 GPIO 多路复用控制寄存器 GPIO_MUX_CTRL (寄存器地址 1E0h) 进行配置。还必须设置 RXCFG (寄存器地址 134h) 中的 ENHANCED_MAC_SUPPORT 位来允许 SFD 输出。

7.3.2.1 SFD 延迟差和确定性

对于延迟敏感协议而言，使用 RGMII 的 RX_CTRL 和 TX_CTRL 信号的时间戳数据包发送和接收不够精确。SFD 脉冲为系统设计人员提供了一种提高数据包时间戳准确性的方法。SFD 脉冲的变化虽然固有地小于 RGMII 信号，但由于 1000BASE-T 定义的架构，它仍然表现出延迟变化。本节提供了一种方法来确定何时发生 SFD 延迟变化，以及如何补偿系统软件中的变化以提高时间戳精度。

下一节使用了基线延迟和 SFD 变化这两个术语。基线延迟是 TX_SFD 脉冲到所连接链路伙伴的 RX_SFD 脉冲之间测得的时间，其中假设以太网电缆的全部 4 对电缆的传播时间完全匹配。在所有 4 对完全匹配的场景中，1000BASE-T PHY 不必在线路上对齐 4 个接收到的符号，也不必因对齐而引入额外延迟。




图 7-3. 延迟测量中的基线延迟和 SFD 变化

SFD 变化是当 PHY 必须引入延迟以使 4 个符号与以太网电缆对齐时，RX_SFD 脉冲之前的基线延迟中增加的额外时间。当通过电缆连接、自动协商重新启动、PHY 复位或其他外部系统影响建立新的链路时，可能会发生变化。在单个不间断链路期间，SFD 变化保持不变。

DP83869HM 可以限制和报告在 1000Mb 工作模式下施加到 SFD 脉冲的变化。在 1000Mb 模式下建立链路之前，同步 FIFO 控制寄存器（寄存器地址 E9h）必须设置为值 0xDF22。以下 SFD 变化补偿方法仅在同步 FIFO 控制寄存器已初始化并建立新链路后才能应用。如果链路已经存在，则可以通过设置控制寄存器（寄存器地址 1Fh）中的 SW_RESTART 位 [14] 来设置同步 FIFO 控制寄存器值，然后执行软件重新启动。

7.3.2.1.1 引导器模式下的 1000Mb SFD 变化

当 DP83869HM 在 1000Mb 引导模式下运行时，可以使用偏移 FIFO 状态寄存器（寄存器地址 55h）位[7:4]来估算 RX_SFD 脉冲的变化。从偏斜 FIFO 状态寄存器位[7:4]读取的值必须乘以 8ns，以估算增加到基线延迟的 RX_SFD 变化。

示例：在前导 1000Mb 模式下运行时，从偏移 FIFO 寄存器位[7:4]读取值 0x2。
从 TX_SFD 到 RX_SFD 测量值中减去 $2 \times 8\text{ns} = 16\text{ns}$ ，以确定基线延迟。

7.3.2.1.2 跟随器模式下的 1000Mb SFD 变化

当 DP83869HM 在 1000Mb 跟随器模式下运行时，可以使用偏移 FIFO 状态寄存器（寄存器地址 55h）位[3:0]来确定 RX_SFD 脉冲的变化。从偏斜 FIFO 状态寄存器位[3:0]读取的值必须乘以 8ns，以估算增加到基线延迟的 RX_SFD 变化。

示例：在跟随器 1000Mb 模式下运行时，从偏移 FIFO 寄存器位[3:0]读取值 0x1。
从 TX_SFD 到 RX_SFD 测量值中减去 $1 \times 8\text{ns} = 8\text{ns}$ ，以确定基线延迟。

7.3.2.1.3 100Mb SFD 变化

100Mb 运行模式下的延迟变化由随机过程决定，不需要对 SFD 脉冲进行任何寄存器读取或系统级补偿。

7.3.3 时钟输出

DP83869HM 有多个内部时钟，包括本地基准时钟、以太网发送时钟和以太网接收时钟。外部晶体或振荡器为本地基准时钟提供激励。本地基准时钟用作器件内所有时钟的中央时钟源。

本地基准时钟嵌入到发送网络数据包流量中，并从接收器节点的网络数据包流量中恢复。接收时钟从接收到的以太网数据包数据流中恢复，并锁定到伙伴中的发送时钟。

如果使用 I/O 配置寄存器（地址 170H），DP83869HM 可配置为通过 CLK_OUT 引脚输出这些内部时钟。默认情况下，输出时钟与 XI 振荡器/晶体输入同步。默认输出时钟设计用作另一个 DP83869HM 器件的参考时钟。通过寄存器，输出时钟可配置为与 125MHz 数据速率或 25MHz 5 分频速率下的接收数据同步。输出时钟还可以配置为输出线路驱动器发送时钟。在 1000Base-T 模式下运行时，可以为四个发送或接收通道中的任何一个配置输出时钟。

请注意，当 DP83869HM 的时钟输出用作另一个器件（例如菊花链中的两个 DP83869HM）的时钟输入时，不得通过 RESET 引脚复位主 DP83869HM。如果需要复位，则必须通过软件执行复位。可以使用 I/O 配置寄存器的 CLK_O_DISABLE 位来禁用输出时钟。

7.3.4 回送模式

提供了多个环回选项，可用于测试和验证 PHY 中的各种功能块。启用环回模式后，可以对数字和模拟数据路径进行电路内测试。通常，DP83869HM 可配置为任何一种近端环回模式，也可配置为远端（反向）环回模式。MII 环回是使用 BMCR（寄存器地址 0h）进行配置的。所有其他环回模式均通过 BIST_CONTROL（寄存器地址 16h）启用。除非另有说明，否则所有速度（10/100/1000）和所有 MAC 接口（SGMII 和 RGMII）都支持环回模式。




图 7-4. 环回

7.3.4.1 近端环回

近端环回提供了通过数字或模拟电路将传输的数据环回至接收器的能力。可通过环回控制位选择信号的环回点，提供了多种可选配置。

配置环回模式时，环回配置寄存器 (LOOPCR) 地址 FEh 必须设置为 0xE720。

为了保持所需的工作模式，必须在选择近端环回模式之前禁用自动协商功能。该限制不适用于外部环回模式。

选择环回模式以前，必须禁用自动 MDIX 功能。必须手动进行 MDI 或 MDIX 配置。

7.3.4.1.1 MII 环回

MII 环回是穿过 PHY 的最浅环路。MII 环回是一种用于验证 MAC 与 PHY 之间通信的测试模式。在 MII 环回模式下，数据被环回、并且可以通过寄存器配置为传输到介质。在 100Base-TX 模式下，通过寄存器 0h 启用 MII 环回后，将 0x4 写入寄存器 16h，以确保 MII 环回正常运行。

7.3.4.1.2 PCS 环回

PCS 环回发生在 PHY 的 PCS 层。使用 PCS 环回时不执行信号处理。

7.3.4.1.3 数字环回

数字环回包括整个数字发送 - 接收路径。数据在模拟电路之前环回。

7.3.4.1.4 模拟环回

模拟环回包括整个模拟发送和接收路径。为了在模拟环回模式下正常运行，请在铜缆模式下运行时将 100 Ω 端连接到铜缆侧，在光纤模式下运行时将 100 Ω 端连接到光纤侧。

7.3.4.1.5 外部环回

在 10BASE-Te 或 100Base-T 模式下运行时，通过将发送引脚连接到接收引脚，可以在 RJ-45 连接器上环回信号。由于 1000Base-T 模式下的信令性质，不支持这种类型的外部环回。模拟环回提供了一种在 1000Base-T 模式下运行时在模拟电路中环回数据的方法。

7.3.4.1.6 远端 (反向) 环回

远端 (反向) 环回是一种特殊的测试模式，允许与链路伙伴进行 PHY 测试。在此模式下，从链路伙伴接收的数据通过 PHY 的接收器传递，在 MAC 接口上环回，然后发送回链路伙伴。在反向环回模式下，来自 MAC 的所有数据信号都将被忽略。通过寄存器配置，也可以将数据传输到 MAC 接口上。

环回的可用性取决于 PHY 的工作模式。这些环回模式下的链路状态也受工作模式的影响。表 7-2 列出了环回不可用的例外情况。

表 7-2. 环回可用性例外

OP 模式	环回	例外
铜	PCS	10M
光纤	MII	100M
	PCS	100M
	模拟	100M、1000M
SGMII 转 RGMII	PCS	10M、100M、1000M
	数字	10M、100M、1000M
	模拟	10M、100M、1000M
	外部	10M、100M、1000M
RGMII 转 SGMII	PCS	10M、100M、1000M
	外部	10M、100M、1000M
介质转换器	MII	100M、1000M
	模拟	100M 光纤接口
	外部	100M 光纤接口
		100M、1000M 铜缆接口

7.3.5 BIST 配置

该器件包含内部 PRBS 内置自检 (BIST) 电路，可适应电路内测试或诊断。BIST 电路可用于测试发送和接收数据路径的完整性。BIST 可以通过两个内部环回 (数字或模拟) 执行，也可以通过利用电缆固定装置的外部环回进行。BIST 采用真实数据包和数据包间间隙 (IPG) 格式来模拟线路上的假随机数据传输场景。BIST 可实现对数据包长度和 IPG 的完全控制。

BIST 采用独立的发送和接收路径，且发送时钟能够生成假随机序列的连续流。该器件为 BIST 生成一个 15 位假随机序列。接收到的数据将与 BIST 线性反馈移位寄存器 (LFSR) 生成的假随机数据进行比较，以确定 BIST 通过或失败状态。PRBS 校验器接收到的错误字节数存储在 PRBS_TX_CHK_CTRL register (39h)。可以从 GEN_STATUS2 寄存器 (17h) 读取状态：PRBS 校验器是否锁定到传入接收位流、PRBS 是否失去同步，以及数据包发生器是否处于繁忙状态。若要识别适当数据接收的起始位置，需要锁定和同步指示，而对于任何链路故障或数据损坏，最能起到指示作用的是 PRBS_TX_CHK_CTRL 寄存器 (39h) 中错误计数器的内容。接收到的字节数存储在 PRBS_TX_CHK_BYTE_CNT (3Ah) 中。

通过使用 BIST_CONTROL 寄存器 (16h)，可以将 PRBS 测试置于连续模式。在连续模式下，当其中一个 PRBS 计数器达到最大值时，此计数器再次从零开始计数。PRBS 模式在桥接模式下不适用，不得使用。

BIST 配置示例：

1. 启用数字环回
 - a. 将 0xE720 写入寄存器 0x00FE
 - b. 将 0x0140 写入寄存器 0x0000
 - c. 将 0x5028 写入寄存器 0x0010
 - d. 将 0x0004 写入寄存器 0x0016
2. 等待链路建立
 - a. 无论电缆是否连接，PHY 链路状态都会变为高电平。
3. 启用针对铜缆的 PRBS 发送与校验器
 - a. 将 0xF004 写入寄存器 0x00016
4. 等待 PRBS 锁定
 - a. 等待寄存器 0x0017[11] 变为高电平

5. 读取数据包统计信息
 - a. 将 0x0201 写入寄存器 0x0072，以锁存统计信息
 - b. 读取下面的寄存器
 - i. 0x0071 (PRBS 字节计数)
 - ii. 0x0072 (位[7:0] 错误计数)
 - iii. 0x01A8 (数据包计数)
 - iv. 0x01A9 (数据包计数)

7.3.6 中断

DP83869HM 可配置为在发生内部状态变化时生成中断。该中断允许 MAC 根据 PHY 中的状态运行，而无需轮询 PHY 寄存器。可以通过中断寄存器 MICR (12h) 和 FIBER_INT_EN (C18h) 选择中断源。可以从 ISR (13h) 和 FIBER_INT_STTS (C19h) 寄存器读取中断状态。一些中断默认启用，并可通过寄存器访问来禁用。必须读取两个中断状态寄存器以清除挂起的中断。新中断在清除挂起的中断之前不会路由到中断引脚。

7.3.7 节能模式

DP83869HM 支持四种节能模式。详细信息如下所示。

7.3.7.1 IEEE 断电

PHY 会断电，但通过 MDIO-MDC 引脚访问 PHY 的情况会保留。可以通过将外部 PWDN 引脚置为有效或设置 BMCR (寄存器 0h) 的位 11 来激活此模式。

通过下电上电、软件复位或清空 BMCR 寄存器中的位 11，可以使 PHY 退出此模式。但是，必须将外部 PWDN 引脚置为无效。如果 PWDN 引脚保持有效，则 PHY 将保持断电状态。

7.3.7.2 主动睡眠

在此模式下，所有数字和模拟块都断电。检测到链路伙伴后，PHY 会自动上电。当链路伙伴关闭或未激活但 PHY 无法断电时，此模式对于节能非常有用。在主动睡眠模式下，PHY 仍会例行向链路伙伴发送 NLP。通过向 PHYCR (寄存器 10h) 的位 [9:8] 写入 10b，可以激活此模式。当自动 MDIX 开启时，无法使用睡眠模式。

7.3.7.3 被动睡眠

这就像主动睡眠一样，只是 PHY 不发送 NLP。通过向 PHYCR (寄存器 10h) 的位 [9:8] 写入 11b，可以激活此模式。当自动 MDIX 开启时，无法使用睡眠模式。

7.3.8 镜像模式

在某些应用中，电缆连接器的方向可能需要 PMD 覆铜线迹相互交叉。这会使电路板布局布线复杂化。DP83869HM 可以通过实现器件内部端口的镜像来解决该问题。

在 10/100 操作中，端口镜像的映射如表 7-3 所示。在 100Mbps 模式下使用镜像模式时，TI 建议用户读取寄存器 0xA1 并在寄存器 A0h 中写入相同的值。

表 7-3. 10/100 操作中的镜像端口配置

MDI 模式	镜像端口配置
MDI	A → D
	B → C
MDIX	A → D
	B → C

在千兆操作中，端口镜像的映射如表 7-4 所示。

表 7-4. 千兆位操作中的镜像端口配置

MDI 模式	镜像端口配置
MDI 或 MDIX	A → D
	B → C
	C → B
	D → A

可以通过 **Strap** 配置或使用 **CFG4** 寄存器 (地址 31h) 中的端口镜像启用位通过寄存器配置来启用镜像模式。在镜像模式下, 信号的极性也会反转。

7.3.9 速度优化

速度优化也称为链路降档, 可在千兆位链路建立多次连续尝试失败后, 回退到 100M 操作。如果仅使用四根导线 (两根双绞线) 布线而不是使用八根导线 (四根双绞线) 的标准布线, 则可能会出现这种情况。

在回退到 100M 操作之前, 失败的链路尝试次数是可配置的。默认情况下, 在回退到 100M 之前需要四次失败的链路尝试。

在增强模式下, 如果在 C 和 D 通道上未检测到能量, 则在一次链路尝试失败后可能会回退到 100M。如果在千兆和 100M 模式下链路建立失败, 速度优化还支持回退到 10M。

可通过寄存器配置来启用速度优化。

7.3.10 电缆诊断

随着以太网设备的大量部署, 对可靠、全面和用户友好型电缆诊断工具的需求比以往任何时候都更加强烈。所部署的电缆、拓扑结构和连接器种类繁多, 因此需要以非侵入的方式识别和报告电缆故障。DP83869HM 为电缆诊断提供时间域反射法 (TDR) 功能。

7.3.10.1 TDR

DP83869HM 使用时域反射法 (TDR) 来确定电缆、连接器和终端的质量, 还可以估算电缆长度。能够诊断的部分潜在问题包括开路、短路、电缆阻抗不匹配、连接器不良、端接不匹配、跨接故障、交叉短路以及任何其他电缆不连续性。

DP83869HM 沿着所连接电缆的两个线对中的每一个线对发送已知幅度的测试脉冲。发送的信号沿电缆传输时, 会通过每个电缆缺陷、故障、连接器不良以及电缆末端进行反射。发送脉冲后, DP83869HM 会测量所有这些反射脉冲的返回时间和幅度。该技术能够以 $\pm 1\text{m}$ 的精度, 测量非端接电缆 (开路或短路)、不连续电缆 (连接器不良)、端接不当电缆以及交叉对线的距离与幅度 (阻抗)。

DP83869HM 还使用数据平均来降低噪声并提高精度。DP83869HM 可以记录所测试对内最多五次反射。如果记录的反射超过 5 次, DP83869HM 会保存前 5 次反射。如果检测到交叉故障, TDR 会在测试通道中保存第一个交叉故障位置以及最多 4 次反射。DP83869HM TDR 可测量长度超过 100m 的电缆。

对于所有的 TDR 测量, 到达时间和物理距离之间的转换由外部主机通过少量计算 (例如乘法、加法和查询表) 来完成。主机必须知道电缆的预期传播延迟, 该延迟取决于电缆的类别 (例如 CAT5、CAT5e 或 CAT6) 等因素。

以下情况下允许在 DP83869HM 进行 TDR 测量:

- 当链路伙伴断开时 - 在另一侧拔下电缆
- 链路伙伴已连接但保持静默 (例如, 在断电模式下)
- 通过设置寄存器 9h (CFG1) 的位 7, 可以在链路故障或断开时自动激活 TDR。链路故障后 TDR 运行的结果保存在 TDR 寄存器中。

软件可以随时读取这些寄存器, 对 TDR 结果进行后处理。此模式适用于链路由于电缆断开而断开的情况。例如, 在链路发生故障后, 线路保持静默, 以便 TDR 能够正常运行。

7.3.11 快速链路丢弃

DP83869HM 包括高级链路断开功能，可支持各种实时应用。链路断开机制是可配置的，并包含可实现极快链路丢弃反应时间的增强模式。




图 7-5. 快速链路丢弃机制

如图 7-5 中所述，链路中断机制基于监控信号行为的时间窗口搜索周期。默认情况下会设置 T1 窗口，将 100M 模式下的典型链路压降减少到 1ms 以下，在 1000M 模式下减少到 0.5ms 以下。

DP83869HM 支持缩短称为“快速链路断开”模式的窗口的增强模式。在此模式下（可以使用 FLD_CFG 寄存器（地址 0x2C））T1 窗口会显著缩短，在大多数情况下小于 10 μs。在这段时间内，允许使用多个标准来生成链路丢失事件并丢弃链路：

1. 解码器同步丢失
2. 接收错误
3. MLT3 错误
4. 均方误差 (MSE)
5. 能量损耗

快速链路断开功能允许单独使用这些选项中的每一个或以任何组合方式使用。请注意，由于这种模式可以实现极快的反应时间，因此器件更容易遇到临时链路质量较差的情况。

7.3.12 巨型帧

传统以太网帧的最大大小约为 1518 字节。巨型帧是大小超过 1518 字节的特殊数据包，通常为数千字节。巨型帧允许以太网系统在单个帧中传输大量数据，从而减少处理器开销并提高带宽效率。DP83869 支持 1000Mbps 和 100Mbps 速度的巨型帧。

7.4 器件功能模式

7.4.1 铜缆以太网

7.4.1.1 1000BASE-T

DP83869HM 支持 IEEE 802.3 标准定义的 1000BASE-T 标准。在 1000M 模式下，PHY 使用四个 MDI 通道进行通信。1000BASE-T 可以在自动协商模式下工作。可以通过寄存器设置（[节 7.4.8](#)）或 Strap 设置（[节 7.5.1.2](#)）在 1000BASE-T 中配置 PHY。

7.4.1.2 100BASE-TX

DP83869HM 支持 IEEE 802.3 标准定义的 100BASE-TX 标准。在 100M 模式中，PHY 使用两个 MDI 通道进行通信。100BASE-TX 可以在自动协商模式或强制模式下工作。可以通过寄存器设置（[节 7.4.8](#)）或 Strap 设置（[节](#)

[7.5.1.2](#) 在 100BASE-TX 中配置 PHY。在强制 100Base-TX 模式下使用 DP83869 时，PHY 需要从寄存器 1Eh 启用强大的自动 MDIX 功能。

7.4.1.3 10BASE-Te

DP83869HM 支持 IEEE 802.3 标准定义的 10BASE-Te 标准。在 100M 模式中，PHY 使用两个 MDI 通道进行通信。10BASE-Te 可以在自动协商模式或强制模式下工作。PHY 可以通过寄存器设置 ([节 7.4.8](#)) 或 Strap 设置 ([节 7.5.1.2](#)) 在 10BASE-Te 中进行配置。

7.4.2 光纤以太网

7.4.2.1 1000BASE-X

DP83869HM 支持 IEEE 802.3 标准中定义的 1000Base-X 光纤以太网协议。在 1000M 光纤模式中，PHY 使用两个差分通道进行通信。在光纤模式下，速度不是通过自动协商来决定。链路的两端必须配置为相同的运行速度。可以通过寄存器设置 ([节 7.4.8](#)) 或 Strap 设置 ([节 7.5.1.2](#)) 将 PHY 配置为在 1000BASE-X 下运行。

7.4.2.2 100BASE-FX

DP83869HM 支持 IEEE 802.3 标准中定义的 100Base-FX 光纤以太网协议。在 100M 光纤模式中，PHY 使用两个差分通道进行通信。在光纤模式下，速度不是通过自动协商来决定。链路的两端必须配置为相同的运行速度。可以通过寄存器设置 ([节 7.4.8](#)) 或 Strap 设置 ([节 7.5.1.2](#)) 将 PHY 配置为在 100BASE-X 下运行。

7.4.3 串行 GMII (SGMII)

串行千兆位媒体独立接口 (SGMII) 提供了一种在 100/1000 PHY 与 MAC 之间传输网络数据和端口速度的方法，其信号引脚 (4 或 6 引脚) 明显少于 GMII (24 引脚) 或 RGMII (12 引脚) 所需的信号引脚。SGMII 接口使用 1.25Gbps LVDS 差分信号，与 GMII 或 RGMII 相比，它具有减少 EMI 辐射的额外优势。

由于 DP83869HM 的内部时钟和数据恢复电路 (CDR) 可以检测 SGMII 数据的发送时序，因此不需要 TX_CLK。DP83869HM 仅支持 4 线 SGMII 模式。两个差分对用于发送和接收连接。时钟和数据恢复在 MAC 和 PHY 中执行，因此不需要额外的差分对来传输时钟。

SGMII 的 1.25Gbps 速率对于 100Mbps 和 10Mbps 运行而言过高。在 100Mbps 模式下运行时，PHY 通过复制每个帧字节 10 次来延长帧，而在 10Mbps 模式下，PHY 通过复制每个帧字节 100 次来延长帧。帧延长发生在 IEEE 802.3 PCS 层上方，因此帧起始定界符每帧只出现一次。

SGMII 接口包含自动协商功能。自动协商提供了一种在 PHY 和 MAC 之间交换控制信息的机制。这允许根据 MDI 侧的媒体速度模式分辨率自动配置接口。在 MAC 环回模式下，SGMII 速度由 MDI 速度选择决定。在 MAC 环回运行期间，SGMII 接口在自动协商和强制速度模式下工作。SGMII 自动协商是默认运行模式。

可以禁用 SGMII 自动协商过程，并强制 SGMII 速度模式为 MDI 解析速度。SGMII 强制速度模式可通过 MDI 自动协商或 MDI 手动速度模式启用。SGMII 自动协商可通过 CFG2 寄存器 (地址 14h) 中的 SGMII_AUTONEG_EN 寄存器位来禁用。

需要清除 10M_SGMII_CFG 寄存器 (16Fh) 的 10M_SGMII_RATE_ADAPT 位 (位 7) 才能启用 10M SGMII 运行。

SGMII 通过电阻器 Strap 配置选项启用。有关详细信息，请参阅 [节 7.5.1](#)。

所有 SGMII 连接必须通过 0.1μF 电容器进行交流耦合。

[图 7-6](#) 所示为 4 线 SGMII 的连接图。

备注

MII 隔离 (寄存器 0h 中的位 10) 不隔离 SGMII 引脚。可通过寄存器 1DFh 禁用 SGMII，以隔离 SGMII 引脚。




图 7-6. SGMII 4 线制连接

7.4.4 简化 GMII (RGMII)

简化千兆位媒体独立接口 (RGMII) 旨在减少互连 MAC 和 PHY 所需的引脚数 (RGMII 为 12 个引脚, GMII 为 24 个引脚)。为了实现这一目标,减少了数据路径和所有相关的控制信号并对其进行多路复用。时钟的上升沿和后沿都被使用。对于千兆位操作, GTX_CLK 和 RX_CLK 时钟均为 125MHz, 对于 10Mbps 和 100Mbps 操作, 时钟频率分别为 2.5MHz 和 25MHz。

有关 RGMII 时序的更多信息,请参阅 [RGMII 接口时序预算应用手册](#)。

7.4.4.1 1000Mbps 模式运行

所有 RGMII 信号都是正逻辑。8 位数据通过利用两个时钟边沿进行多路复用。低 4 位在正时钟沿锁存, 高 4 位在后时钟沿锁存。使用相同的技术将控制信号多路复用到单个时钟周期中。

为了降低 RGMII 接口的功耗, (TX_EN - TX_ER) 和 (RX_DV - RX_ER) 进行了编码, 可在网络正常运行期间更大限度地减少转换。TX_CTRL 引脚在 GTX_CLK 上升沿表示 TX_EN, 并在 GTX_CLK 下降沿表示 TX_ER 的逻辑衍生值。RX_CTRL 在 RX_CLK 的上升沿表示 RX_DV, 并在 RX_CLK 的下降沿表示 RX_DV 和 RX_ER 的逻辑衍生产品。方程式 1 和方程式 2 中提供了 TX_CTRL 和 RX_CTRL 的编码:

$$\text{TX_CTRL} = \text{GMII_TX_ER (XOR) GMII_TX_EN} \quad (1)$$

其中

- 在 GMII 标准中, GMII_TX_ER 和 GMII_TX_EN 是逻辑等效信号。

$$\text{RX_CTRL} = \text{GMII_RX_ER (XOR) GMII_RX_DV} \quad (2)$$

其中

- 在 GMII 标准中, GMII_RX_ER 和 GMII_RX_DV 是逻辑等效信号。

当接收到没有错误的有效帧时， $RX_CTRL = True$ 在 RX_CLK 上升沿生成成为逻辑高电平， $RX_CTRL = False$ 在 RX_CLK 下降沿生成成为逻辑高电平。当未接收到帧时， $RX_CTRL = False$ 在 RX_CLK 上升沿生成成为逻辑低电平， $RX_CTRL = False$ 在 RX_CLK 下降沿生成成为逻辑低电平。

TX_CTRL 以类似的方式处理。在正常帧发送期间，信号在 GTX_CLK 的两个边沿都保持逻辑高电平，在没有指示错误的帧之间的期间，信号在两个边沿都保持低电平。

7.4.4.2 1000Mbps 模式定时

DP83869HM 为 GTX_CLK 和 RX_CLK 提供可配置的时钟偏移，以优化整个接口的时序。发送路径与接收路径可独立进行优化。发送和接收路径均通过寄存器配置支持 16 种可编程 RGMII 延迟模式。

时序路径可配置为对齐模式或移位模式。在对齐模式下，不会引入时钟偏移。在移位模式下，可以按 0.5ns 的增量或 0.25ns 的增量引入时钟偏移（通过寄存器配置）。可通过 RGMII 控制寄存器 (RGMIICTL) (地址 32h) 完成对齐模式或移位模式的配置。在移位模式下，可以使用 RGMII 延迟控制寄存器 (RGMIIIDCTL) 地址 86h 来调整时钟偏斜。默认情况下激活 RGMII 移位模式。发送和接收信号都会延迟 2ns。

7.4.4.3 10Mbps 和 100Mbps 模式

当 RGMII 接口在 100Mbps 模式下运行时，RGMII 时钟速率降至 25MHz。为了实现 10Mbps 运行，时钟会进一步降至 2.5MHz。在 RGMII 10/100 模式下，发送时钟 RGMII TX_CLK 由 MAC 生成，接收时钟 RGMII RX_CLK 由 PHY 生成。在数据包接收过程中，可对 RGMII RX_CLK 的正脉冲或负脉冲进行展宽，以适配从自由运行时钟域到数据同步时钟域的切换。当 PHY 的速度发生变化时，允许对正脉冲或负脉冲进行类似的展宽。时钟速度转换期间，时钟信号不允许出现干扰。

此接口的工作速度为 10Mbps 和 100Mbps，其速度与接口在 1000Mbps 模式下的速度相同，但数据可以在适当时钟的下降沿复制。

MAC 会将 RGMII TX_CLK 保持在低电平，直到 MAC 确保 MAC 以与 PHY 相同的速度运行。




图 7-7. RGMII 连接

7.4.5 媒体独立接口 (MII)

当 PHY 以 100M 和 10M 速度工作时，DP83869HM 还支持 MII 模式。用户必须确保以 100Mbps 或 10Mbps 模式建立 PHY 链路。MII 模式无法在 1000Mbps 模式下使用。使用自动协商来解决 MDI 速度问题时，TI 建议通过寄存器 0x9 关闭千兆位速度广播，以确保 PHY 不会以 1000Mbps 的速度建立链路。媒体独立接口是同步 4 位宽半字节数据接口，可在 100BASE-FX、100BASE-TX 和 10BASE-Te 模式下将 PHY 连接到 MAC。必须通过将寄存器 18h 设置为等于 0xE 来正确对 RX_ER 信号进行多路复用。MII 完全符合 IEEE 802.3-2002 第 22 条。

MII 信号概述如表 7-5 所示：

表 7-5. MII 信号

功能	引脚
数据信号	TX_D[3:0]
	RX_D[3:0]
发送和接收信号	TX_EN、TX_ER
	RX_DV、RX_ER




图 7-8. MII 信令

备注

无法单独通过 Strap 配置启用 MII 模式。还需要进行寄存器配置。

将 DP83869HM 配置为 MII 模式的步骤：

1. 写入 Reg 0x18 = 0xE
2. 选择 MDI 接口
 - a. 铜缆：
 - i. 写入 Reg 0x1DF = 0x60
 - b. 光纤：
 - i. 写入 Reg 0x1DF = 0x62
3. 依据表 7-6 配置 DP83869HM

表 7-6. MII 模式的 Strap 配置表

引脚名称	Strap 配置名称	引脚编号	引脚 Strap 配置连接
JTAG_TDO/GPIO_1	OPMODE_0	22	断开
RX_D3	OPMODE_1	36	MII 转铜线：断开 MII 转光纤：2.49kΩ 上拉至 VDDIO
RX_D2	OPMODE_2	35	断开

7.4.6 桥接模式

DP83869HM 支持桥接模式，以在两种 MAC 接口类型之间转换数据。桥接模式通过 Strap 配置或寄存器配置激活。DP83869HM 支持的两种桥接模式是：

- RGMII 转 SGMII 模式
- SGMII 转 RGMII 模式

7.4.6.1 RGMII 转 SGMII 模式




图 7-9. DP83869HM RGMII 转 SGMII 桥接器

在 RGMII 转 SGMII 模式下，以太网 MAC 连接到 DP83869HM 的 RGMII 引脚，PHY 连接到 DP83869 的 SGMII 引脚。在此模式下，DP83869HM 将 SGMII 配置为自动模式。在自动模式下，RGMII 端会自动调节至 SGMII 侧的链路建立速度。如果 PHY 没有链路，则 RGMII 时钟频率默认为 2.5MHz。

在 PHY 端完成自动协商后，通过 SGMII 接口将链路功能传送到 DP83869HM。但是，该信息会通过 RGMII 带内信令和 RX_CLK 调整传输至以太网 MAC。MAC 还可以从 DP83869 读取此信息。

在桥接模式下，DP83869HM SMI 充当 MAC 的跟随器模式。

7.4.6.2 SGMII 转 RGMII 模式




图 7-10. DP83869HM SGMII 转 RGMII 桥接器

在 SGMII 转 RGMII 模式下，以太网 MAC 连接到 DP83869HM 的 SGMII 引脚，PHY 连接到 DP83869 的 RGMII 引脚。在此模式下，DP83869HM 将 SGMII 配置为自动。在自动模式下，SGMII 会根据 RGMII 调整链路速度。

在 PHY 端完成自动协商后，通过 RGMII 接口将链路功能传送到 DP83869HM。但是，该信息也需要传输到以太网 MAC。MAC 可以通过寄存器从 DP83869HM 读取此信息。

在 SGMII 转 RGMII 桥接模式下，DP83869 用作以太网 PHY 的 RGMII MAC。DP83869 RX 引脚用作 DP83869 到以太网 PHY TX 引脚的输出引脚，DP83869 TX 引脚用作以太网 PHY RX 引脚的输入引脚。

在这两种桥接模式下，PHY 的 PRBS 模式均不适用，不得使用。

如果使用了 LED，则指示两种桥接模式下 RGMII 侧的状态。

7.4.7 媒体转换器模式

在介质转换器模式下，DP83869HM 可在铜缆和光纤接口之间转换数据，以实现 1000M 和 100M 速度。可通过 Strap 配置激活介质转换器模式。DP83869HM 支持非托管媒体转换器模式。



图 7-11. 媒体转换器模式

在非托管模式下，媒体转换器仍可通过 Strap 配置激活，但寄存器配置选项也用于增强功能，例如更改 LED 配置、在自动协商中广播的功能编程等，这些功能可能需要进行配置并通过寄存器编程获得支持。对 PHY 的寄存器访问会保留。这为使用 PHY 支持的其他功能提供了更大的灵活性。

铜缆接口支持自动协商，但用户必须确保铜缆侧协商的速度与光纤侧固定的速度相匹配。如果铜缆和光纤之间的速度不匹配，接口数据传输将无法成功进行。

DP83869HM 还支持 100M 和 1000M 模式下的链路损耗直通。在包含两个介质转换器（其中链路在系统的一端断开）的网络中，链路丢失指示将一直传递到远端。通过 Strap 配置来启用或禁用链路损耗直通。图 7-12 展示了一个示例。

1. 近端链路伙伴位置 1 处的铜缆链路发生故障。
2. 介质转换器禁用位置 2 处的光纤 TX 链路。
3. 系统中的介质转换器在位置 3 断开链路。
4. 第二个介质转换器会禁用铜缆链路，远端链路伙伴会失去铜缆链路。



图 7-12. 链路损耗直通

7.4.8 运行模式的寄存器配置

DP83869HM 的运行模式是通过 OPMODE[0]、OPMODE[1] 和 OPMODE[2] Strap 配置来配置的。当通过寄存器访问更改运行模式时，除了 1DFh 之外还需要额外的配置。以下各节包含通过寄存器更改运行模式所需的信息。对于下面未列出的模式，只需配置寄存器 1DFh 即可。

7.4.8.1 RGMII 转铜缆以太网模式

使用软件切换到 RGMII 转铜缆模式时所需的寄存器配置：

- 将 0x0040 写入寄存器 1DFh // 将运行模式设置为 RGMII 转铜缆

- 将 0x1140 写入寄存器 0h // 复位 BMCR
- 将 0x01E1 写入寄存器 4h // 广播 100Base-TX 和 10Base-T 能力
- 将 0x0300 写入寄存器 9h // 复位 GEN_CFG1
- 将 0x5048 写入寄存器 10h // 复位 PHY_CONTROL
- 将 0x4000 写入寄存器 1Fh // 软件复位

7.4.8.2 RGMII 转 1000Base-X 模式

- 将 0x0041 写入寄存器 1DFh // 将运行模式设置为 RGMII 至 1000Base-X
- 将 0x1140 写入寄存器 C00h // 复位 FX_CTRL
- 将 0x4000 写入寄存器 1Fh // 软件复位

7.4.8.3 RGMII 转 100Base-FX 模式

- 将 0x0042 写入寄存器 1DFh // 将运行模式设置为 RGMII 至 100Base-FX
- 将 0x2100 写入寄存器 C00h // 将速度设置为 100Mbps
- 将 0x4000 写入寄存器 1Fh // 软件复位

7.4.8.4 RGMII 转 SGMII 桥接模式

- 将 0x0043 写入寄存器 1DFh // 将运行模式设置为 RGMII 转 SGMII。
- 将 0x1140 写入寄存器 C00h // 复位 FX_CTRL
- 将 0x4000 写入寄存器 1Fh // 软件复位

7.4.8.5 1000M 媒体转换器模式

- 将 0x0044 写入寄存器 1DFh // 将工作模式设置为 1000Base-T 转 1000Base-X
- 将 0x1140 写入寄存器 0h // 复位 BMCR
- 将 0x5048 写入寄存器 10h // 复位 PHY_CONTROL
- 将 0x1140 写入寄存器 C00h // 复位 FX_CTRL
- 将 0x4000 写入寄存器 1Fh // 软件复位

7.4.8.6 100M 媒体转换器模式

- 将 0x0045 写入寄存器 1DFh // 将工作模式设置为 100Base-T 转 100Base-FX
- 将 0x1140 写入寄存器 0h // 复位 BMCR
- 将 0x5048 写入寄存器 10h // 复位 PHY_CONTROL
- 将 0x000E 写入寄存器 18h // 多路复用器 LED_1 以用作 RX_ER
- 将 0x4000 写入寄存器 1Fh // 软件复位

7.4.8.7 SGMII 转铜缆以太网模式

- 将 0x0046 写入寄存器 1DFh // 将运行模式设置为 SGMII 转铜缆
- 将 0x1140 写入寄存器 0h // 复位 BMCR
- 将 0xB00 写入寄存器 9h // 广播 1000Base-T 能力
- 将 0x5048 写入寄存器 10h // 复位 PHY_CONTROL
- 将 0x1140 写入寄存器 C00h // 复位 FX_CTRL
- 将 0x4000 写入寄存器 1Fh // 软件复位

7.4.9 串行管理接口

串行管理接口 (SMI) 支持访问 DP83869HM 内部寄存器空间，从而获得状态信息和配置。SMI 符合 IEEE 802.3-2002 第 22 条。所实现的寄存器组包括 IEEE 802.3 所需寄存器和其他几个寄存器，能够提高 DP83869HM 器件的可见性和可控性。

SMI 包括 MDC 管理时钟输入和管理 MDIO 数据引脚。MDC 时钟由外部管理实体 (也称为站 (STA)) 提供，可在 25MHz 的最大时钟速率下运行。MDC 不应持续运行，在总线空闲时可由外部管理实体关闭。

MDIO 由外部管理实体和 PHY 提供。MDIO 引脚上的数据在 MDC 时钟的上升沿锁存。MDIO 引脚需要上拉电阻 (2.2kΩ)，可在 IDLE 和转换期间将 MDIO 拉高。

最多 16 个 PHY 可共用一条公共 SMI 总线。为区分 PHY，采用了 4 位地址。上电复位期间，DP83869HM 通过锁存 PHY_ADD 配置引脚来确定 PHY 地址。

在上电复位后的首个周期内，管理实体不得启动 SMI 事务。为维持有效运行，在硬复位取消置位之后，SMI 总线必须至少在一个 MDC 周期保持未激活状态。在正常 MDIO 事务中，寄存器地址直接取自管理帧 reg_addr 字段，因此允许直接访问 32 个 16 位寄存器 (包括 IEEE 802.3 定义的寄存器和特定于供应商的寄存器)。数据字段用于读取和写入操作。开始代码由 <01> 模式指示。该模式确保 MDIO 线路从默认空闲线路状态转换。转换定义为寄存器地址字段与数据字段之间所插入的空闲位时间。为避免读操作期间发生资源争用，在第一个比特周期间，没有器件能够主动驱动 MDIO 信号。定址 DP83869HM 在第二个转换位时以零驱动 MDIO，并在此之后以所需数据驱动。图 7-13 显示了 MDC 和 MDIO 之间的时序关系，该关系由站 (STA) 和 DP83869HM (PHY) 驱动和接收，用于典型的寄存器读取访问。

对于写入事务，站管理实体会将数据写入定址 DP83869，因而无需 MDIO 转换。转换时间由管理实体通过插入 <10> 来填充。图 7-13 展示了典型 MII 寄存器写入访问的时序关系。帧结构和一般读取与写入事务如表 7-7、图 7-13 和图 7-14 所示。

表 7-7. 典型的 MDIO 帧格式

典型的 MDIO 帧格式	<idle><start><op code><device addr><reg addr><turnaround><data><idle>
读取操作	<idle><01><10><AAAA><RRRR><Z0><xxxx xxxx xxxx xxxx><idle>
写入操作	<idle><01<01><AAAA><RRRR><10><xxxx xxxx xxxx xxxx><idle>




图 7-13. 典型的 MDC/MDIO 读取操作




图 7-14. 典型的 MDC/MDIO 写入操作

7.4.9.1 扩展寄存器空间访问

DP83869HM 的 SMI 功能支持使用寄存器 REGCR (0x0D) 和 ADDAR (0x0E) 以及 IEEE 802.3ah 草案第 22 条所定义的 MDIO 管理器件 (MMD) 间接方法对扩展寄存器组进行读写访问，从而访问第 45 条所定义的扩展寄存器组。

标准寄存器组 MDIO 寄存器 0 至 31 通过正常直接 MDIO 访问或间接方法访问，但寄存器 REGCR (0x0D) 和 ADDAR (0x0E) 除外，仅使用正常 MDIO 事务访问该寄存器。SMI 功能会忽略对这些寄存器的间接访问。

REGCR (0x0D) 是 MDIO 可管理的 MMD 访问控制。通常情况下，寄存器 REGCR(4:0) 为器件地址 (DEVAD)，可将 ADDAR (0x0E) 寄存器的任何访问引向适当的 MMD。

PHY 支持一个 MMD 器件地址。特定于供应商的器件地址 DEVAD[4:0] = 11111 用于常规 MMD 寄存器访问。

经由寄存器 REGCR 和 ADDAR 的所有访问都必须使用正确的 DEVAD。其他 DEVAD 的事务都会被忽略。REGCR[15:14] 保存访问功能：地址 (00)、无后增量的数据 (01)、读写时具有后增量的数据 (10) 和仅在写入时具有后增量的数据 (11)。

表 7-8. REGCR DEVAD 函数

REGCR[15:14]	功能
00	通过访问寄存器 ADDAR 可修改扩展寄存器“设置地址”寄存器。为访问扩展寄存器组中的任何寄存器，该地址寄存器应始终处于初始化状态。
01	通过访问寄存器 ADDAR 可访问由地址寄存器中值所选择的扩展寄存器组中的寄存器。
10	通过访问寄存器 ADDAR 可访问由地址寄存器中值所选择的扩展寄存器组中的寄存器。访问完成后，读取和写入操作都会使地址寄存器中的值递增。
11	通过访问寄存器 ADDAR 可访问由地址寄存器中值所选择的扩展寄存器组中的寄存器。访问完成后，仅写入访问会使地址寄存器中的值递增。对于读取访问，地址寄存器中的值保持不变。

以下小节介绍了如何使用寄存器 REGCR 和 ADDAR 对扩展寄存器组执行操作。这些描述使用器件地址进行常规 MMD 寄存器访问 (DEVAD[4:0] = 11111)。

7.4.9.1.1 读取 (无后增量) 操作

如需读取扩展寄存器组中的寄存器：

指令	示例：READ 0x0170
1.将值 0x001F (地址函数字段 = 00, DEVAD = 31) 写入寄存器 REGCR。	将寄存器 0x0D 写入值 0x001F
2.将所需寄存器地址写入寄存器 ADDAR。	将寄存器 0x0E 写入值 0x0170
3.将值 0x401F (数据, 无后增量函数字段 = 01, DEVAD = 31) 写入寄存器 REGCR。	将寄存器 0x0D 写入值 0x401F
4.将所需扩展寄存器组寄存器的内容读取到寄存器 ADDAR。	读取寄存器 0x0E

随后读取寄存器 ADDAR (第 4 步)，继续读取由地址寄存器中值所选择的寄存器。

备注

若已配置地址寄存器，则可跳过步骤 (1) 和 (2)。

7.4.9.1.2 写入 (无后增量) 操作

如需在扩展寄存器组中写入寄存器：

指令	示例：设置寄存器 0x0170 = 0C50
1.将值 0x001F (地址函数字段 = 00, DEVAD = 31) 写入寄存器 REGCR (0x0D)。	将寄存器 0x0D 写入值 0x001F
2.将所需寄存器地址写入寄存器 ADDAR (0x0E)。	将寄存器 0x0E 写入值 0x0170
3.将值 0x401F (数据, 无后增量函数字段 = 01, DEVAD = 31) 写入寄存器 REGCR。	将寄存器 0x0D 写入值 0x401F
4.将所需扩展寄存器组寄存器的内容写入寄存器 ADDAR。	将寄存器 0x0E 写入值 0x0C50

随后写入寄存器 ADDAR (第 4 步) , 继续重写由地址寄存器中值所选择的寄存器。

备注

若已配置地址寄存器, 则可跳过步骤 (1) 和 (2)。

7.4.10 自动协商

所有 1000BASE-T PHY 都需要支持自动协商。1000BASE-T 中的自动协商功能主要用于实现以下三个目的:

- 速度和双工选择自动协商
- 引导器或跟随器分辨率自动协商
- 暂停或不对称暂停分辨率自动协商

7.4.10.1 速度和双工选择 - 优先级分辨率

自动协商功能提供了一种在链路段两端之间交换配置信息的机制。该机制通过交换快速链路脉冲 (FLP) 实现。FLP 是用于在链路段两端两台器件之间提供交换能力信号的突发脉冲信号。如需了解自动协商更多相关详情, 可参阅 IEEE 802.3 规范第 28 条。DP83869HM 支持 1000BASE-T、100BASE-TX 和 1000BASE-T 工作模式。自动协商过程能够确保根据链路伙伴与本地器件公布的能力, 选择最高性能协议 (即优先级解析)。

7.4.10.2 引导器和跟随器分辨率

如果在优先级分辨率期间选择了 1000BASE-T 模式, 则自动协商的第二个目标是解析引导节点或跟随节点配置。引导器模式优先级指定给支持多端口节点的设备, 如交换机和中继器。DTE 或 NIC 卡等单节点设备具有较低的引导器模式优先级。

7.4.10.3 暂停和对称暂停分辨率

如果在优先级解析期间选择全双工操作, 自动协商还将确定两个链路伙伴的流控制能力。流量控制机制的初衷, 是在全双工模式下, 迫使处于繁忙状态的本地站点的链路伙伴停止传输数据。与半双工运行模式 (该模式可以通过简单地生成冲突来强制链路伙伴关闭) 不同, 全双工操作需要一种机制, 以便在接收站的缓冲区已满时减慢来自链路伙伴的传输。添加了一个新的 MAC 控制层来处理暂停帧的生成和接收。每个 MAC 控制器必须广播 MAC 是否能够处理暂停帧。此外, MAC 控制器会广播是否可以在两个方向 (即接收和传输方向) 处理暂停帧。如果 MAC 控制器仅生成暂停帧但不响应链路伙伴生成的暂停帧, 则这称为非对称暂停。可以通过向 ANAR (寄存器地址 4h) 的位 10 和位 11 写入 1 来启用暂停和对称暂停功能广播。链路伙伴的暂停功能存储在 ANLPAR (寄存器地址 5h) 位 10 和 11 中。MAC 控制器必须从 ANLPAR 中读取数据以确定要运行的暂停模式。除了简单地广播和报告暂停功能之外, PHY 层不涉及暂停解析。

7.4.10.4 下一页支持

DP83869HM 支持 IEEE 802.3 第 28.2.4.1.7 条要求的“自动协商下一页”协议。ANNPTR 7h 允许配置和传输下一页。有关“自动协商下一页”功能的详细信息, 请参阅 IEEE 802.3 标准的第 28 条。

7.4.10.5 并行检测

DP83869HM 支持 IEEE 802.3 规范中定义的并行检测功能。并行检测需要 10/100Mbps 接收器监控接收信号, 并向自动协商功能报告链路状态。如果链路伙伴不支持自动协商, 但正在传输 10BASE-Te 或 100BASE-X PMA 可识别为有效链路信号的链路信号, 则自动协商功能使用此信息来配置正确的技术。

如果 DP83869HM 由于没有下一页操作的并行检测而完成自动协商, 则会设置 ANLPAR (寄存器地址 5h) 的位 5 和 7, 以反映链路伙伴中存在的运行模式。请注意, ANLPAR 的位 4:0 也会根据成功的并行检测设置为 00001, 以指示有效的 802.3 选择器字段。软件通过在设置自动协商完成 (BMSR (寄存器地址 1h) 的位 5) 后在 ANER (寄存器地址 6h) 的位 0 读取 0 来确定协商是否通过并行检测完成。如果 PHY 配置为并行检测模式, 并且发生除正常链路以外的任何情况, 则会设置并行检测故障位 (ANER (寄存器地址 6h) 的位 4)。

7.4.10.6 重启自动协商

如果自动协商成功建立了链路随后丢失, 则自动协商过程将恢复以确定链路的配置。此函数可确保在电缆断开并重新连接时可以重新建立链路。自动协商完成后, 可通过向 BMCR (寄存器地址 0h) 的第 9 位写入 1 来随时重新

启动自动协商。来自管理代理等任何实体的重新启动自动协商请求都会导致 DP83869HM 停止数据传输或链路脉冲活动，直到 `break_link_timer` 到期。因此，链路伙伴进入链路故障模式并恢复自动协商。DP83869HM 会在 `break_link_timer` 到期后通过发送 FLP (快速链路脉冲) 突发恢复自动协商。

7.4.10.7 启用通过软件自动协商

如果通过 MDIO 访问禁用了自动协商功能，并且用户希望重新启动自动协商功能，则可以通过软件访问来实现。必须清除并设置 BMCR (寄存器地址 0h) 的位 12，才能进行自动协商操作。

如果通过 Strap 配置选项禁用了自动协商功能，则无法重新启用自动协商功能。

7.4.10.8 自动协商完成时间

并行检测和自动协商通常需要 2-3 秒才能完成。此外，与下一页交换的自动协商大约需要 2-3 秒才能完成，具体取决于接下来交换的页数。有关与自动协商相关的各个计时器的完整说明，请参阅 IEEE 802.3 标准的第 28 条。

7.4.10.9 自动 MDIX 分辨率

DP83869HM 能够确定是使用直通电缆还是交叉电缆来连接链路伙伴。自动 MDIX 功能可以自动重新分配通道 A 和 B，以与链路伙伴建立链路 (通道 C 和 D 处于 1000BASE-T 模式)。自动 MDIX 解析先于实际的自动协商过程，该过程涉及快速链路脉冲交换与广播功能。在 IEEE 802.3 第 40 条第 40.8.2 节，介绍了自动 MDI/MDIX。对于 10BASE-Te 与 100BASE-TX，这并非强制要求实现的功能。

可通过 Strap 配置 (使用 AMDIX 禁用 Strap 配置) 或通过寄存器配置 (使用 PHYCR 寄存器 (地址 10h) 的位 6) 来启用或禁用自动 MDIX。禁用自动 MDIX 后，PMA 被强制为 MDI (直通) 或 MDIX (交叉)。对于 MDI 或 MDIX 手动配置，也可以通过 Strap 配置 (使用强制 MDI/X Strap 配置) 或通过寄存器配置 (使用 PHYCR 寄存器的位 5) 来完成。

对于 10/100，自动 MDIX 不受自动协商影响。自动 MDIX 在自动协商模式和手动强制速度模式下都可以工作。

7.5 编程

7.5.1 搭接配置

DP83869HM 使用很多功能引脚作为配置 (strap) 选项，以便将器件置于特定的运行模式。上电或硬复位时会对这些引脚的值进行采样。在软件复位期间，内部将根据上电或硬复位时采样的值重新加载配置 (strap) 选项。配置 (strap) 选项引脚分配定义如下。

对于器件的配置，可通过搭接引脚或管理寄存器接口完成。可利用上拉电阻器和/或下拉电阻器的建议值，设置 Strap 配置引脚输入与电源的电压比，以便选择其中一种可选模式。

MAC 接口引脚必须支持 3.3V、2.5V 与 1.8V 的 I/O 电压。由于 Strap 配置输入是在该等引脚上实现的，因此 Strap 配置也必须支持 3.3V、2.5V 与 1.8V 电源，具体取决于 I/O 选择的电压。RX_D0 和 RX_D1 引脚是 4 电平 Strap 配置引脚。所有其他 Strap 配置引脚都有两级。




图 7-15. 配置 (Strap) 电路

表 7-9. 4 级 Strap 配置电阻比

模式	目标电压			推荐的电阻器	
	Vmin (V)	Vtyp (V)	Vmax (V)	Rhi (kΩ)	Rlo (kΩ)
0	0	0	0.093 × VDDIO	断开	断开
1	0.136 × VDDIO	0.165 × VDDIO	0.184 × VDDIO	10	2.49
2	0.219 × VDDIO	0.255 × VDDIO	0.280 × VDDIO	5.76	2.49
3	0.6 × VDDIO	0.783 × VDDIO	0.888 × VDDIO	2.49	断开

表 7-10. 2 级 Strap 配置电阻比

模式	目标电压			推荐的电阻器	
	Vmin (V)	Vtyp (V)	Vmax (V)	Rhi (kΩ)	Rlo (kΩ)
0	0		0.18x VDDIO	断开	断开
1	0.5x VDDIO		0.88x VDDIO	2.49	断开

7.5.1.1 PHY 地址配置 (strap)

表 7-11. PHY 配置 (strap) 表

引脚名称	Strap 配置名称	引脚编号	默认值	PHY 地址	
				PHY_ADD1	PHY_ADD0
RX_D0	PHY_ADD[1:0]	33	00	模式 0	0
				模式 1	0
				模式 2	1
				模式 3	1
RX_D1	PHY_ADD[3:2]	34	00	模式 0	0
				模式 1	0
				模式 2	1
				模式 3	1

7.5.1.2 DP83869HM 功能模式选择配置 (strap)

表 7-12. 功能模式自动加载表

引脚名称	Strap 配置名称	引脚编号	默认值	OPMO DE[2]	OPMO DE[1]	OPMO DE[0]	功能模式
JTAG_TDO/ GPIO_1	OPMODE[0]	22	0	0	0	0	RGMII 转铜缆 (1000Base-T/ 100Base-TX/10Base-Te)
				0	0	1	RGMII 转 1000Base-X
RX_D3	OPMODE[1]	36	0	0	1	0	RGMII 转 100Base-FX
				0	1	1	RGMII-SGMII 桥接模式
RX_D2	OPMODE[2]	35	0	1	0	0	1000Base-T 转 1000Base-X
				1	0	1	100Base-TX 转 100Base-FX
				1	1	0	SGMII 转铜缆 (1000Base-T/ 100Base-TX/10Base-Te)
				1	1	1	用于边界扫描的 JTAG

7.5.1.3 基于器件模式的 LED 默认配置

下表根据 Strap 配置的 OP_MODE 汇总了 LED0、LED1 和 LED2 的默认值。

表 7-13. LED 默认值

OP_MODE[2:0]	模式说明	LED0 默认值	LED1 默认值	LED2 默认值
000	RGMII 转铜缆 (1000Base-TX/100Base-TX/10T)	10/100M/1G 链路建立：稳定亮起	1G 链路建立：稳定亮起	TX 和 RX 活动
001	RGMII 转 1000Base-X	光纤链路建立：稳定亮起	TX 活动	RX 活动
010	RGMII 转 100Base-FX	光纤链路建立：稳定亮起	TX 活动	RX 活动
011	RGMII 转 SGMII	从 10/100M/1G 建立 SGMII 链路：稳定亮起	SGMII 1G 链路建立：稳定亮起	TX 和 RX 活动
100	铜缆转 1000Base-X	已建立铜缆链路状态链路：稳定亮起 链路速率降至 100M 或切换至半双工模式：LED 闪烁 (错误情况)	已建立光纤链路：稳定亮起	TX 和 RX 活动
101	铜缆转 100Base-FX	已建立铜缆链路状态链路：稳定亮起 链路速率降至 100M 或切换至半双工模式：LED 闪烁 (错误情况)	已建立光纤链路：稳定亮起	TX 和 RX 活动
110	SGMII 转铜缆 (1000Base-TX/100Base-TX/10T)	10/100M/1G 链路建立：稳定亮起	1G 链路建立：稳定亮起	TX 和 RX 活动

7.5.1.4 RGMII/SGMII 转铜缆配置 (strap)

表 7-14. 铜缆以太网配置 (strap) 表

引脚名称	Strap 配置名称	引脚编号	默认值	ANEG_DIS	ANEGS_EL_1	ANEGS_EL_0	功能
LED_0	ANEG_DIS	47	0	0	0	0	自动协商，广播 1000/100/10，自动 MDI-X
				0	0	1	自动协商，广播 1000/100，自动 MDI-X

表 7-14. 铜缆以太网配置 (strap) 表 (续)

引脚名称	Strap 配置名称	引脚编号	默认值				
LED_1	ANEGSEL_0	46	0	0	1	0	自动协商, 广播 100/10, 自动 MDI-X
				0	1	1	NA
				1	0	0	NA
LED_2	ANEGSEL_1	45	0	1	0	1	NA
				1	1	0	强制 100M, 全双工, MDI 模式
				1	1	1	强制 100M, 全双工, MDI-X 模式
RX_CTRL	MIRROR_EN	38	0	0		端口镜像已禁用	
				1		端口镜像已启用	

7.5.1.5 RGMII 转 1000Base-X 配置 (strap)

表 7-15. 1000Base-X 配置 (strap) 表

引脚名称	Strap 配置名称	引脚编号	默认值		
LED_0	ANEG_DIS	47	0	0	启用光纤自动协商
				1	光纤强制模式
LED_1	ANEGSEL_0	46	0	0	引脚 24 上禁用信号检测
				1	将引脚 24 配置为信号检测引脚

7.5.1.6 RGMII 转 100Base-FX 配置 (strap)

表 7-16. 100Base-X 配置 (strap) 表

引脚名称	Strap 配置名称	引脚编号	默认值		
LED_1	ANEGSEL_0	46	0	0	引脚 24 上禁用信号检测
				1	将引脚 24 配置为信号检测引脚

7.5.1.7 桥接模式 (SGMII-RGMII) 配置 (strap)

表 7-17. 桥接模式配置 (strap) 表

引脚名称	Strap 配置名称	引脚编号	默认值		
RX_CTRL	MIRROR_EN	38	0	0	SGMII 至 RGMII (SGMII : MAC 接口, RGMII : PHY I/F)
				1	RGMII 转 SGMII (RGMII : MAC I/F, SGMII : PHY I/F)

7.5.1.8 100M 媒体转换器搭接

表 7-18. 100M 介质转换器 Strap 配置表

引脚名称	Strap 配置名称	引脚编号	默认值			
LED_1	ANEGSEL_0	46	0	ANEGSEL_1	ANEGSEL_0	
LED_2	ANEGSEL_1	45	0	0	0	铜缆: 自动协商 (广播 100/10), 自动 MDIX
				1	1	铜缆: 自动协商 (广播 100), 自动 MDIX
RX_CTRL	MIRROR_EN	38	0	0		铜缆: 镜像禁用
				1		铜缆: 镜像启用
RX_CLK	LINK_LOSS	32	0	0		链路中断直通已启用
				1		链路中断直通已禁用

7.5.1.9 1000M 媒体转换器搭接

表 7-19. 1000M 介质 Strap 配置表

引脚名称	Strap 配置名称	引脚编号	默认值			
LED_0	ANEG_DIS	47	0	0	光纤自动协商	
				1	光纤强制模式	
LED_1	ANEGSEL_0	46	0	ANEGSEL_1	ANEGSEL_0	
LED_2	ANEGSEL_1	45	0	0	0	铜缆：自动协商（广播 1000/100），自动 MDIX
				1	1	铜缆：自动协商（广播 1000），自动 MDIX
RX_CTRL	MIRROR_EN	38	0	0	铜缆：镜像禁用	
				1	铜缆：镜像启用	
RX_CLK	LINK_LOSS	32	0	0	链路中断直通已启用	
				1	链路中断直通已禁用	

备注

在 1000M 介质转换器模式下，如果 LP 仅支持 100Mbps 并且链路可能失败，则 Cu 自动协商不会降级为 100Mbps。

7.5.2 LED 配置

DP83869HM 最多支持三个可配置发光二极管 (LED) 引脚：LED_0、LED_1 和 LED_2。LED 上可多路复用若干功能，用于不同工作模式。根据 Strap 配置的 OPMODE[2:0]，每个 LED 的默认功能可以改变。有关更多信息，请参阅节 7.5.1.3。可使用 LEDES_CFG1 寄存器（地址 18h）选择 LED 工作模式。

LED 输出引脚也用作 strap 配置引脚，因此必须考虑实现 strap 配置和 LED 使用所需的外部元件，以避免出现资源争用。具体来说，当 LED 输出用于直接驱动 LED 时，每个输出驱动器的活动状态取决于相应 AN 输入在上电或复位时所采样的逻辑电平。

如果给定的 Strap 输入被电阻拉至低电平，则相应的输出被配置为高电平有效驱动器。相反，如果给定的 Strap 输入被电阻拉高电平，则相应的输出被配置为低电平有效驱动器。

有关外部元件的 Strap 配置连接示例，请参阅图 7-16。在此示例中，Strap 配置会导致 LED_0 的模式 0 和 LED_1 的模式 1。

LED 输出的自适应特性有助于简化这些双用途引脚的潜在实施问题。




图 7-16. Strap 配置连接示例

使用 LED 时必须考虑以下情况：

- 在强制速度的 RGMII 转 SGMII 桥接模式下，无法使用链路 LED 功能。
- 在这两种桥接模式下，LED 可配置为指示仅 TX 或仅 RX 活动。当 PHY 处于桥接模式时，LED 指示相对于 RGMII 的活动。
- 在 1000Mbps 介质转换器模式下，链路 LED 对应于铜缆接口上的 1000M 链路。如果链路速度改变，则无法使用链路 LED。
- 在 100Mbps 介质转换器模式下，链路 LED 对应于铜缆接口上的 100M 链路。如果链路速度改变，则无法使用链路 LED。

7.5.3 复位操作

DP83869HM 需要在上电期间对 RESET_N 引脚进行外部控制。如果 RESET_N 引脚连接到主机控制器，则 PHY 必须在最后一次电源上电后保持在复位状态至少 200ms，如下所示。如果主机控制器无法图 6-1 连接到 RESET_N，则需要将 RESET_N 引脚和接地端之间串联一个 100Ω 电阻器和 47μF 电容器，如图 7-17 所示。在正常运行期间，可通过硬件或软件复位来复位器件。




图 7-17. RESET_N 电路

7.5.3.1 硬件复位

对 RESET_N 引脚施加一个持续时间至少 $1\ \mu\text{s}$ 的低脉冲，以实现硬件复位。这将复位器件，以便将所有寄存器都重新初始化为默认值，并将硬件配置值重新锁存到器件中（类似于上电或复位操作）。

7.5.3.2 IEEE 软件复位

IEEE 寄存器软件复位是通过设置 BMCR 寄存器（地址 0h）的 RESET 位（位 15）来实现。该位复位 IEEE 定义的标准寄存器。

7.5.3.3 全局软件复位

通过将寄存器 CTRL（地址 1Fh）的位 15 设置为 1，可实现全局软件复位。该位会复位 PHY 中的所有内部电路，包括 IEEE 定义的寄存器和所有扩展寄存器。全局软件复位会将器件复位，使所有寄存器恢复默认值，同时保留硬件配置参数值。

7.5.3.4 全局软件重启

通过将寄存器 CTRL (1Fh) 的位 14 设置为 1，可实现全局软件重新启动。此操作会复位除寄存器文件中的寄存器之外的所有 PHY 电路。

8 寄存器映射

对于光纤操作 (RGMII 转 1000Base-X 和 RGMII 转 100Base-FX) , 光纤寄存器位置 0Cxxh 映射到 0xxxxh 地址位置, 以符合 IEEE 规范。

8.1 DP83869 寄存器

表 8-1 列出了 DP83869 寄存器的存储器映射寄存器。表 8-1 中未列出的所有寄存器偏移地址都应视为保留位置, 并且不应修改寄存器内容。

表 8-1. DP83869 寄存器

偏移	首字母缩写词	寄存器名称	部分
0h	BMCR	基本模式控制寄存器	转到
1h	BMSR	基本模式状态寄存器	转到
2h	PHYIDR1	PHY 标识符寄存器 1	转到
3h	PHYIDR2	PHY 标识符寄存器 2	转到
4h	ANAR	自动协商通告寄存器	转到
5h	ALNPAR	自动协商链路伙伴能力寄存器	转到
6h	ANER	自动协商扩展寄存器	转到
7h	ANNPTR	自动协商下一页发送寄存器	转到
8h	ANLNPTR	自动协商链路伙伴下一页接收寄存器	转到
9h	GEN_CFG1	配置寄存器 1	转到
Ah	GEN_STATUS1	状态寄存器 1	转到
Dh	REGCR	寄存器控制寄存器	转到
Eh	ADDAR	地址或数据寄存器	转到
Fh	1KSCR	1000BASE-T 状态寄存器	转到
10h	PHY_CONTROL	PHY 控制寄存器	转到
11h	PHY_STATUS	PHY 状态寄存器	转到
12h	INTERRUPT_MASK	MII 中断控制寄存器	转到
13h	INTERRUPT_STATUS	中断状态寄存器	转到
14h	GEN_CFG2	配置寄存器 2	转到
15h	RX_ERR_CNT		转到
16h	BIST_CONTROL	BIST 控制寄存器	转到
17h	GEN_STATUS2	状态寄存器 2	转到
18h	LEDS_CFG1	LED 配置寄存器 1	转到
19h	LEDS_CFG2	LED 配置寄存器 2	转到
1Ah	LEDS_CFG3	LED 配置寄存器 3	转到
1Eh	GEN_CFG4	配置寄存器 3	转到
1Fh	GEN_CTRL	控制寄存器	转到
23h	G_10BT_CTRL_1		转到
25h	ANALOG_TEST_CTRL	测试模式通道控制寄存器	转到
2Ch	GEN_CFG_ENH_AMIX		转到
2Dh	GEN_CFG_FLD		转到
2Eh	GEN_CFG_FLD_THR		转到
31h	GEN_CFG3	配置寄存器 4	转到
32h	RGMII_CTRL	RGMII 控制寄存器	转到
33h	RGMII_CTRL2		转到
37h	SGMII_AUTO_NEG_STATUS	SGMII 自动协商状态寄存器	转到

表 8-1. DP83869 寄存器 (续)

偏移	首字母缩写词	寄存器名称	部分
39h	PRBS_TX_CHK_CTRL		转到
3Ah	PRBS_TX_CHK_BYTE_CNT		转到
43h	G_100BT_REG0		转到
4Fh	SERDES_SYNC_STS		转到
50h	G_1000BT_1588_CTRL	SFD 基准延迟控制寄存器	转到
53h	G_1000BT_VTM_CFG		转到
55h	G_1000BT_PMA_STATUS	偏移 FIFO 状态寄存器	转到
6Eh	STRAP_STS	配置 (strap) 状态寄存器	转到
71h	DBG_PRBS_BYTE_CNT		转到
72h	DBG_PRBS_ERR_CNT		转到
7Bh	DBG_PKT_LEN_PRBS		转到
7Ch	DBG_IPG_LEN		转到
86h	ANA_RGMII_DLL_CTRL	移位模式下的 RGMII 延迟控制寄存器	转到
A0h	ANA_LD_TXG_FINE_GAINSEL_AB		转到
A1h	ANA_LD_TXG_FINE_GAINSEL_CD		转到
A2h	ANA_LD_FILTER_TUNE_AB		转到
A3h	ANA_LD_FILTER_TUNE_CD		转到
C5h	ANA_PLL_PROG_2		转到
C6h	ANA_PLL_PROG_PI		转到
D4h	ANA_SGMII_CTRL_2		转到
D6h	SGMII_TESTMODE		转到
DDh	ANA_LD_DATA_CTRL		转到
E4h	DSP_CFG3	DSP AGC 配置寄存器 (使用方法请参见排查指南)	转到
E9h	DSP_HYBRID_CFG2	同步 FIFO 控制寄存器	转到
EFh	DSP_CFG5	CAGC 直流补偿寄存器 (使用方法请参见排查指南)	转到
FEh	LOOPCR	环回配置寄存器	转到
102h	DSP_MASTER_TC_SEL0	引导器训练计时器寄存器 1 (使用方法请参见排查指南)	转到
103h	DSP_MASTER_TC_SEL1	引导器训练计时器寄存器 2 (使用方法请参见排查指南)	转到
104h	DSP_MASTER_TC_SEL2	引导器训练计时器寄存器 3 (使用方法请参见排查指南)	转到
10Ch	DSP_MASTER_TLOOP_KP_STEP	DSP 时序环路带宽寄存器 1 (使用方法请参见排查指南)	转到
115h	DSP_SLAVE_TC_SEL0	跟随器训练计时器寄存器 1 (使用方法请参见排查指南)	转到
118h	DSP_SLAVE_TC_SEL3	跟随器训练计时器寄存器 2 (使用方法请参见排查指南)	转到
11Dh	DSP_SLAVE_TLOOP_KF_STEP	DSP 时序环路带宽寄存器 2 (使用方法请参见排查指南)	转到
11Eh	DSP_SLAVE_TLOOP_KP_STEP	DSP 时序环路带宽寄存器 3 (使用方法请参见排查指南)	转到
134h	RXF_CFG		转到
135h	RXF_STATUS		转到
136h	RXF_PMATCH_DATA1		转到
137h	RXF_PMATCH_DATA2		转到
138h	RXF_PMATCH_DATA3		转到
139h	RXF_SCRON_PASS1		转到
13Ah	RXF_SCRON_PASS2		转到
13Bh	RXF_SCRON_PASS3		转到
13Ch	RXF_PATTERN_1		转到
13Dh	RXF_PATTERN_2		转到

表 8-1. DP83869 寄存器 (续)

偏移	首字母缩写词	寄存器名称	部分
13Eh	RXF_PATTERN_3		转到
13Fh	RXF_PATTERN_4		转到
140h	RXF_PATTERN_5		转到
141h	RXF_PATTERN_6		转到
142h	RXF_PATTERN_7		转到
143h	RXF_PATTERN_8		转到
144h	RXF_PATTERN_9		转到
145h	RXF_PATTERN_10		转到
146h	RXF_PATTERN_11		转到
147h	RXF_PATTERN_12		转到
148h	RXF_PATTERN_13		转到
149h	RXF_PATTERN_14		转到
14Ah	RXF_PATTERN_15		转到
14Bh	RXF_PATTERN_16		转到
14Ch	RXF_PATTERN_17		转到
14Dh	RXF_PATTERN_18		转到
14Eh	RXF_PATTERN_19		转到
14Fh	RXF_PATTERN_20		转到
150h	RXF_PATTERN_21		转到
151h	RXF_PATTERN_22		转到
152h	RXF_PATTERN_23		转到
153h	RXF_PATTERN_24		转到
154h	RXF_PATTERN_25		转到
155h	RXF_PATTERN_26		转到
156h	RXF_PATTERN_27		转到
157h	RXF_PATTERN_28		转到
158h	RXF_PATTERN_29		转到
159h	RXF_PATTERN_30		转到
15Ah	RXF_PATTERN_31		转到
15Bh	RXF_PATTERN_32		转到
15Ch	RXF_PATTERN_BYTE_MASK_1		转到
15Dh	RXF_PATTERN_BYTE_MASK_2		转到
15Eh	RXF_PATTERN_BYTE_MASK_3		转到
15Fh	RXF_PATTERN_BYTE_MASK_4		转到
16Fh	10M_SGMII_CFG		转到
170h	IO_MUX_CFG		转到
180h	TDR_GEN_CFG1		转到
181h	TDR_GEN_CFG2		转到
182h	TDR_SEG_DURATION1		转到
183h	TDR_SEG_DURATION2		转到
184h	TDR_GEN_CFG3		转到
185h	TDR_GEN_CFG4		转到
186h	TDR_THRESH_CFG1		转到
187h	TDR_THRESH_CFG2		转到
189h	TDR_GEN_CFG5		转到

表 8-1. DP83869 寄存器 (续)

偏移	首字母缩写词	寄存器名称	部分
190h	TDR_PEAKS_LOC_A_0_1		转到
191h	TDR_PEAKS_LOC_A_2_3		转到
192h	TDR_PEAKS_LOC_A_4_B_0		转到
193h	TDR_PEAKS_LOC_B_1_2		转到
194h	TDR_PEAKS_LOC_B_3_4		转到
195h	TDR_PEAKS_LOC_C_0_1		转到
196h	TDR_PEAKS_LOC_C_2_3		转到
197h	TDR_PEAKS_LOC_C_4_D_0		转到
198h	TDR_PEAKS_LOC_D_1_2		转到
199h	TDR_PEAKS_LOC_D_3_4		转到
1A4h	TDR_GEN_STATUS		转到
1A5h	TDR_PEAKS_SIGN_A_B		转到
1A6h	TDR_PEAKS_SIGN_C_D		转到
1A8h	DBG_PRBS_PKT_CNT_1		转到
1A9h	DBG_PRBS_PKT_CNT_2		转到
1C2h	DSP_MASTER_STEP_4	DSP 时序环路带宽寄存器 4 (使用方法请参见排查指南)	转到
1C3h	DSP_SLAVE_STEP_4	DSP 时序环路带宽寄存器 5 (使用方法请参见排查指南)	转到
1C4h	DSP_SLAVE_STEP_5	DSP 时序环路带宽寄存器 6 (使用方法请参见排查指南)	转到
1C5h	DSP_SLAVE_STEP_6_7	DSP 时序环路带宽寄存器 7 (使用方法请参见排查指南)	转到
1DFh	OP_MODE_DECODE		转到
1E0h	GPIO_MUX_CTRL		转到
1ECh	MC_LINK_LOSS		转到
C00h	FX_CTRL	光纤控制寄存器	转到
C01h	FX_STS	光纤状态寄存器	转到
C02h	FX_PHYID1	光纤 PHYID 寄存器 1	转到
C03h	FX_PHYID2	光纤 PHYID 寄存器 2	转到
C04h	FX_ANADV	光纤自动协商通告寄存器	转到
C05h	FX_LPABL	光纤链路伙伴能力寄存器	转到
C06h	FX_ANEXP	光纤自动协商扩展寄存器	转到
C07h	FX_LOCNP	光纤 LOC 下一页寄存器	转到
C08h	FX_LPNP	光纤链路伙伴下一页寄存器	转到
C10h	CFG_FX_CTRL0	光纤信号检测	转到
C18h	FX_INT_EN	光纤中断使能寄存器	转到
C19h	FX_INT_STS	光纤中断状态寄存器	转到
C1Ah	BIST_CONTROL_FX	光纤反向环回	转到
C30h	CFG_100FX_CTRL5	信号检测极性配置	转到

复杂的位访问类型经过编码可适应小型表单元。表 8-2 展示了适用于此部分中访问类型的代码。

表 8-2. DP83869 访问类型代码

访问类型	代码	说明
读取类型		
R	R	读取
RC	R C	读取 以清零

表 8-2. DP83869 访问类型代码 (续)

访问类型	代码	说明
RH	R H	读取 由硬件置位或清零
写入类型		
W	W	写入
W1C	W 1C	写入 1 以清零
WoP	W	写入
WtoPH	W	写入
复位或默认值		
-n		复位后的值或默认值

8.1.1 BMCR 寄存器 (偏移 = 0h) [复位 = 1140h]

表 8-3 中显示了 BMCR。

返回到[汇总表](#)。

IEEE 定义的用于控制 PHY 功能的寄存器。

表 8-3. BMCR 寄存器字段说明

位	字段	类型	复位	说明
15	复位	R/W	0h	该位控制 MII 复位功能。复位完成后该位自我清零。 0h = 正常运行 1h = 复位。
14	MII_LOOPBACK	R/W	0h	该位控制 MII 环回。使能后，会将数据回送给 MAC 0h = 禁用 1h = 启用
13	SPEED_SEL_LSB	R/W	0h	当自动协商禁用时，速度选择位 LSB[13] 和 MSB[6] 用于控制以太网链路的数据速率。 0h = 10Mbps 1h = 100Mbps 2h = 1000Mbps 3h = 保留
12	AUTONEG_EN	R/W	1h	控制自动协商功能 0h = 自动协商关闭 1h = 自动协商开启
11	PWD_DWN	R/W	0h	控制 IEEE 断电功能 0h = 正常模式 1h = IEEE 断电模式
10	隔离	R/W	0h	隔离 MAC 接口引脚。 0h = 正常模式 1h = MAC 隔离模式使能
9	RSTRT_AUTONEG	R/WtoPH	0h	重启自动协商 0h = 正常模式 1h = 重启自动协商
8	DUPLEX_EN	R/W	1h	控制以太网链路的半双工和全双工模式 0h = 半双工模式 1h = 全双工模式
7	COL_TST	R/W	0h	控制冲突信号测试 0h = 禁用冲突信号测试 1h = 使能冲突信号测试
6	SPEED_SEL_MSB	R	1h	当自动协商禁用时，控制以太网链路的数据速率。更多信息请参见位 13 的描述。

表 8-3. BMCR 寄存器字段说明 (续)

位	字段	类型	复位	说明
5-0	RESERVED	R	0h	保留

8.1.2 BMSR 寄存器 (偏移 = 1h) [复位 = 7949h]

表 8-4 中显示了 BMSR。

返回到[汇总表](#)。

IEEE 定义的用于显示 PHY 状态的寄存器

表 8-4. BMSR 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14	100M_FDUP	R	1h	100Base-TX 全双工 0h = PHY 无法执行全双工 100Base-X 1h = PHY 能够执行全双工 100Base-X
13	100M_HDUP	R	1h	100Base-TX 半双工 0h = PHY 无法执行半双工 100Base-X 1h = PHY 能够执行半双工 100Base-X
12	10M_FDUP	R	1h	10Base-Te 全双工 0h = PHY 无法在全双工模式下以 10Mbps 的速度运行 1h = PHY 能够在全双工模式下以 10Mb/s 的速度运行
11	10M_HDUP	R	1h	10Base-Te 半双工 0h = PHY 无法在半双工模式下以 10Mbps 的速度运行 1h = PHY 能够在全双工模式下以 10Mb/s 的速度运行
10	RESERVED	R	0h	保留
9	RESERVED	R	0h	保留
8	EXT_STS	R	1h	寄存器 15 中关于 1000Base-T 能力的扩展状态信息 1h = 寄存器 0x0F 中的扩展状态信息
7	RESERVED	R	0h	保留
6	MF_PREAMBLE_SUP	R	1h	能够接收前导码受抑制的管理帧。 0h = PHY 不接受前导码受抑制的管理帧 1h = PHY 接受前导码受抑制的管理帧
5	AUTONEG_COMP	R	0h	自动协商状态 0h = 自动协商过程未完成 1h = 自动协商过程已完成
4	REMOTE_FAULT	RC	0h	远程故障检测 0h = 未检测到远程故障情况 1h = 检测到远程故障情况
3	AUTONEG_ABL	R	1h	自动协商能力 0h = PHY 无法执行自动协商 1h = PHY 能够执行自动协商
2	LINK_STS1	R	0h	链路状态 此为低电平锁存, 需要读取两次才能确认有效的链路建立 0h = 链路断开 1h = 链路已建立
1	JABBER_DTCT	RC	0h	检测到 Jabber 0h = 未检测到 Jabber 1h = 检测到 Jabber
0	EXT_CAPBLTY	R	1h	扩展寄存器功能 0h = 基本寄存器组功能 1h = 扩展寄存器组功能

8.1.3 PHYIDR1 寄存器 (偏移 = 2h) [复位 = 2000h]

PHYIDR1 如 表 8-5 所示。

返回到[汇总表](#)。

PHY 标识符寄存器 1 和 2 共同构成 DP83869 的唯一标识符。该标识符由组织唯一标识符 (OUI)、供应商型号和型号版本号拼接组成。PHY 可根据需要将 PHY 标识符的 32 位中的每一位返回零值。PHY 标识符旨在支持网络管理。德州仪器 (TI) 由 IEEE 分配的 OUI 为 080028h。

表 8-5. PHYIDR1 寄存器字段说明

位	字段	类型	复位	说明
15-0	OUI_MSB	R	2000h	OUI 最高有效位：OUI (080028h) 的第 3 至 18 位分别存储于此寄存器的第 15 至 0 位中。OUI 的位编号从 1 (MSB) 到 24 (LSB)。OUI 的最高有效两位忽略不计 (IEEE 标准将其称为位 1 和位 2)。

8.1.4 PHYIDR2 寄存器 (偏移 = 3h) [复位 = A0F1h]

PHYIDR2 如 表 8-6 所示。

返回到[汇总表](#)。

表 8-6. PHYIDR2 寄存器字段说明

位	字段	类型	复位	说明
15-10	OUI_LSB	R	28h	OUI 最低有效位：OUI (080028h) 的第 19 至 24 位分别映射自此寄存器的第 15 至 10 位。
9-4	MODEL_NUM	R	Fh	型号：六位供应商型号映射自第 9 至 4 位 (最高有效位对应第 9 位)。
3-0	REVISION_NUM	R	1h	版本号：四位供应商型号版本号映射自第 3 至 0 位 (最高有效位对应第 3 位)。对于所有主要器件更改，该字段都会递增。

8.1.5 ANAR 寄存器 (偏移 = 4h) [复位 = 0001h]

表 8-7 中显示了 ANAR。

返回到[汇总表](#)。

此寄存器包含该器件的通告能力，这些能力会在自动协商期间发送至 PHY 的链路伙伴。自动协商完成之前 (如基本模式状态寄存器 (地址 01h) 中的自动协商完成位 BMSR[5] 所示) 对此寄存器的任何写入，之后都必须重新进行协商。这可确保能在自动协商中正确使用新值。

表 8-7. ANAR 寄存器字段说明

位	字段	类型	复位	说明
15	NEXT_PAGE_1_ADV	R/W	0h	下一页通告 0h = 不通告希望发送更多软件后续页 1h = 通告希望发送更多软件后续页
14	RESERVED	R	0h	保留
13	REMOTE_FAULT_ADV	R/W	0h	远程故障通告 0h = 不通告远程故障事件检测 1h = 通告远程故障事件检测
12	ANAR_BIT12	R/W	0h	
11	ASYMMETRIC_PAUSE_ADV	R/W	0h	1b = 通告非对称暂停能力 0b = 不通告非对称暂停能力
10	PAUSE_ADV	R/W	0h	0h = 不广播暂停能力 1h = 广播暂停能力

表 8-7. ANAR 寄存器字段说明 (续)

位	字段	类型	复位	说明
9	G_100BT_4_ADV	R/W	0h	不支持 100BT-4
8	G_100BTX_FD_ADV	R/W	0h	100Base-TX 全双工。默认值取决于 Strap 配置, 无 Strap 配置时默认值为“1”。 0h = 不通告 100Base-TX 全双工能力 1h = 通告 100Base-TX 全双工能力
7	G_100BTX_HD_ADV	R/W	0h	100Base-TX 半双工。默认值取决于 Strap 配置, 无 Strap 配置时默认值为“1”。 0h = 不通告 100Base-TX 半双工能力 1h = 通告 100Base-TX 半双工能力
6	G_10BT_FD_ADV	R/W	0h	默认值取决于 Strap 配置, 无 Strap 配置时默认值为“1” 0h = 不通告 10Base-T 全双工能力 1h = 通告 10Base-T 全双工能力
5	G_10BT_HD_ADV	R/W	0h	默认值取决于 Strap 配置, 无 Strap 配置时默认值为“1” 0h = 不通告 10Base-T 半双工能力 1h = 通告 10Base-T 半双工能力
4-0	SELECTOR_FIELD_ADV	R/W	1h	技术选择器字段 (802.3 == 00001)

8.1.6 ALNPAR 寄存器 (偏移 = 5h) [复位 = 0000h]

表 8-8 中显示了 ALNPAR。

返回到[汇总表](#)。

该寄存器包含自动协商期间接收到的链路伙伴的通告能力。若支持后续页, 则自动协商成功后内容会改变。

表 8-8. ALNPAR 寄存器字段说明

位	字段	类型	复位	说明
15	NEXT_PAGE_1_LP	R	0h	0h = 链路伙伴不通告希望发送更多软件后续页 1h = 链路伙伴通告希望发送更多软件后续页
14	ACKNOWLEDGE_1_LP	R	0h	0h = 链路伙伴未应答接收链路伙伴的链路码字 1h = 链路伙伴应答接收链路伙伴的链路码字
13	REMOTE_FAULT_LP	R	0h	0h = 链路伙伴不通告远程故障事件检测 1h = 链路伙伴通告远程故障事件检测
12	RESERVED	R	0h	保留
11	ASYMMETRIC_PAUSE_LP	R	0h	0h = 链路伙伴不通告非对称暂停能力 1h = 链路伙伴通告非对称暂停能力
10	PAUSE_LP	R	0h	0h = 链路伙伴不通告暂停能力 1h = 链路伙伴通告暂停能力
9	G_100BT4_LP	R	0h	0h = 链路伙伴不通告 100Base-T4 能力 1h = 链路伙伴通告 100Base-T4 能力
8	G_100BTX_FD_LP	R	0h	0h = 链路伙伴不通告 100Base-TX 全双工能力 1h = 链路伙伴通告 100Base-TX 全双工能力
7	G_100BTX_HD_LP	R	0h	0h = 链路伙伴不通告 100Base-TX 半双工能力 1h = 链路伙伴通告 100Base-TX 半双工能力
6	G_10BT_FD_LP	R	0h	0h = 链路伙伴不通告 10Base-T 全双工能力 1h = 链路伙伴通告 10Base-T 全双工能力
5	G_10BT_HD_LP	R	0h	0h = 链路伙伴不通告 10Base-T 半双工能力 1h = 链路伙伴通告 10Base-T 半双工能力
4-0	SELECTOR_FIELD_LP	R	0h	技术选择器字段

8.1.7 ANER 寄存器 (偏移 = 6h) [复位 = 0064h]

表 8-9 中显示了 ANER。

返回到[汇总表](#)。

此寄存器包含其他本地器件和链路伙伴状态信息。

表 8-9. ANER 寄存器字段说明

位	字段	类型	复位	说明
15-7	RESERVED	R	0h	保留
6	RX_NEXT_PAGE_LOC_A BLE	R	1h	0h = 所接收下一页的存储位置不由第 6.5 位指定 1h = 所接收下一页的存储位置由第 6.5 位指定
5	RX_NEXT_PAGE_STOR_ LOC	R	1h	0h = 链路伙伴后续页存储于寄存器 5 中 1h = 链路伙伴后续页存储于寄存器 8 中
4	PRLL_TDCT_FAULE	RC	0h	此状态为 LH (高电平锁存) 0h = 并行检测过程中未检测到故障 1h = 并行检测过程中检测到故障
3	LP_NP_ABLE	R	0h	0h = 链路伙伴无法交换下一页 1h = 链路伙伴能够交换下一页
2	LOCAL_NP_ABLE	R	1h	0h = 本地器件无法交换下一页 1h = 本地器件能够交换下一页
1	PAGE_RECEIVED_1	RC	0h	此状态为 LH (高电平锁存) 0h = 尚未收到新页面 1h = 已收到新页面
0	LP_AUTONEG_ABLE	R	0h	0h = 链路伙伴不具备自动协商能力 1h = 链路伙伴具备自动协商能力

8.1.8 ANNPTR 寄存器 (偏移 = 7h) [复位 = 2001h]

表 8-10 中显示了 ANNPTR。

返回到[汇总表](#)。

此寄存器包含该器件在自动协商期间发送给 PHY 链路伙伴的下一页信息。

表 8-10. ANNPTR 寄存器字段说明

位	字段	类型	复位	说明
15	NEXT_PAGE_2_ADV	R/W	0h	0h = 不广播希望发送更多后续页 1h = 广播希望发送更多后续页
14	RESERVED	R	0h	保留
13	MESSAGE_PAGE	R/W	1h	0h = 当前页为未格式化页面 1h = 当前页为消息页面
12	ACKNOWLEDGE2	R/W	0h	0h = 不设置 ACK2 位 1h = 设置 ACK2 位
11	翻转	R	0h	每页翻转一次。初始值为 !4.11
10-0	MESSAGE_UNFORMATT ED	R/W	1h	消息/非格式化页面的内容

8.1.9 ANLNPTR 寄存器 (偏移 = 8h) [复位 = 2001h]

ANLNPTR 如表 8-11 所示。

返回到[汇总表](#)。

此寄存器包含链路伙伴在自动协商期间发送的下一页信息。

表 8-11. ANLNPTR 寄存器字段说明

位	字段	类型	复位	说明
15	NEXT_PAGE_2_LP	R	0h	0h = 链路伙伴不通告希望发送更多后续页 1h = 链路伙伴通告希望发送更多后续页
14	ACKNOWLEDGE_2_LP	R	0h	0h = 链路伙伴未应答接收链路码字 1h = 链路伙伴应答接收链路码字
13	MESSAGE_PAGE_LP	R	1h	0h = 接收到的页面为非格式化页面 1h = 接收到的页面为消息页面
12	ACKNOWLEDGE2_LP	R	0h	0h = 链路伙伴不设置 ACK2 位 1h = 链路伙伴设置 ACK2 位
11	TOGGLE_LP	R	0h	每页翻转一次。初始值为 !5.11
10-0	MESSAGE_UNFORMATTED_LP	R	1h	消息/非格式化页面的内容

8.1.10 GEN_CFG1 寄存器 (偏移 = 9h) [复位 = 0300h]

GEN_CFG1 如表 8-12 所示。

返回到[汇总表](#)。

表 8-12. GEN_CFG1 寄存器字段说明

位	字段	类型	复位	说明
15-13	TEST_MODE	R/W	0h	0h = 正常模式 1h = 测试模式 1 - 发送波形测试 2h = 测试模式 2 - 发送抖动测试 (引导器模式) 3h = 测试模式 3 - 发送抖动测试 (跟随器模式) 4h = 测试模式 4 - 发送失真测试 5h = 测试模式 5 - 加扰 MLT3 空闲 6h = 测试模式 6 - 重复 0001 序列 7h = 测试模式 7 - 重复 {脉冲, 63 个零}
12	LEADER_FOLLOWER_MAN_CFG_EN	R/W	0h	0h = 不启用手动引导器/跟随器配置 1h = 启用手动引导器/跟随器配置
11	LEADER_FOLLOWER_MAN_CFG_VAL	R/W	0h	0h = 手动配置为跟随器模式 1h = 手动配置为引导器模式
10	PORT_TYPE	R/W	0h	0h = 单端口器件 1h = 多端口器件
9	G_1000BT_FD_ADV	R/W	1h	默认值取决于 Strap 配置 0h = 不通告 1000Base-T 全双工能力 1h = 通告 1000Base-T 全双工能力
8	G_1000BT_HD_ADV	R/W	1h	默认值取决于 Strap 配置 0h = 不通告 1000Base-T 半双工能力 1h = 通告 1000Base-T 半双工能力
7	TDR_AUTO_RUN	R/W	0h	链路断开时 TDR 自动运行： 0h = 禁用自动执行 TDR 1h = 使能在链路断开事件以后执行 TDR 程序
6-0	RESERVED	R	0h	保留

8.1.11 GEN_STATUS1 寄存器 (偏移 = Ah) [复位 = 0000h]

GEN_STATUS1 如表 8-13 所示。

返回到[汇总表](#)。

表 8-13. GEN_STATUS1 寄存器字段说明

位	字段	类型	复位	说明
15	MS_CONFIG_FAULT	RC	0h	0h = 未检测到引导器/跟随器配置故障 此状态为 LH (高电平锁存) 1h = 检测到引导器/跟随器配置故障
14	MS_CONFIG_RES	R	0h	0h = 本地 PHY 配置解析为跟随器模式 1h = 本地 PHY 配置解析为引导器模式
13	LOC_RCVR_STATUS_1	R	0h	0h = 本地接收器状态不正常 1h = 本地接收器状态正常
12	REM_RCVR_STATUS	R	0h	0h = 远程接收器状态不正常 1h = 远程接收器状态正常
11	LP_1000BT_FD_ABILITY	R	0h	0h = 链路伙伴不支持 1000Base-T 全双工能力 1h = 链路伙伴支持 1000Base-T 全双工能力
10	LP_1000BT_HD_ABILITY	R	0h	0h = 链路伙伴不支持 1000Base-T 半双工能力 1h = 链路伙伴支持 1000Base-T 半双工能力
9-8	RESERVED	R	0h	保留
7-0	IDLE_ERR_COUNT	R	0h	1000Base-T 空闲错误计数器

8.1.12 REGCR 寄存器 (偏移 = Dh) [复位 = 0000h]

表 8-14 中显示了 REGCR。

返回到[汇总表](#)。

此寄存器为 MDIO 可管理 MMD 访问控制寄存器。通常情况下，寄存器 REGCR (4:0) 为器件地址 DEVAD，可将 ADDAR (0x000E) 寄存器的任何访问引向适当的 MMD。REGCR 还包含数据寄存器自动递增的选择位。此寄存器包含用于访问扩展寄存器的待写入器件地址。向此寄存器的位 4:0 写入 0x1F。REGCR 还包含用于 ADDAR 地址自动递增模式的选择位 (15:14)。

表 8-14. REGCR 寄存器字段说明

位	字段	类型	复位	说明
15-14	G_FUNCTION	R/W	0h	0h = 地址 1h = 数据，无后增量 2h = 数据，读写后增量 3h = 数据，仅写入后增量
13-5	RESERVED	R	0h	保留
4-0	DEVAD	R/W	0h	器件地址

8.1.13 ADDAR 寄存器 (偏移 = Eh) [复位 = 0000h]

表 8-15 中显示了 ADDAR。

返回到[汇总表](#)。

此寄存器为地址/数据 MMD 寄存器。ADDAR 与 REGCR 寄存器 (0x000D) 配合使用，通过间接读/写机制实现对扩展寄存器组的访问。

表 8-15. ADDAR 寄存器字段说明

位	字段	类型	复位	说明
15-0	ADDR_DATA	R/W	0h	若寄存器 13.15:14 = 00，则保存 MMD DEVAD 的地址寄存器，否则保存 MMD DEVAD 的数据寄存器

8.1.14 1KSCR 寄存器 (偏移 = Fh) [复位 = F000h]

1KSCR 如表 8-16 所示。

返回到[汇总表](#)。

表 8-16. 1KSCR 寄存器字段说明

位	字段	类型	复位	说明
15	G_1000BX_FD	R	1h	0h = PHY 不支持 1000Base-X 全双工能力 1h = PHY 支持 1000Base-X 全双工能力
14	G_1000BX_HD	R	1h	0h = PHY 不支持 1000Base-X 半双工能力 1h = PHY 支持 1000Base-X 半双工能力
13	G_1000BT_FD	R	1h	0h = PHY 不支持 1000Base-T 全双工能力 1h = PHY 支持 1000Base-T 全双工能力
12	G_1000BT_HD	R	1h	0h = PHY 不支持 1000Base-T 半双工能力 1h = PHY 支持 1000Base-T 半双工能力
11-0	RESERVED	R	0h	保留

8.1.15 PHY_CONTROL 寄存器 (偏移 = 10h) [复位 = 5048h]

PHY_CONTROL 如表 8-17 所示。

返回到[汇总表](#)。

表 8-17. PHY_CONTROL 寄存器字段说明

位	字段	类型	复位	说明
15-14	TX_FIFO_DEPTH	R/W	1h	FIFO 仅在以下模式下使能：1000BaseT + GMII、10BaseT/ 100BaseTX/1000BaseT + SGMII 0h = 3 字节/半字节 (1000Mbps/其他速率) 1h = 4 字节/半字节 (1000Mbps/其他速率) 2h = 6 字节/半字节 (1000Mbps/其他速率) 3h = 8 字节/半字节 (1000Mbps/其他速率)
13-12	RX_FIFO_DEPTH	R/W	1h	FIFO 仅在使用 SGMII 时使能 0h = 3 字节/半字节 (1000Mbps/其他速率) 1h = 4 字节/半字节 (1000Mbps/其他速率) 2h = 6 字节/半字节 (1000Mbps/其他速率) 3h = 8 字节/半字节 (1000Mbps/其他速率)
11	RESERVED	R/W	0h	保留
10	FORCE_LINK_GOOD	R/W	0h	0h = 正常运行 1h = 当速率为 1G 时强制链路连通
9-8	POWER_SAVE_MODE	R/W	0h	0h = 正常模式 1h = 保留 2h = 主动休眠模式 3h = 被动休眠模式
7	RESERVED	R/W	0h	保留
6-5	MDI_CROSSOVER_MODE	R/W	2h	默认值取决于 Strap 配置 0h = 手动 MDI 配置 1h = 手动 MDI-X 配置 Ah = 使能自动交叉 Bh = 使能自动交叉
4	DISABLE_CLK_125	R/W	0h	0h = 启用 CLK125 1h = 禁用 CLK125
3	RESERVED	R/W	0h	保留
2	RESERVED	R/W	0h	保留

表 8-17. PHY_CONTROL 寄存器字段说明 (续)

位	字段	类型	复位	说明
1	LINE_DRIVER_INV_EN	R/W	0h	此位在镜像模式下不适用 0h = 不反转 LD 发送 1h = 反转 LD 发送
0	DISABLE_JABBER	R/W	0h	0h = 启用 Jabber 功能 1h = 禁用 Jabber 功能

8.1.16 PHY_STATUS 寄存器 (偏移 = 11h) [复位 = 0000h]

PHY_STATUS 如表 8-18 所示。

返回到[汇总表](#)。

表 8-18. PHY_STATUS 寄存器字段说明

位	字段	类型	复位	说明
15-14	SPEED_SEL	R	0h	0h = 10Mbps 1h = 100Mbps 2h = 1000Mbps 3h = 保留
13	DUPLEX_MODE_ENV	R	0h	0h = 半双工 1h = 全双工
12	PAGE_RECEIVED_2	RC	0h	此位为 LH (高电平锁存)，意思是如果此位检测到“页面已接收”，则此位保持值为“1”，直到该寄存器被读取。如果之后没有更多的“页面已接收”，则第二次读取为“0”。 0h = 未接收到页面 1h = 已接收到页面
11	SPEED_DUPLEX_RESOLVED	R	0h	0h = 自动协商已使能但未完成 1h = 自动协商已完成或已禁用
10	LINK_STATUS_2	R	0h	0h = 链路断开 1h = 链路已建立
9	MDI_X_MODE_CD_1	R	0h	0h = MDI 1h = MDI-X
8	MDI_X_MODE_AB_1	R	0h	0h = MDI 1h = MDI-X
7	SPEED_OPT_STATUS	R	0h	0h = 当前正在执行自动协商，未启用速率优化 1h = 当前正在执行自动协商，启用速率优化 (屏蔽 1000BaseT 能力) (仅在自动协商期间有效)
6	SLEEP_MODE	R	0h	0h = 有效运行 1h = 睡眠
5-2	WIRE_CROSS	R	0h	在 1000BT 链路中指示通道 [D,C,B,A] 的极性 0h = 通道极性正常 1h = 通道极性已反向
1	DATA_POLARITY	R	0h	0h = 10BT 极性反转 1h = 10BT 极性正常
0	JABBER_DTCT_2	R	0h	0h = 未检测到 Jabber 1h = Jabber

8.1.17 INTERRUPT_MASK 寄存器 (偏移 = 12h) [复位 = 0000h]

INTERRUPT_MASK 如表 8-19 所示。

返回到[汇总表](#)。

此寄存器可实现中断 PHY 特定控制寄存器。必须通过设置 MII 中断控制寄存器 (MICR) 中的相应位来使能各个中断事件。若设置了该寄存器中的对应使能位，则事件发生时会产生中断。

表 8-19. INTERRUPT_MASK 寄存器字段说明

位	字段	类型	复位	说明
15	AUTONEG_ERR_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
14	SPEED_CHNG_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
13	DUPLEX_MODE_CHNG_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
12	PAGE_RECEIVED_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
11	AUTONEG_COMP_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
10	LINK_STATUS_CHNG_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
9	EEE_ERR_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
8	FALSE_CARRIER_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
7	ADC_FIFO_OVF_UNF_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
6	MDI_CROSSOVER_CHNG_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
5	SPEED_OPT_EVENT_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
4	SLEEP_MODE_CHNG_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
3	WOL_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
2	XGMII_ERR_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
1	POLARITY_CHNG_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断
0	JABBER_INT_EN	R/W	0h	0h = 禁用中断 1h = 使能中断

8.1.18 INTERRUPT_STATUS 寄存器 (偏移 = 13h) [复位 = 0000h]

INTERRUPT_STATUS 如表 8-20 所示。

返回到[汇总表](#)。

此寄存器包含中断功能的事件状态。如果自上次读取该寄存器以来发生了某个事件，则相应的状态位将会置位。即使中断未被使能，该寄存器中的状态指示也会置位。

表 8-20. INTERRUPT_STATUS 寄存器字段说明

位	字段	类型	复位	说明
15	AUTONEG_ERR	RC	0h	0h = 未发生自动协商错误 此位为 LH (高电平锁存) 1h = 已发生自动协商错误
14	SPEED_CHNG	RC	0h	0h = 链路速率未发生变化 此位为 LH (高电平锁存) 1h = 链路速率已发生变化

表 8-20. INTERRUPT_STATUS 寄存器字段说明 (续)

位	字段	类型	复位	说明
13	DUPLEX_MODE_CHNG	RC	0h	0h = 双工模式未发生变化 此位为 LH (高电平锁存) 1h = 双工模式已发生变化
12	PAGE_RECEIVED	RC	0h	0h = 未接收到页面 此位为 LH (高电平锁存) 1h = 已收页面
11	AUTONEG_COMP	RC	0h	0h = 自动协商未完成 此位为 LH (高电平锁存) 1h = 自动协商已完成
10	LINK_STATUS_CHNG	RC	0h	0h = 链路状态未发生变化 此位为 LH (高电平锁存) 1h = 链路状态已发生变化
9	EEE_ERR_STATUS	R	0h	1h = 已检测到 EEE 错误
8	FALSE_CARRIER	RC	0h	0h = 禁用中断 此位为 LH (高电平锁存) 1h = 使能中断
7	ADC_FIFO_OVF_UNF	RC	0h	1h = 在 ADC 的某个 FIFO 中检测到溢出/下溢 此位为 LH (高电平锁存)
6	MDI_CROSSOVER_CHNG	RC	0h	0h = MDI 交叉未发生变化 此位为 LH (高电平锁存) 1h = MDI 交叉已发生变化
5	SPEED_OPT_EVENT	RC	0h	0h = MDI 交叉未发生变化 此位为 LH (高电平锁存) 1h = MDI 交叉已发生变化
4	SLEEP_MODE_CHNG	RC	0h	0h = 睡眠模式未发生变化 此位为 LH (高电平锁存) 1h = 睡眠模式发生了变化
3	WOL_STATUS	R	0h	1h = 已接收到 WoL (或模式) 数据包
2	XGMII_ERR_STATUS	R	0h	0h = 未检测到溢出/下溢 1h = 在 GMII/RGMII/SGMII 的某个缓冲区中检测到溢出/下溢
1	POLARITY_CHNG	R	0h	0h = 数据极性未发生变化 此位为 LH (高电平锁存) 1h = 数据极性发生了变化
0	JABBER	RC	0h	0h = 未检测到 Jabber 此位为 LH (高电平锁存) 1h = 检测到 Jabber

8.1.19 GEN_CFG2 寄存器 (偏移 = 14h) [复位 = 29C7h]

GEN_CFG2 如表 8-21 所示。

返回到[汇总表](#)。

表 8-21. GEN_CFG2 寄存器字段说明

位	字段	类型	复位	说明
15	PD_DETECT_EN	R/WtoPH	0h	0h = 禁用 PD 检测 1h = 使能 PD (用电器件) 检测
14	SGMII_TX_ERR_DIS	R/W	0h	0h = 使能 SGMII TX 错误指示 1h = 禁用 SGMII TX 错误指示
13	INTERRUPT_POLARITY	R/W	1h	0h = 中断引脚为高电平有效 1h = 中断引脚为低电平有效
12	SGMII_SOFT_RESET	R/WtoPH	0h	设置此位会产生 SGMII 的软复位脉冲。此寄存器为 WSC (写后自清除)。
11-10	SPEED_OPT_ATTEMPT_CNT	R/W	2h	选择执行速率优化前的 1G 链路建立尝试失败次数： 0h = 1 次尝试 1h = 2 次尝试 2h = 4 次尝试 3h = 8 次尝试
9	SPEED_OPT_EN	R/W	0h	0h = 禁用速率优化 1h = 使能速率优化

表 8-21. GEN_CFG2 寄存器字段说明 (续)

位	字段	类型	复位	说明
8	SPEED_OPT_ENHANCE_D_EN	R/W	1h	在增强模式下,如果在通道 C 和 D 上未检测到能量,则会执行速率优化 0h = 禁用速率优化增强模式 1h = 使能速率优化增强模式
7	SGMII_AUTONEG_EN	R/W	1h	0h = 禁用 SGMII 自动协商 1h = 启用 SGMII 自动协商
6	SPEED_OPT_10M_EN	R/W	1h	0h = 禁用向 10M 的速率优化 1h = 使能向 10M 的速率优化 (如果 1G 和 100M 链路建立失败)
5-4	MII_CLK_CFG	R/W	0h	选择 1G 模式下 GMII_TX_CLK 的频率: 0h = 2.5Mhz 1h = 25Mhz 2h = 禁用 3h = 禁用
3	COL_FD_EN	R/W	0h	0h = 在全双工模式下禁用 COL 指示 1h = 在全双工模式下使能 COL 指示
2	LEGACY_CODING_TXM_ODE_EN	R/W	1h	0h = 在 1G 引导器模式下禁用传统扰码器模式的自动选择 1h = 在 1G 引导器模式下使能传统扰码器模式的自动选择
1	LEADER_SEMI_CROSS_EN	R/W	1h	0h = 在 1G 引导器模式下禁用半交叉模式 1h = 在 1G 引导器模式下使能半交叉模式
0	FOLLOWER_SEMI_CROSS_EN	R/W	1h	0h = 在 1G 跟随器模式下禁用半交叉模式 1h = 在 1G 跟随器模式下使能半交叉模式

8.1.20 RX_ERR_CNT 寄存器 (偏移 = 15h) [复位 = 0000h]

表 8-22 中显示了 RX_ERR_CNT。

返回到[汇总表](#)。

表 8-22. RX_ERR_CNT 寄存器字段说明

位	字段	类型	复位	说明
15-0	RX_ERROR_COUNT	R/W1C	0h	接收错误计数器

8.1.21 BIST_CONTROL 寄存器 (偏移 = 16h) [复位 = 0000h]

BIST_CONTROL 如表 8-23 所示。

返回到[汇总表](#)。

该寄存器用于内置自测 (BIST) 配置。BIST 功能提供假随机比特流 (PRBS) 机制,包括数据包生成器和校验器。信号链中确切环回点的选择也在该寄存器中完成。

表 8-23. BIST_CONTROL 寄存器字段说明

位	字段	类型	复位	说明
15-12	PACKET_GEN_EN_3:0	R/W	0h	这些位共同控制 PRBS 生成器。其他值不适用。 0h = 禁用 PRBS Fh = 使能连续 PRBS
11-10	RESERVED	R	0h	保留
9	RESERVED	R/W	0h	保留
8	RESERVED	R/W	0h	保留
7	REV_LOOP_RX_DATA_CTRL	R/W	0h	反向环回接收数据控制: 此位仅可在反向环回模式下设置 0h = 在反向环回中抑制向 MAC 发送 RX 数据包 1h = 在反向环回中向 MAC 发送 RX 数据包

表 8-23. BIST_CONTROL 寄存器字段说明 (续)

位	字段	类型	复位	说明
6	MII_LOOP_TX_DATA_CTL	R/W	0h	MII 环回发送数据控制：此位仅可在 MII 环回模式下设置 0h = 在 MII 环回中抑制向 MDI 发送数据 1h = 在 MII 环回中向 MDI 发送数据
5-2	LOOP_TX_DATA_MIX	R/W	0h	环回模式选择：必须禁用 PCS 环回 (位[1:0] = 00) 0h = 无环回 1h = 数字回送 2h = 模拟回送 4h = 外部回送 8h = 反向回送
1-0	LOOPBACK_MODE	R/W	0h	PCS 环回选择 - 当配置为 1000Base-T 时, X1b：当配置为 100Base-TX 时, 在 1000Base-T 信号处理之前执行环回, 0h = 请参见位 [5:2] 01b = 扰码器前环回 10b = 扰码器后、MLT3 编码器前环回 11b = MLT3 编码器后环回 (完整 TX/RX 路径)

8.1.22 GEN_STATUS2 寄存器 (偏移 = 17h) [复位 = 0040h]

GEN_STATUS2 如表 8-24 所示。

返回到[汇总表](#)。

表 8-24. GEN_STATUS2 寄存器字段说明

位	字段	类型	复位	说明
15	PD_PASS	RC	0h	0h = 未检测到 PD 1h = 已成功检测到 PD (用电器件)
14	PD_PULSE_DET_ZERO	RC	0h	0h = PD 检测机制已接收到信号 1h = PD 检测机制未接收到信号
13	PD_FAIL_WD	RC	0h	0h = PD 检测机制看门狗未超时 1h = PD 检测机制看门狗已超时
12	PD_FAIL_NON_PD	RC	0h	0h = PD 检测机制未检测到非用电器件 1h = PD 检测机制检测到非用电器件
11	PRBS_LOCK	R	0h	0h = PRBS 校验器未锁定 1h = PRBS 校验器在接收到的字节流上被锁定 (同步)
10	PRBS_SYNC_LOSS	R	0h	0h = PRBS 校验器未丢失同步 LH - 读取寄存器时清除 1h = PRBS 校验器已丢失同步
9	PKT_GEN_BUSY	R	0h	0h = 数据包发生器未在工作 1h = 数据包发生器正在工作
8	SCR_MODE_LEADER_1G	R	0h	0h = 1G PCS (引导器模式) 处于正常编码模式 1h = 1G PCS (引导器模式) 处于传统编码模式
7	SCR_MODE_FOLLOWER_1G	R	0h	0h = 1G PCS (跟随器模式) 处于正常编码模式 1h = 1G PCS (跟随器模式) 处于传统编码模式
6	CORE_PWR_MODE	R	1h	0h = 内核断电或处于睡眠模式 1h = 内核处于正常通电模式
5-0	RESERVED	R	0h	保留

8.1.23 LEDS_CFG1 寄存器 (偏移 = 18h) [复位 = 6XXXh]

LEDS_CFG1 如表 8-25 所示。

返回到[汇总表](#)。

表 8-25. LEDS_CFG1 寄存器字段说明

位	字段	类型	复位	说明
15-12	LED_GPIO_SEL	R/W	6h	GPIO LED 的信号源，与位 3:0 相同
11-8	LED_2_SEL	R/W	Xh	默认值请参见 Strap 配置部分。LED_2 (LED 2) 的信号源，与位 3:0 相同
7-4	LED_1_SEL	R/W	Xh	默认值请参见 Strap 配置部分。LED_1 (LED 1) 的信号源
3-0	LED_0_SEL	R/W	Xh	默认值请参见 Strap 配置部分。LED_0 (LED 0) 的信号源 0h = 链路正常 1h = RX/TX 活动 2h = TX 活动 3h = RX 活动 4h = 检测到冲突 5h = 1000BT/1000BASE-X 链路已建立 6h = 100 BTX/100BASE-FX 链路已建立 7h = 10BT 链路已建立 8h = 10/100BT 链路已建立 9h = 100/1000BT 链路已建立 Ah = 全双工 Bh = 仅铜缆链路状态 + 根据 TX/RX 活动闪烁 Ch = 不适用 Dh = RX_ER 或 TX_ER Eh = RX_ER

8.1.24 LEDS_CFG2 寄存器 (偏移 = 19h) [复位 = 4444h]

LEDS_CFG2 如 表 8-26 所示。

返回到[汇总表](#)。

表 8-26. LEDS_CFG2 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14	LED_GPIO_POLARITY	R/W	1h	GPIO LED 极性：默认值取决于 Strap 配置，无 Strap 配置时默认为高电平有效 0h = 低电平有效 1h = 高电平有效
13	LED_GPIO_DRV_VAL	R/W	0h	如果设置了位 12，则这是 GPIO LED 的值
12	LED_GPIO_DRV_EN	R/W	0h	根据位 13 强制设置 LED_GPIO 输出值 0h = LED_GPIO 处于正常工作模式 1h = 强制输出 LED_GPIO 的值
11	RESERVED	R	0h	保留
10	LED_2_POLARITY	R/W	1h	LED_2 极性。默认值取决于 Strap 配置，无 Strap 配置时默认为高电平有效 0h = 低电平有效 1h = 高电平有效
9	LED_2_DRV_VAL	R/W	0h	如果设置了位 8，则这是 LED_2 的值
8	LED_2_DRV_EN	R/W	0h	根据位 9 强制设置 LED_GPIO 输出值 0h = LED_2 处于正常运行模式 1h = 驱动 LED_2 的值
7	RESERVED	R	0h	保留
6	LED_1_POLARITY	R/W	1h	LED_1 极性：默认值取决于 Strap 配置，无 Strap 配置时默认为高电平有效 0h = 低电平有效 1h = 高电平有效
5	LED_1_DRV_VAL	R/W	0h	如果设置了位 4，则这是 LED_1 的值

表 8-26. LEDS_CFG2 寄存器字段说明 (续)

位	字段	类型	复位	说明
4	LED_1_DRV_EN	R/W	0h	根据位 5 强制设置 LED_GPIO 输出值 0h = LED_1 处于正常运行模式 1h = 驱动 LED_1 的值
3	RESERVED	R	0h	保留
2	LED_0_POLARITY	R/W	1h	LED_0 极性：默认值取决于 Strap 配置，无 Strap 配置时默认为高电平有效 0h = 低电平有效 1h = 高电平有效
1	LED_0_DRV_VAL	R/W	0h	如果设置了位 1，则这是 LED_0 的值
0	LED_0_DRV_EN	R/W	0h	根据位 1 强制设置 LED_GPIO 输出值 0h = LED_0 处于正常运行模式 1h = 驱动 LED_0 的值

8.1.25 LEDS_CFG3 寄存器 (偏移 = 1Ah) [复位 = 0002h]

LEDS_CFG3 如表 8-27 所示。

返回到[汇总表](#)。

表 8-27. LEDS_CFG3 寄存器字段说明

位	字段	类型	复位	说明
15-3	RESERVED	R	0h	保留
2	LEDS_BYPASS_STRETCHING	R/W	0h	0b = 正常运行 1b = 旁路 LED 延展
1-0	LEDS_BLINK_RATE	R/W	2h	00b = 20Hz (50mSec) 01b = 10Hz (100mSec) 10b = 5Hz (200mSec) 11b = 2Hz (500mSec)

8.1.26 GEN_CFG4 寄存器 (偏移 = 1Eh) [复位 = 0012h]

GEN_CFG4 如表 8-28 所示。

返回到[汇总表](#)。

表 8-28. GEN_CFG4 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R/W	0h	保留
14	CFG_FAST_ANEG_EN	R/W	0h	启用快速 ANEG 模式
13-12	CFG_FAST_ANEG_SEL_VAL	R/W	0h	快速 ANEG 模式启用时，此值选择短计时器持续时间：0x0 为最短计时器配置，0x2 为最长计时器配置
11	CFG_ANEG_ADV_FD_EN	R/W	0h	此位允许在并行检测链路场景下同步通告全双工 (FD) 模式；IEEE 标准规定并行检测机制始终通告半双工 (HD) 模式，而此位可在此工况下额外支持 FD 模式的协商通告
10	RESTART_STATUS_BITS_EN	R/W	0h	复位使能 0h = 不清除状态位 1h = 清除所有 PHY 状态位 (寄存器 0x11 的一部分)
9	CFG_ROBUST_AMDIX_EN	R/W	0h	启用高可靠性自动 MDI/MDIX 解析机制
8	CFG_FAST_AMDIX_EN	R/W	0h	启用快速自动 MDI-X 模式
7	INT_OE	R/W	0h	中断输出使能： 0h = INTN/PWDN 引脚配置为断电输入引脚 1h = INTN/PWDN 引脚配置为中断输出引脚

表 8-28. GEN_CFG4 寄存器字段说明 (续)

位	字段	类型	复位	说明
6	FORCE_INTERRUPT	R/W	0h	0h = 正常中断模式 1h = 强制置位中断引脚
5	RESERVED	R/W	0h	保留
4	RESERVED	R/W	0h	保留
3	FORCE_1G_AUTONEG_EN	R/W	0h	0h = 当寄存器 0x0000 中的手动速率为 1G 时不调用自动协商 1h = 当寄存器 0x0000 中的手动速率为 1G 时仅通告 1G 并调用自动协商
2	TDR_FAIL	R	0h	
1	TDR_DONE	R	1h	
0	TDR_START	R/WtoPH	0h	0h = TDR 已完成 1h = 起始 TDR

8.1.27 GEN_CTRL 寄存器 (偏移 = 1Fh) [复位 = 0000h]

GEN_CTRL 如表 8-29 所示。

返回到[汇总表](#)。

表 8-29. GEN_CTRL 寄存器字段说明

位	字段	类型	复位	说明
15	SW_RESET	R/WtoPH	0h	软件复位 - 这会将 PHY 复位并将寄存器恢复到 PHY 的默认值。通过 Strap 配置引脚控制的寄存器恢复为 PHY 最后一轮的硬件配置值。 0h = 正常模式 1h = 复位 PHY
14	SW_RESTART	R/WtoPH	0h	软重启 重启 PHY 但不影响寄存器配置。 0h = 正常运行 1h = 软件复位
13	RESERVED	R/W	0h	保留
12-7	RESERVED	R/W	0h	保留
6-0	RESERVED	R/W	0h	保留

8.1.28 G_10BT_CTRL_1 寄存器 (偏移 = 23h) [复位 = 8D1Ch]

G_10BT_CTRL_1 如表 8-30 所示。

返回到[汇总表](#)。

表 8-30. G_10BT_CTRL_1 寄存器字段说明

位	字段	类型	复位	说明
15-12	TX_ALPHA	R/W	8h	10Base-Te TX 正弦插值器使用的 Alpha 因子 默认值为 8h，但进行 10Base-Te 合规测试时使用 9h。如果计划使用 10M，请配置此位。
11	RESERVED	R/W	0h	保留
10	RESERVED	R/W	0h	保留
9	RESERVED	R/W	0h	保留
8	RESERVED	R/W	0h	保留
7	RESERVED	R/W	0h	保留
6	RESERVED	R/W	0h	保留

表 8-30. G_10BT_CTRL_1 寄存器字段说明 (续)

位	字段	类型	复位	说明
5-0	RESERVED	R/W	0h	保留

8.1.29 ANALOG_TEST_CTRL 寄存器 (偏移 = 25h) [复位 = 0480h]

ANALOG_TEST_CTRL 如表 8-31 所示。

返回到[汇总表](#)。

表 8-31. ANALOG_TEST_CTRL 寄存器字段说明

位	字段	类型	复位	说明
15-12	RESERVED	R	0h	保留
11-10	TM7_PULSE_SEL	R/W	1h	选择测试模式 7 的脉冲幅度和极性 (参见寄存器 0x9) : 0h = +2 1h = -2 2h = +1 3h = -1
9	EXTND_TM7_100BT_MSB	R/W	0h	100BT 扩展 TM7 的可配置长度的 MSB 对于 100BT 测试模式: 重复序列 “1”, 后跟可配置个数的 “0”。位 {9,[3:0]} 定义了 “1” 后面跟随的 “0” 的个数, 范围为 1 到 31。0,0001 - 1,1111: 单个 “0” 到 31 个 “0”。0,0000 - 清除移位寄存器。
8	EXTND_TM7_100BT_EN	R/W	0h	启用 100M 的扩展 TM7。 注 1: 对于 100BT 测试模式, 位 4 必须为 “0”。NOTE2: 在应用新值之前必须清除 100BT 测试模式。 例如, 在配置新值之前需要写入 0x0。注 3: 需通过 Reg0x0 使用 FORCE100 进行 100BT 测试。
7-5	STIM_CH_SEL	R/W	4h	选择输出测试模式的一个或多个通道: 如果设置了位 7, 则将测试模式驱动至所有通道。 如果清除了位 7, 则根据位 6:5 驱动测试模式 - 00b = A 通道 01b = B 通道 10b = C 通道 11b = D 通道
4-0	ANALOG_TEST	R/W	0h	位 [4] 启用 10BaseT 测试模式。 位 [3:0] 选择 10BaseT 测试码型, 如下所示: 要运行 100BT 的扩展 TM7, 位 3:0 也需要配置 - 更多详情见位 9 0000b = 单 NLP 0001b = 单脉冲 1 0010b = 单脉冲 0 0011b = 重复 1 0100b = 重复 0 0101b = 前导码 (重复 “10”) 0110b = 单个 1 后跟 TP_IDLE 0111b = 单个 0 后跟 TP_IDLE 1000b = 重复 “1001” 序列 1001b = 随机 10Base-T 数据 1010b = TP_IDLE_00 1011b = TP_IDLE_01 1100b = TP_IDLE_10 1101b = TP_IDLE_11 0110b = 用于幅度、RFT、DCD 以及测试仪上 FT 模板 (1000) 的专有测试模式 ---> 需要写入寄存器 0 0x2000

8.1.30 GEN_CFG_ENH_AMIX 寄存器 (偏移 = 2Ch) [复位 = 141Fh]

GEN_CFG_ENH_AMIX 如表 8-32 所示。

返回到[汇总表](#)。

表 8-32. GEN_CFG_ENH_AMIX 寄存器字段说明

位	字段	类型	复位	说明
15-14	RESERVED	R	0h	保留
13-9	CFG_FLD_WINDOW_CNT	R/W	Ah	计数器, 用于定义快速链路断开判断的检测时间窗口, 默认值为 10 μ s

表 8-32. GEN_CFG_ENH_AMIX 寄存器字段说明 (续)

位	字段	类型	复位	说明
8-4	CFG_FAST_AMDIX_VAL	R/W	1h	MDI/MDI-X 切换计数器的计时器, 用于强制 100M 快速 AMDIX 模式。该模式速度非常快, 因为 PHY 只需让远端检测到能量即可, 默认值为 4ms
3-0	CFG_ROBUST_AMDIX_VAL	R/W	Fh	在高可靠性模式下切换 MDI/X 的计时器值, 这是一个长计时器, 允许远端仍使用 IEEE ANEG 计时器进行并行检测 默认值为 0.5 秒

8.1.31 GEN_CFG_FLD 寄存器 (偏移 = 2Dh) [复位 = 0000h]

GEN_CFG_FLD 如 表 8-33 所示。

返回到[汇总表](#)。

表 8-33. GEN_CFG_FLD 寄存器字段说明

位	字段	类型	复位	说明
15	CFG_FORCE_DROP_LINK_EN	R/W	0h	未接收到信号时断开链路 (停止发送)
14	FLD_BYPASS_MAX_WAIT_TIMER	R/W	0h	若设置, 则会跳过 MAX_WAIT_TIMER (因此链路断开更快)
13	SLICER_OUT_STUCK	R	0h	指示 slicer_out_stuck 状态
12-8	FLD_STATUS	R	0h	快速链路断开状态 LH - 读取寄存器时清除
7-5	RESERVED	R	0h	保留
4-0	CFG_FAST_LINK_DOWN_MODES	R/W	0h	5 位, 用于不同的快速链路断开选项 (可同时工作): 位 [0] - 能量丢失 位 [1] - mse 位 [2] - mlt3 错误 位 [3] - rx_err 位 [4] - 解扰器同步丢失

8.1.32 GEN_CFG_FLD_THR 寄存器 (偏移 = 2Eh) [复位 = 0221h]

GEN_CFG_FLD_THR 如 表 8-34 所示。

返回到[汇总表](#)。

表 8-34. GEN_CFG_FLD_THR 寄存器字段说明

位	字段	类型	复位	说明
15-11	RESERVED	R	0h	保留
10-8	ENERGY_WINDOW_LEN_FLD	R/W	2h	FLD 能量丢失模式下能量检测累加器的窗口长度
7	RESERVED	R	0h	保留
6-4	ENERGY_ON_FLD_THR	R/W	2h	FLD 能量丢失模式下的能量丢失阈值。 当能量检测累加器超过此阈值时, energy_detected 指示会置为有效。
3	RESERVED	R	0h	保留
2-0	ENERGY_LOST_FLD_THR	R/W	1h	FLD 能量丢失模式下的能量丢失阈值 若能量检测累加器低于此阈值, 则 energy_lost 指示会置为有效。

8.1.33 GEN_CFG3 寄存器 (偏移 = 31h) [复位 = 10B0h]

GEN_CFG3 如 表 8-35 所示。

返回到[汇总表](#)。

表 8-35. GEN_CFG3 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14	RESERVED	R/W	0h	保留
13	RESERVED	R/W	0h	保留
12	RESERVED	R/W	0h	保留
11-9	RESERVED	R	0h	保留
8	RESERVED	R/W	0h	保留
7	RESERVED	R/W	0h	保留
6-5	SGMII_AUTONEG_TIME R	R/W	1h	选择 SGMII 自动协商计时器的持续时间： 0h = 1.6ms 1h = 2μs 2h = 800μs 3h = 11ms
4	RESERVED	R/W	0h	保留
3	RESERVED	R/W	0h	保留
2	RESERVED	R/W	0h	保留
1	RESERVED	R	0h	保留
0	PORT_MIRRORING_MODE	R/W	0h	端口镜像模式： 0h = 禁用

8.1.34 RGMII_CTRL 寄存器 (偏移 = 32h) [复位 = 00D0h]

RGMII_CTRL 如表 8-36 所示。

返回到[汇总表](#)。

表 8-36. RGMII_CTRL 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14	RESERVED	R	0h	保留
13	RESERVED	R	0h	保留
12	RESERVED	R	0h	保留
11	RESERVED	R/W	0h	保留
10	RESERVED	R	0h	保留
9	RESERVED	R/W	0h	保留
8	RESERVED	R/W	0h	保留
7	RESERVED	R/W	0h	保留
6-5	RGMII_RX_HALF_FULL_THR	R/W	2h	RGMII RX 同步 FIFO 半满阈值 3 位阈值字段的位 1:0。位 2 可在寄存器 0x33[1] 中找到。 默认设置 2 表示当写指针与读指针之差为 4 时启动 FIFO 读取。 TX/RX FIFO 的深度为 8。 将阈值从 2 增加到 3 会使延迟增加 1 个读周期；而将阈值从 2 减少到 1 会使延迟减少 1 个读周期。 如果读时钟与写时钟的 ppm 之间差异显著，则半满阈值可能导致 FIFO 下溢或溢出。
4-3	RGMII_TX_HALF_FULL_THR	R/W	2h	RGMII TX 同步 FIFO 半满阈值 3 位阈值字段的位 1:0。位 2 可在寄存器 0x33[0] 中找到 更多详情参见 RGMII_RX_HALF_FULL_THR。
2	SUPPRESS_TX_ERR_EN	R/W	0h	

表 8-36. RGMII_CTRL 寄存器字段说明 (续)

位	字段	类型	复位	说明
1	RGMII_TX_CLK_DELAY	R/W	0h	RGMII 发送时钟延迟 0h = RGMII 发送时钟相对于发送数据有偏移。 1h = RGMII 发送时钟与发送数据对齐。
0	RGMII_RX_CLK_DELAY	R/W	0h	RGMII 接收时钟延迟 0h = RGMII 接收时钟相对于接收数据有偏移。 1h = RGMII 发送时钟与接收数据对齐。

8.1.35 RGMII_CTRL2 寄存器 (偏移 = 33h) [复位 = 0000h]

RGMII_CTRL2 如表 8-37 所示。

返回到[汇总表](#)。

表 8-37. RGMII_CTRL2 寄存器字段说明

位	字段	类型	复位	说明
15-5	RESERVED	R	0h	保留
4	RGMII_AF_BYPASS_EN	R/W	0h	RGMII 异步 FIFO 旁路使能： 0h = 正常运行。 1h = 启用 RGMII 异步 FIFO 旁路。
3	RGMII_AF_BYPASS_DLY_EN	R/W	0h	RGMII 异步 FIFO 旁路延迟使能： 0h = 正常运行 1h = RGMII 模式下在 10/100 速率下工作时延迟 RX_CLK。
2	LOW_LATENCY_10_100_EN	R/W	0h	低延迟 10/100 使能： 0h = 正常运行。 1h = 在 10/100 工作模式下启用低延迟。
1	RGMII_RX_HALF_FULL_THR_MSB	R/W	0h	RGMII RX 同步 FIFO 半满阈值 3 位阈值字段的位 2。位 1:0 可分别在寄存器 0x32[6:5] 中找到。
0	RGMII_TX_HALF_FULL_THR_MSB	R/W	0h	RGMII TX 同步 FIFO 半满阈值 3 位阈值字段的位 2。位 1:0 可分别在寄存器 0x32[4:3] 中找到。

8.1.36 SGMII_AUTO_NEG_STATUS 寄存器 (偏移 = 37h) [复位 = 0000h]

SGMII_AUTO_NEG_STATUS 如表 8-38 所示。

返回到[汇总表](#)。

表 8-38. SGMII_AUTO_NEG_STATUS 寄存器字段说明

位	字段	类型	复位	说明
15-2	RESERVED	R	0h	保留
1	SGMII_PAGE_RX	R	0h	1b = 指示已接收到新的自动协商页面
0	SGMII_AUTONEG_COMPLETE	R	0h	0h = 自动协商过程未完成 1h = 自动协商过程已完成

8.1.37 PRBS_TX_CHK_CTRL 寄存器 (偏移 = 39h) [复位 = 0000h]

PRBS_TX_CHK_CTRL 如表 8-39 所示。

返回到[汇总表](#)。

表 8-39. PRBS_TX_CHK_CTRL 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14-7	PRBS_TX_CHK_ERR_CNT	R	0h	保存 PRBS TX 校验器接收的错误字节数。当 TX PRBS 计数模式 (参见位 [1]) 设置为 0 时, 计数在 0xFF 时停止。 注: 写入位 7 会为 PRBS TX 计数器生成锁定信号。 写入位 8 会为 PRBS TX 计数器生成锁定和清除信号
6	RESERVED	R	0h	保留
5	PRBS_TX_CHK_SYNC_LOSS	R	0h	0h = PRBS TX 校验器未丢失同步 此位为 LH 1h = PRBS TX 校验器已丢失同步
4	PRBS_TX_CHK_LOCK_STATUS	R	0h	0h = PRBS TX 校验器未锁定 1h = PRBS TX 校验器已在接收到的字节流上被锁定
3	RESERVED	R	0h	保留
2	PRBS_TX_CHK_BYTE_COUNT_OVF	R	0h	如果设置, 则字节计数器已达到溢出
1	PRBS_TX_CHK_CNT_MODE	R/W	0h	PRBS 校验器模式 0h = 单计数模式。 1h = 连续模式
0	PRBS_TX_CHK_EN	R/W	0h	若设置, 则会启用 PRBS TX 校验器 (PRBS TX 校验器用于外部反向环回)

8.1.38 PRBS_TX_CHK_BYTE_CNT 寄存器 (偏移 = 3Ah) [复位 = 0000h]

PRBS_TX_CHK_BYTE_CNT 如表 8-40 所示。

返回到[汇总表](#)。

表 8-40. PRBS_TX_CHK_BYTE_CNT 寄存器字段说明

位	字段	类型	复位	说明
15-0	PRBS_TX_CHK_BYTE_COUNT	R	0h	保存 PRBS TX 校验器接收的总字节数。 当写入寄存器 PRBS_TX_CHK_CTRL 位 [7] 或位 [8] 后, 此寄存器中的值被锁定。 当 PRBS 计数模式设置为零时, 计数在 0xFFFF 时停止 (参见寄存器 0x0016)

8.1.39 G_100BT_REG0 寄存器 (偏移 = 43h) [复位 = 07A0h]

G_100BT_REG0 如表 8-41 所示。

返回到[汇总表](#)。

表 8-41. G_100BT_REG0 寄存器字段说明

位	字段	类型	复位	说明
15-12	RESERVED	R	0h	保留
11	RESERVED	R/W	0h	保留
10-7	RESERVED	R/W	0h	保留
6	RESERVED	R/W	0h	保留
5	RESERVED	R/W	0h	保留
4	RESERVED	R/W	0h	保留
3	RESERVED	R/W	0h	保留
2	RESERVED	R/W	0h	保留
1	ODD_NIBBLE_DETECT	R/W	0h	0h = 禁用奇半字节检测 1h = 启用奇半字节检测

表 8-41. G_100BT_REG0 寄存器字段说明 (续)

位	字段	类型	复位	说明
0	FAST_RX_DV	R/W	0h	在 100Mbps 模式下启用快速 RX_DV 以实现低延迟。 0h = 禁用快速 rx dv 1h = 启用快速 rx dv

8.1.40 SERDES_SYNC_STS 寄存器 (偏移 = 4Fh) [复位 = 0000h]

SERDES_SYNC_STS 如 [表 8-42](#) 所示。

返回到[汇总表](#)。

表 8-42. SERDES_SYNC_STS 寄存器字段说明

位	字段	类型	复位	说明
15-12	RESERVED	R/W	0h	保留
11	RESERVED	R/W	0h	保留
10	RESERVED	R	0h	保留
9	RESERVED	R	0h	保留
8	SYNC_STATUS	R	0h	同步状态 0h = 不同步 1h = 已建立同步
7-4	RESERVED	R	0h	保留
3-0	RESERVED	R	0h	保留

8.1.41 G_1000BT_1588_CTRL 寄存器 (偏移 = 50h) [复位 = 0453h]

G_1000BT_1588_CTRL 如 [表 8-43](#) 所示。

返回到[汇总表](#)。

表 8-43. G_1000BT_1588_CTRL 寄存器字段说明

位	字段	类型	复位	说明
15-13	RESERVED	R	0h	保留
12-10	RESERVED	R/W	0h	保留
9-7	RX_PHASE_SEL	R/W	0h	选择 1588 RX 相位延迟 每次递增该位都会将 SFD 置为有效延迟 8ns。
6-4	TX_PHASE_SEL	R/W	5h	选择 1588 TX 相位延迟 每次递增该位都会将 SFD 置为有效延迟 8ns。
3	RESERVED	R/W	0h	保留
2	RESERVED	R/W	0h	保留
1	RESERVED	R/W	0h	保留
0	RESERVED	R/W	0h	保留

8.1.42 G_1000BT_VTM_CFG 寄存器 (偏移 = 53h) [复位 = 2055h]

G_1000BT_VTM_CFG 如 [表 8-44](#) 所示。

返回到[汇总表](#)。

表 8-44. G_1000BT_VTM_CFG 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R/W	0h	保留

表 8-44. G_1000BT_VTM_CFG 寄存器字段说明 (续)

位	字段	类型	复位	说明
14-10	RESERVED	R/W	0h	保留
9-4	RESERVED	R/W	0h	保留
3-0	VTM_IDLE_CHECK_CNT_THR	R/W	5h	维持比空闲检测器判定进入空闲模式所需的连续空闲符号数量阈值 (实际判定数量为该字段值加 1) 默认值 0x5 适用于 IPG >= 12。对于 IPG < 12, 请将此字段设置为 0x4 或 0x3。如更改此字段, 请通过系统级测试验证新的寄存器设置。

8.1.43 G_1000BT_PMA_STATUS 寄存器 (偏移 = 55h) [复位 = 0000h]

G_1000BT_PMA_STATUS 如表 8-45 所示。

返回到[汇总表](#)。

表 8-45. G_1000BT_PMA_STATUS 寄存器字段说明

位	字段	类型	复位	说明
15-8	RESERVED	R	0h	保留
7-4	PMA_LEADER_FIFO_CTRL	R	0h	引导器模式下的 1000Mb SFD 变化
3-0	PMA_FOLLOWER_FIFO_CTRL	R	0h	跟随器模式下的 1000Mb SFD 变化

8.1.44 STRAP_STS 寄存器 (偏移 = 6Eh) [复位 = 0000h]

STRAP_STS 如表 8-46 所示。

返回到[汇总表](#)。

表 8-46. STRAP_STS 寄存器字段说明

位	字段	类型	复位	说明
15-14	RESERVED	R	0h	保留
13	STRAP_LINK_LOSS_PAS_S_THRU	R	0h	链路丢失直通使能 Strap 配置 0h = 启用 1h = 禁用
12	STRAP_MIRROR_EN	R	0h	镜像模式使能 Strap 配置。请参阅 Strap 配置部分, 因为该配置在桥接模式应用中也决定 MAC 接口。 0h = 禁用 1h = 启用
11-9	STRAP_OPMODE	R	0h	OPMODE 配置 (strap) 0h = RGMII 转铜缆 1h = RGMII 转 1000Base-X 2h = RGMII 转 100Base-FX 3h = RGMII-SGMII 桥接 4h = 1000Base-T 转 1000Base-X 5h = 100Base-T 转 100Base-FX 6h = SGMII 转铜缆 7h = JTAG 用于边界扫描
8-4	STRAP_PHY_ADD	R	0h	PHY 地址配置 (strap)
3-2	STRAP_ANEGSEL	R	0h	自动协商模式选择 Strap 配置。 请参阅 Strap 配置部分
1	STRAP_ANEG_EN	R	0h	自动协商使能 Strap 配置 0h = 启用 1h = 禁用

表 8-46. STRAP_STS 寄存器字段说明 (续)

位	字段	类型	复位	说明
0	RESERVED	R	0h	保留

8.1.45 DBG_PRBS_BYTE_CNT 寄存器 (偏移 = 71h) [复位 = 0000h]

DBG_PRBS_BYTE_CNT 如表 8-47 所示。

返回到[汇总表](#)。

表 8-47. DBG_PRBS_BYTE_CNT 寄存器字段说明

位	字段	类型	复位	说明
15-0	PRBS_BYTE_CNT	R	0h	保存 PRBS 校验器接收的总字节数。 当写入寄存器 DBG_PRBS_ERR_CNT 位 [0] 或位 [1] 后, 此寄存器中的值被锁定。 当 PRBS 计数模式设置为零时, 计数在 0xFFFF 时停止 (参见寄存器 0x0016)

8.1.46 DBG_PRBS_ERR_CNT 寄存器 (偏移 = 72h) [复位 = 0000h]

DBG_PRBS_ERR_CNT 如表 8-48 所示。

返回到[汇总表](#)。

表 8-48. DBG_PRBS_ERR_CNT 寄存器字段说明

位	字段	类型	复位	说明
15-11	RESERVED	R	0h	保留
10	PRBS_PKT_CNT_OVF	R	0h	若设置, 则数据包计数器达到溢出 清除 PRBS 计数器 (通过设置该寄存器的位 1 来完成) 后, 溢出也会随之清除
9	PRBS_BYTE_CNT_OVF	R	0h	若设置, 则字节计数器达到溢出 清除 PRBS 计数器 (通过设置该寄存器的位 1 来完成) 后, 溢出也会随之清除
8	RESERVED	R	0h	保留
7-0	PRBS_ERR_CNT	R	0h	保存 PRBS 校验器接收的错误字节数。当写入位 [0] 或位 [1] 时 (参见下文), 此寄存器中的值被锁定。当 PRBS 计数模式设置为“0”时, 计数在 0xFF 时停止 (参见寄存器 0x0016) 注: 写入位 0 会为 PRBS 计数器生成锁定信号。写入位 1 会为 PRBS 计数器生成锁定和清零信号。

8.1.47 DBG_PKT_LEN_PRBS 寄存器 (偏移 = 7Bh) [复位 = 05DCh]

DBG_PKT_LEN_PRBS 如表 8-49 所示。

返回到[汇总表](#)。

表 8-49. DBG_PKT_LEN_PRBS 寄存器字段说明

位	字段	类型	复位	说明
15-0	PKT_LEN_PRBS	R/W	5DCh	PRBS 数据包长度 (以字节为单位), 这会影响 PRBS 数据包而不影响其他

8.1.48 DBG_IPG_LEN 寄存器 (偏移 = 7Ch) [复位 = 007Dh]

DBG_IPG_LEN 如表 8-50 所示。

返回到[汇总表](#)。

表 8-50. DBG_IPG_LEN 寄存器字段说明

位	字段	类型	复位	说明
15-8	RESERVED	R	0h	保留
7-0	IPG_LEN	R/W	7Dh	PRBS 数据包之间的数据包间间隔 (以四字节为单位)。IPG 以四字节为步长递增

8.1.49 ANA_RGMII_DLL_CTRL 寄存器 (偏移 = 86h) [复位 = 0077h]

ANA_RGMII_DLL_CTRL 如表 8-51 所示。

返回到[汇总表](#)。

表 8-51. ANA_RGMII_DLL_CTRL 寄存器字段说明

位	字段	类型	复位	说明
15-10	RESERVED	R	0h	保留
9	DLL_EN_FORCE_VAL	R/W	0h	如果设置了 dll_en_force_en, 则这是 DLL_EN 的值
8	DLL_EN_FORCE_CTRL	R/W	0h	强制设置 DLL_EN 值
7-4	DLL_TX_DELAY_CTRL_SL	R/W	7h	以 250ps 为步长会影响 CLK_90 输出。- 与位 [3:0] 行为相同
3-0	DLL_RX_DELAY_CTRL_SL	R/W	7h	以 250ps 为步长会影响 CLK_90 输出。如果 RGMII 移位模式已启用, 则对应 b[3]、b[2]、b[1]、b[0] 位。----- 延迟是从数据到时钟进行测量的。请注意: 实际延迟还受寄存器 32h 中的移位模式影响。 0h = 0.25ns 1h = 0.5ns 2h = 0.75ns 3h = 1.0ns 4h = 1.25ns 5h = 1.5ns 6h = 1.75ns 7h = 2.0ns - 默认 8h = 2.25ns 9h = 2.5ns Ah = 2.75ns Bh = 3.0ns Ch = 3.25ns Dh = 3.5ns Eh = 3.75ns Fh = 0ns

8.1.50 ANA_LD_TXG_FINE_GAINSEL_AB 寄存器 (偏移 = A0h) [复位 = 0808h]

ANA_LD_TXG_FINE_GAINSEL_AB 如表 8-52 所示。

返回到[汇总表](#)。

表 8-52. ANA_LD_TXG_FINE_GAINSEL_AB 寄存器字段说明

位	字段	类型	复位	说明
15	UNFORCE_TEST_MODE_TM4	R/W	0h	当芯片处于测试模式 4 时, TXG 增益选择粗调会被覆写; 当 unforce_test_mode_tm4 设置为 “1” 时, 会禁用覆写
14	UNFORCE_TEST_MODE_TM1	R/W	0h	当芯片处于测试模式 1 时, TXG 精细增益选择会被覆写 (加 1 值) 当 unforce_test_mode_tm1 设置为 “1” 时, 会禁用覆写
13	RESERVED	R	0h	保留

表 8-52. ANA_LD_TXG_FINE_GAINSEL_AB 寄存器字段说明 (续)

位	字段	类型	复位	说明
12-8	TXG_GAINSEL_FINE_B	R/W	8h	B 通道增益控制。详情参见位 [4:0]
7-5	RESERVED	R	0h	保留
4-0	TXG_GAINSEL_FINE_A	R/W	8h	A 通道增益控制。 默认值由修调设置。设计中未使用位 4——该位保留用于后续范围扩展。 0h = 增益变化 -16% 1h = 增益变化 -14% 8h = 增益无变化 9h = 增益变化 +2% Fh = 增益变化 +14%

8.1.51 ANA_LD_TXG_FINE_GAINSEL_CD 寄存器 (偏移 = A1h) [复位 = 0808h]

ANA_LD_TXG_FINE_GAINSEL_CD 如表 8-53 所示。

返回到[汇总表](#)。

表 8-53. ANA_LD_TXG_FINE_GAINSEL_CD 寄存器字段说明

位	字段	类型	复位	说明
15-13	RESERVED	R	0h	保留
12-8	TXG_GAINSEL_FINE_D	R/W	8h	D 通道增益控制。详情参见 ANA_LD_TXG_FINE_GAINSEL_AB 的位 [4:0]
7-5	RESERVED	R	0h	保留
4-0	TXG_GAINSEL_FINE_C	R/W	8h	C 通道增益控制。详情参见 ANA_LD_TXG_FINE_GAINSEL_AB 的位 [4:0]

8.1.52 ANA_LD_FILTER_TUNE_AB 寄存器 (偏移 = A2h) [复位 = 1010h]

ANA_LD_FILTER_TUNE_AB 如表 8-54 所示。

返回到[汇总表](#)。

表 8-54. ANA_LD_FILTER_TUNE_AB 寄存器字段说明

位	字段	类型	复位	说明
15-14	RESERVED	R	0h	保留
13	LD_FILTER_TUNE_B_FORCE_CTRL	R/W	0h	强制设置 ld_filter_tune_b 的寄存器值
12-8	LD_FILTER_TUNE_B	R/W	10h	设置 ld_filter_tune_b_force_ctrl 时 LD 内插 LPF 对 B 通道的影响
7-6	RESERVED	R	0h	保留
5	LD_FILTER_TUNE_A_FORCE_CTRL	R/W	0h	强制设置 ld_filter_tune_a 的寄存器值
4-0	LD_FILTER_TUNE_A	R/W	10h	设置 ld_filter_tune_a_force_ctrl 时 LD 内插 LPF 对 A 通道的影响

8.1.53 ANA_LD_FILTER_TUNE_CD 寄存器 (偏移 = A3h) [复位 = 1010h]

ANA_LD_FILTER_TUNE_CD 如表 8-55 所示。

返回到[汇总表](#)。

表 8-55. ANA_LD_FILTER_TUNE_CD 寄存器字段说明

位	字段	类型	复位	说明
15-14	RESERVED	R	0h	保留
13	LD_FILTER_TUNE_D_FORCE_CTRL	R/W	0h	强制设置 ld_filter_tune_d 的寄存器值
12-8	LD_FILTER_TUNE_D	R/W	10h	设置 ld_filter_tune_d_force_ctrl 时 LD 内插 LPF 对 D 通道的影响
7-6	RESERVED	R	0h	保留
5	LD_FILTER_TUNE_C_FORCE_CTRL	R/W	0h	强制设置 ld_filter_tune_c 的寄存器值
4-0	LD_FILTER_TUNE_C	R/W	10h	设置 ld_filter_tune_c_force_ctrl 时 LD 内插 LPF 对 C 通道的影响

8.1.54 ANA_PLL_PROG_2 寄存器 (偏移 = C5h) [复位 = 0003h]

ANA_PLL_PROG_2 如 表 8-56 所示。

返回到[汇总表](#)。

表 8-56. ANA_PLL_PROG_2 寄存器字段说明

位	字段	类型	复位	说明
15-14	RESERVED	R/W	0h	保留
13-12	PLL_PROG_2	R/W	0h	VDDIO 覆盖值。如果 C5[13:12] 为高电平，则会基于这些位覆盖 VDDIO 选择。使能 VDDIO 检测电路覆盖。 0h = 禁用 VDDIO 自检测覆盖 1h = 2.5V 3h = 基于 C5[11:10] 选择使能 VDDIO 自检测覆盖。
11-10	RESERVED	R	0h	
9-0	RESERVED	R/W	0h	保留

8.1.55 ANA_PLL_PROG_PI 寄存器 (偏移 = C6h) [复位 = 0000h]

ANA_PLL_PROG_PI 如 表 8-57 所示。

返回到[汇总表](#)。

表 8-57. ANA_PLL_PROG_PI 寄存器字段说明

位	字段	类型	复位	说明
15-0	RESERVED	R/W	0h	保留

8.1.56 ANA_SGMII_CTRL_2 寄存器 (偏移 = D4h) [复位 = 0F00h]

ANA_SGMII_CTRL_2 如 表 8-58 所示。

返回到[汇总表](#)。

表 8-58. ANA_SGMII_CTRL_2 寄存器字段说明

位	字段	类型	复位	说明
15	RGMII_DIG_LOOPBACK_EN	R/W	0h	在 IO 之前将 TX 数据环回至 RX。 在环回模式下保持光纤 MDI 链路连通，而无论线缆连接如何。 0h = 环回模式已禁用 1h = 环回模式已启用
14	RESERVED	R/W	0h	保留
13-8	RESERVED	R/W	0h	保留
7	RESERVED	R/W	0h	保留

表 8-58. ANA_SGMII_CTRL_2 寄存器字段说明 (续)

位	字段	类型	复位	说明
6	RESERVED	R	0h	保留
5-3	RESERVED	R/W	0h	保留
2-0	RESERVED	R/W	0h	保留

8.1.57 SGMII_TESTMODE 寄存器 (偏移 = D6h) [复位 = 0000h]

SGMII_TESTMODE 如表 8-59 所示。

返回到[汇总表](#)。

表 8-59. SGMII_TESTMODE 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R/W	0h	保留
14-13	SGMII_VOLTAGE_SWING	R/W	0h	典型峰峰值电压摆幅 (V) 0h = 1.100 (默认值) 1h = 1.280 2h = 0.920 3h = 未使用
12-0	RESERVED	R/W	0h	保留

8.1.58 ANA_LD_DATA_CTRL 寄存器 (偏移 = DDh) [复位 = 0200h]

ANA_LD_DATA_CTRL 如表 8-60 所示。

返回到[汇总表](#)。

表 8-60. ANA_LD_DATA_CTRL 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R/W	0h	保留
14	RESERVED	R/W	0h	保留
13	RESERVED	R/W	0h	保留
12	RESERVED	R/W	0h	保留
11-10	RESERVED	R	0h	保留
9-4	RESERVED	R/W	0h	保留
3	LD_TX_DATA_D_FORCE_CTRL	R/W	0h	LD TX D 数据的强制控制 0h = 启用 D 线对发送器 1h = 禁用 D 线对发送器
2	LD_TX_DATA_C_FORCE_CTRL	R/W	0h	LD TX C 数据的强制控制 0h = 启用 C 线对发送器 1h = 禁用 C 线对发送器
1	LD_TX_DATA_B_FORCE_CTRL	R/W	0h	LD TX B 数据的强制控制 0h = 启用 B 线对发送器 1h = 禁用 B 线对发送器
0	LD_TX_DATA_A_FORCE_CTRL	R/W	0h	LD TX A 数据的强制控制 0h = 启用 A 线对发送器 1h = 禁用 A 线对发送器

8.1.59 DSP_CFG3 寄存器 (偏移 = E4h) [复位 = 0000h]

DSP_CFG3 如表 8-61 所示。

返回到[汇总表](#)。

表 8-61. DSP_CFG3 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R/W	0h	
14	RESERVED	R/W	0h	
13	RESERVED	R/W	0h	保留
12	RESERVED	R/W	0h	保留
11	RESERVED	R/W	0h	保留
10	RESERVED	R/W	0h	保留
9-8	RESERVED	R/W	0h	保留
7	RESERVED	R/W	0h	
6-0	RESERVED	R/W	0h	保留

8.1.60 DSP_HYBRID_CFG2 寄存器 (偏移 = E9h) [复位 = 9F22h]

DSP_HYBRID_CFG2 如 [表 8-62](#) 所示。

返回到[汇总表](#)。

表 8-62. DSP_HYBRID_CFG2 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R/W	0h	保留
14	RESERVED	R/W	0h	保留
13	RESERVED	R/W	0h	
12-8	RESERVED	R/W	0h	保留
7-5	RESERVED	R/W	0h	保留
4-0	RESERVED	R/W	0h	保留

8.1.61 DSP_CFG5 寄存器 (偏移 = EFh) [复位 = 1840h]

DSP_CFG5 如 [表 8-63](#) 所示。

返回到[汇总表](#)。

表 8-63. DSP_CFG5 寄存器字段说明

位	字段	类型	复位	说明
15-14	RESERVED	R	0h	保留
13	RESERVED	R/W	0h	保留
12	RESERVED	R/W	0h	
11	RESERVED	R/W	0h	
10-0	RESERVED	R/W	0h	保留

8.1.62 LOOPCR 寄存器 (偏移 = FEh) [复位 = E720h]

[表 8-64](#) 中显示了 LOOPCR。

返回到[汇总表](#)。

表 8-64. LOOPCR 寄存器字段说明

位	字段	类型	复位	说明
15-13	FB_AEQ_CNT	R/W	7h	AEQ 最大回退次数
12-8	AEQ_MAX_STEP	R/W	7h	AEQ 表中的最大步进值
7-5	AEQ_STEP_SIZE	R/W	1h	AEQ 表的递增步长
4-1	RESERVED	R	0h	
0	AEQ_BEG	R/W	0h	AEQ 表的起始索引 0h = 正常运行 1h = 近端环回

8.1.63 DSP_MASTER_TC_SEL0 寄存器 (偏移 = 102h) [复位 = 6333h]

DSP_MASTER_TC_SEL0 如 [表 8-65](#) 所示。

返回到[汇总表](#)。

表 8-65. DSP_MASTER_TC_SEL0 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14-12	RESERVED	R/W	0h	保留
11	RESERVED	R	0h	保留
10-8	RESERVED	R/W	0h	保留
7	RESERVED	R	0h	保留
6-4	RESERVED	R/W	0h	保留
3	RESERVED	R	0h	保留
2-0	RESERVED	R/W	0h	保留

8.1.64 DSP_MASTER_TC_SEL1 寄存器 (偏移 = 103h) [复位 = 4454h]

DSP_MASTER_TC_SEL1 如 [表 8-66](#) 所示。

返回到[汇总表](#)。

表 8-66. DSP_MASTER_TC_SEL1 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14-12	RESERVED	R/W	0h	保留
11	RESERVED	R	0h	保留
10-8	RESERVED	R/W	0h	保留
7	RESERVED	R	0h	保留
6-4	RESERVED	R/W	0h	保留
3	RESERVED	R	0h	保留
2-0	RESERVED	R/W	0h	保留

8.1.65 DSP_MASTER_TC_SEL2 寄存器 (偏移 = 104h) [复位 = 2447h]

DSP_MASTER_TC_SEL2 如 [表 8-67](#) 所示。

返回到[汇总表](#)。

表 8-67. DSP_MASTER_TC_SEL2 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14-12	RESERVED	R/W	0h	保留
11	RESERVED	R	0h	保留
10-8	RESERVED	R/W	0h	保留
7	RESERVED	R	0h	保留
6-4	RESERVED	R/W	0h	保留
3	RESERVED	R	0h	保留
2-0	RESERVED	R/W	0h	保留

8.1.66 DSP_MASTER_TLOOP_KP_STEP 寄存器 (偏移 = 10Ch) [复位 = 7776h]

DSP_MASTER_TLOOP_KP_STEP 如表 8-68 所示。

返回到[汇总表](#)。

表 8-68. DSP_MASTER_TLOOP_KP_STEP 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14-12	RESERVED	R/W	0h	保留
11	RESERVED	R	0h	保留
10-8	RESERVED	R/W	0h	保留
7	RESERVED	R	0h	保留
6-4	RESERVED	R/W	0h	保留
3	RESERVED	R	0h	保留
2-0	RESERVED	R/W	0h	保留

8.1.67 DSP_SLAVE_TC_SEL0 寄存器 (偏移 = 115h) [复位 = B8BBh]

DSP_SLAVE_TC_SEL0 如表 8-69 所示。

返回到[汇总表](#)。

表 8-69. DSP_SLAVE_TC_SEL0 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14-12	RESERVED	R/W	0h	保留
11	RESERVED	R	0h	保留
10-8	RESERVED	R/W	0h	保留
7	RESERVED	R	0h	保留
6-4	RESERVED	R/W	0h	保留
3	RESERVED	R	0h	保留
2-0	RESERVED	R/W	0h	保留

8.1.68 DSP_SLAVE_TC_SEL3 寄存器 (偏移 = 118h) [复位 = 8BF9h]

DSP_SLAVE_TC_SEL3 如表 8-70 所示。

返回到[汇总表](#)。

表 8-70. DSP_SLAVE_TC_SEL3 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14-12	RESERVED	R/W	0h	保留
11	RESERVED	R	0h	保留
10-8	RESERVED	R/W	0h	保留
7	RESERVED	R	0h	保留
6-4	RESERVED	R/W	0h	保留
3	RESERVED	R	0h	保留
2-0	RESERVED	R/W	0h	保留

8.1.69 DSP_SLAVE_TLOOP_KF_STEP 寄存器 (偏移 = 11Dh) [复位 = 6B6Ah]

DSP_SLAVE_TLOOP_KF_STEP 如表 8-71 所示。

返回到[汇总表](#)。

表 8-71. DSP_SLAVE_TLOOP_KF_STEP 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R/W	0h	保留
14	RESERVED	R/W	0h	保留
13	RESERVED	R/W	0h	保留
12	RESERVED	R/W	0h	保留
11-9	RESERVED	R/W	0h	保留
8-6	RESERVED	R/W	0h	保留
5-3	RESERVED	R/W	0h	保留
2-0	RESERVED	R/W	0h	保留

8.1.70 DSP_SLAVE_TLOOP_KP_STEP 寄存器 (偏移 = 11Eh) [复位 = 2FF8h]

DSP_SLAVE_TLOOP_KP_STEP 如表 8-72 所示。

返回到[汇总表](#)。

表 8-72. DSP_SLAVE_TLOOP_KP_STEP 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14-12	RESERVED	R/W	0h	保留
11-9	RESERVED	R/W	0h	保留
8-6	RESERVED	R/W	0h	保留
5-3	RESERVED	R/W	0h	保留
2-0	RESERVED	R/W	0h	保留

8.1.71 RXF_CFG 寄存器 (偏移 = 134h) [复位 = 1000h]

RXF_CFG 如表 8-73 所示。

返回到[汇总表](#)。

表 8-73. RXF_CFG 寄存器字段说明

位	字段	类型	复位	说明
15-14	RESERVED	R/W	0h	保留
13	RESERVED	R/W	0h	保留
12	RESERVED	R/W	0h	保留
11	WOL_OUT_CLEAN	RH/WoP	0h	若 WOL 输出在位 8 中处于电平模式，则写入该位会清除 WOL 输出。
10-9	WOL_OUT_STRETCH	R/W	0h	若 WOL 输出在位 8 中处于脉冲模式，此为脉冲长度： 0h = 8 个时钟周期 1h = 16 个时钟周期 2h = 32 个时钟周期 3h = 64 个时钟周期
8	WOL_OUT_MODE	R/W	0h	输出到 GPIO 引脚的唤醒模式： 0h = 脉冲模式。 1h = 电平模式
7	ENHANCED_MAC_SUPPORT	R/W	0h	使能增强型 RX 特性。当使用唤醒功能、CRC 校验或 RX 1588 指示时，可设置该位
6	RESERVED	R/W	0h	保留
5	RESERVED	R/W	0h	保留
4	WAKE_ON_UCAST	R/W	0h	若设置，则在接收到单播数据包时触发中断
3	RESERVED	R/W	0h	保留
2	WAKE_ON_BCAST	R/W	0h	若设置，则在接收到广播数据包时触发中断
1	WAKE_ON_PATTERN	R/W	0h	若设置，则在接收到匹配所配置模式的数据包时触发中断
0	WAKE_ON_MAGIC	R/W	0h	若设置，则在接收到魔术包时触发中断

8.1.72 RXF_STATUS 寄存器 (偏移 = 135h) [复位 = 0000h]

RXF_STATUS 如表 8-74 所示。

返回到[汇总表](#)。

表 8-74. RXF_STATUS 寄存器字段说明

位	字段	类型	复位	说明
15-8	RESERVED	R	0h	保留
7	SFD_ERR	RC	0h	检测到 SFD 错误
6	BAD_CRC	RC	0h	接收到不良 CRC 数据包
5	RESERVED	RC	0h	保留
4	UCAST_RCVD	RC	0h	接收到单播数据包
3	RESERVED	RC	0h	保留
2	BCAST_RCVD	RC	0h	接收到广播数据包
1	PATTERN_RCVD	RC	0h	接收到模式匹配数据包
0	MAGIC_RCVD	RC	0h	接收到魔术包

8.1.73 RXF_PMATCH_DATA1 寄存器 (偏移 = 136h) [复位 = 0000h]

RXF_PMATCH_DATA1 如表 8-75 所示。

返回到[汇总表](#)。

表 8-75. RXF_PMATCH_DATA1 寄存器字段说明

位	字段	类型	复位	说明
15-0	PMATCH_DATA_15_0	R/W	0h	完全匹配数据的位 15:0 - 用于 DA (目标地址) 匹配

8.1.74 RXF_PMATCH_DATA2 寄存器 (偏移 = 137h) [复位 = 0000h]

RXF_PMATCH_DATA2 如 [表 8-76](#) 所示。

返回到[汇总表](#)。

表 8-76. RXF_PMATCH_DATA2 寄存器字段说明

位	字段	类型	复位	说明
15-0	PMATCH_DATA_31_16	R/W	0h	完全匹配数据的位 31:16 - 用于 DA (目标地址) 匹配

8.1.75 RXF_PMATCH_DATA3 寄存器 (偏移 = 138h) [复位 = 0000h]

RXF_PMATCH_DATA3 如 [表 8-77](#) 所示。

返回到[汇总表](#)。

表 8-77. RXF_PMATCH_DATA3 寄存器字段说明

位	字段	类型	复位	说明
15-0	PMATCH_DATA_47_32	R/W	0h	完全匹配数据的位 47:32 - 用于 DA (目标地址) 匹配

8.1.76 RXF_SCRON_PASS1 寄存器 (偏移 = 139h) [复位 = 0000h]

RXF_SCRON_PASS1 如 [表 8-78](#) 所示。

返回到[汇总表](#)。

表 8-78. RXF_SCRON_PASS1 寄存器字段说明

位	字段	类型	复位	说明
15-0	SCRON_PASSWORD_15_0	R/W	0h	安全唤醒密码的位 15:0 (与魔术包相关)

8.1.77 RXF_SCRON_PASS2 寄存器 (偏移 = 13Ah) [复位 = 0000h]

RXF_SCRON_PASS2 如 [表 8-79](#) 所示。

返回到[汇总表](#)。

表 8-79. RXF_SCRON_PASS2 寄存器字段说明

位	字段	类型	复位	说明
15-0	SCRON_PASSWORD_31_16	R/W	0h	安全唤醒密码的位 31:16 (与魔术包相关)

8.1.78 RXF_SCRON_PASS3 寄存器 (偏移 = 13Bh) [复位 = 0000h]

RXF_SCRON_PASS3 如 [表 8-80](#) 所示。

返回到[汇总表](#)。

表 8-80. RXF_SCRON_PASS3 寄存器字段说明

位	字段	类型	复位	说明
15-0	SCRON_PASSWORD_47_32	R/W	0h	安全唤醒密码的位 47:32 (与魔术包相关)

8.1.79 RXF_PATTERN_1 寄存器 (偏移 = 13Ch) [复位 = 0000h]

RXF_PATTERN_1 如表 8-81 所示。

返回到[汇总表](#)。

表 8-81. RXF_PATTERN_1 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_0_1	R/W	0h	所配置模式的第 0 字节 (最低有效字节) 和第 1 字节。每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.80 RXF_PATTERN_2 寄存器 (偏移 = 13Dh) [复位 = 0000h]

RXF_PATTERN_2 如表 8-82 所示。

返回到[汇总表](#)。

表 8-82. RXF_PATTERN_2 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_2_3	R/W	0h	所配置模式的第 2 字节和第 3 字节。每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.81 RXF_PATTERN_3 寄存器 (偏移 = 13Eh) [复位 = 0000h]

RXF_PATTERN_3 如表 8-83 所示。

返回到[汇总表](#)。

表 8-83. RXF_PATTERN_3 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_4_5	R/W	0h	所配置模式的第 4 字节和第 5 字节。每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.82 RXF_PATTERN_4 寄存器 (偏移 = 13Fh) [复位 = 0000h]

RXF_PATTERN_4 如表 8-84 所示。

返回到[汇总表](#)。

表 8-84. RXF_PATTERN_4 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_6_7	R/W	0h	所配置模式的第 6 字节和第 7 字节。每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.83 RXF_PATTERN_5 寄存器 (偏移 = 140h) [复位 = 0000h]

RXF_PATTERN_5 如表 8-85 所示。

返回到[汇总表](#)。

表 8-85. RXF_PATTERN_5 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_8_9	R/W	0h	所配置模式的第 8 字节和第 9 字节。每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.84 RXF_PATTERN_6 寄存器 (偏移 = 141h) [复位 = 0000h]

RXF_PATTERN_6 如 [表 8-86](#) 所示。

返回到[汇总表](#)。

表 8-86. RXF_PATTERN_6 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_10_11	R/W	0h	所配置模式的第 10 字节和第 11 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.85 RXF_PATTERN_7 寄存器 (偏移 = 142h) [复位 = 0000h]

RXF_PATTERN_7 如 [表 8-87](#) 所示。

返回到[汇总表](#)。

表 8-87. RXF_PATTERN_7 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_12_13	R/W	0h	所配置模式的第 12 字节和第 13 字节。每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.86 RXF_PATTERN_8 寄存器 (偏移 = 143h) [复位 = 0000h]

RXF_PATTERN_8 如 [表 8-88](#) 所示。

返回到[汇总表](#)。

表 8-88. RXF_PATTERN_8 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_14_15	R/W	0h	所配置模式的第 14 字节和第 15 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.87 RXF_PATTERN_9 寄存器 (偏移 = 144h) [复位 = 0000h]

RXF_PATTERN_9 如 [表 8-89](#) 所示。

返回到[汇总表](#)。

表 8-89. RXF_PATTERN_9 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_16_17	R/W	0h	所配置模式的第 16 字节和第 17 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.88 RXF_PATTERN_10 寄存器 (偏移 = 145h) [复位 = 0000h]

RXF_PATTERN_10 如 表 8-90 所示。

返回到[汇总表](#)。

表 8-90. RXF_PATTERN_10 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_18_19	R/W	0h	所配置模式的第 18 字节和第 19 字节。每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.89 RXF_PATTERN_11 寄存器 (偏移 = 146h) [复位 = 0000h]

RXF_PATTERN_11 如 表 8-91 所示。

返回到[汇总表](#)。

表 8-91. RXF_PATTERN_11 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_20_21	R/W	0h	所配置模式的第 20 字节和第 21 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.90 RXF_PATTERN_12 寄存器 (偏移 = 147h) [复位 = 0000h]

RXF_PATTERN_12 如 表 8-92 所示。

返回到[汇总表](#)。

表 8-92. RXF_PATTERN_12 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_22_23	R/W	0h	所配置模式的第 22 字节和第 23 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.91 RXF_PATTERN_13 寄存器 (偏移 = 148h) [复位 = 0000h]

RXF_PATTERN_13 如 表 8-93 所示。

返回到[汇总表](#)。

表 8-93. RXF_PATTERN_13 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_24_25	R/W	0h	所配置模式的第 24 字节和第 25 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.92 RXF_PATTERN_14 寄存器 (偏移 = 149h) [复位 = 0000h]

RXF_PATTERN_14 如 表 8-94 所示。

返回到[汇总表](#)。

表 8-94. RXF_PATTERN_14 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_26_27	R/W	0h	所配置模式的第 26 字节和第 27 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.93 RXF_PATTERN_15 寄存器 (偏移 = 14Ah) [复位 = 0000h]

RXF_PATTERN_15 如 表 8-95 所示。

返回到[汇总表](#)。

表 8-95. RXF_PATTERN_15 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_28_29	R/W	0h	所配置模式的第 28 字节和第 29 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.94 RXF_PATTERN_16 寄存器 (偏移 = 14Bh) [复位 = 0000h]

RXF_PATTERN_16 如 表 8-96 所示。

返回到[汇总表](#)。

表 8-96. RXF_PATTERN_16 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_30_31	R/W	0h	所配置模式的第 30 字节和第 31 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.95 RXF_PATTERN_17 寄存器 (偏移 = 14Ch) [复位 = 0000h]

RXF_PATTERN_17 如 表 8-97 所示。

返回到[汇总表](#)。

表 8-97. RXF_PATTERN_17 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_32_33	R/W	0h	所配置模式的第 32 字节和第 33 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.96 RXF_PATTERN_18 寄存器 (偏移 = 14Dh) [复位 = 0000h]

RXF_PATTERN_18 如 表 8-98 所示。

返回到[汇总表](#)。

表 8-98. RXF_PATTERN_18 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_34_35	R/W	0h	所配置模式的第 34 字节和第 35 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.97 RXF_PATTERN_19 寄存器 (偏移 = 14Eh) [复位 = 0000h]

RXF_PATTERN_19 如 表 8-99 所示。

返回到[汇总表](#)。

表 8-99. RXF_PATTERN_19 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_36_37	R/W	0h	所配置模式的第 36 字节和第 37 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.98 RXF_PATTERN_20 寄存器 (偏移 = 14Fh) [复位 = 0000h]

RXF_PATTERN_20 如 表 8-100 所示。

返回到[汇总表](#)。

表 8-100. RXF_PATTERN_20 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_38_39	R/W	0h	所配置模式的第 38 字节和第 39 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.99 RXF_PATTERN_21 寄存器 (偏移 = 150h) [复位 = 0000h]

RXF_PATTERN_21 如 表 8-101 所示。

返回到[汇总表](#)。

表 8-101. RXF_PATTERN_21 寄存器字段说明

位	字段	类型	复位	说明
15-0	RESERVED	R/W	0h	保留

8.1.100 RXF_PATTERN_22 寄存器 (偏移 = 151h) [复位 = 0000h]

RXF_PATTERN_22 如 表 8-102 所示。

返回到[汇总表](#)。

表 8-102. RXF_PATTERN_22 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_42_43	R/W	0h	所配置模式的第 42 字节和第 43 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.101 RXF_PATTERN_23 寄存器 (偏移 = 152h) [复位 = 0000h]

RXF_PATTERN_23 如 表 8-103 所示。

返回到[汇总表](#)。

表 8-103. RXF_PATTERN_23 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_44_45	R/W	0h	所配置模式的第 44 字节和第 45 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.102 RXF_PATTERN_24 寄存器 (偏移 = 153h) [复位 = 0000h]

RXF_PATTERN_24 如 表 8-104 所示。

返回到[汇总表](#)。

表 8-104. RXF_PATTERN_24 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_46_47	R/W	0h	所配置模式的第 46 字节和第 47 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.103 RXF_PATTERN_25 寄存器 (偏移 = 154h) [复位 = 0000h]

RXF_PATTERN_25 如 表 8-105 所示。

返回到[汇总表](#)。

表 8-105. RXF_PATTERN_25 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_48_49	R/W	0h	所配置模式的第 48 字节和第 49 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.104 RXF_PATTERN_26 寄存器 (偏移 = 155h) [复位 = 0000h]

RXF_PATTERN_26 如 表 8-106 所示。

返回到[汇总表](#)。

表 8-106. RXF_PATTERN_26 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_50_51	R/W	0h	所配置模式的第 50 字节和第 51 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.105 RXF_PATTERN_27 寄存器 (偏移 = 156h) [复位 = 0000h]

RXF_PATTERN_27 如 表 8-107 所示。

返回到[汇总表](#)。

表 8-107. RXF_PATTERN_27 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_52_53	R/W	0h	所配置模式的第 52 字节和第 53 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.106 RXF_PATTERN_28 寄存器 (偏移 = 157h) [复位 = 0000h]

RXF_PATTERN_28 如 表 8-108 所示。

返回到[汇总表](#)。

表 8-108. RXF_PATTERN_28 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_54_55	R/W	0h	所配置模式的第 54 字节和第 55 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.107 RXF_PATTERN_29 寄存器 (偏移 = 158h) [复位 = 0000h]

RXF_PATTERN_29 如 表 8-109 所示。

返回到[汇总表](#)。

表 8-109. RXF_PATTERN_29 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_56_57	R/W	0h	所配置模式的第 56 字节和第 57 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.108 RXF_PATTERN_30 寄存器 (偏移 = 159h) [复位 = 0000h]

RXF_PATTERN_30 如 表 8-110 所示。

返回到[汇总表](#)。

表 8-110. RXF_PATTERN_30 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_58_59	R/W	0h	所配置模式的第 58 字节和第 59 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.109 RXF_PATTERN_31 寄存器 (偏移 = 15Ah) [复位 = 0000h]

RXF_PATTERN_31 如 表 8-111 所示。

返回到[汇总表](#)。

表 8-111. RXF_PATTERN_31 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_60_61	R/W	0h	所配置模式的第 60 字节和第 61 字节。每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.110 RXF_PATTERN_32 寄存器 (偏移 = 15Bh) [复位 = 0000h]

RXF_PATTERN_32 如 表 8-112 所示。

返回到[汇总表](#)。

表 8-112. RXF_PATTERN_32 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_62_63	R/W	0h	所配置模式的第 62 字节和第 63 字节。 每个字节均可通过 RXF_PATTERN_BYTE_MASK 寄存器单独屏蔽

8.1.111 RXF_PATTERN_BYTE_MASK_1 寄存器 (偏移 = 15Ch) [复位 = 0000h]

RXF_PATTERN_BYTE_MASK_1 如 表 8-113 所示。

返回到[汇总表](#)。

表 8-113. RXF_PATTERN_BYTE_MASK_1 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_MASK_0_15	R/W	0h	模式第 0 至 15 字节的掩码。对于每个字节：“1”表示被屏蔽

8.1.112 RXF_PATTERN_BYTE_MASK_2 寄存器 (偏移 = 15Dh) [复位 = 0000h]

RXF_PATTERN_BYTE_MASK_2 如 表 8-114 所示。

返回到[汇总表](#)。

表 8-114. RXF_PATTERN_BYTE_MASK_2 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_MASK_16_31	R/W	0h	模式第 16 至 31 字节的掩码。对于每个字节：“1”表示被屏蔽

8.1.113 RXF_PATTERN_BYTE_MASK_3 寄存器 (偏移 = 15Eh) [复位 = 0000h]

RXF_PATTERN_BYTE_MASK_3 如 表 8-115 所示。

返回到[汇总表](#)。

表 8-115. RXF_PATTERN_BYTE_MASK_3 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_MASK_32_47	R/W	0h	模式第 32 至 47 字节的掩码。对于每个字节：“1”表示被屏蔽

8.1.114 RXF_PATTERN_BYTE_MASK_4 寄存器 (偏移 = 15Fh) [复位 = 0000h]

RXF_PATTERN_BYTE_MASK_4 如 表 8-116 所示。

返回到[汇总表](#)。

表 8-116. RXF_PATTERN_BYTE_MASK_4 寄存器字段说明

位	字段	类型	复位	说明
15-0	PATTERN_BYTES_MASK_48_63	R/W	0h	模式第 48 至 63 字节的掩码。对于每个字节：“1”表示被屏蔽

8.1.115 10M_SGMII_CFG 寄存器 (偏移 = 16Fh) [复位 = 0115h]

10M_SGMII_CFG 如 表 8-117 所示。

返回到[汇总表](#)。

表 8-117. 10M_SGMII_CFG 寄存器字段说明

位	字段	类型	复位	说明
15-8	RESERVED	R	0h	保留
7	10M_SGMII_RATE_ADAPT_DISABLE	R/W	0h	速率自适应禁用 0h = 速率自适应已启用 1h = 速率自适应已禁用
6	RESERVED	R/W	0h	保留
5	RESERVED	R/W	0h	保留
4	RESERVED	R/W	0h	保留
3-0	RESERVED	R/W	0h	保留

8.1.116 IO_MUX_CFG 寄存器 (偏移 = 170h) [复位 = 0CX0h]

表 8-118 中显示了 IO_MUX_CFG。

返回到[汇总表](#)。

表 8-118. IO_MUX_CFG 寄存器字段说明

位	字段	类型	复位	说明
15-13	RESERVED	R	0h	保留

表 8-118. IO_MUX_CFG 寄存器字段说明 (续)

位	字段	类型	复位	说明
12-8	CLK_O_SEL	R/W	Ch	选择时钟输出源 0h = A 通道接收时钟 1h = B 通道接收时钟 2h = C 通道接收时钟 3h = D 通道接收时钟 4h = A 通道接收时钟除以 5 5h = B 通道接收时钟除以 5 6h = C 通道接收时钟除以 5 7h = D 通道接收时钟除以 5 8h = A 通道发送时钟 9h = B 通道发送时钟 Ah = C 通道发送时钟 Bh = D 通道发送时钟 Ch = 基准时钟 (与 XI 输入时钟同步) 注: 修改 CLK_O_SEL 前, 须先将寄存器 0xC6 设置为 0x10
7	RESERVED	R	0h	保留
6	CLK_O_DISABLE	R/W	Xh	时钟输出禁用 0h = 时钟输出启用 1h = 时钟输出禁用
5	RESERVED	R/W	0h	保留
4-1	MAC_IMPEDANCE_CTRL	R/W	8h	MAC I/O 的阻抗控制: 输出阻抗近似范围为 35Ω 至 70Ω, 共 16 个步进。最低为 1111, 最高为 0000。范围和步长随工艺变化。默认值通过修调设置为 50Ω, 但默认寄存器值可能因工艺而异。可根据走线阻抗使用非默认的 MAC I/O 阻抗值。器件与走线阻抗间不匹配可能导致电压过冲和下冲。
0	RESERVED	R/W	0h	保留

8.1.117 TDR_GEN_CFG1 寄存器 (偏移 = 180h) [复位 = 0752h]

TDR_GEN_CFG1 如表 8-119 所示。

返回到[汇总表](#)。

表 8-119. TDR_GEN_CFG1 寄存器字段说明

位	字段	类型	复位	说明
15-13	RESERVED	R/W	0h	保留
12	TDR_CH_CD_BYPASS	R/W	0h	在 TDR 测试中旁路 C 通道和 D 通道
11	TDR_CROSS_MODE_DISABLE	R/W	0h	若设置, 则禁用交叉模式选项 - 永不检查交叉 (仅侦听您发送的同一通道)
10	TDR_NLP_CHECK	R/W	1h	若设置, 则在静默期间检查 NLP
9-7	TDR_AVG_NUM	R/W	6h	平均 TDR 周期数: 000b = 1 个 TDR 周期 001b = 2 个 TDR 周期 010b = 4 个 TDR 周期 011b = 8 个 TDR 周期 100b = 16 个 TDR 周期 101b = 32 个 TDR 周期 110b = 64 个 TDR 周期 (默认) 111b = 保留
6-4	TDR_SEG_NUM	R/W	5h	要检查的 TDR 段数
3-0	TDR_CYCLE_TIME	R/W	2h	每个 TDR 周期的微秒数

8.1.118 TDR_GEN_CFG2 寄存器 (偏移 = 181h) [复位 = C850h]

TDR_GEN_CFG2 如表 8-120 所示。

返回到[汇总表](#)。

表 8-120. TDR_GEN_CFG2 寄存器字段说明

位	字段	类型	复位	说明
15-8	TDR_SILENCE_TH	R/W	C8h	能量检测阈值
7-6	TDR_POST_SILENCE_TIME	R/W	1h	用于 TDR 检测事务完成后寻找能量的计时器；若此间检测到能量，则判定 TDR 测试失败
5-4	TDR_PRE_SILENCE_TIME	R/W	1h	启动前 TDR 用于寻找能量的计时器；若此间检测到能量，则判定 TDR 测试失败
3-0	RESERVED	R	0h	保留

8.1.119 TDR_SEG_DURATION1 寄存器 (偏移 = 182h) [复位 = 5326h]

TDR_SEG_DURATION1 如 表 8-121 所示。

返回到[汇总表](#)。

表 8-121. TDR_SEG_DURATION1 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R	0h	保留
14-10	TDR_SEG_DURATION_SEG3	R/W	14h	段 3 运行所需的 125MHz 时钟周期数
9-5	TDR_SEG_DURATION_SEG2	R/W	19h	段 2 运行所需的 125MHz 时钟周期数
4-0	TDR_SEG_DURATION_SEG1	R/W	6h	段 1 运行所需的 125MHz 时钟周期数

8.1.120 TDR_SEG_DURATION2 寄存器 (偏移 = 183h) [复位 = A01Eh]

TDR_SEG_DURATION2 如 表 8-122 所示。

返回到[汇总表](#)。

表 8-122. TDR_SEG_DURATION2 寄存器字段说明

位	字段	类型	复位	说明
15-8	TDR_SEG_DURATION_SEG5	R/W	A0h	段 5 运行所需的 125MHz 时钟周期数
7-6	RESERVED	R	0h	保留
5-0	TDR_SEG_DURATION_SEG4	R/W	1Eh	段 4 运行所需的 125MHz 时钟周期数

8.1.121 TDR_GEN_CFG3 寄存器 (偏移 = 184h) [复位 = E976h]

TDR_GEN_CFG3 如 表 8-123 所示。

返回到[汇总表](#)。

表 8-123. TDR_GEN_CFG3 寄存器字段说明

位	字段	类型	复位	说明
15-12	TDR_FWD_SHADOW_SEG4	R/W	Eh	指示在达到最大电平后需等待多长时间才能判定第 4 段已检测到峰值
11-8	TDR_FWD_SHADOW_SEG3	R/W	9h	指示在达到最大电平后需等待多长时间才能判定第 3 段已检测到峰值
7	RESERVED	R	0h	保留
6-4	TDR_FWD_SHADOW_SEG2	R/W	7h	指示在达到最大电平后需等待多长时间才能判定第 2 段已检测到峰值

表 8-123. TDR_GEN_CFG3 寄存器字段说明 (续)

位	字段	类型	复位	说明
3	RESERVED	R	0h	保留
2-0	TDR_FWD_SHADOW_SEG1	R/W	6h	指示在达到最大电平后需等待多长时间才能判定第 1 段已检测到峰值

8.1.122 TDR_GEN_CFG4 寄存器 (偏移 = 185h) [复位 = 19CFh]

TDR_GEN_CFG4 如表 8-124 所示。

返回到[汇总表](#)。

表 8-124. TDR_GEN_CFG4 寄存器字段说明

位	字段	类型	复位	说明
15-14	RESERVED	R	0h	保留
13-11	TDR_SDW_AVG_LOC	R/W	3h	段之间用于搜索平均峰值的检测区间
10-9	RESERVED	R	0h	保留
8	TDR_TX_TYPE_SEG5	R/W	1h	该段发送速率类型 (10/100)
7	TDR_TX_TYPE_SEG4	R/W	1h	该段发送速率类型 (10/100)
6	TDR_TX_TYPE_SEG3	R/W	1h	该段发送速率类型 (10/100)
5	TDR_TX_TYPE_SEG2	R/W	0h	该段发送速率类型 (10/100)
4	TDR_TX_TYPE_SEG1	R/W	0h	该段发送速率类型 (10/100)
3-0	TDR_FWD_SHADOW_SEG5	R/W	Fh	指示在达到最大电平后需等待多长时间才能判定第 5 段已检测到峰值

8.1.123 TDR_THRESH_CFG1 寄存器 (偏移 = 186h) [复位 = 31D7h]

TDR_THRESH_CFG1 如表 8-125 所示。

返回到[汇总表](#)。

表 8-125. TDR_THRESH_CFG1 寄存器字段说明

位	字段	类型	复位	说明
15-14	RESERVED	R	0h	保留
13-10	TDR_P_LOC_THRESH_SEG3	R/W	Ch	当段 3 中的输入高于此值时, 该样本被视为峰值
9-5	TDR_P_LOC_THRESH_SEG2	R/W	Eh	当段 2 中的输入高于此值时, 该样本被视为峰值
4-0	TDR_P_LOC_THRESH_SEG1	R/W	17h	当段 1 中的输入高于此值时, 该样本被视为峰值

8.1.124 TDR_THRESH_CFG2 寄存器 (偏移 = 187h) [复位 = 0D9Bh]

TDR_THRESH_CFG2 如表 8-126 所示。

返回到[汇总表](#)。

表 8-126. TDR_THRESH_CFG2 寄存器字段说明

位	字段	类型	复位	说明
15-13	RESERVED	R	0h	保留
12-8	TDR_SEG1_HIGH_THRESHOLD	R/W	Dh	定义段 1 的特殊阈值 - 指示短反射, 停止其他段搜索

表 8-126. TDR_THRESH_CFG2 寄存器字段说明 (续)

位	字段	类型	复位	说明
7-4	TDR_P_LOC_THRESH_S EG5	R/W	9h	当段 5 中的输入高于此值时, 该样本被视为峰值
3-0	TDR_P_LOC_THRESH_S EG4	R/W	Bh	当段 4 中的输入高于此值时, 该样本被视为峰值

8.1.125 TDR_GEN_CFG5 寄存器 (偏移 = 189h) [复位 = 0014h]

TDR_GEN_CFG5 如 [表 8-127](#) 所示。

返回到[汇总表](#)。

表 8-127. TDR_GEN_CFG5 寄存器字段说明

位	字段	类型	复位	说明
15-5	RESERVED	R	0h	保留
4-0	TDR_INITIAL_SKIP	R/W	14h	配置 TDR 中预期的自反射

8.1.126 TDR_PEAKE_LOC_A_0_1 寄存器 (偏移 = 190h) [复位 = 0000h]

TDR_PEAKE_LOC_A_0_1 如 [表 8-128](#) 所示。

返回到[汇总表](#)。

表 8-128. TDR_PEAKE_LOC_A_0_1 寄存器字段说明

位	字段	类型	复位	说明
15-8	TDR_PEAKE_LOC_A_1	R	0h	在通道 A 检测到峰值位置 1
7-0	TDR_PEAKE_LOC_A_0	R	0h	在通道 A 检测到峰值位置 0

8.1.127 TDR_PEAKE_LOC_A_2_3 寄存器 (偏移 = 191h) [复位 = 0000h]

TDR_PEAKE_LOC_A_2_3 如 [表 8-129](#) 所示。

返回到[汇总表](#)。

表 8-129. TDR_PEAKE_LOC_A_2_3 寄存器字段说明

位	字段	类型	复位	说明
15-8	TDR_PEAKE_LOC_A_3	R	0h	在通道 A 检测到峰值位置 3
7-0	TDR_PEAKE_LOC_A_2	R	0h	在通道 A 检测到峰值位置 2

8.1.128 TDR_PEAKE_LOC_A_4_B_0 寄存器 (偏移 = 192h) [复位 = 0000h]

TDR_PEAKE_LOC_A_4_B_0 如 [表 8-130](#) 所示。

返回到[汇总表](#)。

表 8-130. TDR_PEAKE_LOC_A_4_B_0 寄存器字段说明

位	字段	类型	复位	说明
15-8	TDR_PEAKE_LOC_B_0	R	0h	在通道 B 检测到峰值位置 0
7-0	TDR_PEAKE_LOC_A_4	R	0h	在通道 A 检测到峰值位置 4

8.1.129 TDR_PEAKEs_LOC_B_1_2 寄存器 (偏移 = 193h) [复位 = 0000h]

TDR_PEAKEs_LOC_B_1_2 如 表 8-131 所示。

返回到[汇总表](#)。

表 8-131. TDR_PEAKEs_LOC_B_1_2 寄存器字段说明

位	字段	类型	复位	说明
15-8	TDR_PEAKEs_LOC_B_2	R	0h	在通道 B 检测到峰值位置 2
7-0	TDR_PEAKEs_LOC_B_1	R	0h	在通道 B 检测到峰值位置 1

8.1.130 TDR_PEAKEs_LOC_B_3_4 寄存器 (偏移 = 194h) [复位 = 0000h]

TDR_PEAKEs_LOC_B_3_4 如 表 8-132 所示。

返回到[汇总表](#)。

表 8-132. TDR_PEAKEs_LOC_B_3_4 寄存器字段说明

位	字段	类型	复位	说明
15-8	TDR_PEAKEs_LOC_B_4	R	0h	在通道 B 检测到峰值位置 4
7-0	TDR_PEAKEs_LOC_B_3	R	0h	在通道 B 检测到峰值位置 3

8.1.131 TDR_PEAKEs_LOC_C_0_1 寄存器 (偏移 = 195h) [复位 = 0000h]

TDR_PEAKEs_LOC_C_0_1 如 表 8-133 所示。

返回到[汇总表](#)。

表 8-133. TDR_PEAKEs_LOC_C_0_1 寄存器字段说明

位	字段	类型	复位	说明
15-8	TDR_PEAKEs_LOC_C_1	R	0h	在通道 C 检测到峰值位置 1
7-0	TDR_PEAKEs_LOC_C_0	R	0h	在通道 C 检测到峰值位置 0

8.1.132 TDR_PEAKEs_LOC_C_2_3 寄存器 (偏移 = 196h) [复位 = 0000h]

TDR_PEAKEs_LOC_C_2_3 如 表 8-134 所示。

返回到[汇总表](#)。

表 8-134. TDR_PEAKEs_LOC_C_2_3 寄存器字段说明

位	字段	类型	复位	说明
15-8	TDR_PEAKEs_LOC_C_3	R	0h	在通道 C 检测到峰值位置 3
7-0	TDR_PEAKEs_LOC_C_2	R	0h	在通道 C 检测到峰值位置 2

8.1.133 TDR_PEAKEs_LOC_C_4_D_0 寄存器 (偏移 = 197h) [复位 = 0000h]

TDR_PEAKEs_LOC_C_4_D_0 如 表 8-135 所示。

返回到[汇总表](#)。

表 8-135. TDR_PEAKEs_LOC_C_4_D_0 寄存器字段说明

位	字段	类型	复位	说明
15-8	TDR_PEAKEs_LOC_D_0	R	0h	在通道 D 检测到峰值位置 0

表 8-135. TDR_PEAKS_LOC_C_4_D_0 寄存器字段说明 (续)

位	字段	类型	复位	说明
7-0	TDR_PEAKS_LOC_C_4	R	0h	在通道 C 检测到峰值位置 4

8.1.134 TDR_PEAKS_LOC_D_1_2 寄存器 (偏移 = 198h) [复位 = 0000h]

TDR_PEAKS_LOC_D_1_2 如表 8-136 所示。

返回到[汇总表](#)。

表 8-136. TDR_PEAKS_LOC_D_1_2 寄存器字段说明

位	字段	类型	复位	说明
15-8	TDR_PEAKS_LOC_D_2	R	0h	在通道 D 检测到峰值位置 2
7-0	TDR_PEAKS_LOC_D_1	R	0h	在通道 D 检测到峰值位置 1

8.1.135 TDR_PEAKS_LOC_D_3_4 寄存器 (偏移 = 199h) [复位 = 0000h]

TDR_PEAKS_LOC_D_3_4 如表 8-137 所示。

返回到[汇总表](#)。

表 8-137. TDR_PEAKS_LOC_D_3_4 寄存器字段说明

位	字段	类型	复位	说明
15-8	TDR_PEAKS_LOC_D_4	R	0h	在通道 D 检测到峰值位置 4
7-0	TDR_PEAKS_LOC_D_3	R	0h	在通道 D 检测到峰值位置 3

8.1.136 TDR_GEN_STATUS 寄存器 (偏移 = 1A4h) [复位 = 0000h]

TDR_GEN_STATUS 如表 8-138 所示。

返回到[汇总表](#)。

表 8-138. TDR_GEN_STATUS 寄存器字段说明

位	字段	类型	复位	说明
15-12	RESERVED	R	0h	保留
11	TDR_P_LOC_CROSS_M ODE_D	R	0h	D 通道交叉模式下检测到峰值
10	TDR_P_LOC_CROSS_M ODE_C	R	0h	C 通道交叉模式下检测到峰值
9	TDR_P_LOC_CROSS_M ODE_B	R	0h	B 通道交叉模式下检测到峰值
8	TDR_P_LOC_CROSS_M ODE_A	R	0h	A 通道交叉模式下检测到峰值
7	TDR_P_LOC_OVERFLOW W_D	R	0h	D 通道当前段峰值总数达到最大值 5
6	TDR_P_LOC_OVERFLOW W_C	R	0h	C 通道当前段峰值总数达到最大值 5
5	TDR_P_LOC_OVERFLOW W_B	R	0h	B 通道当前段峰值总数达到最大值 5
4	TDR_P_LOC_OVERFLOW W_A	R	0h	A 通道当前段峰值总数达到最大值 5
3	TDR_SEG1_HIGH_CROS S_D	R	0h	D 通道峰值超出第 1 段的高阈值

表 8-138. TDR_GEN_STATUS 寄存器字段说明 (续)

位	字段	类型	复位	说明
2	TDR_SEG1_HIGH_CROSS_C	R	0h	C 通道峰值超出第 1 段的高阈值
1	TDR_SEG1_HIGH_CROSS_B	R	0h	B 通道峰值超出第 1 段的高阈值
0	TDR_SEG1_HIGH_CROSS_A	R	0h	A 通道峰值超出第 1 段的高阈值

8.1.137 TDR_PEAKS_SIGN_A_B 寄存器 (偏移 = 1A5h) [复位 = 0000h]

TDR_PEAKS_SIGN_A_B 如表 8-139 所示。

返回到[汇总表](#)。

表 8-139. TDR_PEAKS_SIGN_A_B 寄存器字段说明

位	字段	类型	复位	说明
15-10	RESERVED	R	0h	保留
9	TDR_PEAKS_SIGN_B_4	R	0h	B 通道检测到峰值标记 4
8	TDR_PEAKS_SIGN_B_3	R	0h	B 通道检测到峰值标记 3
7	TDR_PEAKS_SIGN_B_2	R	0h	B 通道检测到峰值标记 2
6	TDR_PEAKS_SIGN_B_1	R	0h	B 通道检测到峰值标记 1
5	TDR_PEAKS_SIGN_B_0	R	0h	B 通道检测到峰值标记 0
4	TDR_PEAKS_SIGN_A_4	R	0h	A 通道检测到峰值标记 4
3	TDR_PEAKS_SIGN_A_3	R	0h	A 通道检测到峰值标记 3
2	TDR_PEAKS_SIGN_A_2	R	0h	A 通道检测到峰值标记 2
1	TDR_PEAKS_SIGN_A_1	R	0h	A 通道检测到峰值标记 1
0	TDR_PEAKS_SIGN_A_0	R	0h	A 通道检测到峰值标记 0

8.1.138 TDR_PEAKS_SIGN_C_D 寄存器 (偏移 = 1A6h) [复位 = 0000h]

TDR_PEAKS_SIGN_C_D 如表 8-140 所示。

返回到[汇总表](#)。

表 8-140. TDR_PEAKS_SIGN_C_D 寄存器字段说明

位	字段	类型	复位	说明
15-10	RESERVED	R	0h	保留
9	TDR_PEAKS_SIGN_D_4	R	0h	D 通道检测到峰值标记 4
8	TDR_PEAKS_SIGN_D_3	R	0h	D 通道检测到峰值标记 3
7	TDR_PEAKS_SIGN_D_2	R	0h	D 通道检测到峰值标记 2
6	TDR_PEAKS_SIGN_D_1	R	0h	D 通道检测到峰值标记 1
5	TDR_PEAKS_SIGN_D_0	R	0h	D 通道检测到峰值标记 0
4	TDR_PEAKS_SIGN_C_4	R	0h	C 通道检测到峰值标记 4
3	TDR_PEAKS_SIGN_C_3	R	0h	C 通道检测到峰值标记 3
2	TDR_PEAKS_SIGN_C_2	R	0h	C 通道检测到峰值标记 2
1	TDR_PEAKS_SIGN_C_1	R	0h	C 通道检测到峰值标记 1
0	TDR_PEAKS_SIGN_C_0	R	0h	C 通道检测到峰值标记 0

8.1.139 DBG_PRBS_PKT_CNT_1 寄存器 (偏移 = 1A8h) [复位 = 0000h]

DBG_PRBS_PKT_CNT_1 如 表 8-141 所示。

返回到[汇总表](#)。

表 8-141. DBG_PRBS_PKT_CNT_1 寄存器字段说明

位	字段	类型	复位	说明
15-0	PRBS_PKT_CNT_15_0	R	0h	保存 PRBS 校验器所接收总包数的位 [15:0]。当写入寄存器 DBG_PRBS_ERR_CNT 位 [0] 或位 [1] 后, 此寄存器中的值被锁定。当 PRBS 计数模式设置为零时, 计数在 0xFFFFFFFF 时停止 (参见寄存器 0x0016)

8.1.140 DBG_PRBS_PKT_CNT_2 寄存器 (偏移 = 1A9h) [复位 = 0000h]

DBG_PRBS_PKT_CNT_2 如 表 8-142 所示。

返回到[汇总表](#)。

表 8-142. DBG_PRBS_PKT_CNT_2 寄存器字段说明

位	字段	类型	复位	说明
15-0	PRBS_PKT_CNT_31_16	R	0h	保存 PRBS 校验器所接收总包数的位 [31:16]。当写入寄存器 DBG_PRBS_ERR_CNT 位 [0] 或位 [1] 后, 此寄存器中的值被锁定。当 PRBS 计数模式设置为零时, 计数在 0xFFFFFFFF 时停止 (参见寄存器 0x0016)

8.1.141 DSP_MASTER_STEP_4 寄存器 (偏移 = 1C2h) [复位 = 7E9Eh]

DSP_MASTER_STEP_4 如 表 8-143 所示。

返回到[汇总表](#)。

表 8-143. DSP_MASTER_STEP_4 寄存器字段说明

位	字段	类型	复位	说明
15-13	RESERVED	R/W	0h	保留
12-9	RESERVED	R/W	0h	保留
8-6	RESERVED	R/W	0h	保留
5-4	RESERVED	R/W	0h	保留
3-2	RESERVED	R/W	0h	保留
1-0	RESERVED	R/W	0h	保留

8.1.142 DSP_SLAVE_STEP_4 寄存器 (偏移 = 1C3h) [复位 = F3C6h]

DSP_SLAVE_STEP_4 如 表 8-144 所示。

返回到[汇总表](#)。

表 8-144. DSP_SLAVE_STEP_4 寄存器字段说明

位	字段	类型	复位	说明
15-12	RESERVED	R/W	0h	保留
11-9	RESERVED	R/W	0h	保留
8-6	RESERVED	R/W	0h	保留
5-4	RESERVED	R/W	0h	保留
3-2	RESERVED	R/W	0h	保留

表 8-144. DSP_SLAVE_STEP_4 寄存器字段说明 (续)

位	字段	类型	复位	说明
1-0	RESERVED	R/W	0h	保留

8.1.143 DSP_SLAVE_STEP_5 寄存器 (偏移 = 1C4h) [复位 = 01C2h]

DSP_SLAVE_STEP_5 如表 8-145 所示。

返回到[汇总表](#)。

表 8-145. DSP_SLAVE_STEP_5 寄存器字段说明

位	字段	类型	复位	说明
15-12	RESERVED	R/W	0h	保留
11-9	RESERVED	R/W	0h	保留
8-6	RESERVED	R/W	0h	保留
5-4	RESERVED	R/W	0h	保留
3-2	RESERVED	R/W	0h	保留
1-0	RESERVED	R/W	0h	保留

8.1.144 DSP_SLAVE_STEP_6_7 寄存器 (偏移 = 1C5h) [复位 = 1C70h]

DSP_SLAVE_STEP_6_7 如表 8-146 所示。

返回到[汇总表](#)。

表 8-146. DSP_SLAVE_STEP_6_7 寄存器字段说明

位	字段	类型	复位	说明
15-13	RESERVED	R/W	0h	保留
12-10	RESERVED	R/W	0h	保留
9-7	RESERVED	R/W	0h	保留
6-4	RESERVED	R/W	0h	保留
3-2	RESERVED	R/W	0h	保留
1-0	RESERVED	R/W	0h	保留

8.1.145 OP_MODE_DECODE 寄存器 (偏移 = 1DFh) [复位 = 0040h]

OP_MODE_DECODE 如表 8-147 所示。

返回到[汇总表](#)。

表 8-147. OP_MODE_DECODE 寄存器字段说明

位	字段	类型	复位	说明
15-9	RESERVED	R	0h	保留
8-7	RESERVED	R	0h	保留
6	BRIDGE_MODE_RGMII_MAC	R/W	1h	0h = SGMII 转 RGMII 桥接 1h = RGMII 转 SGMII 桥接
5	RGMII_MII_SEL	R/W	0h	0h = RGMII 1h = MII
4	RESERVED	R	0h	保留
3	RESERVED	R	0h	保留

表 8-147. OP_MODE_DECODE 寄存器字段说明 (续)

位	字段	类型	复位	说明
2-0	CFG_OPMODE	R/W	0h	运行模式 0h = RGMII 转铜缆 1h = RGMII 转 1000Base-X 2h = RGMII 转 100Base-FX 3h = RGMII 转 SGMII 4h = 1000Base-T 转 1000Base-X 5h = 100Base-TX 转 100Base-FX 6h = SGMII 转铜缆 7h = 保留

8.1.146 GPIO_MUX_CTRL 寄存器 (偏移 = 1E0h) [复位 = 417Ah]

GPIO_MUX_CTRL 如表 8-148 所示。

返回到[汇总表](#)。

表 8-148. GPIO_MUX_CTRL 寄存器字段说明

位	字段	类型	复位	说明
15-12	RESERVED	R/W	0h	保留
11-8	RESERVED	R/W	0h	保留
7-4	JTAG_TDO_GPIO_1_CTRL	R/W	7h	有关 GPIO 控制选项, 请参见位 [3:0]。若启用任一类型的 SFD, 该引脚会自动配置为 TX_SFD。
3-0	LED_2_GPIO_0_CTRL	R/W	Ah	以下选项可用于 GPIO 控制。若启用任一类型的 SFD, 该引脚会自动配置为 RX_SFD。 0h = CLK_OUT 1h = 保留 2h = INT 3h = 链路状态 4h = 保留 5h = 发送 SFD 6h = 接收 SFD 7h = WOL 8h = 能量检测 (仅限 1000Base-T 和 100Base-TX) 9h = PRBS 错误 Ah = LED_2 Bh = LED_GPIO(3) Ch = CRS Dh = COL Eh = 常数 “0” Fh = 常数 “1”

8.1.147 MC_LINK_LOSS 寄存器 (偏移 = 1ECh) [复位 = 1FFDh]

MC_LINK_LOSS 如表 8-149 所示。

返回到[汇总表](#)。

表 8-149. MC_LINK_LOSS 寄存器字段说明

位	字段	类型	复位	说明
15-13	RESERVED	R/W	0h	保留
12-9	RESERVED	R/W	0h	保留
8	RESERVED	R/W	0h	保留
7	RESERVED	R/W	0h	保留
6	RESERVED	R/W	0h	保留

表 8-149. MC_LINK_LOSS 寄存器字段说明 (续)

位	字段	类型	复位	说明
5	RESERVED	R/W	0h	保留
4	RESERVED	R/W	0h	保留
3	CFG_LINK_LOSS_EN	R/W	1h	启用 MC 链路丢失功能 0h = 禁用链路丢失功能 1h = 启用链路丢失功能
2-1	RESERVED	R/W	0h	保留
0	RESERVED	R/W	0h	保留

8.1.148 FX_CTRL 寄存器 (偏移 = C00h) [复位 = 1140h]

FX_CTRL 如表 8-150 所示。

返回到[汇总表](#)。

0xC00 之后的寄存器对于光纤、用于 RGMII 转 SGMII 和 SGMII 转 RGMII 的 SGMII IP 模块以及介质转换器是共用的。

表 8-150. FX_CTRL 寄存器字段说明

位	字段	类型	复位	说明
15	CTRL0_RESET	R/W	0h	控制光纤模式下的复位。复位完成后该位自动清零。 0h = 正常运行 1h = 复位。
14	CTRL0_LOOPBACK	R/W	0h	100BASE-X、1000BASE-FX 以及 RGMII-SGMII、SGMII-RGMII 的 MAC 环回。 0h = 禁用 MAC 环回 1h = 使能 MAC 回送
13	CTRL0_SPEED_SEL_LSB	R/W	0h	速率选择位 LSB[13] 和 MSB[6] 用于在光纤以太网模式下控制以太网链路的数据速率。这些位也受 Strap 配置影响。 0h = 10Mbps 1h = 100Mbps 2h = 1000Mbps 3h = 保留
12	CTRL0_ANEG_EN	R/W	1h	启用 1000BASE-X、R2S、S2R 桥接模式的自动协商。受 Strap 配置控制。 0h = 禁用 1h = 启用
11	CTRL0_PWRDN	R/W	0h	对 R2S、S2R、1000Base-X、100Base-FX 模式下的 SGMII 进行断电。数字模块处于复位状态。 在 100Base-FX 模式下，无法准确反映 PWDN 模式下的链路状态。 为确保准确反映链路状态，请执行以下操作： 0xD3 = 0xCF3 PWDN 位变为高电平 0xD3 = 0x00 任何其他需要执行的寄存器写入操作。 PWDN 位变为低电平 0h = 正常运行 1h = 断电
10	CTRL0_ISOLATE	R/W	0h	隔离 MAC 接口。用于 1000BX、100FX 和 RGMII-SGMII 模式。不适用于 SGMII-RGMII 模式。 0h = 正常运行 1h = 隔离
9	CTRL0_RESTART_AN	R/W	0h	向此控制位写入 1 将重启 SGMII 和 1000B-X 模式下的自动协商。该位由硬件自动清零。 0h = 正常运行 1h = 重启 1000BASE-X/SGMII 自动协商过程

表 8-150. FX_CTRL 寄存器字段说明 (续)

位	字段	类型	复位	说明
8	CTRL0_DUPLEX_MODE	R/W	1h	强制双工模式。仅适用于 MII-100FX 模式。 0h = 半双工模式 1h = 全双工模式
7	CTRL0_COL_TEST	R/W	0h	用于测试冲突功能。设置此位后, 仅需将 tx_en 置为有效便会触发冲突
6	CTRL0_SPEED_SEL_MSB	R/W	1h	仅当自动协商禁用时, 才能强制配置 SGMII 速率。受 Strap 配置控制。参见本寄存器的位 13。
5-0	RESERVED	R/W	0h	保留

8.1.149 FX_STS 寄存器 (偏移 = C01h) [复位 = 6149h]

FX_STS 如表 8-151 所示。

返回到[汇总表](#)。

表 8-151. FX_STS 寄存器字段说明

位	字段	类型	复位	说明
15	STTS_100B_T4	R	0h	始终返回 0。器件不支持 100BASE-T4 模式
14	STTS_100B_X_FD	R	1h	始终返回 1。器件支持 100BASE-FX 全双工
13	STTS_100B_X_HD	R	1h	始终返回 1。器件支持 100BASE-FX 半双工
12	STTS_10B_FD	R	0h	始终返回 0。器件不支持 10Mbps 光纤模式
11	STTS_10B_HD	R	0h	始终返回 0。器件不支持 10Mbps 光纤模式
10	STTS_100B_T2_FD	R	0h	始终返回 0。器件不支持 100BASE-T2 模式
9	STTS_100B_T2_HD	R	0h	始终返回 0。器件不支持 100BASE-T2 模式
8	STTS_EXTENDED_STAT US	R	1h	始终返回 1。 register15 中的扩展状态信息
7	RESERVED	R	0h	保留
6	STTS_MF_PREAMBLE_S UPRSN	R	1h	始终返回 1。PHY 接受前导码受抑制的管理帧。
5	STTS_ANEG_COMPLET E	R	0h	1: 自动协商过程已完成 0: 自动协商过程未完成
4	STTS_REMOTE_FAULT	R	0h	1: 检测到远程故障状况 0: 未检测到远程故障状况
3	STTS_ANEG_ABILITY	R	1h	始终返回 1。 器件能够执行自动协商
2	STTS_LINK_STATUS	R	0h	在 100FX/1000X 及 100FX/1000X MC 模式下, 指示 100FX/1000X 链路已建立。 在 RGMII-SGMII 模式下, 若启用自动协商, 则该位指示 SGMII 链路已建立以及 LP 链路已建立; 若禁用自动协商, 则该位仅指示 SGMII 链路已建立。 在 SGMII-RGMII 模式下, 该位指示 LP 链路已建立 0h = 链路断开 1h = 链路已建立
1	STTS_JABBER_DET	R	0h	返回 0。
0	STTS_EXTENDED_CAPA BILITY	R	1h	始终返回 1。 器件支持扩展寄存器功能

8.1.150 FX_PHYID1 寄存器 (偏移 = C02h) [复位 = 2000h]

FX_PHYID1 如表 8-152 所示。

返回到[汇总表](#)。

表 8-152. FX_PHYID1 寄存器字段说明

位	字段	类型	复位	说明
15-14	RESERVED	R	0h	保留
13-0	OUI_6_19_FIBER	R	2000h	组织唯一标识符位 19:6

8.1.151 FX_PHYID2 寄存器 (偏移 = C03h) [复位 = A0F1h]

FX_PHYID2 如表 8-153 所示。

返回到[汇总表](#)。

表 8-153. FX_PHYID2 寄存器字段说明

位	字段	类型	复位	说明
15-10	OUI_0_5_FIBER	R	28h	组织唯一标识符位 5:0
9-4	MODEL_NUM_FIBER	R	Fh	型号
3-0	REVISION_NUM_FIBER	R	1h	版本号

8.1.152 FX_ANADV 寄存器 (偏移 = C04h) [复位 = 0020h]

FX_ANADV 如表 8-154 所示。

返回到[汇总表](#)。

表 8-154. FX_ANADV 寄存器字段说明

位	字段	类型	复位	说明
15	BP_NEXT_PAGE	R/W	0h	如需通告下一页，则设置该位。1 = 通告 0 = 未通告
14	BP_ACK	R	0h	始终返回 0
13-12	BP_REMOTE_FAULT	R/W	0h	00 = LINK_STATUS/UP 01=离线 10=LINK_FAILURE 11=AUTO_ERROR
11-9	RESERVED	R	0h	保留
8	BP_ASYMMETRIC_PAUSE	R/W	0h	1 = 非对称暂停 0 = 无非对称暂停
7	BP_PAUSE	R/W	0h	1 = MAC 暂停 0 = 无 MAC 暂停
6	BP_HALF_DUPLEX	R/W	0h	1 = 通告 0 = 未通告
5	BP_FULL_DUPLEX	R/W	1h	1 = 通告 0 = 未通告
4-0	BP_RSVD1	R	0h	保留。设置为 00000

8.1.153 FX_LPABL 寄存器 (偏移 = C05h) [复位 = 0000h]

FX_LPABL 如表 8-155 所示。

返回到[汇总表](#)。

表 8-155. FX_LPABL 寄存器字段说明

位	字段	类型	复位	说明
15	LP_ABILITY_NEXT_PAGE	R	0h	0h = LP 不支持下一页 1h = LP 支持下一页

表 8-155. FX_LPABL 寄存器字段说明 (续)

位	字段	类型	复位	说明
14	LP_ABILITY_ACK	R	0h	0h = LP 尚未确认收到链路码字 1h = LP 确认收到链路码字
13-12	LP_ABILITY_REMOTE_FAULT	R	0h	从 LP 接收到远程故障。 0h = LINK_STATUS/UP 1h = 离线 2h = LINK_FAILURE 3h = AUTO_ERROR
11-9	RESERVED	R	0h	保留
8	LP_ABILITY_ASYMMETRIC_PAUSE	R	0h	0h = LP 不请求非对称暂停 1h = LP 请求非对称暂停
7	LP_ABILITY_PAUSE	R	0h	0h = LP 不支持暂停操作 1h = LP 支持暂停操作
6	LP_ABILITY_HALF_DUPLEX	R	0h	0h = LP 不支持 1000BASE-X 半双工 1h = LP 支持 1000BASE-X 半双工
5	LP_ABILITY_FULL_DUPLEX	R	0h	0h = LP 不支持 1000BASE-X 全双工 1h = LP 支持 1000BASE-X 全双工
4-0	RESERVED	R	0h	保留

8.1.154 FX_ANEXP 寄存器 (偏移 = C06h) [复位 = 0000h]

FX_ANEXP 如表 8-156 所示。

返回到[汇总表](#)。

表 8-156. FX_ANEXP 寄存器字段说明

位	字段	类型	复位	说明
15-4	RESERVED	R	0h	保留
3	AN_EXP_LP_NEXT_PAGE_ABLE	R	0h	当器件接收到 NP 位 (位 15) 设为 1 的基础页时, 该位置 1。当自动协商状态进入 AN_ENABLE 时, 该位被清零。由于 SGMII 不支持下一页, 因此在 SGMII 模式下预期 NP 位将设置为 0。 0h = 链路伙伴不支持下一页 1h = 链路伙伴支持下一页
2	AN_EXP_LOCAL_NEXT_PAGE_ABLE	R	0h	在光纤 1000BASE-X 模式下, 该位设置为 1。在 SGMII 模式下, 该位设置为 0。 0h = 本地器件不支持下一页 1h = 本地器件支持下一页
1	AN_EXP_PAGE_RECEIVED	R	0h	当器件接收到新页时, 状态被锁存。当软件读取该寄存器时, 该位被清零。 0h = 未接收到新页 1h = 已接收到新页 (基础页或下一页)
0	AN_EXP_LP_AUTO_NEG_ABLE	R	0h	当器件接收到基础页时, 该位设置为 1。当自动协商状态进入 AN_ENABLE 时, 该位被清零。 0h = 链路伙伴不支持自动协商 1h = 链路伙伴支持自动协商

8.1.155 FX_LOCNP 寄存器 (偏移 = C07h) [复位 = 2001h]

FX_LOCNP 如表 8-157 所示。

返回到[汇总表](#)。

表 8-157. FX_LOCNP 寄存器字段说明

位	字段	类型	复位	说明
15	NP_TX_NEXT_PAGE	R/W	0h	0：若为最后一页，则置 1：若有更多页要发送
14	RESERVED	R	0h	保留
13	NP_TX_MESSAGE_PAGE_MODE	R/W	1h	0：若为未格式化页，则置 1：消息页
12	NP_TX_ACK_2	R/W	0h	器件能够符合消息 0h = 不符合消息。 1h = 符合消息。
11	NP_TX_TOGGLE	R	0h	0h = 先前发送的链路码字值为逻辑 1。 1h = 先前发送的链路码字值为逻辑 0
10-0	NP_TX_MESSAGE_FIELD	R/W	1h	消息代码字段，定义见 IEEE 附录 28C

8.1.156 FX_LPNP 寄存器 (偏移 = C08h) [复位 = 0000h]

FX_LPNP 如表 8-158 所示。

返回到[汇总表](#)。

表 8-158. FX_LPNP 寄存器字段说明

位	字段	类型	复位	说明
15	LP_NP_NEXT_PAGE	R	0h	LP 最后一页 0h = 若为最后一页 1h = 若有更多页要发送
14	LP_NP_ACK	R	0h	保留
13	LP_NP_MESSAGE_PAGE_MODE	R	0h	LP 消息页模式 0：若为未格式化页，则置 1：消息页
12	LP_NP_ACK_2	R	0h	LP 能够符合消息 0：不符合消息。1：符合消息。
11	LP_NP_TOGGLE	R	0h	LP 切换位 0：先前发送的链路码字值为逻辑 1。1：先前发送的链路码字值为逻辑 0
10-0	LP_NP_MESSAGE_FIELD	R	0h	LP 消息代码字段，定义见 IEEE 附录 28C

8.1.157 CFG_FX_CTRL0 寄存器 (偏移 = C10h) [复位 = 0000h]

CFG_FX_CTRL0 如表 8-159 所示。

返回到[汇总表](#)。

表 8-159. CFG_FX_CTRL0 寄存器字段说明

位	字段	类型	复位	说明
15-10	RESERVED	R	0h	RESERVED
9	CFG_SDIN	R/W	0h	0h = 使用信号检测引脚 1h = 不使用信号检测引脚
8-0	RESERVED	R	0h	RESERVED

8.1.158 FX_INT_EN 寄存器 (偏移 = C18h) [复位 = 03FFh]

FX_INT_EN 如表 8-160 所示。

返回到[汇总表](#)。

表 8-160. FX_INT_EN 寄存器字段说明

位	字段	类型	复位	说明
15-10	RESERVED	R	0h	保留
9	FEF_FAULT_EN	R/W	1h	FEF 故障接收中断使能 0h = 禁用中断 1h = 使能中断
8	TX_FIFO_FULL_EN	R/W	1h	光纤和 SGMII 发送 FIFO 满中断使能 0h = 禁用中断 1h = 使能中断
7	TX_FIFO_EMPTY_EN	R/W	1h	光纤和 SGMII 发送 FIFO 空中断使能 0h = 禁用中断 1h = 使能中断
6	RX_FIFO_FULL_EN	R/W	1h	光纤和 SGMII 接收 FIFO 满中断使能 0h = 禁用中断 1h = 使能中断
5	RX_FIFO_EMPTY_EN	R/W	1h	光纤和 SGMII 接收 FIFO 空中断使能 0h = 禁用中断 1h = 使能中断
4	LINK_STS_CHANGE_EN	R/W	1h	链路状态更改中断使能 0h = 禁用中断 1h = 使能中断
3	LP_FAULT_RX_EN	R/W	1h	链路伙伴远程故障中断使能 0h = 禁用中断 1h = 使能中断
2	PRI_RES_FAIL_EN	R/W	1h	优先级解析失败中断使能 0h = 禁用中断 1h = 使能中断
1	LP_NP_RX_EN	R/W	1h	链路伙伴下一页接收中断使能 0h = 禁用中断 1h = 使能中断
0	LP_BP_RX_EN	R/W	1h	链路伙伴基础页接收中断使能 0h = 禁用中断 1h = 使能中断

8.1.159 FX_INT_STS 寄存器 (偏移 = C19h) [复位 = 0000h]

FX_INT_STS 如表 8-161 所示。

返回到[汇总表](#)。

表 8-161. FX_INT_STS 寄存器字段说明

位	字段	类型	复位	说明
15-10	RESERVED	R	0h	保留
9	FEF_FAULT	RC	0h	FEF 故障接收中断 0h = 没有中断待处理 1h = 中断待处理, 读后清零
8	TX_FIFO_FULL	RC	0h	光纤发送 FIFO 满中断 0h = 没有中断待处理 1h = 中断待处理, 读后清零
7	TX_FIFO_EMPTY	RC	0h	光纤发送 FIFO 空中断 0h = 没有中断待处理 1h = 中断待处理, 读后清零
6	RX_FIFO_FULL	RC	0h	光纤接收 FIFO 满中断 0h = 没有中断待处理 1h = 中断待处理, 读后清零

表 8-161. FX_INT_STS 寄存器字段说明 (续)

位	字段	类型	复位	说明
5	RX_FIFO_EMPTY	RC	0h	光纤接收 FIFO 空中断 0h = 没有中断待处理 1h = 中断待处理, 读后清零
4	LINK_STS_CHANGE	RC	0h	链路状态更改中断 0h = 没有中断待处理 1h = 中断待处理, 读后清零
3	LP_FAULT_RX	RC	0h	链路伙伴远程故障中断 0h = 没有中断待处理 1h = 中断待处理, 读后清零
2	PRI_RES_FAIL	RC	0h	优先级解析失败中断 0h = 没有中断待处理 1h = 中断待处理, 读后清零
1	LP_NP_RX	RC	0h	链路伙伴下一页接收中断 0h = 没有中断待处理 1h = 中断待处理, 读后清零
0	LP_BP_RX	RC	0h	链路伙伴基础页接收中断 0h = 没有中断待处理 1h = 中断待处理, 读后清零

8.1.160 BIST_CONTROL_FX 寄存器 (偏移 = C1Ah) [复位 = 0000h]

BIST_CONTROL_FX 如表 8-162 所示。

返回到[汇总表](#)。

表 8-162. BIST_CONTROL_FX 寄存器字段说明

位	字段	类型	复位	说明
15	RESERVED	R/W	0h	保留
14	RESERVED	R/W	0h	保留
13	RESERVED	R/W	0h	保留
12	RESERVED	R/W	0h	保留
11-10	RESERVED	R/W	0h	保留
9	RESERVED	R/W	0h	保留
8	RESERVED	R/W	0h	保留
7	RESERVED	R/W	0h	保留
6	RESERVED	R/W	0h	保留
5	FIBER_REVERSE_LOOP_BACK_EN	R/W	0h	启用光纤连接的反向环回 0h = 禁用光纤反向环回 1h = 启用光纤反向环回
4-3	RESERVED	R/W	0h	保留
2	RESERVED	R/W	0h	保留
1-0	RESERVED	R/W	0h	保留

8.1.161 CFG_100FX_CTRL5 寄存器 (偏移 = C30h) [复位 = 3056h]

CFG_100FX_CTRL5 如表 8-163 所示。

返回到[汇总表](#)。

表 8-163. CFG_100FX_CTRL5 寄存器字段说明

位	字段	类型	复位	说明
15-12	RESERVED	R/W	0h	保留
11-4	RESERVED	R/W	0h	保留
3	RESERVED	R/W	0h	保留
2	CFG_SD_POLARITY	R/W	1h	Signal_detect 极性控制位 0h = SD 引脚为高电平有效 1h = SD 引脚为低电平有效
1	RESERVED	R/W	0h	
0	RESERVED	R/W	0h	保留

9 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

9.1 应用信息

DP83869HM 是一款 10/100/1000 铜缆和光纤以太网 PHY。支持通过 SGMII 或 RGMII 连接至以太网 MAC。还支持 MII，但仅支持 100M 和 10M 速度。为了使 MII 正常运行，必须禁用 1000M 广播。SGMII 在光纤以太网模式和媒体转换器模式下不可用，因为 SGMII 引脚是传输光纤以太网信号的通用引脚。对于与以太网介质的连接，通过 IEEE 802.3 定义的介质相关接口进行。

在以太网应用中使用该器件时，必须满足某些要求，才能实现器件的正常运行。以下典型应用和设计要求可用于为 DP83869 选择相应的元件值。

9.2 典型应用

9.2.1 铜缆以太网典型应用




图 9-1. 典型铜缆以太网应用

9.2.1.1 设计要求

DP83869HM 的设计要求如下：

- $VDDA2P5 = 2.5V$
- $VDD1P1 = 1.1V$
- $VDDIO = 3.3V$ 、 $2.5V$ 或 $1.8V$
- $VDDA1P8_x = 1.8V$ (可选)
- 时钟输入 = $25MHz$

9.2.1.2 详细设计过程

9.2.1.2.1 时钟输入

所有功能模式下的输入基准时钟要求都相同。

9.2.1.2.1.1 晶体建议

如果需要晶体源，必须使用 $15pF$ 至 $40pF$ 负载晶体谐振器之间的并联 $25MHz$ 。图 9-2 显示晶体谐振器电路的典型连接图。负载电容器值因晶体供应商而异。请咨询供应商，了解推荐的负载。




图 9-2. 晶体振荡器电路

作为评估振荡器性能的起点，CL1 和 CL2 的值必须均等于晶体供应商数据表中指定负载电容的 2 倍。例如，如果晶体的指定负载电容为 10pF，则将 CL1 = CL2 = 20pF。CL1、CL2 值可以根据寄生电容进行调整。根据晶体驱动电平，可能需要 R1。

表 9-1 中列出了 25MHz 晶体的规格。

表 9-1. 25MHz 晶体规格

参数	测试条件	最小值	典型值	最大值	单位
频率			25		MHz
频率容差	包括工作温度、老化等因素			±100	ppm
负载电容		15		40	pF
ESR				50	Ω

9.2.1.2.1.2 外部时钟源建议

如果使用外部时钟振荡器，则振荡器必须直接与 XI 相连。XO 必须保持悬空。

表 9-2 中列出了 CMOS 25MHz 振荡器规格。此外，PHY 所能承受的最大振荡器相位噪声如图 9-3 所示。

表 9-2. 25MHz 振荡器规格

参数	测试条件	最小值	典型值	最大值	单位
频率			25		MHz
频率容差	工作温度，1 年老化			±100	ppm
上升/下降时间	20% - 80%			5	ns
对称性	占空比	40%		60%	
抖动 RMS	集成频带：12kHz 至 5MHz			11	ps





图 9-3. 25MHz 振荡器相位噪声

9.2.1.2.1.3 时钟输出 (CLK_OUT) 相位噪声

图 9-4 提供了器件的 25MHz 时钟输出的相位噪声图。



备注

建立链路之前和建立链路后且未生成数据包的 CLK_OUT 引脚上的相位噪声预计会低于图中所示的值。

图 9-4. 25MHz 时钟输出相位噪声

9.2.1.2.2 磁性元件要求

在使用铜缆以太网接口的应用中，需要磁隔离。磁性元件可以分立式元件，也可以集成在以太网电缆连接器中。如果磁性元件符合表 9-3 中列出的电气规格，DP83869HM 将使用分立和集成磁性元件运行。


表 9-3. 磁性电气规范

参数	测试条件	典型值	单位
匝数比	±2% 容差	1:1	-
插入损耗	1MHz-100MHz	-1	dB
回波损耗	1MHz-30MHz	-16	dB
	30MHz-60MHz	-12	dB
	60MHz-80MHz	-10	dB

表 9-3. 磁性电气规范 (续)

参数	测试条件	典型值	单位
差分至共模抑制比	1MHz-50MHz	-30	dB
	60MHz-150MHz	-20	dB
串扰	30MHz	-35	dB
	60MHz	-30	dB
开路电感	8mA 直流偏置	350	μH
隔离	HPOT	1500	Vrms

9.2.1.2.2.1 磁性元件连接



- A. 连接到 PHY 一侧的每个中心抽头必须相互隔离，并通过去耦电容器 (建议使用 0.1µF) 接地。
- B. 为了获得更好的 EMC/EMI 性能，建议使用分立式变压器。建议将 Pulse Electronics 器件 HX5008NL 用于分立式磁性元件。
- C. 100Mbps/10Mbps 通信只需要通道 A 和 B
- D. 为改善 EMI，建议使用 R/C 接地隔离电路。有关推荐的值，请参阅 [DP83869 原理图检查清单](#)

图 9-5. PHY 至 RJ45 和磁性元件

9.2.1.3 应用曲线

有关预期的 MDI 信号，请参阅表 9-4。

表 9-4. 图形表

名称	图表
1000Base-T 信号	图 6-9
100Base-TX 信号	图 6-10
10Base-Te 链路脉冲	图 6-11
自动协商 FLP	图 6-12

9.2.2 光纤以太网典型以太网




图 9-6. 典型光纤以太网应用

9.2.2.1 设计要求

DP83869HM 的设计要求如下：

- $VDDA2P5 = 2.5V$
- $VDD1P1 = 1.1V$
- $VDDIO = 3.3V$ 、 $2.5V$ 或 $1.8V$
- $VDDA1P8_x = 1.8V$ (可选)
- 时钟输入 = $25MHz$

9.2.2.2 详细设计过程

有关更多信息，请参阅节 9.2.1.2。

9.2.2.2.1 收发器连接




图 9-7. PHY 到光纤收发器的连接

9.2.2.3 应用曲线

有关预期的 MDI 信号，请参阅 [第 9.2.1.3 部分](#) 中的 [表 9-4](#)。

9.3 电源相关建议

DP83869HM 能够在只使用两个或三个电源的情况下运行。I/O 电源还可以独立于主器件电源运行，为 MAC 接口提供灵活性。有两种可能的电源配置可供使用：双电源和三电源。在双电源配置中，VDDA1P8_x 引脚（引脚 13、48）没有电源轨连接。未使用时，引脚 13 和 48 必须保持悬空，并且不能连接任何元件。请注意，对于这两种电源配置，在 VDDIO 与 VDDA 保持稳定之前，不得驱动输入引脚。

9.3.1 双电源配置

[图 9-8](#) 展示了双电源配置的连接图。




图 9-8. 双电源配置

对于双电源配置，两个 VDDA1P8 引脚都必须保持未连接状态。

将 1 μF 和 0.1 μF 去耦电容器尽可能靠近元件 VDD 引脚放置，并将 0.1 μF 电容器最靠近该引脚放置。

对于双电源配置，我们建议将所有电源一起供电。如果无法实现这一点，则必须使用以下电源序列。




图 9-9. 双电源序列图

表 9-5. 双电源序列

参数	测试条件	最小值	标称值	最大值	单位
t1	电源斜坡时间	适用于所有电源	0.5	100	ms
t2	VDDIO 启动时的时间实例	以 VDDA2P5 和 VDD1P1 的起始为基准进行测量		50	ms

9.3.2 三电源配置

图 9-10 展示了三电源配置的连接图。




图 9-10. 三电源配置

将 1 μF 和 0.1 μF 去耦电容器尽可能靠近元件 VDD 引脚放置，并将 0.1 μF 电容器最靠近该引脚放置。

对于三电源配置，我们建议将所有电源一起供电。如果无法实现这一点，则必须使用以下电源序列。




图 9-11. 三电源序列图

表 9-6. 三电源序列

参数	测试条件	最小值	标称值	最大值	单位
t1	电源斜坡时间	适用于所有电源	0.5	100	ms
t2	VDDIO 启动时的时间实例	以 VDDA2P5 和 VDD1P1 的起始为基准进行测量	0	50	ms
t3	VDDA1P8_x 启动时的时间实例	以 VDDA2P5 和 VDD1P1 的起始为基准进行测量	0	50	ms

9.4 布局

9.4.1 布局指南

9.4.1.1 信号布线

PCB 布线存在损耗，长布线会降低信号质量。布线必须尽可能短。除非另有说明，否则所有信号布线必须为 $50\ \Omega$ 单端阻抗。差分布线必须为 $50\ \Omega$ 、单端和 $100\ \Omega$ 差分。注意阻抗始终保持恒定。阻抗不连续性会产生反射，从而导致 EMI 和信号完整性问题。对于所有信号布线（特别是差分信号对），必须避免出现残桩。请参阅图 9-12。

在差分对内，布线必须相互平行且长度匹配。长度匹配能够最大限度减小延迟差异，避免增加共模噪声和增加 EMI。

长度匹配对 MAC 接口也很重要。对于所有发送信号布线，长度必须相互匹配，对于所有接收信号布线，长度也必须相互匹配。使用 1G 传输速度时，长度匹配容差为 50mil。使用 100/10M 时，长度匹配容差为 100mil。

信号路径不得存在交叉或过孔情形。过孔会导致阻抗不连续情形发生，必须最大限度减少过孔情形。如果可能，在单个层上布线整个布线对。




图 9-12. 在差分信号对中避免残桩

不同层的信号之间至少要有一个返回路径平面，否则不得存在交叉情形。

布线之间的耦合也是一个重要因素。不必要的耦合会导致串扰问题。另一方面，差分对之间必须保持恒定的耦合距离。

为了实现便利和高效的布局过程，首先对关键信号进行布线。

9.4.1.1.1 MAC 接口布局布线指南

媒体独立接口 (SGMII / RGMII) 能够将 DP83869 与媒体访问控制器 (MAC) 连接起来。实际上，MAC 可以是一个分立器件，集成到微处理器、CPU 或 FPGA 之中。

9.4.1.1.1.1 SGMII 布局指南

- 所有 SGMII 连接必须通过 0.1 μ F 电容器进行交流耦合。串联电容器必须为 0.1 μ F，尺寸必须为 0402 或更小。
- SGMII 信号是差分信号。
- 布线必须采用 100 Ω 的差分阻抗。
- 一个对内的偏移匹配必须小于 5pS，该值与标准 FR4 的 30mil 相关。
- 不需要将 TX 对与 RX 对匹配。
- SGMII 信号必须在同一层布线。
- 必须以并行接地平面为基准。
- 在 6 线模式下工作时，RX 对必须使时钟对匹配到 5pS 以内，对于标准 FR4，该值与 30mil 相关。

9.4.1.1.1.2 RGMII 布局指南

- RGMII 信号为单端信号。
- 布线必须以 50 Ω 阻抗接地。
- TXD[3:0] 线之间的偏移必须小于 11ps，对于标准 FR4，该偏移与 60mil 相关。
- RXD[3:0] 线之间的偏移必须小于 11ps，对于标准 FR4，该偏移与 60mil 相关。
- 应尽量缩短布线长度，建议布线长度小于 2 英寸，最大长度小于 6 英寸。
- GTX_CLK 和 RX_CLK 的可配置时钟偏移。
 - 可以独立优化 RX 和 TX 路径的时钟偏移。
 - 时钟偏移可按 0.25ns 增量调节 (通过寄存器)。

9.4.1.1.2 MDI 布局指南

媒体相关接口 (MDI) 将 DP83869 连接到变压器和以太网网络。

- 必须使用 50 Ω 接地和 100 Ω 差动控制阻抗进行 MDI 布线。
- 将 MDI 布线至同一层的变压器上。

- 使用金属屏蔽 RJ-45 连接器，并将屏蔽层连接至机箱接地。
- 使用具有集成共模扼流圈的磁性元件。
- 磁性元件下方的区域禁止布线电源与地。
- 请勿使电路和机箱接地平面重叠，请将它们隔离。相反，应使机箱接地成为一个隔离岛，并在机箱和电路接地之间形成空隙。在连接器的任一側使用 1206 尺寸电阻器和电容器连接电路和机箱平面是一种很好的做法。

9.4.1.2 返回路径

一般情况下，在所有信号布线下都设置实心返回路径是可取的做法。该返回路径可以是连续接地平面或直流电源平面。减小返回路径宽度可能会影响信号布线阻抗。如果返回路径宽度与信号布线宽度相当，这种影响就更加明显。无论如何，必须避免信号布线以下的返回路径中断。穿过平面分割点的信号会导致返回路径电流不可预测，并且也可能会影响信号质量，从而可能产生 EMI 问题。请参阅图 9-13。




图 9-13. 差分信号对平面交叉

9.4.1.3 变压器布局

变压器下方不得有金属层。变压器会将噪声注入下方金属，从而影响系统的性能。

9.4.1.4 金属浇注

所有非信号或电源的金属浇注都必须接地。系统上不能有浮动金属。差分走线之间不能有金属。

9.4.1.5 PCB 层堆叠

为满足信号完整性和性能要求，必须至少使用四层 PCB。但建议使用六层电路板。有关四层、六层和八层电路板的建议层堆叠，请参阅图 9-14。这些是建议而不是要求，可以根据系统要求使用其他配置。




图 9-14. 建议的层堆叠

在 PCB 内，根据 PCB 上信号的位置，可能需要使用不同的方法（微带线和带状线）布线。例如，可能需要在使
用隔离式机箱接地平面的位置更改层堆叠。图 9-15 显示了可选的 PCB 堆叠选项。




图 9-15. 可选层堆叠

9.4.2 布局示例




图 9-16. 铜缆以太网布局示例

10 器件和文档支持

10.1 文档支持

10.1.1 相关文档

如要查看相关文件，请参阅以下内容：

- 德州仪器 (TI), [DP83869 1000Base-X 链路检测 应用手册](#)
- 德州仪器 (TI), [DP838xx 局域网唤醒 应用手册](#)
- 德州仪器 (TI), [RGMII 接口时序预算 应用手册](#)
- 德州仪器 (TI), [半导体和 IC 封装热指标 应用手册](#)

10.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com.cn 上的器件产品文件夹。点击右上角的 *提醒我* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

10.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

10.4 商标

TI E2E™ is a trademark of Texas Instruments.

PROFINET® is a registered trademark of PROFIBUS Nutzerorganisation e.V. (PNO).

所有商标均为其各自所有者的财产。

10.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

10.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

11 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision D (June 2025) to Revision E (April 2026)	Page
• 更新了 RX_CTRL 和 TX_CTRL 公式.....	34
• 将 C5h、D4h[15]、43h[1] 更新为未保留.....	50
• 更新了 1ECh[3] 和 C10h[9] 的位说明.....	50
• 添加了对 C00h[11] 的位说明.....	50
• 在故障排除指南 (E4h、EFh、102h、103h、104h、10Ch、115h、118h、11Dh、11Eh、1C2h、1C3h、1C4h、1C5h) 中添加了对未保留 DSP 寄存器的参考.....	50

Changes from Revision C (April 2024) to Revision D (June 2025)

Page

• 添加以下补充说明：当 JTAG_TDI/SD 引脚用作信号检测引脚时，该引脚为低电平有效。添加以下注释：保持高阻态引脚悬空/NC，或通过 10k Ω 电阻接地。.....	5
• 将绝对最小值从 -0.3V 更改为 -0.5V.....	11
• 根德州仪器 (TI) 包容性术语规范，已将整个文档中的术语“主器件”和“从器件”更改为“引导器”和“跟随器”.....	27
• 在链路损耗直通说明中添加了 1000M.....	38
• 将 4 级 Strap 配置模式 0 Rlo 建议从 2.49k 更改为开路.....	43
• 将 # 更改为数字.....	45
• OPMODE 001 和 010 的 LED1 默认值从 RX 更改为 TX。.....	45
• 将“主器件”和“从器件”的所有实例分别更改为“引导器”和“跟随器”，添加了寄存器 18h LED 配置的光纤链路状态（设置：5h 和 6h），添加了寄存器 E9h 的寄存器名称，阐明了寄存器 86h 延迟选项，阐明了关于 MAC 阻抗控制的寄存器 170h[4:1] 设置，阐明了寄存器 1DFh[6] 设置，添加了链路丢失直通使能寄存器 (1ECh[3])。删除了链路丢失直通无链路位 (1ECh[0])。已阐明寄存器 C01h[2]。已阐明寄存器 C10h[9]。未保留寄存器 C1Ah[5] 和寄存器 C30h[2]。将寄存器 D6h[14:13] 位名称从“SGMII_TESTMODE_SWING”更改为“SGMII_VOLTAGE_SWING”.....	50
• 添加了 25MHz 振荡器相位噪声系数。.....	115
• 添加了节 9.2.1.2.1.3。.....	116

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
DP83869HMRGZR	Active	Production	VQFN (RGZ) 48	2000 LARGE T&R	Yes	Call TI Nipdauag	Level-2-260C-1 YEAR	-40 to 125	DP83869HM
DP83869HMRGZR.A	Active	Production	VQFN (RGZ) 48	2000 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	DP83869HM
DP83869HMRGZT	Active	Production	VQFN (RGZ) 48	250 SMALL T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	DP83869HM
DP83869HMRGZT.A	Active	Production	VQFN (RGZ) 48	250 SMALL T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	DP83869HM

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
DP83869HMRGZR	VQFN	RGZ	48	2000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
DP83869HMRGZT	VQFN	RGZ	48	250	180.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
DP83869HMRGZR	VQFN	RGZ	48	2000	367.0	367.0	38.0
DP83869HMRGZT	VQFN	RGZ	48	250	210.0	185.0	35.0


GENERIC PACKAGE VIEW

RGZ 48

VQFN - 1 mm max height

7 x 7, 0.5 mm pitch


PLASTIC QUADFLAT PACK- NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224671/A


RGZ0048B



PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4218795/B 02/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RGZ0048B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:12X



SOLDER MASK DETAILS

4218795/B 02/2017

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGZ0048B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
 BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 49
 73% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
 SCALE:12X

4218795/B 02/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月