

AMC1203 具有 10MHz 内部时钟的 $\pm 280\text{mV}$ 输入、 基础型隔离式 $\Delta\text{-}\Sigma$ 精密调制器

1 特性

- 线性输入电压范围： $\pm 280\text{mV}$
- 电源电压范围：
 - 高侧：4.5V 至 5.5V
 - 低侧：4.5V 至 5.5V
- 低直流误差：
 - AMC1203：
 - 失调电压误差： $\pm 1\text{mV}$ (最大值)
 - 温漂： $\pm 5\mu\text{V}/^\circ\text{C}$ (最大值)
 - 增益误差： $\pm 2\%$ (最大值)
 - 增益漂移： $\pm 20\text{ppm}/^\circ\text{C}$ (最大值)
 - AMC1203B：
 - 失调电压误差： $\pm 1\text{mV}$ (最大值)
 - 温漂： $\pm 5\mu\text{V}/^\circ\text{C}$ (最大值)
 - 增益误差： $\pm 1\%$ (最大值)
 - 增益漂移： $\pm 20\text{ppm}/^\circ\text{C}$ (最大值)
- 瞬态抗扰度： $15\text{kV}/\mu\text{s}$ (最小值)
- 内部 10MHz 时钟发生器
- 安全相关认证：
 - 符合 DIN EN IEC 60747-17 (VDE 0884-17) 标准的 $3500\text{V}_{\text{PEAK}}$ 基础型隔离
 - $2500\text{V}_{\text{RMS}}$ 隔离，符合 UL1577 标准且持续时长为 1 分钟
- 额定温度范围： -40°C 至 $+105^\circ\text{C}$

2 应用

- 工业电机驱动
- 变频器
- 不间断电源 (UPS)
- 电源转换电路

3 说明

AMC1203 是一款电隔离精密 $\Delta\text{-}\Sigma$ 调制器。隔离栅将在不同共模电压电平下运行的系统器件隔开。该隔离栅抗磁干扰能力强，并且经过认证，可以按照 DIN EN IEC 60747-17 (VDE 0884-17) 和 UL1577 标准提供高达 $3500\text{V}_{\text{PEAK}}$ 的基础型隔离。


AMC1203 的输入端经过了优化，可直接连接到分流电阻器或其他低阻抗信号源。AMC1203 的输出位流与内部生成的时钟同步。该器件与 sinc³、OSR 256 滤波器 etc 数字低通滤波器相结合，可实现 16 位分辨率、87dB 动态范围和 39kSPS 数据速率。

AMC1203 采用 SOP-8 鸥翼型封装 (DUB)、SOP-8 封装 (PSA) 和 SOIC-16 封装 (DW)。该器件可在 -40°C 至 $+105^\circ\text{C}$ 的环境温度范围内运行。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
AMC1203	DUB (SOP, 8)	9.5mm × 10.4mm
	PSA (SOP, 8)	5.27mm × 7.9mm
	DW (SOIC, 16)	10.3mm × 10.3mm

- (1) 如需更多信息，请参阅 [机械、封装和可订购信息](#)。
 (2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



典型应用



内容

1 特性	1	6.2 功能方框图	15
2 应用	1	6.3 特性说明	16
3 说明	1	6.4 器件功能模式	17
4 引脚配置和功能	3	7 应用和实施	18
5 规格	5	7.1 应用信息	18
5.1 绝对最大额定值.....	5	7.2 典型应用	18
5.2 ESD 等级.....	5	7.3 最佳设计实践	22
5.3 建议运行条件.....	5	7.4 电源相关建议	22
5.4 热性能信息.....	6	7.5 布局	23
5.5 功率等级.....	6	8 器件和文档支持	24
5.6 绝缘规格.....	7	8.1 文档支持	24
5.7 安全相关认证.....	8	8.2 接收文档更新通知	24
5.8 安全限值.....	8	8.3 支持资源	24
5.9 电气特性.....	9	8.4 商标	24
5.10 开关特性.....	10	8.5 静电放电警告	24
5.11 时序图.....	10	8.6 术语表	24
5.12 典型特性.....	11	9 修订历史记录	24
6 详细说明	15	10 机械、封装和可订购信息	25
6.1 概述.....	15	10.1 机械数据.....	26

器件比较表

参数	AMC1203	AMC1203B
增益误差 (INL)	±9LSB (最大值)	±6LSB (最大值)
失调电压误差 (E ₀)	±2% (最大值)	±1% (最大值)
THD	- 84.5dB (最大值)	- 88dB (最大值)
SFDR	86dB (最小值)	89dB (最小值)

4 引脚配置和功能




图 4-1. DUB 封装，8 引脚 SOP 鸥翼式 (顶视图) 和 PSA 封装，8 引脚 SOP (顶视图)

表 4-1. 引脚功能：SOP

引脚		类型	说明
编号	名称		
1	AVDD	高侧电源	模拟 (高侧) 电源 ⁽¹⁾ 。
2	INP	模拟输入	同相模拟输入。
3	INN	模拟输入	反相模拟输入。
4	AGND	高侧接地端	模拟 (高侧) 接地基准。
5	DGND	低侧接地端	数字 (低侧) 接地基准。
6	DOUT	数字输出	调制器数据输出。
7	CLKOUT	数字输出	调制器时钟输出。
8	DVDD	低侧电源	数字 (低侧) 电源 ⁽¹⁾ 。




图 4-2. DW 封装，16 引脚 SOIC (俯视图)

表 4-2. 引脚功能：SOIC

引脚		类型	说明
编号	名称		
1	AVDD	高侧电源	模拟 (高侧) 电源 ⁽¹⁾ 。
2	INP	模拟输入	同相模拟输入。
3	INN	模拟输入	反相模拟输入。
4、8 ⁽²⁾	AGND	高侧接地端	模拟 (高侧) 接地端。
5、6、7、10、12、15	NC	不适用	无内部连接。将这些引脚连接到任意电位或保持未连接状态。
9、16 ⁽²⁾	DGND	低侧接地端	数字 (低侧) 接地端。
11	DOUT	数字输出	调制器数据输出。
13	CLKOUT	数字输出	调制器时钟输出。
14	DVDD	低侧电源	数字 (低侧) 电源 ⁽¹⁾ 。

(1) 有关电源去耦方面的建议，请参阅 [电源相关建议](#) 部分。

(2) 这两个引脚通过一条低阻抗路径进行内部连接。只有一个引脚必须连接到接地平面。

5 规格

5.1 绝对最大额定值

请参阅⁽¹⁾

		最小值	最大值	单位
电源电压	AVDD 至 AGND	-0.3	6	V
	DVDD 至 DGND	-0.3	6	
模拟输入电压	INP、INN	GND1 - 0.3	VDD1 + 0.3	V
输出电压	OUTP、OUTN	GND2 - 0.5	VDD2 + 0.5	V
输入电流	连续, 除电源引脚外的任何引脚	-10	10	mA
温度	结温, T _J		150	°C
	贮存温度, T _{stg}	-65	150	

(1) 在绝对最大额定值范围外运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议的工作条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。

5.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 ⁽²⁾	±1000	

(1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。
 (2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在工作环境温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位	
电源						
AVDD	高侧电源	AVDD 至 AGND	4.5	5.0	5.5	V
DVDD	低侧电源	DVDD 至 DGND	4.5	5.0	5.5	V
模拟输入						
V _{Clipping}	削波输出前的差分输入电压	V _{IN} = V _{INP} - V _{INN}		±320		mV
V _{FSR}	额定线性差分输入电压	V _{IN} = V _{INP} - V _{INN}	-280		280	mV
V _{CM}	工作共模输入电压	(V _{INP} + V _{INN})/2 至 AGND	0		AVDD	V
C _{IN, EXT}	连接到输入端的最小外部电容	从 INP 到 INN	10			nF
温度范围						
T _A	额定环境温度		-40		105	°C

5.4 热性能信息

热指标 ⁽¹⁾		DUB (SOP)	PSA (SOP)	DW (SOIC)	单位
		8 引脚	8 引脚	16 引脚	
$R_{\theta JA}$	结至环境热阻	78.0	164.0	104.0	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	61.0	32.0	58.0	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

5.5 功率等级

参数		测试条件	值	单位
P_D	最大功耗 (两侧)	AVDD = DVDD = 5.5V	110	mW
P_{D1}	最大功耗 (高侧)	AVDD = 5.5V	44	mW
P_{D2}	最大功耗 (低侧)	DVDD = 5.5V	66	mW

5.6 绝缘规格

在工作环境温度范围内测得 (除非另有说明)

参数		测试条件	值	单位
通用				
CLR	外部间隙 ⁽¹⁾	引脚间的最短空间距离 (DUB 封装)	≥ 7	mm
		引脚间的最短空间距离 (PSA 封装)	≥ 6.3	
		引脚间的最短空间距离 (DW 封装)	≥ 8	
CPG	外部爬电距离 ⁽¹⁾	引脚间的最短封装表面距离 (DUB)	≥ 7	mm
		引脚间的最短封装表面距离 (PSA)	≥ 6.3	
		引脚间的最短封装表面距离 (DW)	≥ 8	
DTI	绝缘穿透距离	绝缘层的最小内部缝隙 (内部间隙)	≥ 8	μm
CTI	相对漏电起痕指数	DIN EN 60112 (VDE 0303-11); IEC 60112	≥ 175	V
	材料组	符合 IEC 60664-1	IIIa	
	过压类别 (符合 IEC 60664-1)	额定市电电压 $\leq 150V_{\text{RMS}}$	I-IV	
		额定市电电压 $\leq 300V_{\text{RMS}}$	I-III	
DIN EN IEC 60747-17 (VDE 0884-17)⁽²⁾				
V_{IORM}	最大重复峰值隔离电压	在交流电压下	560	V_{PK}
V_{IOWM}	最大额定隔离 工作电压	在交流电压下 (正弦波)	400	V_{RMS}
		在直流电压下	560	V_{DC}
V_{IOTM}	最大瞬态 隔离电压	$V_{\text{TEST}} = V_{\text{IOTM}}$; $t = 60\text{s}$ (鉴定测试), $V_{\text{TEST}} = 1.2 \times V_{\text{IOTM}}$; $t = 1\text{s}$ (100% 生产测试)	3500	V_{PK}
V_{IMP}	最大脉冲电压 ⁽³⁾	在空气中测试, 符合 IEC 62368-1 标准的 1.2/50 μs 波形	3100	V_{PK}
V_{IOSM}	最大浪涌 隔离电压 ⁽⁴⁾	在油中进行测试 (合格测试) 符合 IEC 62368-1 的 1.2/50 μs 波形	4000	V_{PK}
q_{pd}	视在电荷 ⁽⁵⁾	方法 a, 输入/输出安全测试子组 2 和 3 后, $V_{\text{pd}(\text{ini})} = V_{\text{IOTM}}$, $t_{\text{ini}} = 60\text{s}$, $V_{\text{pd}(\text{m})} = 1.2 \times V_{\text{IORM}}$, $t_{\text{m}} = 10\text{s}$	≤ 5	pC
		方法 a, 环境测试子组 1 后, $V_{\text{pd}(\text{ini})} = V_{\text{IOTM}}$, $t_{\text{ini}} = 60\text{s}$, $V_{\text{pd}(\text{m})} = 1.3 \times V_{\text{IORM}}$, $t_{\text{m}} = 10\text{s}$	≤ 5	
		方法 b1, 预处理 (类型测试) 和常规测试, $V_{\text{pd}(\text{ini})} = V_{\text{IOTM}}$, $t_{\text{ini}} = 1\text{s}$, $V_{\text{pd}(\text{m})} = 1.5 \times V_{\text{IORM}}$, $t_{\text{m}} = 1\text{s}$	≤ 5	
		方法 b2, 常规测试 (100% 生产) ⁽⁷⁾ , $V_{\text{pd}(\text{ini})} = V_{\text{IOTM}} = V_{\text{pd}(\text{m})}$, $t_{\text{ini}} = t_{\text{m}} = 1\text{s}$	≤ 5	
C_{IO}	势垒电容, 输入至输出 ⁽⁶⁾	$V_{\text{IO}} = 0.5V_{\text{PP}}$ (1MHz)	约 1.5	pF
R_{IO}	绝缘电阻, 输入至输出 ⁽⁶⁾	$V_{\text{IO}} = 500\text{V}$ ($T_{\text{A}} = 25^{\circ}\text{C}$)	$> 10^{12}$	Ω
		$V_{\text{IO}} = 500\text{V}$ ($100^{\circ}\text{C} \leq T_{\text{A}} \leq 125^{\circ}\text{C}$)	$> 10^{11}$	
		$V_{\text{IO}} = 500\text{V}$, $T_{\text{S}} = 150^{\circ}\text{C}$	$> 10^9$	
	污染等级		2	
	气候类别		40/105/21	
UL1577				
V_{ISO}	可承受的隔离电压	$V_{\text{TEST}} = V_{\text{ISO}}$, $t = 60\text{s}$ (鉴定测试); $V_{\text{TEST}} = 1.2 \times V_{\text{ISO}}$, $t = 1\text{s}$ (100% 生产测试)	2500	V_{RMS}

- 根据应用特定的设备隔离标准应用爬电距离和电气间隙要求。务必使爬电距离和电气间隙一直符合电路板设计的要求, 以确保在印刷电路板 (PCB) 上安装的隔离器焊盘不会缩短这一距离。
- 此耦合器仅适用于安全额定值范围内的安全电气绝缘。应借助合适的保护电路来确保符合安全等级。
- 在空气中进行测试, 以确定封装的浪涌抗扰度。
- 在油中进行测试, 以确定隔离栅的固有浪涌抗扰度。
- 视在电荷是局部放电 (pd) 引起的电气放电。

- (6) 将隔离栅每一侧的所有引脚都连在一起，构成一个双引脚器件。
 (7) 生产中使用方法 b1 或 b2。

5.7 安全相关认证

VDE	UL
DIN EN IEC 60747-17 (VDE 0884-17)、 EN IEC 60747-17、 DIN EN 61010-1 (VDE 0411-1) 条款：6.4.3；6.7.1.3；6.7.2.1； 6.7.2.2；6.7.3.4.2；6.8.3.1	根据 1577 元件认证和 CSA 元件验收第 5 号计划进行了认证
基础型绝缘	单一绝缘保护
证书编号：40047657	文件编号：E181974

5.8 安全限值

安全限制⁽¹⁾旨在更大幅度地减小在发生输入或输出电路故障时对隔离栅的潜在损害。I/O 发生故障时会导致低电阻接地或连接到电源，如果没有限流电路，则会因为功耗过大而导致芯片过热并损坏隔离栅，甚至可能导致辅助系统出现故障。

参数		测试条件	最小值	典型值	最大值	单位
DUB 封装						
I_S	安全输入、输出或电源电流	$R_{\theta JA} = 78^\circ\text{C}/\text{W}$ ， $xVDD = 5.5\text{V}$ ， $T_J = 150^\circ\text{C}$ ， $T_A = 25^\circ\text{C}$			291	mA
P_S	安全输入、输出或总功率	$R_{\theta JA} = 78^\circ\text{C}/\text{W}$ ， $T_J = 150^\circ\text{C}$ ， $T_A = 25^\circ\text{C}$			1603	mW
T_S	最高安全温度				150	$^\circ\text{C}$
PSA 封装						
I_S	安全输入、输出或电源电流	$R_{\theta JA} = 164^\circ\text{C}/\text{W}$ ， $xVDD = 5.5\text{V}$ ， $T_J = 150^\circ\text{C}$ ， $T_A = 25^\circ\text{C}$			139	mA
P_S	安全输入、输出或总功率	$R_{\theta JA} = 164^\circ\text{C}/\text{W}$ ， $T_J = 150^\circ\text{C}$ ， $T_A = 25^\circ\text{C}$			762	mW
T_S	最高安全温度				150	$^\circ\text{C}$
DW 封装						
I_S	安全输入、输出或电源电流	$R_{\theta JA} = 58^\circ\text{C}/\text{W}$ ， $xVDD = 5.5\text{V}$ ， $T_J = 150^\circ\text{C}$ ， $T_A = 25^\circ\text{C}$			219	mA
P_S	安全输入、输出或总功率	$R_{\theta JA} = 58^\circ\text{C}/\text{W}$ ， $T_J = 150^\circ\text{C}$ ， $T_A = 25^\circ\text{C}$			1202	mW
T_S	最高安全温度				150	$^\circ\text{C}$

- (1) 最高安全温度 T_S 与器件指定的最大结温 T_J 的值相同。 I_S 和 P_S 参数分别表示安全电流和安全功率。请勿超过 I_S 和 P_S 的最大限值。这些限值随着环境温度 T_A 的变化而变化。
 “热性能信息”表中的结至空气热阻 $R_{\theta JA}$ 是安装在含引线的表面贴装封装的高 K 测试板上的器件的热阻。可使用以下公式来计算各个参数的值：
 $T_J = T_A + R_{\theta JA} \times P$ ，其中， P 为器件上消耗的功率。
 $T_{J(\max)} = T_S = T_A + R_{\theta JA} \times P_S$ ，其中， $T_{J(\max)}$ 为最大结温。
 $P_S = I_S \times VDD_{\max}$ ，其中 VDD_{\max} 为最大低侧电压。

5.9 电气特性

最小和最大规格的适用条件为 $T_A = -40^{\circ}\text{C}$ 至 105°C 、 $AVDD = 4.5\text{V}$ 至 5.5V 、 $DVDD = 4.5\text{V}$ 至 5.5V 、 $INP = -280\text{mV}$ 至 280mV 、 $INN = 0\text{V}$ 且 sinc^3 滤波器的 $\text{OSR} = 256$ (除非另有说明)；典型规格的条件为 $T_A = 25^{\circ}\text{C}$ 、 $AVDD = 5\text{V}$ 且 $DVDD = 5.0\text{V}$

参数		测试条件	最小值	典型值	最大值	单位
模拟输入						
C_i	AGND 的输入电容			3		pF
C_{ID}	差分输入电容			6		pF
R_{ID}	差分输入电阻			28		k Ω
I_{IL}	输入漏电流	$INN = INP = \text{AGND}$	-5		5	nA
CMTI	共模瞬态抗扰度		15			kV/ μs
CMRR	共模抑制比	$INP = INN$, 直流, $V_{CM\ min} \leq V_{IN} \leq V_{CM\ max}$		92		dB
		$INP = INN$, 交流高达 10kHz, $V_{CM\ min} \leq V_{IN} \leq V_{CM\ max}$		105		
直流精度						
DNL	微分非线性	分辨率: 16 位	-0.99		0.99	LSB
INL	积分非线性 ⁽²⁾	分辨率: 16 位, AMC1203	-9	± 3	9	LSB
		分辨率: 16 位, AMC1203B	-6	± 2	6	
E_O	失调电压误差 ^{(1) (6)}	$INP = INN = \text{AGND}$	-1	± 0.1	1	mV
TCE_O	失调电压误差温漂 ⁽³⁾		-5		5	$\mu\text{V}/^{\circ}\text{C}$
E_G	增益误差	$T_A = 25^{\circ}\text{C}$, AMC1203	-2%	$\pm 0.2\%$	2%	
		$T_A = 25^{\circ}\text{C}$, AMC1203B	-1%	$\pm 0.2\%$	1%	
TCE_G	增益误差温漂 ⁽⁴⁾			± 20		ppm/ $^{\circ}\text{C}$
PSRR	电源抑制比	$INP = INN = \text{AGND}$, $4.5\text{V} \leq AVDD \leq 5.5\text{V}$, 10kHz, 100mV 纹波		80		dB
交流精度						
SNR	信噪比	$f_{IN} = 1\text{kHz}$	80.5	85		dB
SINAD	信噪比 + 失真	$f_{IN} = 1\text{kHz}$	80	85		dB
THD	总谐波失真 ⁽⁵⁾	$f_{IN} = 1\text{kHz}$, AMC1203		-92	-84.5	dB
		$f_{IN} = 1\text{kHz}$, AMC1203B		-95	-88	
SFDR	无杂散动态范围	$f_{IN} = 1\text{kHz}$, AMC1203	86	92		dB
		$f_{IN} = 1\text{kHz}$, AMC1203B	89	95		
CMOS 逻辑电平 (采用施密特触发时)						
V_{OH}	高电平输出电压	$I_{OH} = -4\text{mA}$	$DVDD - 0.4$			V
		$I_{OH} = -8\text{mA}$	$DVDD - 0.8$			
V_{OL}	低电平输出电压	$I_{OL} = 4\text{mA}$	0.4			V
		$I_{OL} = 8\text{mA}$	0.8			

5.9 电气特性 (续)

最小和最大规格的适用条件为 $T_A = -40^{\circ}\text{C}$ 至 105°C 、 $AVDD = 4.5\text{V}$ 至 5.5V 、 $DVDD = 4.5\text{V}$ 至 5.5V 、 $INP = -280\text{mV}$ 至 280mV 、 $INN = 0\text{V}$ 且 sinc^3 滤波器的 $\text{OSR} = 256$ (除非另有说明)；典型规格的条件为 $T_A = 25^{\circ}\text{C}$ 、 $AVDD = 5\text{V}$ 且 $DVDD = 5.0\text{V}$

参数		测试条件	最小值	典型值	最大值	单位
电源						
I_{AVDD}	高侧电源电流			6	8	mA
I_{DVDD}	低侧电源电流			10	12	mA

- (1) 此参数以输入为基准。
- (2) 根据定义，积分非线性是指距离穿过理想 ADC 传递函数端点的直线之间的最大偏差，以 LSB 的数量表示，或以指定线性满标量程 FSR 的百分比表示。
- (3) 使用框方法计算失调电压误差温漂，如以下公式所述：
 $TCE_O = (E_{O,MAX} - E_{O,MIN}) / \text{TempRange}$ ，其中 $E_{O,MAX}$ 和 $E_{O,MIN}$ 是指在温度范围 (-40°C 至 105°C) 内测得的最大和最小 E_O 值。
- (4) 使用框方法计算增益误差温漂，如以下公式所述：
 $TCE_G (\text{ppm}) = ((E_{G,MAX} - E_{G,MIN}) / \text{TempRange}) \times 10^4$ ，其中 $E_{G,MAX}$ 和 $E_{G,MIN}$ 是指在温度范围 (-40°C 至 105°C) 内测得的最大和最小 E_G 值 (表示为%)。
- (5) THD 是前五个高次谐波幅度的均方根和与基波幅度之比。
- (6) 确保包括温漂在内的最大值均在额定温度范围内。

5.10 开关特性

在工作环境温度范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
f_{CLK}	内部时钟频率		8	10	12	MHz
t_{CLK}	CLKOUT 时钟周期		83.3	100	125	ns
t_{HIGH}	CLKOUT 高电平时间		$(t_{CLK} / 2) - 8^{(1)}$	$t_{CLK} / 2$	$(t_{CLK} / 2) + 8^{(1)}$	ns
t_D	CLKOUT 下降沿之后的 DOUT 延迟时间		-2		2	ns
t_S	CLKOUT 上升沿之前的 DOUT 建立时间		31.5			ns
t_H	CLKOUT 上升沿之后的 DOUT 保持时间		31.5			ns

- (1) t_{CLK} 是指器件的实际时钟周期

5.11 时序图




图 5-1. 数字接口时序

5.12 典型特性

适用条件为： $V_{DD1} = V_{DD2} = 5V$ 、 $V_{IN+} = -280mV$ 至 $+280mV$ 、 $V_{IN-} = 0V$ 且 sinc^3 滤波器的 $\text{OSR} = 256$ (除非另有说明)




图 5-2. 积分非线性与输入信号幅度间的关系




图 5-3. 积分非线性与温度间的关系




图 5-4. 失调电压误差与电源电压间的关系




图 5-5. 偏移误差与温度间的关系




图 5-6. 增益误差与温度间的关系




图 5-7. 有效位数与过采样率间的关系

5.12 典型特性 (续)

适用条件为： $V_{DD1} = V_{DD2} = 5V$ 、 $V_{IN+} = -280mV$ 至 $+280mV$ 、 $V_{IN-} = 0V$ 且 sinc^3 滤波器的 $\text{OSR} = 256$ (除非另有说明)




图 5-8. 信噪比与输入信号幅度间的关系




图 5-9. 信噪比与温度间的关系




图 5-10. 信噪比与输入信号频率间的关系




图 5-11. 信噪比与温度间的关系




图 5-12. 总谐波失真与输入信号频率间的关系




图 5-13. 总谐波失真与温度间的关系

5.12 典型特性 (续)

适用条件为： $V_{DD1} = V_{DD2} = 5V$ 、 $V_{IN+} = -280mV$ 至 $+280mV$ 、 $V_{IN-} = 0V$ 且 sinc^3 滤波器的 $\text{OSR} = 256$ (除非另有说明)




图 5-14. 频谱
(4096 点 FFT, $f_{IN} = 500\text{Hz}$, $0.56V_{PP}$)




图 5-15. 频谱
(4096 点 FFT, $f_{IN} = 1\text{kHz}$, $0.56V_{PP}$)




图 5-16. 共模抑制比与输入信号频率间的关系




图 5-17. 电源抑制比与频率间的关系




图 5-18. 内部时钟频率与电源电压间的关系




图 5-19. 内部时钟频率与温度间的关系

5.12 典型特性 (续)

适用条件为： $V_{DD1} = V_{DD2} = 5V$ 、 $V_{IN+} = -280mV$ 至 $+280mV$ 、 $V_{IN-} = 0V$ 且 sinc^3 滤波器的 $\text{OSR} = 256$ (除非另有说明)




图 5-20. 模拟电源电流与温度间的关系




图 5-21. 数字电源电流与温度间的关系

6 详细说明

6.1 概述


AMC1203 是一款单通道、二阶 CMOS $\Delta\Sigma$ 调制器，专为基于分流器的高分辨率电流检测而设计。差分模拟输入通过开关电容器电路实现。转换器的隔离式输出 (DOUT) 提供由数字一和零组成的位流，与 CLKOUT 引脚上可用的内部生成时钟同步。此串行输出的平均时间与模拟输入电压成正比。

调制器将量化噪声转移到高频。因此，在器件输出端使用低通数字滤波器（如 Sinc 滤波器）来提高信噪比 (SNR)。Sinc 滤波器还可将较高采样率的 1 位数据流转换为较低速率（抽取）的较高位数据字。使用具有集成式 $\Sigma-\Delta$ 滤波器模块 (SDFM) 或现场可编程门阵列 (FPGA) 的微控制器 (MCU) 来实现滤波器。

整体性能（速度和分辨率）取决于所选的适当过采样率 (OSR) 和滤波器类型。OSR 越高，分辨率就越高，而运行时的刷新率越低。OSR 越低，分辨率就越低，但提供的数据刷新率越高。该系统提高了数字滤波器设计的灵活性，模数转换结果可达 256 OSR，动态范围超过 84dB。

基于二氧化硅 (SiO_2) 的电容隔离栅支持高水平的磁场抗扰度，请参阅 [ISO72x 数字隔离器磁场抗扰度应用手册](#)。AMC1203 使用数字调制跨隔离栅传输数据。这种调制方案加上隔离栅的特性，可确保在嘈杂环境中实现高可靠性，并具有高共模瞬态抗扰度。

6.2 功能方框图



6.3 特性说明

6.3.1 模拟输入

如图 6-1 所示，AMC1203 的输入端是一个全差分开关电容器电路，具有 $28\text{k}\Omega$ 的动态输入阻抗。




图 6-1. 等效输入电路

模拟输入范围经过调整，以便直接适应于用于电流检测的分流电阻器上的电压降。模拟输入信号（INP 和 INN）受到以下两种限制。首先，如果输入电压超出 [绝对最大额定值](#) 表中指定的输入范围，则输入电流必须限制为 10mA 。该限制是器件输入静电放电 (ESD) 二极管导通所致。第二，仅当差分输入电压保持在线性满标量程范围 (V_{FSR}) 和共模输入电压范围 (V_{CM}) 内时，才能保证器件的线性度和噪声参数。[建议运行条件](#) 表中指定了 V_{FSR} 和 V_{CM} 。

6.3.2 调制器

图 6-2 将 AMC1203 中实现的二阶开关电容器 $\Delta\Sigma$ 调制器概念化。从输入电压 $V_{\text{IN}} = (V_{\text{INN}} - V_{\text{INP}})$ 中减去 1 位数模转换器 (DAC) 的输出 V_6 。该减法在第一积分器级的输入端提供模拟电压 V_2 。再次从第一个积分器的输出中减去 V_6 ，得到一个馈入第二积分器级输入的电压 V_3 。将第二积分器级的输出 V_4 与内部基准电压 V_{REF} 进行比较。根据 V_4 的值，比较器的输出可能会改变。在这种情况下，1 位 DAC 通过改变相关的模拟输出电压 V_6 ，对下一个时钟脉冲做出响应。这种变化会导致积分器向相反方向移动，并强制积分器输出值跟踪平均输入值。




图 6-2. 二阶调制器的框图

调制器将量化噪声转移到高频。在典型应用中， $\Sigma-\Delta$ 输出位流由数字低通滤波器进行滤波，以提高模数转换的分辨率。该滤波器还可将较高采样率的 1 位数据流转换为较低速率（抽取）的较高位数据字。TI 的 [C2000™](#) 和 [Sitara™](#) 微控制器系列提供可编程的硬接线滤波器结构，称为 $\Sigma-\Delta$ 滤波器模块 (SDFM)，该模块经优化可与 AMC1203 配合使用。或者，可以使用现场可编程门阵列 (FPGA) 或复杂可编程逻辑器件 (CPLD) 来实现滤波器。

6.3.3 数字输出

0V 差分输入信号在理想状态下会生成 50% 时间处于高电平的位流 (由 1 和 0 组成)。280mV 差分输入会生成 93.75% 时间处于高电平的位流 (由 1 和 0 组成)。当分辨率为 16 位时, 该百分比在理想情况下对应于代码 62440。-280mV 差分输入会生成 6.25% 时间处于高电平的位流 (由 1 和 0 组成), 理想情况下会生成代码 4096。 $\pm 280\text{mV}$ 范围是 AMC1203 的指定线性范围。如果输入电压值超过 $\pm 280\text{mV}$ 范围, 则随着量化噪声的增大, 调制器的输出会表现出越来越多的非线性行为。调制器输出在输入 $\leq -320\text{mV}$ 时以恒定的 0 位流进行削波, 或在输入 $\geq 320\text{mV}$ 时以恒定的 1 位流进行削波。图 6-3 展示了输入电压与输出调制器信号间的关系。




图 6-3. 调制器输出与模拟输入间的关系

对于 V_{IN} 的任何输入电压值, 使用方程式 1 计算输出位流中 1 的密度, 其中 $V_{IN} = (V_{INP} - V_{INN})$:

$$\rho = \frac{V_{IN} + V_{Clipping}}{2 \times V_{Clipping}} \quad (1)$$

6.4 器件功能模式

AMC1203 在以下条件之一下运行 :

- 关断状态 (OFF) : 器件的低侧 (AVDD) 未供电。器件无响应, CLKOUT 和 DOUT 均为低电平。在内部, CLKOUT 和 OUT 由 ESD 保护二极管钳位到 DVDD 和 DGND。
- 高侧电源缺失 : DVDD 已供电, 但 AVDD 未供电。该器件输出一个逻辑 1 或逻辑 0 的恒定位流。
- 正常运行 : AVDD 和 DVDD 处于建议运行条件内。该器件输出一个数字位流, 如 [数字输出](#) 部分所述。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

7.1 应用信息

AMC1203 具有低模拟输入电压范围、高精度和低温漂。这些特性使 AMC1203 成为一种高性能解决方案，可在高共模电压电平下进行基于分流器的电流检测。

7.2 典型应用

图 7-1 展示了典型电机驱动器应用中的 AMC1203。流经外部分流电阻器 RSHUNT 的负载电流会产生压降，该压降可由 AMC1203 检测。AMC1203 会将高侧上的模拟输入信号数字化。然后，器件将数据跨隔离栅传输到低侧，并在 DOUT 引脚上输出数字位流。5V 高侧电源 (AVDD) 是使用一个电阻器 (R4) 和一个齐纳二极管 (D1) 从浮动栅极驱动器电源生成的。可使用 CLKOUT 和 DOUT 引脚上的 49.9Ω 电阻器实现线路端接，从而提高接收端的信号完整性。

AMC1203 具有差分输入、数字输出和高共模瞬态抗扰度 (CMTI)，即便在高噪声环境中，也能可靠、准确地运行。




图 7-1. 在典型应用中使用 AMC1203 进行电流检测

7.2.1 设计要求

表 7-1 列出了此典型应用的参数。

表 7-1. 设计要求

参数	值
高侧电源电压	5V
低侧电源电压	5V
线性电流检测范围	±5.6 A (最大值)
RSHUNT 两端的压降 (用于实现线性响应)	±280mV (最大值)

7.2.2 详细设计过程

AMC1203 的高侧电源 (AVDD) 由上部栅极驱动器的浮动电源提供。图 7-1 提供了一个使用电阻器 (R4) 和齐纳二极管 (D1) 的示例。

悬空接地基准 (AGND) 由连接至 AMC1203 负输入端 (INN) 的分流电阻器端部提供。如果使用四引脚分流器，请将 AMC1203 的输入端连接到分流器的检测端子。将接地连接作为单独的布线路由到分流器，以最大限度地减少失调电压并提高精度。更多详细信息，请参阅 [布局](#) 部分。

7.2.2.1 分流电阻器阻值调整

分流电阻器 (RSHUNT) 值由器件的线性输入电压范围 (±280mV) 和所需的 ±5.6A 线性电流检测范围决定。RSHUNT 的计算公式为： $280\text{mV} / 5.6\text{A} = 50\text{m}\Omega$ 。分流电阻器中的峰值功耗为 $RSHUNT \times I_{PEAK}^2 = 50\text{m}\Omega \times (5.6\text{A})^2 = 1.57\text{W}$ 。为了实现线性响应，请在不超过额定功率 2/3 的情况下运行分流电阻器。因此，请选择标称功率额定值约为 2W 的分流电阻器。

如果系统中预计会出现超出 AMC1203 线性输入电压范围的过流瞬变，请选择较低的分流电阻器值。另外，分流器上的压降也允许超过 AMC1203 的线性输入电压范围。但是，超出线性范围时，输出精度和噪声性能会下降。无论如何，请确保最大过流值不会导致分流器上的压降超过 AMC1203 的削波电压。即，确保 $|V_{SHUNT}| \leq |V_{Clipping}|$ 。

7.2.2.2 输入滤波器设计

在隔离式调制器前面放置一个差分 RC 滤波器 (R1、R2、C5) 可提高信号路径的信噪比性能。设计输入滤波器，使得：

- 滤波电容 (C5) 最小为 10nF
- 滤波器的截止频率至少比 $\Delta \Sigma$ 调制器的采样频率 (10MHz) 低一个数量级
- 输入偏置电流不会在输入滤波器的直流阻抗 (R1、R2) 两端产生明显的压降
- 从各模拟输入端测得的阻抗相等 (R1 等于 R2)

电容器 C6 和 C7 是可选电容器，可以改善高频 (>1MHz) 下的共模抑制性能。为获得出色性能，请确保 C6 与 C7 的值匹配，并且两个电容器的值均比 C5 低 10 到 20 倍。对于大多数应用，图 7-2 中所示的结构实现了出色的性能。




图 7-2. 差分输入滤波器

7.2.2.3 位流滤波

调制器生成由数字滤波器处理的位流。此过程获得类似于传统模数转换器 (ADC) 转换结果的数字字。如 [方程式 2](#) 所示， sinc^3 型滤波器是一种非常简单滤波器，只需极少的硬件即可轻松构建：

$$H(z) = \left(\frac{1 - z^{-OSR}}{1 - z^{-1}} \right)^3 \quad (2)$$

这种滤波器采用二阶调制器的最小硬件量 (数字选通器数) 提供出色的输出性能。除非另有规定，否则本文档中的所有特性描述都是基于具有 256 过采样率 (OSR) 和 16 位输出字宽的 sinc^3 滤波器。[典型应用](#) 部分的 [图 7-3](#) 展示了作为 OSR 函数的测量有效位数 (ENOB)。

可从 www.ti.com 下载 [\$\Delta\Sigma\$ 调制器滤波器计算器](#)。该计算器有助于设计滤波器以及选择正确的 OSR 和滤波器阶数，以实现所需的输出分辨率和滤波器响应时间。

将 [ADS1202 与 FPGA 数字滤波器组合以在电机控制应用中测量电流应用手册](#) 提供了在 FPGA 中实现 sinc^3 滤波器的示例代码。可从 www.ti.com 下载该应用手册。

对于调制器输出位流滤波，请使用 TI 的 [C2000™](#) 或 [Sitara™](#) 微控制器系列中的器件。这些系列支持多达八个通道的专用硬接线滤波器结构，通过为每个通道提供两条滤波路径，显著简化了系统级设计。一条路径为控制环路提供高精度结果，另一条路径是快速响应路径，用于过流检测。

7.2.3 应用曲线

通常使用有效位数 (ENOB) 来比较 ADC 和 $\Delta\Sigma$ 调制器的性能。[图 7-3](#) 展示了 AMC1203 在不同过采样率下的 ENOB。




图 7-3. 测得的有效位数与过采样率间的关系

7.3 最佳设计实践

在器件输入端 (从 INP 到 INN) 放置一个最小 10nF 的电容器。该电容器有助于避免在开关电容器输入级采样期间输入端出现压降。

AMC1203 器件通电时, 请勿使其输入端保持断开 (悬空) 状态。如果器件输入端处于悬空状态, 输入偏置电流可能会将输入驱动为超过工作共模输入电压的正值。因此, DOUT 一直保持高电平。

通过硬短路 (在分流器上, 而不是器件引脚上) 或通过电阻路径, 将高侧接地端 (AGND) 连接到 INN。需要 INN 和 AGND 之间的直流电流路径来定义输入共模电压。注意不要超过 [建议运行条件](#) 表中指定的输入共模范围。为了获得更高精度, 请将接地连接作为单独的布线连接到分流器。更多详细信息, 请参阅 [布局](#) 部分。

7.4 电源相关建议

通常, 如图 7-4 所示, 器件高侧电源 (AVDD) 是从浮动栅极驱动器电源或隔离式直流/直流转换器生成。一种低成本解决方案基于推挽驱动器 [SN6501](#) 和支持所需隔离电压额定值的变压器。

AMC1203 无需任何特定的上电时序。高侧电源 (AVDD) 通过与低 ESR、1 μ F 电容器 (C2) 并联的低 ESR、100nF 电容器 (C1) 进行去耦。低侧电源 (DVDD) 同样通过与低 ESR、1 μ F 电容器 (C4) 并联的低 ESR、100nF 电容器 (C3) 进行去耦。将所有四个电容器 (C1、C2、C3 和 C4) 尽可能靠近器件放置。图 7-4 展示了 AMC1203 的去耦图。




图 7-4. AMC1203 去耦

在应用中出现的适用直流偏置条件下, 确保电容器能够提供足够的有效电容。在实际条件下, 通常仅使用多层陶瓷电容器 (MLCC) 标称电容的一小部分。在选择这些电容器时, 应考虑到这个因素。此问题在低厚度电容器中尤为严重, 在该类电容器中, 电容器越薄, 电介质电场强度越大。知名电容器制造商提供了电容与直流偏置关系曲线, 这大大简化了元件的选型。

7.5 布局

7.5.1 布局指南

图 7-5 给出了布局建议，其中去耦电容器的放置尤为关键（尽可能靠近 AMC1203 电源引脚）。此图还展示了器件所需的其它元件的放置方式。为获得出色性能，请将分流电阻器放置在靠近器件输入引脚（INN 和 INP）的位置。

7.5.2 布局示例




图 7-5. AMC1203 的建议布局

8 器件和文档支持

8.1 文档支持

8.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [隔离相关术语 应用手册](#)
- 德州仪器 (TI), [半导体和 IC 封装热指标 应用手册](#)
- 德州仪器 (TI), [ISO72x 数字隔离器磁场抗扰度 应用手册](#)
- 德州仪器 (TI), [ISO72x 数字隔离器磁场抗扰度 应用手册](#)
- 德州仪器 (TI), [将 ADS1202 与 FPGA 数字滤波器结合, 以便在电机控制应用中测量电流 应用手册](#)
- 德州仪器 (TI), [\$\Delta\Sigma\$ 调制器滤波器计算器 设计工具](#)

8.2 接收文档更新通知

要接收文档更新通知, 请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册, 即可每周接收产品信息更改摘要。有关更改的详细信息, 请查看任何已修订文档中包含的修订历史记录。

8.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料, 可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题, 获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范, 并且不一定反映 TI 的观点; 请参阅 TI 的 [使用条款](#)。

8.4 商标

C2000™, Sitara™, and TI E2E™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序, 可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级, 大至整个器件故障。精密的集成电路可能更容易受到损坏, 这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision D (June 2024) to Revision E (June 2025)	Page
更改了 <i>特性</i> 中的隔离规格：将 DIN EN IEC 值从 $4000V_{PEAK}$ 更改为 $3500V_{PEAK}$, 将 UL1577 值从 $2800V_{RMS}$ 更改为 $2500V_{RMS}$	1
将 <i>说明</i> 中的 VDE 0884-17 隔离规格 $3800V_{PEAK}$ 更改为 $3500V_{PEAK}$	1
将 $V_{IO\overline{TM}}$ 从 $3800V_{PK}$ 更改为 $3500V_{PK}$, 将 V_{ISO} 从 $2700V_{RMS}$ 更改为 $2500V_{RMS}$	7

Changes from Revision C (June 2011) to Revision D (June 2024)

Page

• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 添加了封装信息表、器件比较表、ESD 等级、额定功率、绝缘规格、安全相关认证、安全限值、开关特性、概述、功能方框图、特性说明、器件功能模式、应用和实施、典型应用、最佳设计实践、电源相关建议、布局、器件和文档支持以及机械、封装和可订购信息部分.....	1
• 删除了封装/订购信息、功耗额定值、法规信息、IEC 60747-5-2 隔离特性、封装特性、IEC 安全限值、IEC 61000-4-5 等级和 IEC 60664-1 等级表.....	1
• 更改了整个文档以与当前系列格式保持一致.....	1
• 向文档添加了 PSA 和 DW 封装选项.....	1
• 将 V_{IOTM} 从 4000V _{PK} 更改为 3800V _{PK} ，将 V_{ISO} 从 2800V _{RMS} 更改为 2700V _{RMS}	7
• 将 V_{IOSM} 从 6000V _{PK} 更改为 4000V _{PK}	7

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。


10.1 机械数据



DW0016B

PACKAGE OUTLINE
SOIC - 2.65 mm max height

SOIC



NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT

DW0016B

SOIC - 2.65 mm max height

SOIC



NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.


www.ti.com

EXAMPLE STENCIL DESIGN

DW0016B

SOIC - 2.65 mm max height

SOIC



NOTES: (continued)


- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.

www.ti.com

MECHANICAL DATA

PSA (R-PDSO-G8)

PLASTIC SMALL-OUTLINE PACKAGE




- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion, not to exceed 0.15.



DUB0008A

PACKAGE OUTLINE SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.254 mm per side.

EXAMPLE BOARD LAYOUT

DUB0008A

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



4222355/G 04/2019

NOTES: (continued)


- Publication IPC-7351 may have alternate designs.
- Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DUB0008A

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

- 6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 7. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
AMC1203BDUB	Active	Production	SOP (DUB) 8	50 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDUB.A	Active	Production	SOP (DUB) 8	50 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDUBR	Active	Production	SOP (DUB) 8	350 LARGE T&R	-	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDUBR.A	Active	Production	SOP (DUB) 8	350 LARGE T&R	-	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDW	Active	Production	SOIC (DW) 16	40 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDW.A	Active	Production	SOIC (DW) 16	40 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDWR.A	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BPSA	Active	Production	SOP (PSA) 8	95 TUBE	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203 B
AMC1203BPSA.A	Active	Production	SOP (PSA) 8	95 TUBE	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203 B
AMC1203BPSAR	Active	Production	SOP (PSA) 8	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203 B
AMC1203BPSAR.A	Active	Production	SOP (PSA) 8	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203 B
AMC1203DUB	Active	Production	SOP (DUB) 8	50 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DUB.A	Active	Production	SOP (DUB) 8	50 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DUBR	Active	Production	SOP (DUB) 8	350 LARGE T&R	-	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DUBR.A	Active	Production	SOP (DUB) 8	350 LARGE T&R	-	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DW	Active	Production	SOIC (DW) 16	40 TUBE	Yes	NIPDAUAG	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DW.A	Active	Production	SOIC (DW) 16	40 TUBE	Yes	NIPDAUAG	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DWR.A	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
AMC1203PSA	Active	Production	SOP (PSA) 8	95 TUBE	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203
AMC1203PSA.A	Active	Production	SOP (PSA) 8	95 TUBE	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203
AMC1203PSAR	Active	Production	SOP (PSA) 8	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203
AMC1203PSAR.A	Active	Production	SOP (PSA) 8	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
AMC1203BDUBR	SOP	DUB	8	350	330.0	24.4	10.9	10.01	5.85	16.0	24.0	Q1
AMC1203BDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
AMC1203BPSAR	SOP	PSA	8	2000	330.0	16.4	8.3	5.7	2.3	12.0	16.0	Q1
AMC1203DUBR	SOP	DUB	8	350	330.0	24.4	10.9	10.01	5.85	16.0	24.0	Q1
AMC1203DWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
AMC1203PSAR	SOP	PSA	8	2000	330.0	16.4	8.3	5.7	2.3	12.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
AMC1203BDUBR	SOP	DUB	8	350	358.0	335.0	35.0
AMC1203BDWR	SOIC	DW	16	2000	350.0	350.0	43.0
AMC1203BPSAR	SOP	PSA	8	2000	406.0	348.0	63.0
AMC1203DUBR	SOP	DUB	8	350	346.0	346.0	41.0
AMC1203DWR	SOIC	DW	16	2000	350.0	350.0	43.0
AMC1203PSAR	SOP	PSA	8	2000	406.0	348.0	63.0

TUBE


*All dimensions are nominal


Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
AMC1203BDUB	DUB	SOP	8	50	532.13	13.51	7.36	6.91
AMC1203BDUB.A	DUB	SOP	8	50	532.13	13.51	7.36	6.91
AMC1203BDW	DW	SOIC	16	40	506.98	12.7	4826	6.6
AMC1203BDW.A	DW	SOIC	16	40	506.98	12.7	4826	6.6
AMC1203BPSA	PSA	SOP	8	95	530	10.5	4200	5.7
AMC1203BPSA.A	PSA	SOP	8	95	530	10.5	4200	5.7
AMC1203DUB	DUB	SOP	8	50	532.13	13.51	7.36	6.91
AMC1203DUB.A	DUB	SOP	8	50	532.13	13.51	7.36	6.91
AMC1203DW	DW	SOIC	16	40	506.98	12.7	4826	6.6
AMC1203DW.A	DW	SOIC	16	40	506.98	12.7	4826	6.6
AMC1203PSA	PSA	SOP	8	95	530	10.5	4200	5.7
AMC1203PSA.A	PSA	SOP	8	95	530	10.5	4200	5.7

GENERIC PACKAGE VIEW

DUB 8

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4207614/E


DUB0008A



PACKAGE OUTLINE

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



4222355/G 04/2019

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.254 mm per side.

EXAMPLE BOARD LAYOUT

DUB0008A

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)


- Publication IPC-7351 may have alternate designs.
- Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DUB0008A

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


DW 16

SOIC - 2.65 mm max height


7.5 x 10.3, 1.27 mm pitch

SMALL OUTLINE INTEGRATED CIRCUIT

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4224780/A



DW0016B

PACKAGE OUTLINE SOIC - 2.65 mm max height

SOIC



4221009/B 07/2016

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT


DW0016B

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE
SCALE:4X



SOLDER MASK DETAILS

4221009/B 07/2016

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DW0016B

SOIC - 2.65 mm max height

SOIC




NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PSA (R-PDSO-G8)

PLASTIC SMALL-OUTLINE PACKAGE



重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月