


## TLV1H103-SEP 具有 2.5ns 传播延迟的抗辐射高速比较器

### 1 特性

- VID V62/22606-01XE
- 辐射 - 总电离剂量 (TID)
  - TID 特征值为 30krad (Si)
  - 在高达 30krad (Si) 的条件下无 ELDRS
  - RHA/RLAT 高达 30krad (Si)
- 辐射 - 单粒子效应 (SEE)
  - SEL 对于 LET 的抗扰度 =  $43\text{MeV}\cdot\text{cm}^2/\text{mg}$
  - SET 对于 LET 的抗扰度 =  $43\text{MeV}\cdot\text{cm}^2/\text{mg}$
- 增强型航天塑料
  - 受控基线
  - 一个封测厂
  - 一个制造厂
  - 延长的产品生命周期
  - 产品可追溯性
- 低传播延迟：2.5ns
- 低过驱动分散：700ps
- 高切换频率：325MHz
- 窄脉宽检测功能：1.5ns
- 输入共模范围超出两个电源轨 200mV
- 电源电压范围：2.4V 至 5.5V
- 可调迟滞控制
- 输出锁存功能

### 2 应用

- 卫星电力系统
- 雷达成像有效载荷
- 通信有效载荷
- 飞行控制单元



迟滞与电阻间的关系，5V

### 3 说明

TLV1H103-SEP 是一款 325MHz 高速比较器，具有轨到轨输入和 2.5ns 的传播延迟。这款比较器可快速响应，并具有宽工作电压范围，非常适合雷达成像和通信有效载荷系统中的窄信号脉冲检测和与数据与时钟恢复应用。


与替代高速差分输出比较器相比，TLV1H103-SEP 的推挽（单端）输出可以简化 I/O 接口的板对板布线并节省相关成本，同时能够降低功耗。此外，TLV1H103-SEP 还具有可调迟滞控制和输出锁存功能等特性。该比较器可以直接连接下游电路中的大多数现行数字控制器和 IO 扩展器。

TLV1H103-SEP 采用高速互补 BiCMOS 工艺，并提供 6 引脚 SOT-23 封装。

#### 器件信息

器件型号	封装 <sup>(1)</sup>	本体尺寸 (标称值) <sup>(2)</sup>
TLV1H103-SEP	SOT-23 (6)	1.25mm x 2.00mm

- (1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
- (2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。




传播延迟（低电平到高电平）与输入过驱间的关系，5V



## 内容

<b>1 特性</b> .....	1	6.4 器件功能模式.....	14
<b>2 应用</b> .....	1	<b>7 应用和实施</b> .....	16
<b>3 说明</b> .....	1	7.1 应用信息.....	16
<b>4 引脚配置和功能</b> .....	3	7.2 典型应用.....	18
<b>5 规格</b> .....	4	7.3 电源相关建议.....	20
5.1 绝对最大额定值.....	4	7.4 布局.....	20
5.2 ESD 等级.....	4	<b>8 文档支持</b> .....	22
5.3 建议运行条件.....	4	8.1 相关文档.....	22
5.4 热性能信息.....	4	8.2 接收文档更新通知.....	22
5.5 电气特性.....	5	8.3 支持资源.....	22
5.6 时序图.....	7	8.4 商标.....	22
5.7 典型特性.....	8	8.5 静电放电警告.....	22
<b>6 详细说明</b> .....	14	8.6 术语表.....	22
6.1 概述.....	14	<b>9 修订历史记录</b> .....	22
6.2 功能方框图.....	14	<b>10 机械、封装和可订购信息</b> .....	22
6.3 特性说明.....	14		

## 4 引脚配置和功能



**图 4-1. DBV 封装  
6 引脚 SOT-23  
顶视图**

**表 4-1. 引脚功能**

引脚		I/O	说明
名称	TLV1H103		
IN+	3	I	同相输入
IN -	4	I	反相输入
OUT	1	O	输出 ( 推挽 )
V <sub>EE</sub>	2	I	负电源
V <sub>CC</sub>	6	I	正电源
LE/HYS	5	I	可调迟滞控制和锁存

## 5 规格

### 5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）<sup>(1)</sup>

	最小值	最大值	单位
输入电源电压： $V_{CC} - V_{EE}$	-0.3	6	V
输入电压（ $IN+$ 、 $IN-$ ） <sup>(2)</sup>	$V_{EE} - 0.3$	$V_{CC} + 0.3$	V
差分输入电压（ $V_{DI} = IN+ - IN-$ ）	$-(V_{CC} - V_{EE} + 0.3) + (V_{CC} - V_{EE} + 0.3)$		V
输出电压（ $OUT$ ） <sup>(3)</sup>	$V_{EE} - 0.3$	$V_{CC} + 0.3$	V
锁存和迟滞控制（ $\overline{LE}/HYS$ ）	$V_{EE} - 0.3$	$V_{CC} + 0.3$	V
流入输入引脚（ $IN+$ 、 $IN-$ 、 $\overline{LE}/HYS$ ）的电流 <sup>(2)</sup>		$\pm 10$	mA
流入输出引脚的电流（ $OUT$ ） <sup>(3)</sup>		$\pm 50$	mA
结温， $T_J$		150	°C
贮存温度， $T_{stg}$	-65	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 输入端子被二极管钳制至电源轨。对于摆幅可能超过电源轨 0.3V 的输入信号，必须将其电流限制为 10mA 或者更低。
- (3) 输出端子被二极管钳制至电源轨。对于摆幅可能超过电源轨 0.3V 的输出信号，必须将其电流限制为 50mA 或者更低。

### 5.2 ESD 等级

			值	单位
TLV1H103				
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 <sup>(1)</sup>	$\pm 2000$	V
$V_{(ESD)}$	静电放电	充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 <sup>(2)</sup>	$\pm 1000$	V

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

### 5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

	最小值	最大值	单位
输入电源电压： $V_{CC} - V_{EE}$	2.4	5.5	V
输入电压范围（ $IN+$ 、 $IN-$ ）	$V_{EE} - 0.3$	$V_{CC} + 0.3$	V
锁存和迟滞控制（ $\overline{LE}/HYS$ ）	$V_{EE} - 0.3$	$V_{CC} + 0.3$	V
环境温度， $T_A$	-55	125	°C

### 5.4 热性能信息

热指标 <sup>(1)</sup>		TLV1H103	单位
		DBV (SOT-23)	
		6 引脚	
$R_{\theta JA}$	结至环境热阻	191.1	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	117.1	°C/W
$R_{\theta JC(bottom)}$	结至外壳（底部）热阻	79.1	°C/W
$R_{\theta JB}$	结至电路板热阻	56.7	°C/W
$\psi_{JT}$	结至顶部特征参数	78.8	°C/W

- (1) 更多有关新旧热指标的信息，请参阅[半导体和 IC 封装热指标](#)报告。

## 5.5 电气特性

$V_{CC} = 2.5V/3.3V/5V$ 、 $V_{EE} = 0V$ 、 $V_{CM} = V_{EE} + 300mV$ 、 $C_L = 5pF$  探头电容、 $T_A = 25^\circ C$  时的典型值 (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
<b>直流输入特性</b>						
$V_{IO}$	输入失调电压	$T_A = -55^\circ C$ 至 $+125^\circ C$	-7	$\pm 0.5$	7	mV
$dV_{IO}/dT$	输入失调电压温漂			$\pm 3.0$		$\mu V/^\circ C$
$V_{CM}$	输入共模电压范围	$T_A = -55^\circ C$ 至 $+125^\circ C$	$V_{EE} - 0.2$		$V_{CC} + 0.2$	V
$C_{IN}$	输入电容			1		pF
$R_{DM}$	输入差分模式电阻			67		$k\Omega$
$R_{CM}$	输入共模电阻			5		$M\Omega$
$I_B$	输入偏置电流	$T_A = -55^\circ C$ 至 $+125^\circ C$		1	5	$\mu A$
$I_{OS}$	输入失调电流			$\pm 0.03$		$\mu A$
CMRR	共模抑制比	$V_{CM} = V_{EE} - 0.2V$ 至 $V_{CC} + 0.2V$		80		dB
PSRR	电源抑制比	$V_{CC} = 2.4V$ 至 $5.5V$		80		dB
<b>DC 输出特性</b>						
$V_{OH}$	来自 $V_{CC}$ 的输出高电压	$I_{SOURCE} = 1mA$ $T_A = -55^\circ C$ 至 $+125^\circ C$		60	80	mV
$V_{OL}$	来自 $V_{EE}$ 的输出低电压	$I_{SINK} = 1mA$ $T_A = -55^\circ C$ 至 $+125^\circ C$		60	80	mV
$I_{SC\_SOURCE}$	输出短路电流 - 拉电流	$T_A = -55^\circ C$ 至 $+125^\circ C$	10	30		mA
$I_{SC\_SINK}$	输出短路电流 - 灌电流	$T_A = -55^\circ C$ 至 $+125^\circ C$	10	30		mA
<b>电源</b>						
$I_{CC}$	静态电流	输出为高电平 $T_A = -55^\circ C$ 至 $+125^\circ C$		5.7	7.8	mA
$V_{POR}$ (positive)	上电复位电压			2.1		V
<b>交流特性</b>						
$t_{PD}$	传播延迟	$V_{OVERDRIVE} = V_{UNDERDRIVE} = 50mV$ $T_A = -55^\circ C$ 至 $+125^\circ C$		2.5	4.5 <sup>(1)</sup>	ns
$t_{CM\_DISPERSION}$	常见分散	$V_{CM}$ 电压范围为 $V_{EE}$ 至 $V_{CC}$		80		ps
$t_{OD\_DISPERSION}$	过驱分散	过驱电压范围为 10mV 至 125mV		700		ps
$t_{UD\_DISPERSION}$	欠驱分散	欠驱电压范围为 10mV 至 125mV		330		ps
$t_R$	上升时间	10% 至 90%		0.75		ns
$t_F$	下降时间	90% 至 10%		0.75		ns
$t_{JITTER}$	RMS 抖动	$V_{IN} = 100mV_{P-P}$ , $f_{IN} = 100MHz$ , 抖动带宽 = 10Hz - 50MHz		4		ps
$f_{TOGGLE}$	输入切换频率	$V_{IN} = 200mV_{PP}$ 正弦波, 当输出高电平达到 $V_{CC} - V_{EE}$ 的 90% 或输出低电平达到 $V_{CC} - V_{EE}$ 的 10% 时		325		MHz
脉宽	允许的最小输入脉冲宽度	$V_{OVERDRIVE} = V_{UNDERDRIVE} = 50mV$ $PW_{OUT} = PW_{IN}$ 的 90%		1.5		ns

## 5.5 电气特性 (续)

$V_{CC} = 2.5V/3.3V/5V$ 、 $V_{EE} = 0V$ 、 $V_{CM} = V_{EE} + 300mV$ 、 $C_L = 5pF$  探头电容、 $T_A = 25^\circ C$  时的典型值 (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
<b>锁存/可调迟滞</b>						
$V_{HYST}$	输入迟滞电压	$V_{HYST} = \text{逻辑高电平}$		0		mV
$V_{HYST}$	输入迟滞电压	$R_{HYST} = \text{悬空}$		3		mV
$V_{HYST}$	输入迟滞电压	$R_{HYST} = 150k\Omega$		30		mV
$V_{HYST}$	输入迟滞电压	$R_{HYST} = 56k\Omega$		60		mV
$V_{IH\_LE}$	$\overline{LE}$ 引脚输入高电平	$T_A = -55^\circ C \text{ 至 } +125^\circ C$	$V_{EE} + 1.5$			V
$V_{IL\_LE}$	$\overline{LE}$ 引脚输入低电平	$T_A = -55^\circ C \text{ 至 } +125^\circ C$			$V_{EE} + 0.35$	V
$I_{IH\_LE}$	$\overline{LE}$ 引脚输入漏电流	$V_{LE} = V_{CC}$ $T_A = -55^\circ C \text{ 至 } +125^\circ C$			15	$\mu A$
$I_{IL\_LE}$	$\overline{LE}$ 引脚输入漏电流	$V_{LE} = V_{EE}$ , $T_A = -55^\circ C \text{ 至 } +125^\circ C$			40	$\mu A$
$t_{SETUP}$	锁存建立时间			-1.4		ns
$t_{HOLD}$	锁存保持时间			7.2		ns
$t_{PL}$	锁存至输出延迟			7		ns

(1) 由表征保证

### 5.6 时序图




图 5-1. 一般时序图




图 5-2. 过驱分散

### 5.7 典型特性

除非另有说明，否则  $T_A = 25^\circ\text{C}$ 、 $V_{CC} - V_{EE} = 2.5\text{V}$  至  $5\text{V}$ 、 $V_{CM} = 300\text{mV}$ 、 $R_{HYST} = 150\text{k}\Omega$  且输入过驱 =  $50\text{mV}$ 。




图 5-3. 失调电压与温度间的关系




图 5-4. 迟滞与温度之间的关系




图 5-5. 失调电压与共模电压间的关系，2.5V




图 5-6. 迟滞与共模电压间的关系，2.5V




图 5-7. 失调电压与共模电压间的关系，3.3V




图 5-8. 迟滞与共模电压间的关系，3.3V



### 5.7 典型特性 (续)

除非另有说明, 否则  $T_A = 25^\circ\text{C}$ 、 $V_{CC} - V_{EE} = 2.5\text{V}$  至  $5\text{V}$ 、 $V_{CM} = 300\text{mV}$ 、 $R_{HYST} = 150\text{k}\Omega$  且输入过驱 =  $50\text{mV}$ 。




图 5-9. 失调电压与共模电压间的关系, 5V




图 5-10. 迟滞与共模电压间的关系, 5V




图 5-11. 迟滞与电阻间的关系, 2.5V




图 5-12. 迟滞与电阻间的关系, 3.3V




图 5-13. 迟滞与电阻间的关系, 5V




图 5-14. 偏置电流与输入电压间的关系, 2.5V

## 5.7 典型特性 (续)

除非另有说明, 否则  $T_A = 25^\circ\text{C}$ 、 $V_{CC} - V_{EE} = 2.5\text{V}$  至  $5\text{V}$ 、 $V_{CM} = 300\text{mV}$ 、 $R_{HYST} = 150\text{k}\Omega$  且输入过驱 =  $50\text{mV}$ 。




图 5-15. 偏置电流与输入电压间的关系, 3.3V




图 5-16. 偏置电流与输入电压间的关系, 5V




图 5-17. 输出电压与输出拉电流间的关系, 2.5V




图 5-18. 输出电压与输出灌电流间的关系, 2.5V




图 5-19. 输出电压与输出拉电流间的关系, 3.3V




图 5-20. 输出电压与输出灌电流间的关系, 3.3V

### 5.7 典型特性 (续)

除非另有说明, 否则  $T_A = 25^\circ\text{C}$ 、 $V_{CC} - V_{EE} = 2.5\text{V}$  至  $5\text{V}$ 、 $V_{CM} = 300\text{mV}$ 、 $R_{HYST} = 150\text{k}\Omega$  且输入过驱 =  $50\text{mV}$ 。




图 5-21. 输出电压与输出拉电流间的关系, 5V




图 5-22. 输出电压与输出灌电流间的关系, 5V




图 5-23. 电源电流与电压间的关系 (输出低电平)




图 5-24. 电源电流与电压间的关系 (输出高电平)




图 5-25. 电源电流与温度间的关系 (输出低电平)




图 5-26. 电源电流与温度间的关系 (输出高电平)

### 5.7 典型特性 (续)

除非另有说明, 否则  $T_A = 25^\circ\text{C}$ 、 $V_{CC} - V_{EE} = 2.5\text{V}$  至  $5\text{V}$ 、 $V_{CM} = 300\text{mV}$ 、 $R_{HYST} = 150\text{k}\Omega$  且输入过驱 =  $50\text{mV}$ 。




图 5-27. 传播延迟, 从低电平到高电平, 2.5V




图 5-28. 传播延迟, 从高电平到低电平, 2.5V




图 5-29. 传播延迟, 从低电平到高电平, 3.3V




图 5-30. 传播延迟, 从高电平到低电平, 3.3V




图 5-31. 传播延迟, 从低电平到高电平, 5V




图 5-32. 传播延迟, 从高电平到低电平, 5V

### 5.7 典型特性 (续)

除非另有说明, 否则  $T_A = 25^\circ\text{C}$ 、 $V_{CC} - V_{EE} = 2.5\text{V}$  至  $5\text{V}$ 、 $V_{CM} = 300\text{mV}$ 、 $R_{HYST} = 150\text{k}\Omega$  且输入过驱 =  $50\text{mV}$ 。




图 5-33. 传播延迟与负载电容间的关系, 3.3V




图 5-34. 传播延迟与负载电容间的关系, 5V




图 5-35. 最小脉冲宽度与温度间的关系




图 5-36. 迟滞电压与  $\overline{\text{LE}}/\text{HYST}$  电压间的关系, 2.5V




图 5-37. 迟滞电压与  $\overline{\text{LE}}/\text{HYST}$  电压间的关系, 3.3V





图 5-38. 迟滞电压与  $\overline{\text{LE}}/\text{HYST}$  电压间的关系, 5V

## 6 详细说明

### 6.1 概述

TLV1H103-SEP 是一款具有单端 (推挽) 输出级的高速比较器。该比较器具有快速响应时间, 非常适合需要窄脉冲宽度检测或高切换频率的应用。TLV1H103-SEP 采用 6 引脚 SOT-23 封装。

### 6.2 功能方框图



### 6.3 特性说明

TLV1H103-SEP 是一款单通道高速比较器, 具有 2.5ns 的典型传播延迟和推挽输出。最小脉宽检测能力为 1.5ns, 典型切换速率为 325MHz。该比较器非常适合采用飞行时间架构的距离测量应用, 以及受到容性负载影响且需要数据和时钟恢复的系统。除了高速性能外, TLV1H103-SEP 还提供了一个轨到轨输入级, 能够在超出每个电源轨高达 300mV 的电压下运行, 同时具有最大 7mV 的输入失调电压。TLV1H103-SEP 还通过外部电阻器提供可调迟滞, 用于抑制噪声或实现或锁存模式, 从而保持比较器输出。

### 6.4 器件功能模式

TLV1H103-SEP 具有两种运行模式。第一种是工作模式, 当  $\overline{\text{LE}}/\text{HYS}$  引脚上的外部电阻器接地时, 输出会根据输入端的情况变化。电阻器值为比较器提供了指定的内部迟滞, 无需外部正反馈。第二种是锁存模式, 当  $\overline{\text{LE}}/\text{HYS}$  引脚被拉至低电平时, 输出会保持最后一个有效状态。当该引脚被拉至高电平时, TLV1H103-SEP 会在短暂的延迟后返回至工作模式。

#### 6.4.1 输入

TLV1H103-SEP 具有一个输入级, 能够在比负电源 (接地) 电压低 300mV 和比正电源电压高 300mV 的电压范围内运行, 从而实现过零检测并在给定某个电源的情况下更大幅度地扩大输入动态范围。当任一引脚上的电压超过此水平时, 输入级会通过连接到 VCC 和 VEE 的内部 ESD 保护二极管受到保护。必须使用外部电阻器将电流限制在 10mA 以下, 以避免在超过建议的输入电压范围时损坏输入端。

#### 6.4.2 推挽 (单端) 输出

TLV1H103-SEP 输出具有出色的驱动能力, 设计用于直接连接到 CMOS 逻辑输入器件。同样, 比较器输出级能够驱动容性负载。电气特性表和“典型特性”部分中的瞬态性能参数适用于 5pF 负载, 对应于标准 CMOS 负载。更大容性负载的器件性能可在标题为“传播延迟与负载电容间的关系”的典型性能曲线中找到。为了实现出色的速度和性能, 必须更大幅度地减小输出负载电容。

#### 6.4.3 已知启动条件

TLV1H103-SEP 具有上电复位 (POR) 电路, 可为系统设计人员提供比较器输出的已知启动条件。当电源 (VCC) 上升或下降时, POR 电路在 VCC 低于  $V_{\text{POR}}$  时处于活动状态。处于活动状态时, POR 电路会将输出保持在 VEE 的低电平。如电气特性所述, 当 VCC 大于或等于  $V_{\text{POR}}$  时, 比较器输出将反映输入引脚的状态。

图 6-1 展示了 TLV1H103-SEP 输出如何在 VCC 上升时做出响应。该输入通过逻辑高电平输入进行配置，以突出从 POR 电路控制（逻辑低电平输出）到标准比较器操作（输出反映输入条件）的转换。请注意当 VCC 达到 2.1V 时输出是如何变为高电平的。




图 6-1. VCC 上升时的 TLV1H103-SEP 输出

## 7 应用和实例

### 备注

以下应用部分中的信息不属于 TI 元件规范，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其终端设备设计实现以确认系统功能。

### 7.1 应用信息

#### 7.1.1 可调迟滞

由于比较器的高开环增益，存在很小的输入差分电压带，在该电压带中，输出可以在“逻辑高电平”和“逻辑低电平”状态之间来回切换。对于上升和下降时间较慢的输入或噪声过大的系统，这可能会导致设计难题。通过向比较器添加迟滞，可以克服这些挑战。

TLV1H103-SEP 具有一个  $\overline{\text{LE}}/\text{HYS}$  引脚，可用于增加比较器的内部迟滞。要更改比较器的内部迟滞，请按调节迟滞图所示在  $\overline{\text{LE}}/\text{HYS}$  引脚和 VEE 之间连接单个电阻器。下面提供了迟滞与电阻之间的关系曲线，为设置所需迟滞量提供指导。




图 7-1. 通过外部电阻器实现可调迟滞




图 7-2. 通过外部电压实现可调迟滞




图 7-3.  $V_{CC} = 5V$  时迟滞与  $R_{HYS}$  间的关系




图 7-4.  $V_{CC} = 5V$  时迟滞与  $V_{HYS}$  间的关系

为了提供可调迟滞，可以在  $\overline{\text{LE}}/\text{HYS}$  引脚上强制施加 0.7V 至 1.2V 的外部电压（例如来自 DAC）如图 7-2 和图 7-4 所示。 $\overline{\text{LE}}/\text{HYS}$  引脚可在内部等效为 40k 电阻器与 1.25V 电源串联并连接到 VEE，因此任何驱动电路都必须能够提供高达 32uA 的灌电流。请注意，当  $\overline{\text{LE}}/\text{HYS} \leq 400\text{mV}$  时，该输出会进入锁存状态，而当  $\geq 1.25\text{V}$  时，该输出会进入关断状态。



### 7.1.2 容性负载

在合理的容性负载下，该器件会保持指定的传播延迟（请参阅“典型特性”）。但是，在高开关频率下，过多的容性负载可能会增加电源电流或传播延迟，或者导致压摆率下降。

### 7.1.3 锁存器功能

当  $\overline{\text{LE}}/\text{HYS}$  引脚上的电压为逻辑低电平时，TLV1H103-SEP 的锁存引脚会保持器件的输出状态。当输出状态旨在保持不变时，这一点特别有用。锁存功能的一个重要考虑因素是锁存保持和建立时间。锁存保持时间是（在锁存引脚置为有效后）正确锁存比较器输出所需的最短时间。同样，锁存建立时间定义为在锁存引脚置为低电平有效之前输入必须保持稳定的时间。下图展示了输入何时可以转换，从而实现有效锁存。请注意，EC 表中的典型建立时间为负值；这是  $\overline{\text{LE}}/\text{HYS}$  引脚相对于输入引脚布线延迟的内部布线延迟所致。下面显示了当 TLV1H103-SEP 退出锁存输出级时输出响应中的一个小延迟 ( $t_{\text{PL}}$ )。




图 7-5. 输入变化被正确锁存




图 7-6. 输入变化时锁存禁用

## 7.2 典型应用

### 7.2.1 实现可调迟滞

当基准阈值附近存在噪声或信号变化时，比较器可能会在输出端产生“抖动”（多次转换）；这会导致当比较器输入高于和低于基准阈值时，输出状态会快速随机变化。该情况通常在输入信号非常缓慢地超过比较器的开关阈值时发生。通过使用 TLV1H103-SEP 的内部迟滞功能，可防止出现这个问题。

TLV1H103-SEP 具有一个  $\overline{\text{LE}}/\text{HYS}$  引脚，允许根据该引脚和 VEE 之间连接的电阻器值实现可变的内部迟滞，其中增大电阻值会将迟滞降至最低水平。

#### 7.2.1.1 设计要求

对于此设计，请遵循以下设计要求。

表 7-1. 设计参数

参数	值
电源电压 ( $V_{CC}$ )	5V
$V_{REF}$	2.5V
$V_{HYS}$	30mV
阈值下限 ( $V_L$ )	2.485V
阈值上限 ( $V_H$ )	2.515V

#### 7.2.1.2 详细设计过程

迟滞与电阻间的关系曲线 (图 8-2) 用于指导设置所需的迟滞量。




图 7-7. 5V 时  $V_{HYST}$  与  $R_{HYST}$  间的关系曲线




图 7-8. 使用 TLV1H103-SEP 通过电阻器设置迟滞

从图 8-2 可以看出，对于 30mV 迟滞，必须在  $\overline{\text{LE}}/\text{HYS}$  引脚与 VEE 之间放置一个 150k $\Omega$  电阻器，如图 7-8 所示。

也可以使用外部电压对  $V_{HYST}$  进行动态编程。有关更多详细信息，请参阅[可调迟滞](#)部分。

### 7.2.1.3 应用曲线




图 7-9. 使用 TLV1H103-SEP 时的迟滞传递曲线

### 7.2.2 光学接收器

TLV1H103-SEP 可与 OPA858 等高性能放大器配合使用，以构建光学接收器，如下图所示。光电二极管连接到偏置电压，并由脉冲激光器驱动。OPA858 接收通过二极管传导的电流，并将电流转换为电压，供高速比较器检测。然后，TLV1H103-SEP 根据设置的阈值 ( $V_{REF}$ ) 输出适当的输出电平。





图 7-10. 光学接收器

### 7.2.3 过流锁存条件

当设计需要检测短暂过流情况时，可以利用 TLV1H103-SEP 的锁存特性。通过锁存比较器输出，MCU 不会遗漏任何过流事件。下面的电路显示了实现锁存功能的一种方法。

当 TLV1H103-SEP 检测到过流情况时，输出将切换为高电平。当输出变为高电平，再加上 MCU 的 RESET 信号为逻辑高电平时，便会在 2 通道与非门的输出端产生一个逻辑低电平信号。这会导致 TLV1H103-SEP 的输出保持在逻辑高电平状态（锁存），从而使 MCU 能够检测到故障状况，而不管过流情况持续多短的时间。通过添加与非门，还可以在 MCU 处理完事件后清除比较器的锁存状态。这是通过 MCU 将逻辑低电平状态传递到 NAND 输入，从而使比较器的  $\overline{LE}/HYST$  引脚返回到逻辑高电平状态来实现的。锁存状态会被清除，TLV1H103-SEP 输出端可以继续跟踪输入引脚的状态。

过流锁存输出电路



### 7.2.4 外部触发功能

以下是生成外部触发信号的典型配置。用户调节触发电平，DAC 将该触发电平转换为 TLV1H103-SEP 可用作参考的电压。然后，输入电压与触发参考电压进行比较，TLV1H103-SEP 向下游 FPGA 发送 LVDS 信号以开始采集。




图 7-11. 外部触发功能

## 7.3 电源相关建议

TLV1H103-SEP 设计为可在 2.4V 至 5.5V 的电压下运行。虽然大多数应用都需要单电源运行，其中 VEE 接地，而 VCC 连接到预期的电源电平，但比较器也可以使用双电源运行。使用双电源时需要注意的是，输出逻辑电平由 VCC 和 VEE 电平决定。例如，如果使用 +/- 2.5V 的双电源，则相应输出电平为 2.5V 和 -2.5V。此外，LE/HYS 引脚的逻辑电平也以 VEE 为基准。这意味着 TLV1H103-SEP 上的外部迟滞电阻器或电压源需要连接在 LE/HYS 引脚和 VEE (非接地) 之间，才能正常运行。

无论采用单电源还是双电源供电，都需要适当的去耦电容器。为了实现出色性能，TI 建议采用在电源引脚到接地平面之间连接多个低 ESR 陶瓷电容器的方案。一个很好的组合是 100pF、10nF 和 1μF，其中容值最小的电容器应放置在离比较器最近的位置。

## 7.4 布局

### 7.4.1 布局指南

比较器对输入噪声非常敏感。为获得出色效果，请遵循以下布局布线指南。

1. 使用具有良好不间断低电感接地平面的印刷电路板 (PCB)。正确接地 (使用接地平面) 有助于保持指定的器件性能。

同样，也建议使用 Rogers 或高速 FR4 等高性能电路板材料。

2. 在  $V_{CC}$  与

$V_{EE}$  之间尽可能靠近器件的位置连接去耦电容器 (100pF 陶瓷表面贴装电容器)。使用 100pF、100nF 和 1μF 等多个不同容量范围的旁路电容器，可以在不同频率范围内实现出色的降噪效果。

3. 在输入端和输出端，尽量缩短引线长度，并通过在布线周围留出一个宽度为布线宽度 3 倍的禁止区域，尽可能减少与布线的电容耦合。此外，还建议使输入布线远离输出布线。
4. 直接将器件焊接到 PCB 上，而不是使用插座。

7.4.2 布局示例




图 7-12. TLV1H103-SEP 布局示例

## 8 文档支持

### 8.1 相关文档

[TLV1H103-SEP 单粒子闩锁 \(SEE\) 辐射报告 \(SLOK017\)](#)

[TLV1H103-SEP 总电离剂量 \(TID\) 报告 \(SLOK018\)](#)

[TLV1H103-SEP Neutron 位移损伤表征 \(NDD\) \(SBOK088\)](#)

[TLV1H103-SEP 生产流程和可靠性报告 \(SLOK021\)](#)

[质量合格检验 \(QCI\) 网站 - TI 军事和航天产品的批次测试结果](#)

#### 8.1.1 开发支持

[LIDAR 脉冲飞行时间参考设计 \(TIDA-00663\)](#)

### 8.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 8.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

### 8.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

### 8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

### 8.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

## 9 修订历史记录

日期	修订版本	注释
2024 年 8 月	*	初始发行版。

## 10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TLV1H103MDBVTSEP	ACTIVE	SOT-23	DBV	6	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-55 to 125	T103	<a href="#">Samples</a>
V62/22606-01XE	ACTIVE	SOT-23	DBV	6	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-55 to 125	T103	<a href="#">Samples</a>

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.





# DBV0006A



# PACKAGE OUTLINE

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



4214840/G 08/2024

## NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.25 per side.
4. Leads 1,2,3 may be wider than leads 4,5,6 for package orientation.
5. Reference JEDEC MO-178.

# EXAMPLE BOARD LAYOUT


DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:15X



SOLDER MASK DETAILS

4214840/G 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:15X

4214840/G 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
版权所有 © 2025，德州仪器 (TI) 公司