

# MSP430™ 系统级 ESD 故障排除指南

 Lixin Chen  
 Maggie (Qun) Zhang

 MSP430 Applications  
 MSP430 Quality

## 摘要

作为电磁兼容性 (EMC) 的一部分, 系统级静电放电 (ESD) 抗扰度对我们日常生活中的大多数电器产品而言已变得越来越重要。此 MSP430™ 微控制器 (MCU) 产品组合提供多种具有超低功耗和集成式模拟和数字外设的 16 位 MCU, 适用于传感和测量应用。本应用报告介绍了系统级 ESD 抗扰度测试的概念、故障排除指南以及 MSP430 器件遇到系统级 ESD 问题时的失效分析过程。

## 内容

1	系统级 ESD 和 EMC 测试标准概述.....	2
2	系统级 ESD 故障场景 .....	2
3	系统级 ESD 软失效故障排除指南.....	3
	3.1 故障案例的重现性.....	4
	3.2 软件调试指南 .....	4
	3.3 硬件故障排除指南.....	7
	3.4 系统级 ESD 问题故障排除实例 .....	9
4	系统级 ESD 失效分析流程 .....	10
	4.1 失效分析目的和流程 .....	11
	4.2 系统级 ESD 失效分析案例 .....	12
5	参考文献.....	15

## 附图目录

1	系统级 ESD 故障示例 .....	3
2	MSP430 MCU 的推荐 SBW 电路.....	7
3	系统级 ESD 真实测试案例 - 外壳上的金属条 .....	9
4	系统级 ESD 故障发生时的故障类型 .....	10
5	元件 HBM 和系统级 ESD 故障类别比较.....	11
6	失效分析流程.....	11
7	系统级 ESD 故障案例图片 .....	12
8	仪表电源结构原理图 .....	12
9	样片制备照片.....	13
10	热点分析对仪表持续供电监测系统照片 .....	13
11	MCU 芯片热点图像.....	14
12	系统级 ESD 冲击导入并传导.....	14

## 附表目录

1	SYSRSTIV 寄存器说明 示例 .....	5
2	eUSCI (UART 模式) 干扰滤波器设置示例 .....	6
3	故障仪表 MCU 上的热点引脚 .....	14

## 商标

MSP430, Code Composer Studio are trademarks of Texas Instruments.  
 IAR Embedded Workbench is a registered trademark of IAR Systems.  
 All other trademarks are the property of their respective owners.

## 1 系统级 ESD 和 EMC 测试标准概述

静电放电 (ESD) 是指两个具有不同电位的物体直接接触或互相靠近到足够近时引起的静电瞬间的流动。

ESD 是电磁干扰 (EMI) 的一个示例。EMI 是一个通用术语，用于描述由某些电子或电气设备产生的电干扰在另一个设备中引起不良响应的情况。电磁兼容性 (EMC) 恰好相反，它是分析和预防或解决干扰问题的学科。

IEC 61000-4-x 标准规定了电子设备 EMC 抗扰度测试的测试和测量技术。最常见的测试标准包括：

- IEC 61000-4-2: 系统级 ESD 抗扰度测试
- IEC 61000-4-3: 射频电磁场辐射抗扰度测试
- IEC 61000-4-4: 电快速瞬变/脉冲群抗扰度测试
- IEC 61000-4-5: 浪涌抗扰度测试
- IEC 61000-4-6: 传导射频抗扰度测试
- IEC 61000-4-8,9,10: 磁场抗扰度测试
- IEC 61000-4-11 及 -12 至 -35: 附加测试

IEC 61000-4-2 是国际电工委员会 (IEC) 有关系统级 ESD 的抗扰度标准，规定了典型的放电电流波形、测试级别、测试设置和测试程序。有关 ESD 波形、测试级别和测试平台设置的快速参考，请参阅《适用于 TI 保护器件的 IEC 61000-4-2、IEC 61000-4-4 和 IEC 61000-4-5 测试》。更多有关系统级 ESD 测试的说明，请参阅 IEC 61000-4-2 标准。

许多产品为最终客户指定了系统级 ESD 抗扰度要求，并规定了哪些级别需符合 IEC 61000-4-2 标准。为了实现系统级 ESD 抗扰度性能并通过 IEC 61000-4-2 测试，系统设计人员在开发过程中需要遵循特定的指南。要了解元件级 ESD 与系统级 ESD 之间的区别，以及有关 MSP430 MCU 的详细指南，请参阅《MSP430 系统级 ESD 注意事项》。

## 2 系统级 ESD 故障场景

通过 MSP430 微控制器 (MCU) 设计的产品将会使用在同一 MCU 中编程的固件，与连接同一 MCU 的电源电路、外部组件（例如传感器和并行或串行通信设备）以及电动执行器一起工作。当系统发生系统级 ESD 故障时，会出现各种各样的故障场景，具体取决于系统设计和组件的抗噪声性能。以下是一些 ESD 故障行为示例：

- ESD 发生时系统复位，ESD 过后系统恢复
- 系统复位，但 ESD 过后无法恢复
- LCD 显示出现故障（在 ESD 测试后可以恢复或无法恢复）
- UART、I<sup>2</sup>C 或 SPI 串行通信失败
- 系统挂起
- 异常功耗
- 存储器损坏
- ADC 采样不正确，扬声器或蜂鸣器出现噪声
- 器件损坏

系统级 ESD 故障可能由正常操作引起，例如照明以及伸手触摸门把手、电缆插拔、BGM（血糖仪）测试条插拔等操作时可能会发生静电放电。因此，在大规模生产之前，系统级 ESD 测试被广泛用于评估大多数产品的 ESD 抗扰度性能。




图 1. 系统级 ESD 故障示例

图 1 显示了一个水表 MCU 电路板的系统级 ESD 测试故障示例。绿色 LED 在接通电源后闪烁了几次，然后熄灭。当 ESD 仿真器向测试平台的金属板放电时，LED 再次闪烁，这表示水表电路板复位，从而表明测试出现故障。

ESD 故障场景可以归纳为两类：

- 软失效
  - 可以在系统中纠正的故障
  - 需要干预才能恢复的故障（例如，重新启动、下电上电或硬件复位）
- 物理性失效
  - 造成永久性损坏的灾难性故障。电路板工作异常。
  - 导致性能部分下降的潜在缺陷。该电路板仍能正常工作，但其生命周期会受到影响。

3 节从系统应用的角度讨论了软失效场景的调试和故障排除。对于物理性失效场景，可应用 4 节中讨论的失效分析过程。

### 3 系统级 ESD 软失效故障排除指南

系统级 ESD 测试通常在产品开发的后期设计阶段或试运行阶段实施。当发现系统级 ESD 测试故障案例时，设计人员和测试人员需要找出根本原因，并提供解决方案，以在紧急情况下解决发生的测试故障问题。本节将讨论 MSP430 系统级 ESD 故障的建议故障排除方法和指南。典型的故障排除过程包括：

1. 可靠地重现故障案例。
2. 从机械结构、硬件、软件和器件等方面分析根本原因。
3. 找出根本原因并找到解决方案。
4. 对软件采取一种或多种权变措施来改善和解决此问题。
5. 尝试一种或多种硬件或机械权变措施来改善和解决此问题。

### 3.1 故障案例的重现性

在系统级 ESD 测试中，应校准 ESD 仿真器的放电过程。受试设备 (EUT) 放置在测试平台上，该平台按照 IEC 61000-4-2 标准进行设置。

对于调试系统级 ESD 故障案例，第一步是可靠地重现故障场景。然后在相同的测试条件下对该权变措施进行验证。然而，由于测试结果存在差异，重现性通常很差。影响测试结果的因素有：ESD 仿真器品牌、温湿度、EUT 接地状态、EUT 工作状态以及测试平台周围的导体。为了获得较高的重现性成功率，建议遵守以下各项：

- 使用经校准的 ESD 仿真器和合格的测试平台，按照 IEC 61000-4-2 标准进行测试。
- 使用相同的 ESD 仿真器。
- EUT 的接地应相同。
- 温度和湿度应相似。
- EUT 运行同一固件。

为避免出现异常情况，最好多测试两个 EUT 以确认故障情况在该批次产品中是否一致。

系统级 ESD 测试不是重现故障场景的唯一方法。一些其他操作，例如电缆插拔或测试条插拔，也可以用于此目的。

当系统在 ESD 测试过程中遇到随机出现的异常情况时，有些故障情况可能很难重现。通常，下电上电可以恢复系统，但短期内很难重现故障。对于这种情况，请参阅 3.3 节中的讨论。

### 3.2 软件调试指南

MSP430 器件实现了一些自诊断功能，例如 SYSRSTIV 寄存器中的复位源报告和振荡器故障检测。还可以通过实现一些简单的权变措施来找出根本原因。

#### 3.2.1 复位源识别

错误复位是 MCU 系统 ESD 测试中的一种故障场景。对于这种情况，最好在实现任何改进方法之前先找到复位源。在某些 MSP430 器件 (MSP430F5x、MSP430F6x、MSP430FG6x、MSP430FR5x、MSP430FR6x、MSP430FR4x 和 MSP430FR2x) 中，有一个可识别复位源的好功能：复位后可以从中断向量寄存器 SYSRSTIV 读取复位源。SYSRSTIV 值指示中断事件。可在特定器件的数据手册中找到值的定义。表 1 是 MSP430FR235x 数据手册的一个 SYSRSTIV 示例。

**表 1. SYSRSTIV 寄存器说明 示例**

中断向量寄存器	地址	中断事件	值	优先级
SYSRSTIV, 系统复位	015Eh	无中断待处理	00h	
		欠压 (BOR)	02h	最高
		RSTIFG RST/NMI (BOR)	04h	
		PMMSWBOR 软件 BOR (BOR)	06h	
		LPMx.5 唤醒 (BOR)	08h	
		安全违例 (BOR)	0Ah	
		保留	0Ch	
		SVSHIFG SVSH 事件 (BOR)	0Eh	
		保留	10h	
		保留	12h	
		PMMSWPOR 软件 POR (POR)	14h	
		WDTIFG 看门狗超时 (PUC)	16h	
		WDTPW 密码违例 (PUC)	18h	
		FRCTLPW 密码违例 (PUC)	1Ah	
		不可纠正的 FRAM 位错误检测	1Ch	
		外设区域获取 (PUC)	1Eh	
		PMMPW PMM 密码违例 (PUC)	20h	
		保留	22h	
FLL 解锁 (PUC)	24h			
保留	26h 至 3Eh	最低		

软件可以读取用户代码开头处的 SYSRSTIV 寄存器，以识别复位源。连接在 GPIO 上的 LED 可编程为以不同形态闪烁来指示不同的复位源。对于系统级 ESD，通常可以使用 SYSRSTIV 来检查电源、I/O、复位引脚、看门狗、时钟和存储器的复位源。例如，如果 SYSRSTIV 读数值为 0x04，则复位源为 RST/NMI 引脚。

### 3.2.2 振荡器故障检测

振荡器故障是 MCU 系统级 ESD 测试的另一种故障场景。在执行 ESD 测试期间，噪声会从电路板上的导体或空气中传导到晶体振荡电路。如果晶体和 MCU 振荡器引脚之间的振荡较弱，则时钟将在 ESD 测试期间出现故障。如果晶体时钟源为 DCO+FLL 参考时钟，并且 MCLK/SMCLK 源被设置为 DCO 时钟，则 ESD 测试可能会影响振荡器的行为，并可能导致 MCLK/SMCLK 时钟发生故障。继而系统在运行时，CPU 或外设将会出现异常行为。

如何知道 ESD 故障情况是否与外部晶体有关？建议参考以下检查点：

1. 将 MCLK/SMCLK 时钟源从外部晶体切换到内部振荡器，然后再次执行 ESD 测试。
2. 监测晶体故障寄存器。也可以启用相应的振荡器故障中断来检查振荡器故障。MSP430 器件不同，寄存器名称也不同。其中的一些示例包括 OFIFG、LFXT1OF、XT2OF、LFXTOFFG、HFXTOFFG 和 XT1OFFG。有关详细信息，请参阅系列用户指南中的振荡器故障逻辑部分。
3. 使用外部振荡器馈入 XIN 引脚，并且将晶体振荡器配置为旁路模式。

软件可以使 LED 闪烁或通过通信接口发送消息以指示故障原因。

### 3.2.3 软件权变措施

如果确定了复位源，则可以检查相应的解决方案。通常，首选软件权变措施，因为它比硬件权变措施要快，硬件权变措施需要更长的测试时间。MSP430 MCU 提供了一些适用于软件权变措施试验的功能。

1. 可将 RST/NMI 引脚配置为 NMI 模式。

如果复位源是 RST/NMI 引脚，则将 RST/NMI 引脚配置为 NMI 功能，以查看 ESD 测试是否有任何改

进。

2. 可以通过 UCBxCTLW1 和 UCAxCTLW1 寄存器在 eUSCI\_B 和 eUSCI\_A 模块中的 I<sup>2</sup>C 和 UART 信号上配置毛刺干扰滤波器。

如果 ESD 故障场景涉及 I<sup>2</sup>C 或 UART 通信，并且根本原因是通信线路受到干扰，则此功能可能是一种权变措施。表 2 是 MSP430FR604x 数据表中的一个抗尖峰时间设置示例。

表 2. eUSCI (UART 模式) 干扰滤波器设置示例

参数	测试条件	V <sub>CC</sub>	最小值	典型值	最大值	单位
t <sub>t</sub> UART 接收抗尖峰脉冲时间 <sup>(1)</sup>	UCGLITx = 0	2.2V、3.0V	5		30	ns
	UCGLITx = 1		20		90	
	UCGLITx = 2		35		160	
	UCGLITx = 3		50		220	

<sup>(1)</sup> 对 UART 接收输入 (UCxRx) 上短于 UART 接收抗尖峰脉冲时间的脉冲进行了抑制。因此，所选的抗尖峰脉冲时间会限制最大可用波特率。为了确保正确地识别脉冲，其持续时间应超过抗尖峰脉冲时间的最大规格值。

3. 应启用关键寄存器和存储器写保护。

生成代码时应启用存储器写保护。MSP430 器件设置有密码，用来防止对关键寄存器（存储器控制器、PMM、看门狗、BSL、JTAG）的未授权访问。某些密码违例会触发 PUC 复位，复位后可以从 SYSRSTIV 寄存器中读取这些违例。

在 MSP430FR5x 和 MSP430FR6x 器件中，存储器保护单元 (MPU) 模块可以防止错误写入指定的只读存储器段或执行来自常量存储器段的代码。

在 MSP430FR2x 和 MSP430FR4x 器件中，SYSCFG0 寄存器中的 PFWP 和 DFWP 位可以防止任何存储器错误写入用户程序存储区或信息存储区。

在系统级 ESD 测试中，启用存储器保护有助于避免与存储器损坏有关的故障。建议在 ESD 测试之前检查存储器写保护的设置是否正确。请参阅《MSP430 FRAM 技术 - 操作方法和最佳实践》，详细了解如何在 Code Composer Studio™IDE 和 IAR Embedded Workbench®IDE 中使用 MPU。

4. CRC 模块和存储器控制器内置的访问错误检测可用于存储器完整性分析。

许多 MSP430 器件都集成了循环冗余校验 (CRC) 模块。此模块可用于检查存储器（RAM、闪存或 FRAM）是否已被系统级 ESD 测试错误更改。

在 MSP430Fxx 器件中，闪存控制器配备有 ACCCFG 寄存器以指示是否发生访问违例。在 MSP430FRxx 器件中，FRAM 控制器配备有 CBDIFG 和 UBDIFG 寄存器以指示是否检测到可纠正的错误或不可纠正的位错误。有关详细信息，请参阅器件系列用户指南。

5. 可以通过更改某些外设寄存器进行试验。

以下是诊断测试示例。如果 LCD 出现故障，可以更改 LCD 频率以重新试验。如果故障与晶体有关，可以增加振荡器的驱动强度以重试。如果故障与 GPIO 输出有关，则可以检查 GPIO 驱动强度。如果故障与 UART、SPI 或 I<sup>2</sup>C 有关，可以降低串行通信速度。

6. 如果在 ESD 测试过程中时钟受到影响而导致出现故障，则可以尝试以下方法来查看是否有任何改善。
  - a. 检查时钟源。如果时钟源是晶体时钟，请将时钟源切换为内部时钟源。
  - b. 更改时钟的频率设置。
  - c. 启用振荡器调制模式。

软件权变措施可能并非每次都有效。如果系统仍然无法通过 ESD 测试，则需要考虑硬件调试、故障排除和权变措施。

### 3.3 硬件故障排除指南

硬件故障排除通常比软件方法要花费更多的时间，因为前者可能需要更改 EUT 外壳、机械、电缆连接或电路板的布局布线。在电路板制作之前，最好准备一个用于实施系统级 ESD 仿真的高效软件仿真工具，然后使用信号完整性/电源完整性 (SI/PI) 仿真来解决电路板的缺陷。这样就可以在设计阶段避免潜在的 EMC 问题。

调试 ESD 测试故障时，ESD 仿真工具也非常有用。但是 ESD 仿真并不容易实现，因为准确的建模设置相对比较困难，而且仿真工具通常比较昂贵。因此，在大多数情况下，需要进行硬件故障排除和实施权变措施。

通常可从以下两个方面进行系统级 ESD 问题故障排除。

- 噪声传输的路径控制
  - 引导噪声在不经过敏感组件的情况下快速传输到 GND。
- 提高噪声滤波器的性能
  - 尽量滤除噪声传输路径中的噪声。

建议从这两个方面着手系统检查。以下是推荐试用的硬件调试示例。

1. 检查 PCB 周围的外壳机械结构。尽量减小 ESD 泄漏的可能性。检查外壳上金属的接地是否良好。如果靠近 PCB 的外壳上有悬空金属，请尝试移动 PCB 或敏感组件，使其远离该金属。电缆入口是需要检查的另一个重要点。有关外壳接地、开口和电缆入口的设计指南，请参阅《MSP430 系统级 ESD 注意事项》。
2. 检查 PCB 布局。从放电点检查 ESD 噪声的传播路径。将关键组件布置在远离该路径的位置。尽量减小传输路径的电阻，或通过板布局返工来更改路径。添加隔离也是一种路径控制选项。信号返回路径非常重要，对敏感信号尤其如此。请参阅《MSP430 系统级 ESD 注意事项》，了解更多 PCB 设计指南。
3. 如果故障产生的根本原因与晶体时钟有关，请尝试通过检查负载电容匹配、晶体电路布局和驱动强度设置来提高晶体电路的稳健性。有关晶体电路设计的更多详细信息，请参阅《MSP430 32kHz 晶体振荡器》和《MSP430 系统级 ESD 注意事项》。
4. 使用推荐的复位电路，以提供更好的复位引脚保护

复位引脚和测试引脚信号对 SBW 通信非常重要。在电路板布局中，应使这两个信号布线尽可能短。此外，根据 MSP430 数据表和《MSP430 硬件工具用户指南》，复位布线上的并联电容应小于 2.2nF 或 1.1nF。当复位引脚上出现大噪声时，电容可能太小而无法进行滤波。为了改善这一点，建议使用图 2 中的电路来提高针对复位引脚上的噪声的滤波能力。




图 2. MSP430 MCU 的推荐 SBW 电路

在图 2 中，C8 可以使用 10 $\mu$ F 或更大的电容。电阻 R12 用作电容 C8 和 C9 的隔离。通过该电路，JTAG 和 SBW 可以很好地工作，并且复位信号路径的噪声滤波能力也得到了提高。

5. 在 TEST 引脚上添加一个下拉电阻

TEST 引脚具有内置的下拉电阻，以确认在固件执行期间它处于低电平逻辑状态。通常，内置下拉电阻很弱。添加一个较小的外部下拉电阻，以查看 ESD 故障是否与 TEST 引脚逻辑错误有关。

6. 在长信号布线中添加一个串联电阻和并联电容，以减少 EMI 的影响

要添加的串联电阻和并联电容器的值取决于信号速度和驱动强度。通常情况下，该值不应太大，以免信号受到太大影响。如果 ESD 故障与 LCD 有关，则可以尝试此方法。

7. 增加去耦电容值或为添加电源布线的 TVS

如果电源布线是 3.2 节中介绍的复位源检查得出的 ESD 测试薄弱点，请增加去耦电容值以进行试验。可以测试电容值大于 22 $\mu$ F 的电容。也可以添加功率 TVS 进行测试。

如果系统中有多个电路板，并且电源通过内部电缆传输，请在接收连接器侧的电源引脚上添加去耦电容。

8. 在连接到外部接口的信号布线上添加 TVS

对于连接到外部接口的信号，配备 ESD 保护非常重要。信号 TVS 可以用于此目的。也可以选择使用串联电阻。除了 TVS，还可以使用其他 ESD 抑制器件。有关详细信息，请参阅《MSP430 系统级 ESD 注意事项》。

9. 添加屏蔽以隔离空气中的 EMI 影响

如果空气中的 EMI 噪声会干扰 EUT，则在 EMI 源和 EUT 之间添加 GND 屏蔽以将其隔离。

10. 在电路板之间连接电缆（尤其是扁平电缆）上添加 GND 屏蔽。

11. 使用最新版本的 MCU 材料

通常，较新版本的器件具有更可靠的系统级 ESD 性能。

12. 使用失效分析过程

有些系统级 ESD 故障很难重现。正常情况下，下电上电会恢复系统，因此短期内很难重现故障。MCU 可能存在功耗较高和压降较大等异常电气行为。对于这种情况，很可能是在器件的某些引脚或模块上发生了闩锁问题，用于进行故障排除的失效分析过程将在 4 节中讨论。

有时，多种权变措施可以配合起来一起使用来解决问题。



### 3.4 系统级 ESD 问题故障排除实例

在图 3 所示的仪表产品的后期设计阶段，系统级 ESD 测试无法通过规定的 15kV 标准水平空气放电测试项。带有 MSP430 器件的仪表产品在 ESD 测试期间总是复位。LED 面板初始化表明了这一点。




图 3. 系统级 ESD 真实测试案例 - 外壳上的金属条

为解决这一问题，采取了以下步骤。

1. 可靠地重现故障案例

外壳的 LED 面板的上边缘周围有一条长金属条。当 ESD 仿真器直接在金属条上放电时，系统会复位。

2. 读取 SYSRSTIV 寄存器

该值在多数情况下为 0x02，有些情况下为 0x04。这意味着 ESD 测试故障主要是由 MCU 上的 BOR 引起的，还需要检查复位引脚电路。因此，电源上的压降是导致该问题产生的根本原因。

3. 检查机械构造和布局

发现金属条是悬空的，因为金属只是长塑料条上的一层薄覆膜。MCU 板位于前面板下方。塑料条的厚度为 2 到 3mm。PCB 的上侧靠近条带，此处有许多与条带并行的长 GPIO 信号布线。SBW 4 引脚连接器位于该区域。PCB 采用两层设计，GND 返回路径较差。电路板上没有高速信号。

4. 尝试了软件权变措施但失败了

将固件中的 RST/NMI 引脚设置为 NMI 模式，然后再次进行系统级 ESD 测试。但仍然失败了。

5. 尝试了硬件权变措施但失败了。

使用推荐的 RESET 电路；切断电路板上的 RESET 和 TEST 布线；增加去耦电容，并在 MCU 电源输入上添加 TVS；在外壳的上侧周围涂抹胶水，以改善内部板与外部金属条之间的隔离；改善 GND 返回路径。

6. 尝试将板移离金属条 20mm（手动更改机械安装）。

ESD 测试通过。这证明了电路板与金属条之间的距离是造成问题产生的根本原因。但是机械设计是固定的，机械改造需要很长时间。因此，客户不希望更改机械设计。

7. 将 MCU 更改为新版本的器件（保留原始机械安装）

ESD 测试通过级别更高。ESD 空气放电故障级别从 11kV 提高到 13.5kV。


推荐解决方案：

- 将 MCU 更改为较新版本的器件。
- 改进布局布线、重新制板并测试
  - 将 SBW 4 引脚连接器移至 PCB 的背面，以使复位和测试信号布线远离金属条。
  - 使用推荐的复位电路。
  - 优化布局，以使并行 GPIO 长信号布线远离金属条。
  - 增加 DVCC 的去耦电容值。
  - 在 MCU 的 LDO 输出处添加功率 TVS。

应用推荐的解决方案后的测试结果：ESD 测试通过 15kV 空气放电，在 3 块板上的合格率为 100%。

#### 4 系统级 ESD 失效分析流程


如 2 节所述，系统级 ESD 可能产生两类故障：1) 物理性损伤和 2) 软失效。参考文献 [5] 研究了 58 个系统级 ESD 案例，涵盖了从系统品质评估到现场应用以及现场应用发生故障的整个过程。图 4 显示了从这 58 个系统级 ESD 案例中发生两种故障类型。



NOTE: 摘自 参考文献 [5]

图 4. 系统级 ESD 故障发生时的故障类型

此外，系统级 ESD 应力和应用加载与元件 ESD (HBM 和 CDM) 完全不同，因此在实际应用中两种模式之间没有相关性。图 5 显示了系统级 ESD 和元件 HBM ESD 模式之间的故障类别比较。因此，针对实际系统或应用的分析有助于进行系统级 ESD 故障排除和问题解决。



NOTE: 摘自 参考文献 [5]

图 5. 元件 HBM 和系统级 ESD 故障类别比较

当遇到系统级 ESD 或 EMC 问题时，失效分析在利用某些专用设备定位故障位置和识别故障触发源方面发挥着独特的作用。分析结果有助于制定解决方案，并在应用环境中建立强大的抗 ESD 干扰系统。

#### 4.1 失效分析目的和流程

失效分析有确定的步骤支持根本原因的确定和识别。图 6 给出了典型失效分析流程。故障分析过程不是一个自动执行流程。通常，不同类型的故障（ESD、EOS、功能性或参数性故障）依据各自分析和逻辑方法获得成功的分析结果。



图 6. 失效分析流程

失效分析是一个很好的工具，可以展示系统级 ESD 是否造成了物理性损伤。这种损伤表现为电性能异常，并可通过 ATE 或应用测试等方法进行检测。图 7 显示的是在系统级 ESD 测试后输出异常，在 PMOS 产生损伤的示例。由于 ESD 损伤能量较小，不足以在硅片上造成较大的损坏区域，因此产生的小损伤在芯片表面很难看到，比如 PMOS 的损伤案例。使用故障定位分析技术（例如 IR、LSM、EMMI 或探测）和样品制备方法（例如背面分析或 FIB）可以有效提升分析效率缩短分析时间。




图 7. 系统级 ESD 故障案例图片

当发生系统级 ESD 软故障，MCU 硅片可能不发生物理性损伤。热点分析作为一种失效分析技术，可以补充 3 节中讨论的故障分析方法。热点分析技术使用显微热成像技术来检测芯片上的局部过热区域。芯片局部过热通常与流过异常电流相关，系统级 ESD 软故障模式通常会表现出这种异常。热点分析的难点是在物理分析过程中如何固化故障现象。在 4.2 节中，解析一个采用热点分析技术对由于系统级 ESD 引起软故障的分析案例。

#### 4.2 系统级 ESD 失效分析案例

本案例介绍了一个仪表应用的线路故障。当安装电池后启动仪表，发生故障的仪表就会显示“电池电量不足”指示的问题。如果对故障仪表断电并重新上电，故障就会消失。这意味着故障仪表没有发生物理性损伤。因此，该故障现象是一种典型的软故障。

对故障仪表进行电路板级分析发现，核心 MCU 通过  $V_{CC}$  形成额外的电流 20mA，这个额外电流在正常情况下是没有的。一般情况下，额外电流会由以下两个原因引起：I/O 驱动了高电流，或 MCU 上触发了闩锁。在调试过程中，在故障仪表上隔离 I/O，在 MCU 上仍能检测到 20mA 额外电流。因此，MCU 可能发生了闩锁，需要进一步分析。

查看仪表原理图，仪表系统采用由电池直接供电，如图 8 所示。在 MCU 上不太会发生异常电压而产生额外电流。系统级 ESD 事件可能触发闩锁并导致 MCU 产生 20mA 额外电流。继而对 MCU 进行失效分析，以确定哪个或哪些引脚流过额外的电流。热点分析是分析此类故障的恰当方法。




图 8. 仪表电源结构原理图

首先需要设计特殊的电池固定装置，持续为故障电表供电。避免由于仪表断电而导致故障恢复。另外需要制备分析样片，在持续供电的MCU元件中露出芯片部分，如图 9 所示。在每个分析步骤中，通过测试 MCU 的额外电流，以监控故障现象是否仍然存在或恢复。通过测量故障仪表特定位置的电压，可以监测 MCU 额外电流异常。图 10 显示了连接在仪表电路板和电源之间的测试板。




图 9. 样片制备照片




图 10. 热点分析对仪表持续供电监测系统照片

对六个故障仪表进行了热点分析，其中采用仪表 1 来进行样片制备和处理试验，确保后续故障仪表分析过程中样片制备和故障监测的有效性。在后续五个故障仪表（仪表 2 到仪表 6）成功完成了热点分析。图 11 显示了典型的热点图像。在故障仪表的 MCU LCD 引脚上观察到了异常热点（请参见表 3）。

表 3. 故障仪表 MCU 上的热点引脚

故障仪表	热点 LCD 引脚
2	引脚 29 和引脚 32
3	引脚 28
4	引脚 30
5	引脚 27
6	引脚 28




图 11. MCU 芯片热点图像

据此进一步检查仪表电路板，系统级 ESD 冲击可能从仪表探测端口导入，从而导致 MCU 发生闩锁，如图 12 所示。在仪表电路板上有一个大的金属支架，如图 12 (a) 所示。支架夹住电路板用来固定，并未与电路板进行焊接，可能存在接地不良的情况。并且发现 LCD 面板和支架之间的公差也小于建议值，如图 12 (b) 所示。因此，电路板上的 ESD 保护器件可能让 ESD 冲击从仪表探测端口导入并经过金属框架传导，然后传导到 LCD 面板，最后触发 MCU 闩锁，并导致线路上出现“电池电量不足”的仪表故障。




图 12. 系统级 ESD 冲击导入并传导

基于以上分析故障场景，提出了以下解决方案：

1. 用电路板上的二极管钳位保护器替换了板上的 ESD 保护器件。
2. 改进了电路板上 LCD 支架的接地。
3. 提高了支架与电路板上 LCD 面板之间的公差。

本案例叙述了通过热点分析技术来找出问题的方法。该分析还支持针对系统级 ESD 构建更稳健的系统，用于系统级 ESD 故障排除和问题解决。

## 5 参考文献

1. 《适用于 TI 保护器件的 IEC 61000-4-x 测试》
2. 《MSP430™ 系统级 ESD 注意事项》
3. 《静电放电 (ESD)》
4. IEC 61000-4-2 标准中 ESD 抗扰度测试问题产生的原因 (<https://iopscience.iop.org/article/10.1088/1742-6596/418/1/012049/pdf>)
5. 白皮书 3, 系统级 ESD, 第二部分: 实现高效稳健的 ESD 设计, 2019 年 3 月 (<http://www.esdindustrycouncil.org/ic/en/documents/36-white-paper-3-system-level-esd-part-ii-effective-esd-robust-designs>)
6. 《MSP430™ FRAM 技术 – 操作方法和最佳实践》
7. 《MSP430™ 32kHz 晶体振荡器》
8. 《MSP430™ 硬件工具用户指南》

## 重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022，德州仪器 (TI) 公司