时钟架构

几分钟内获取完整、优化的时钟树解决方案

时钟架构真正为您提供了一款专门针对您的系统要求而优化的快速简便的时钟树解决方案。 输出时钟相位噪声仿真与实际器件性能匹配。基于庞大的时钟发生器、抖动清除器和缓冲器数据库,时钟架构在几分钟内即可提供系统级时钟树选择、仿真和器件配置。

特性:

  • 使用一个或多个器件推荐系统时钟树解决方案
  • 允许用户定制 PLL 环路滤波器设计
  • 模拟输出时钟的端到端相位噪声
  • 将来自解决方案中上游器件的噪声级联到下游器件

TI 时钟设计工具套件

时钟架构
PLLatinum Sim
时钟设计工具
 
已发布
已发布
逐步淘汰
多个器件解决方案
显示部分区域
显示成本
支持所有产品(LMX、LMK、CDC)
近似电流计算
计算相位噪声和集成相位噪声量
(抖动、EVM 等)
分数仿真
(Δ-Σ 调制器噪声、分数杂散)
即将推出
计算锁定时间 即将推出
计算数字 VCO 校准时间 即将推出
波特图
无源环路滤波器设计
有源环路滤波器设计
连接 EVM 软件 即将推出

如果您更喜欢进行时钟编程而不是仿真,请下载 TI 的 TICS PRO 软件  

要了解如何使用时钟架构的全新功能来打造您的下一个时钟树设计,请参阅时钟架构说明