时钟缓冲器

使用我们的时钟缓冲器简化您的时钟树设计

parametric-filter查看所有产品
我们品类齐全的时钟缓冲器产品系列具有低附加抖动性能、低输出偏斜和宽工作温度范围,适用于 LVCMOS、LVDS、LVPECL 和 HCSL 等业界通用的输出格式。这些缓冲器经过优化,可用于各种以性能为导向的成本敏感型应用。

按类别浏览

按缓冲器类型选择

单端缓冲器

使用我们易用型单端缓冲器优化您的设计并生成多个 LVCMOS 时钟源。

差分缓冲器

使用我们的差分缓冲器为 LVDS、LVPECL、HCSL 和 CML 生成多个输出频率。

可配置缓冲器

使用我们的可配置(引脚可编程)时钟缓冲器为一系列协议生成多个输出频率。

专用缓冲器

利用我们具有更低附加抖动的专用缓冲器产品系列优化工业和存储器应用中的系统设计,包括零延迟缓冲器、DDR 内存缓冲器和分频缓冲器。

精选时钟缓冲器

LMKDB1120
时钟缓冲器

符合 DB2000QL 标准、适用于第 1 代到第 6 代 PCIe 的 20 路输出时钟缓冲器

价格约为 (USD) 1ku | 2.3

LMKDB1108
时钟缓冲器

适用于 PCIe 第 1 代至第 6 代的 8 路输出 LP-HCSL 时钟缓冲器

价格约为 (USD) 1ku | 3.047

技术资源

应用手册
应用手册
How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer
了解 CDCLVC11xx 系列低抖动 LVCMOS 扇出缓冲器如何通过实施外部 RC 网络支持电压电平高达 1.8V 的输入信号。
document-pdfAcrobat PDF
应用手册
应用手册
AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C)
请参阅此应用报告,了解用于在不同逻辑电平之间进行连接的交流耦合技术,尤其是 LVPECL、LVDS、HSTL 和 CML。
document-pdfAcrobat PDF
应用手册
应用手册
Clocking Design Guidelines: Unused Pins
这些指南可作为器件数据表的补充,提供有关未使用器件引脚的详细信息。
document-pdfAcrobat PDF