TSW4806EVM:低成本可编程时钟源 TSW4806EVM (正在供货)

描述/特性

技术文档

支持与培训

订购选项



描述

TSW4806 评估模块使用 LMK04806 器件,该器件是业界性能最佳的时钟调节器,具有优异的时钟抖动消除、时钟发生和分配功能,先进的功能可满足下一代系统要求。与低噪声 VCXO 参考源结合使用时,双环路 PLL 结构可支持非常低的抖动。

双环路结构由两个高性能锁相环 (PLL)、一个低噪声晶体振荡器电路和一个高性能电压控制振荡器 (VCO) 构成。第一个 PLL (PLL1) 具有低噪声抖动消除器功能,而第二个 PLL (PLL2) 执行时钟生成。PLL1 可配置为与外部 VCXO 模块配合使用,或与具有外部可调晶体和变容二极管的集成式晶体振荡器配合使用。当被用于很窄的环路带宽时,PLL1 使用 VCXO 模块或可调晶体的优异近端相位噪声(偏移低于 50 kH)清理输入时钟。PLL1 的输出被用作 PLL2 的清理输入参考,以锁定集成式 VCO。可对 PLL2 的环路带宽进行优化以清理远端相位噪声(偏移高于 50 kHz),集成式 VCO 优于 VCXO 模块或 PLL1 中使用的可调晶体。

LMK04806B 提供 6 个输出时钟,可带来低于 100fs rms 抖动和高达 1300MHz (LVPECL/LVDS) 和 250MHz (CMOS) 的输出频率。

特性
  • 多模式:双 PLL、单 PLL 和时钟分配
  • 双环路 PLLatinum PLL 架构
    • PLL1
      输入时钟丢失时采用保持模式
      自动或手动触发/恢复
      PLL2
      集成式低噪声 VCO
  • 50% 占空比输出分离,1 至 1045(偶数和奇数)
  • LVPECL、LVDS 或 LVCMOS 可编程输出
  • 精密数字延迟,固定或动态可调
  • 25 ps 步长模拟延迟控制
  • 2 个差动输出
  • 4 个单端输出
  • 0 延迟模式
  • 板载 10MHz 参考振荡器
  • 用户友好型图形用户界面 (GUI)

  • 立即订购
    器件型号 从德州仪器 (TI) 或第三方购买 结帐选项 状态

    TSW4806EVM:
    TSW4806EVM: Low Cost Programmable Clock Source

    $249.00(USD)


    价格可能会不同



    ACTIVE

    应遵守 TI 的评估模块标准条款与条件

    技术文档
    用户指南 (4)
    标题 类型 大小 (KB) 日期 下载最新英文版本
    PDF 791 2016年 4月 26日
    ZIP 2318 2013年 9月 24日
    多种文件格式   2013年 2月 1日
    PDF 5505 2013年 1月 17日
    设计文件 (1)
    标题 类型 大小 (KB) 日期 下载最新英文版本
    ZIP 2375 2012年 7月 18日
    更多文献资料 (1)
    标题 类型 大小 (KB) 日期 下载最新英文版本
    PDF 38 2019年 1月 2日
    相关产品

    软件 (1)


    • TSW4806 GUI
      (ZIP, 126690 KB)    2012年 7月 27日 (英文內容)

    TI 器件 (1)

    器件型号 名称 产品系列
    LMK04806  具有双级联 PLL 和集成 2.5 GHz VCO 的低噪声时钟抖动消除器  时钟抖动消除器 

    支持与培训

    搜索我们广泛的在线知识库,可全天候获得数百万个技术问题和答案。

    从 TI 专家处搜索答案

    由TI和其社区用户提供的内容仅符合当时状况,不视为TI的标准说明。
    请详见网站使用条款

    如果您对质量、包装或订购 TI 产品有疑问,请访问我们的支持页面

    技术文章