TIDA-00153

采用高速 ADC 的 JESD204B 链路延时设计

TIDA-00153

设计文件

概述

JESD204B 链路是数据转换器数字接口的最新趋势。这些链路利用高速串行数字技术提供很大的益处(包括增大的信道密度)。此参考设计解决了其中一个采用新接口的挑战:理解并设计链路延迟。一个示例实现了确定性延迟,确定包含德州仪器 (TI) LM97937 ADC 和 Xilinx Kintex 7 FPGA 的系统的链路延迟。

特性
  • 保证 JESD204B 链路中的确定性延迟
  • 理解链路延迟与链路延迟变体之间的权衡因素
  • 使用公式化和基于规程的方法来设计链路延迟
  • 使用德州仪器 (TI) 的 ADC16DX370 或 LM97937 ADC 以及 Xilinx Kintex 7 FPGA 实现 JESD204B 链路
??image.gallery.download_zh_CN?? 观看带字幕的视频 视频

我们开发的全面组装电路板仅用于测试和性能验证,不可用于销售。

设计文件和产品

设计文件

下载现成的系统文件,加快您的设计过程。

TIDU171.PDF (125 K)

参考设计概述和经过验证的性能测试数据

TIDU229.PDF (392 K)

参考设计的测试结果,包括效率图表,测试前提条件等

TIDR411.PDF (162 K)

设计布局和元件的详细原理图

TIDR412.PDF (75 K)

设计元件、引用标识符和制造商/器件型号的完整列表

TIDC288.ZIP (706 K)

包含设计 PCB 物理板层信息的设计文件

产品

在设计中包括 TI 产品和可能的替代产品。

时钟抖动清除器和同步器

LMK04828具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器

数据表: PDF | HTML
线性和低压降 (LDO) 稳压器

LP3878-ADJ具有使能功能的 800mA、16V、可调节低压降稳压器

数据表: PDF | HTML
线性和低压降 (LDO) 稳压器

LP5900具有使能功能的 150mA、低噪声、低 IQ、低压降稳压器

数据表: PDF | HTML
高速 ADC (≥10MSPS)

ADC16DX370双通道、16 位、370MSPS 模数转换器 (ADC)

数据表: PDF | HTML

技术文档

star
= TI 精选文档
未找到结果。请清除搜索,并重试。
查看所有 2
类型 标题 下载最新的英文版本 日期
* 设计指南 JESD204B Link Latency Using a High-Speed ADC and FPGA Design Guide 2014年 2月 18日
测试报告 TIDA-00153 Test Results 2014年 2月 19日

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

查看所有论坛主题
查看英文版所有论坛主题

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频