产品详情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Supply current (max) (µA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Supply current (max) (µA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 6 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 6 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 6 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 4.1 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Partial-Power-Down Mode Operation
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 4.1 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Partial-Power-Down Mode Operation
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This dual inverter is designed for 1.65-V to 5.5-V VCC operation. The SN74LVC2G04 device performs the Boolean function Y = A.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

This dual inverter is designed for 1.65-V to 5.5-V VCC operation. The SN74LVC2G04 device performs the Boolean function Y = A.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同且具有相同引脚
SN74AUP2G04 正在供货 2 通道、0.8V 至 3.6V 低功耗反相器 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 29
类型 标题 下载最新的英语版本 日期
* 数据表 SN74LVC2G04 Dual Inverter Gate 数据表 (Rev. N) PDF | HTML 2014年 8月 31日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 最新英语版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 CMOS 非缓冲反向器在振荡器电路中的使用 英语版 2006年 3月 23日
应用手册 选择正确的电平转换解决方案 (Rev. A) 英语版 (Rev.A) 2006年 3月 23日
产品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用户指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
应用手册 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文献资料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 LVC Characterization Information 1996年 12月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
设计指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
TI.com 上无现货
仿真模型

SN74LVC2G04 Behavioral SPICE Model

SCEM623.ZIP (7 KB) - PSpice Model
仿真模型

SN74LVC2G04 IBIS Model (Rev. A)

SCEM248A.ZIP (45 KB) - IBIS Model
参考设计

TIDA-01027 — 可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计

此参考设计显示了适用于能超过 12.8GSPS 的极高速 DAQ 系统的高效率、低噪声 5 轨电源设计。该电源的直流/直流转换器进行了频率同步和相移,从而使输入电流纹波最小并控制频率成分。此外,它还使用高性能 HotRod™ 封装技术将任何潜在的辐射电磁干扰 (EMI) 降到了最低。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01487 — 隔离式 CAN 灵活数据 (FD) 速率中继器参考设计

CAN 和 CANopen 是传统现场总线协议,适用于工厂自动化中的许多应用。只要高电压有可能损坏终端设备,就需要隔离器件。此隔离式 CAN 灵活数据 (FD) 速率中继器参考设计在两个 CAN 总线段之间增加了电气隔离。总线段任一侧的 CAN 帧都被中继到另一侧。该设计中的 CAN 收发器和仲裁逻辑支持高达 2Mbps 的 CAN FD 速度。本参考设计由 6V 至 36V 的宽电压电源供电。
设计指南: PDF
原理图: PDF
参考设计

TIDA-010055 — TIDA-010055

该参考设计展示了适用于具有模拟输入/输出和通信模块的保护继电器的非隔离式电源架构,这些模块通过 5V、12V 或 24V 直流输入生成。为了生成电源,该设计针对尺寸和设计时间受限的应用使用带集成 FET 的直流/直流转换器和带集成电感器的电源模块,并针对需要低 EMI 和线性稳压器 (LDO) 以实现低纹波的应用采用 HotRod™ 封装类型。保护措施包括用于输入瞬态保护的平缓钳位 (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-010011 — 适用于保护继电器处理器模块的高效电源架构参考设计

This reference design showcases various power architectures for generating multiple voltage rails for an application processor module, requiring >1A load current and high efficiency . The required power supply is generated using 5-, 12- or 24-V DC input from the backplane. Power supplies are (...)
原理图: PDF
参考设计

TIDA-01565 — 有线或 MUX 和 PGA 参考设计

该板演示了 OPA837 运算放大器的有线 OR 多路复用器 (MUX) 和可编程增益放大器 (PGA) 应用。这些应用通过放大器的高阻抗输出和高阻抗反相输入实现(处于断电 (PD) 模式)。可以使用板载双列直插式封装 (DIP) 开关或 SMA 连接器的晶体管逻辑输入来选择多路复用器或 PGA 的输出。该板兼容单电源或双电源,电压高达 5.25V。输出端包含一个可选的噪声滤波器,用于消除带宽较低的 PGA 设计的宽带噪声。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00403 — 采用 TLV320AIC3268 miniDSP 编解码器的超声波测距参考设计

TIDA-00403 参考设计使用针对超声测距解决方案的现成的 EVM,该解决方案使用 TLV320AIC3268 miniDSP 内的算法。通过将该设计与 TI 的 PurePath Studio 设计套件结合使用,只需点击鼠标即可设计出一个用户可配置的稳健的超声测距系统。用户可以修改超声波脉冲生成特性以及检测算法以适合工业和测量应用中的特定使用情况,从而让用户能解决其他固定功能传感器的限制,同时增加测量的可靠性。TLV320AIC3268 上的两个 GPIO 被自动触发,表明已发出并接收到超声波脉冲。通过利用主机 MCU 监测这些 GPIO 可以提取出飞行时间。
设计指南: PDF
原理图: PDF
封装 引脚 下载
DSBGA (YZP) 6 查看选项
SOT-23 (DBV) 6 查看选项
SOT-5X3 (DRL) 6 查看选项
SOT-SC70 (DCK) 6 查看选项

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频