产品详情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 5 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DSF) 6 1 mm² 1 x 1
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Provides Down Translation to VCC
  • Max tpd of 3.7 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-
    Down Mode, and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model
    • 200-V Machine Model
    • 1000-V Charged-Device Model
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Provides Down Translation to VCC
  • Max tpd of 3.7 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-
    Down Mode, and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model
    • 200-V Machine Model
    • 1000-V Charged-Device Model

This single buffer is designed for 1.65-V to 3.6-V VCC operation. The LVC1G126 device is a single line driver with 3-state output. The output is disabled when the output-enable input is low.

This single buffer is designed for 1.65-V to 3.6-V VCC operation. The LVC1G126 device is a single line driver with 3-state output. The output is disabled when the output-enable input is low.

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同且具有相同引脚
SN74AUP1G07 正在供货 具有漏极开路输出的单路 0.8V 至 3.6V 低功耗缓冲器 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 29
类型 标题 下载最新的英语版本 日期
* 数据表 SN74LVC1G126 Single Bus Buffer Gate With 3-State Output 数据表 (Rev. R) PDF | HTML 2015年 1月 25日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 最新英语版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 CMOS 非缓冲反向器在振荡器电路中的使用 英语版 2006年 3月 23日
应用手册 选择正确的电平转换解决方案 (Rev. A) 英语版 (Rev.A) 2006年 3月 23日
产品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用户指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
应用手册 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文献资料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 LVC Characterization Information 1996年 12月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
设计指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
TI.com 上无现货
仿真模型

HSPICE Model for SN74LVC1G126

SCEM530.ZIP (100 KB) - HSpice Model
仿真模型

SN74LVC1G126 Behavioral SPICE Model

SCEM638.ZIP (7 KB) - PSpice Model
仿真模型

SN74LVC1G126 IBIS Model

SCEM418.ZIP (56 KB) - IBIS Model
物料清单 (BOM)

Xilinx MGT Rocket I/O Power Supply

SLVR350.PDF (241 KB)
参考设计

TIDA-01589 — 具有降噪和回声消除功能的高保真、近场双向音频参考设计

人机交互需要声学接口以提供全双工免提通信。在免提模式中,来自扬声器的远端或近端音频信号的一部分耦合至麦克风。此外,在噪声环境中,除了有用的近端音频信号之外,麦克风还会捕获环境噪声。捕获的多麦克风音频信号被声学背景噪声以及回声信号破坏,回声信号会显著降低所需信号的可懂度,并限制后续音频处理系统的性能。此参考设计所展示的双麦克风用于通过立体声 ADC 实现音频输入,通过低功耗 DSP 执行降噪、声学回声消除和其他音频质量增强算法。此参考设计还采用了 TI 的智能放大器技术,从而可通过微型扬声器实现高质量、高 SPL 的音频输出。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01454 — 基于 PCM1864 的圆形麦克风板 (CMB) 参考设计

The PCM1864 circular microphone board (CMB) is a low-cost easy-to-use reference design for applications that require clear-spoken audio, such as voice triggering and speech recognition. This TI Design uses a microphone array to capture a voice signal, and converts it to a digital stream (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-01470 — 基于 PCM1864 的线性麦克风板 (LMB) 参考设计

这是一款易于使用的参考设计,适用于成本敏感且需要清晰语音以进行语音触发和语音识别的应用。本参考设计使用线性麦克风阵列(多达四个)捕获语音信号并将其转换为可供 DSP 系统从嘈杂环境提取清晰音频的数字流。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00403 — 采用 TLV320AIC3268 miniDSP 编解码器的超声波测距参考设计

TIDA-00403 参考设计使用针对超声测距解决方案的现成的 EVM,该解决方案使用 TLV320AIC3268 miniDSP 内的算法。通过将该设计与 TI 的 PurePath Studio 设计套件结合使用,只需点击鼠标即可设计出一个用户可配置的稳健的超声测距系统。用户可以修改超声波脉冲生成特性以及检测算法以适合工业和测量应用中的特定使用情况,从而让用户能解决其他固定功能传感器的限制,同时增加测量的可靠性。TLV320AIC3268 上的两个 GPIO 被自动触发,表明已发出并接收到超声波脉冲。通过利用主机 MCU 监测这些 GPIO 可以提取出飞行时间。
设计指南: PDF
原理图: PDF
封装 引脚 下载
DSBGA (YZP) 5 查看选项
SOT-23 (DBV) 5 查看选项
SOT-5X3 (DRL) 5 查看选项
SOT-SC70 (DCK) 5 查看选项
USON (DRY) 6 查看选项
X2SON (DSF) 6 查看选项

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频