ZHCS244C January   2012  – August 2015 DLPC300

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  I/O Electrical Characteristics
    6. 6.6  Crystal Port Electrical Characteristics
    7. 6.7  Power Consumption
    8. 6.8  I2C Interface Timing Requirements
    9. 6.9  Parallel Interface Frame Timing Requirements
    10. 6.10 Parallel Interface General Timing Requirements
    11. 6.11 Parallel I/F Maximum Supported Horizontal Line Rate
    12. 6.12 BT.565 I/F General Timing Requirements
    13. 6.13 Flash Interface Timing Requirements
    14. 6.14 DMD Interface Timing Requirements
    15. 6.15 Mobile Dual Data Rate (mDDR) Memory Interface Timing Requirements
    16. 6.16 JTAG Interface: I/O Boundary Scan Application Switching Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
    4. 7.4 Device Functional Modes
      1. 7.4.1 Configuration Control
      2. 7.4.2 Parallel Bus Interface
      3. 7.4.3 BT.656 Interface
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 System Input Interfaces
          1. 8.2.2.1.1 Control Interface
        2. 8.2.2.2 Input Data Interface
        3. 8.2.2.3 System Output Interfaces
          1. 8.2.2.3.1 Illumination Interface
        4. 8.2.2.4 System Support Interfaces
          1. 8.2.2.4.1 Mobile DDR Synchronous Dram (MDDR)
          2. 8.2.2.4.2 Flash Memory Interface
          3. 8.2.2.4.3 DLPC300 Reference Clock
        5. 8.2.2.5 DMD Interfaces
          1. 8.2.2.5.1 DLPC300 to DLP3000 Digital Data
          2. 8.2.2.5.2 DLPC300 to DLP3000 Control Interface
          3. 8.2.2.5.3 DLPC300 to DLP3000 Micromirror Reset Control Interface
        6. 8.2.2.6 Maximum Signal Transition Time
    3. 8.3 System Examples
      1. 8.3.1 Video Source System Application
      2. 8.3.2 High Pattern Rate System With Optional Fpga
  9. 9 Power Supply Recommendations
    1. 9.1 System Power-Up and Power-Down Sequence
      1. 9.1.1 Power Up Sequence
      2. 9.1.2 Power Down Sequence
      3. 9.1.3 Additional Power-Up Initialization Sequence Details
    2. 9.2 System Power I/O State Considerations
    3. 9.3 Power-Good (PARK) Support
  10. 10Layout
    1. 10.1 Layout Guidelines
      1. 10.1.1 Printed Circuit Board Design Guidelines
      2. 10.1.2 Printed Circuit Board Layer Stackup Geometry
      3. 10.1.3 Signal Layers
      4. 10.1.4 Routing Constraints
      5. 10.1.5 Termination Requirements
      6. 10.1.6 PLL
      7. 10.1.7 General Handling Guidelines for Unused CMOS-Type Pins
      8. 10.1.8 Hot-Plug Usage
      9. 10.1.9 External Clock Input Crystal Oscillator
    2. 10.2 Layout Example
    3. 10.3 Thermal Considerations
  11. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 Third-Party Products Disclaimer
      2. 11.1.2 器件命名规则
      3. 11.1.3 器件标记
    2. 11.2 文档支持
      1. 11.2.1 相关文档
    3. 11.3 社区资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 Glossary
  12. 12机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ZVB|176
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 用于确保 DLP3000 数字微镜器件 (DMD) 可靠运行
  • 多模式，24 位输入端口：
    • 支持最高像素时钟为 33.5MHz 的并行 RGB 和 3 个输入颜色位深选项：
      • 24 位 RGB8888 或者 4:4:4 YCrCb888
      • 18 位 RGB666 或者 4:4:4 YCrCb666
      • 16 位 RGB565 或者 4:2:2 YCrCb565
    • 支持最高像素时钟为 33.5MHz 的 8 位 BT.656 总线模式
  • 支持的输入分辨率包括 608 × 684、864 × 480、854 × 480 (WVGA)、640 × 480 (VGA)、320 × 240 (QVGA)
  • 样式输入模式
    • 输入数据到微镜的一到一映射
    • 1 位二进制模式速率高达 4000Hz
    • 高达 120Hz 的最高 8 位灰度样式速率
  • 具有像素数据处理功能的视频输入模式
    • 支持 1Hz 至 60Hz 的帧速率
    • 可编程后期色彩校正 (Degamma)
    • 空间-时间复用（抖动显示）
    • 自动增益控制
    • 颜色空间转换
  • 输出触发信号，用于同步摄像机、传感器等外设
  • 系统控制：
    • 器件配置的 I2C 控制
    • 高达 3 LED 的可编程电流控制
    • 集成的 DMD 复位驱动器控制
    • DMD 水平和垂直显示图像抖动
  • 低功耗：低于 93mW（典型值）
  • 支持外部存储器：
    • 166MHz 移动 DDR SDRAM
    • 33.3MHz 串行闪存
  • 176 引脚、7mm × 7mm、0.4mm 间距、NFBGA 封装

2 应用

  • 3D 计量
  • 3D 扫描
  • 工厂自动化
  • 指纹识别
  • 条纹投影
  • 工业联机检验
  • 机器人视觉
  • 立体视觉
  • 化学检测
  • 移动传感
  • 光谱分析
  • 扩增实境
  • 信息叠加
  • 医疗仪器
  • 虚拟量规

3 说明

DLPC300 控制器在用户电子设备与 DMD 之间提供一个方便的多功能接口，支持高速模式速率（最高可达 4kHz，二进制模式）并提供 LED 控制和数据格式化，适用于多种输入分辨率。DLPC300 数字控制器属于 DLP3000 芯片组，用于支持 DLP3000 DMD 的可靠运行。DLPC300 还提供输出触发信号，用于将显示的图案与摄像机、传感器等外设同步。

器件信息(1)

器件型号 封装 封装尺寸（标称值）
DLPC300 NFBGA (176) 7.00mm x 7.00mm
  1. 要了解所有可用封装，请见数据表末尾的可订购产品附录。

典型嵌入式系统框图

DLPC300 embedded_bd_lps023.gif

4 修订历史记录

Changes from B Revision (July 2013) to C Revision

  • 已添加 ESD 额定值表，特性 描述部分，器件功能模式，应用和实施部分，电源相关建议部分，布局部分，器件和文档支持部分以及机械、封装和可订购信息部分 Go
  • Added active low to MEM_RAS, MEM_CAS, and MEM_CS in Figure 7 Go

Changes from A Revision (July 2012) to B Revision

  • Changed GPIO4_INF 至 INIT_DONEGo
  • Deleted “RESERVED0” and “RESERVED1” rows in Go
  • Deleted “d” from Terminal No. R12 in Go
  • Changed pin name GPIO4_INTF to INIT_DONEGo
  • Changed INIT_DONE (formerly GPIO4_INTF) pin descriptionGo
  • Changed pin name GPIO0_CMPPWR to CMP_PWRGo
  • Changed pin name JTAGRSTZ to JTAGRST Go
  • Changed the "Reserved" row information in Go
  • Changed Note 1 From: "6 total reserved pins" To: "7 total reserved pins" Go
  • Added video mode non-linear gamma correction descriptionGo
  • Added structured light mode linear gamma descriptionGo
  • Added DDR DRAM devices to Table 6 Go
  • Changed GPIO4_INTF to INIT_DONEGo
  • Changed GPIO4_INTF to INIT_DONEGo
  • Changed GPIO4_INTF to INIT_DONEGo
  • Changed GPIO4 to INIT_DONEGo

Changes from * Revision (January 2012) to A Revision

  • 已更改 特性 项，从“支持的输入分辨率包括 608 × 684、854 × 480 (WVGA)、640 × 480 (VGA)、320 × 240 (QVGA)”改为“支持的输入分辨率包括 608 × 684、864 × 480、854 × 480 (WVGA)、640 × 480 (VGA)、320 × 240 (QVGA)”Go
  • Changed unit values from ms to µs in I2C Interface Timing RequirementsGo
  • Changed Equation 1 Go