ZHCSDJ8A March   2015  – April 2015 UCD3138A

PRODUCTION DATA.  

  1. 1器件概述
    1. 1.1 特性
    2. 1.2 应用范围
    3. 1.3 说明
    4. 1.4 功能方框图
  2. 2修订历史记录
  3. 3Device Comparison
    1. 3.1 Product Selection Matrix
  4. 4Terminal Configuration and Functions
    1. 4.1 UCD3138ARGC Package
    2. 4.2 UCD3138ARMH Package
  5. 5Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Electrical Characteristics
    5. 5.5 Thermal Characteristics
    6. 5.6 PMBus/SMBus/I2C Timing
    7. 5.7 Parametric Measurements Information
    8. 5.8 Peripherals
      1. 5.8.1 Digital Power Peripherals (DPPs)
        1. 5.8.1.1 Front End
        2. 5.8.1.2 DPWM Module
        3. 5.8.1.3 DPWM Events
        4. 5.8.1.4 High Resolution DPWM
        5. 5.8.1.5 Oversampling
        6. 5.8.1.6 DPWM Interrupt Generation
        7. 5.8.1.7 DPWM Interrupt Scaling/Range
        8. 5.8.1.8 Synchronous Rectifier Dead Time Optimization Peripheral
    9. 5.9 Typical Temperature Characteristics
  6. 6Detailed Description
    1. 6.1  Overview
    2. 6.2  ARM Processor
    3. 6.3  Memory
      1. 6.3.1 CPU Memory Map and Interrupts
        1. 6.3.1.1 Memory Map (After Reset Operation)
        2. 6.3.1.2 Memory Map (Normal Operation)
        3. 6.3.1.3 Memory Map (System and Peripherals Blocks)
      2. 6.3.2 Boot ROM
      3. 6.3.3 Customer Boot Program
      4. 6.3.4 Flash Management
    4. 6.4  System Module
      1. 6.4.1 Address Decoder (DEC)
      2. 6.4.2 Memory Management Controller (MMC)
      3. 6.4.3 System Management (SYS)
      4. 6.4.4 Central Interrupt Module (CIM)
    5. 6.5  DPWM Modes of Operation
      1. 6.5.1 Normal Mode
      2. 6.5.2 DPWM Multiple Output Mode
      3. 6.5.3 DPWM Resonant Mode
      4. 6.5.4 Triangular Mode
      5. 6.5.5 Leading Edge Mode
    6. 6.6  Sync FET Ramp and IDE Calculation
    7. 6.7  Automatic Mode Switching
      1. 6.7.1 Phase Shifted Full Bridge Example
      2. 6.7.2 LLC Example
      3. 6.7.3 Mechanism for Automatic Mode Switching
    8. 6.8  DPWMC, Edge Generation, IntraMux
    9. 6.9  Filter
      1. 6.9.1 Loop Multiplexer
      2. 6.9.2 Fault Multiplexer
    10. 6.10 Communication Ports
      1. 6.10.1 SCI (UART) Serial Communication Interface
      2. 6.10.2 PMBUS
      3. 6.10.3 General Purpose ADC12
      4. 6.10.4 Timers
        1. 6.10.4.1 24-bit PWM Timer
        2. 6.10.4.2 16-Bit PWM Timers
        3. 6.10.4.3 Watchdog Timer
    11. 6.11 Miscellaneous Analog
    12. 6.12 Package ID Information
    13. 6.13 Brownout
    14. 6.14 Global I/O
    15. 6.15 Temperature Sensor Control
    16. 6.16 I/O Mux Control
    17. 6.17 Current Sharing Control
    18. 6.18 Temperature Reference
  7. 7Application, Implementation, and Layout
    1. 7.1 Application Information
    2. 7.2 Typical Application
      1. 7.2.1 Design Requirements
      2. 7.2.2 Detailed Design Procedure
        1. 7.2.2.1 PCMC (Peak Current Mode Control) PSFB (Phase-Shifted Full Bridge) Hardware Configuration Overview
        2. 7.2.2.2 DPWM Initialization for PSFB
      3. 7.2.3 DPWM Synchronization
      4. 7.2.4 Fixed Signals to Bridge
      5. 7.2.5 Dynamic Signals to Bridge
      6. 7.2.6 System Initialization for PCM
        1. 7.2.6.1 Use of Front Ends and Filters in PSFB
        2. 7.2.6.2 Peak Current Detection
        3. 7.2.6.3 Peak Current Mode (PCM)
      7. 7.2.7 Application Performance Plots
    3. 7.3 Layout
      1. 7.3.1 Layout Guidelines
      2. 7.3.2 Layout Example
    4. 7.4 Power Supply Decoupling and Bulk Capacitors
  8. 8器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
        1. 8.1.1.1 工具和文档
        2. 8.1.1.2 开发套件
      2. 8.1.2 器件命名规则
    2. 8.2 文档支持
      1. 8.2.1 参考文档
      2. 8.2.2 社区资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 Export Control Notice
    6. 8.6 Glossary
  9. 9机械封装和可订购信息
    1. 9.1 Via Channel
    2. 9.2 封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

9 机械封装和可订购信息

9.1 Via Channel

[您的封装] 封装采用 Via Channel 技术进行了特别设计。 这使得 PCB 设计中能够采用 0.65mm 间距封装，实现比正常尺寸更大的 PCB 过孔和布线，从而减小 PCB 信号层数，并大幅降低 PCB 成本。 由于 Via Channel BGA 技术提升了分层效率，因此该器件允许仅在两个信号层（共四层）中进行 PCB 布线。

利用 [所用封装] 封装中实施的 Via Channel 技术可构建基于 [所用器件] 的产品，该产品采用 4 层 PCB 设计，但这可能达不到系统性能目标要求。 因此，产品设计期间必须对采用 4 层 PCB 设计的系统的性能进行评估。

9.2 封装信息

以下页中包括机械、封装和可订购信息。 这些信息是针对指定器件可提供的最新数据。 这些数据会在无通知且不对本文档进行修订的情况下发生改变。 欲获得该数据表的浏览器版本，请查阅左侧的导航栏。