ZHCSG52A March 2017  – September 2017 TPS543C20

PRODUCTION DATA. 

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. Device Comparison Table
  6. Pin Configuration and Functions
  7. Specifications
    1. 7.1Absolute Maximum Ratings
    2. 7.2ESD Ratings
    3. 7.3Recommended Operating Conditions
    4. 7.4Thermal Information
    5. 7.5Electrical Characteristics
    6. 7.6Typical Characteristics
  8. Detailed Description
    1. 8.1Overview
    2. 8.2Functional Block Diagram
    3. 8.3Feature Description
    4. 8.4Device Functional Modes
      1. 8.4.1 Soft-Start Operation
      2. 8.4.2 Input and VDD Undervoltage Lockout (UVLO) Protection
      3. 8.4.3 Power Good and Enable
      4. 8.4.4 Voltage Reference
      5. 8.4.5 Pre-Biased Output Start-up
      6. 8.4.6 Internal Ramp Generator
        1. 8.4.6.1Ramp Selections
      7. 8.4.7 Switching Frequency
      8. 8.4.8 Clock Sync Point Selection
      9. 8.4.9 Synchronization and Stackable Configuration
      10. 8.4.10Dual-Phase Stackable Configurations
        1. 8.4.10.1Configuration 1: Master Sync Out Clock-to-Slave
        2. 8.4.10.2Configuration 2: Master and Slave Sync to External System Clock
      11. 8.4.11Operation Mode
      12. 8.4.12API/BODY Brake
      13. 8.4.13Sense and Overcurrent Protection
        1. 8.4.13.1Low-Side MOSFET Overcurrent Protection
        2. 8.4.13.2High-Side MOSFET Overcurrent Protection
      14. 8.4.14Output Overvoltage and Undervoltage Protection
      15. 8.4.15Over-Temperature Protection
      16. 8.4.16RSP/RSN Remote Sense Function
      17. 8.4.17Current Sharing
      18. 8.4.18Loss of Synchronization
  9. Application and Implementation
    1. 9.1Application Information
    2. 9.2Typical Applications
      1. 9.2.1TPS543C20 Stand-alone Device
        1. 9.2.1.1Design Requirements
        2. 9.2.1.2Detailed Design Procedure
          1. 9.2.1.2.1Custom Design With WEBENCH® Tools
          2. 9.2.1.2.2Switching Frequency Selection
          3. 9.2.1.2.3Inductor Selection
          4. 9.2.1.2.4Input Capacitor Selection
          5. 9.2.1.2.5Bootstrap Capacitor Selection
          6. 9.2.1.2.6BP Pin
          7. 9.2.1.2.7R-C Snubber and VIN Pin High-Frequency Bypass
          8. 9.2.1.2.8Output Capacitor Selection
            1. 9.2.1.2.8.1Response to a Load Transient
            2. 9.2.1.2.8.2Ramp Selection Design to Ensure Stability
        3. 9.2.1.3 Application Curves
    3. 9.3System Examples
      1. 9.3.1Two-Phase Stackable
      2. 9.3.2Application Curves
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1Layout Guidelines
    2. 11.2Layout Example
    3. 11.3Package Size, Efficiency and Thermal Performance
  12. 12器件和文档支持
    1. 12.1器件支持
      1. 12.1.1开发支持
        1. 12.1.1.1使用 WEBENCH® 工具创建定制设计
      2. 12.1.2文档支持
        1. 12.1.2.1相关文档
    2. 12.2接收文档更新通知
    3. 12.3社区资源
    4. 12.4商标
    5. 12.5静电放电警告
    6. 12.6Glossary
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
订购信息

特性

  • 内部补偿高级电流模式控制 40A POL
  • 输入电压范围:4V 至 16V
  • 输出电压范围:0.6V 至 5.5V
  • 集成 3/0.9mΩ 堆叠式 NexFET™功率级,带有无损低侧电流检测功能
  • 固定频率 - 同步到外部时钟和/或同步输出
  • 可通过引脚搭接进行编程的开关频率
    • 独立模式下为 300kHz 至 2MHz
    • 堆叠模式下为 300kHz 至 1MHz
  • 通过双倍堆叠实现高达 80A 负载,并具有电流共享、电压共享和 CLK 同步功能
  • 可通过引脚搭接进行编程的基准电压介于 0.6V 至 1.1V 之间,精度达 0.5%
  • 差分遥感
  • 安全启动至预偏置输出电压
  • 高精度打嗝电流限制
  • 异步脉冲注入 (API) 和体制动
  • 40 引脚 5mm × 7mm LQFN 封装,具有 0.5mm 间距和单个散热垫
  • 使用 TPS543C20 并借助 WEBENCH® 电源设计器创建定制设计方案

应用

  • 无线和有线通信基础设施设备
  • 企业服务器、交换机和路由器
  • 企业级存储、SSD
  • ASIC、SoC、FPGA、DSP 内核和 I/O 电源轨

说明

TPS543C20 采用内部补偿的仿真峰值电流模式控制方式,具有适用于 EMI 敏感型 POL 的时钟同步固定频率调制器。内部积分器和直接放大式斜坡跟踪环路在较宽频率范围内消除了对外部补偿的需求,从而使系统设计具有灵活、密集和简单的特点。可选的 API 和体制动功能有助于分别通过显著减少下冲和过冲来提高瞬态性能。具有低损耗开关特性的集成式 NexFET™MOSFET 有助于提高效率和提供高达 40A 的输出电流(采用 5mm × 7mm 的 PowerStack™封装,带有方便布局的散热垫)。两个 TPS543C20 器件可以堆叠在一起,以便提供高达 80A 的负载点。

器件信息(1)

器件型号封装封装尺寸(标称值)
TPS543C20LQFN-CLIP (40)5.00mm x 7.00mm
  1. 如需了解所有可用封装,请参阅数据表末尾的可订购产品附录。

简化电路原理图

TPS543C20 schem2_page1_sluscd4.gif