ZHCS009F November 2010  – March 2016 TMS320F28062 , TMS320F28063 , TMS320F28064 , TMS320F28065 , TMS320F28066 , TMS320F28067 , TMS320F28068 , TMS320F28069

PRODUCTION DATA. 

  1. 1器件概述
    1. 1.1特性
    2. 1.2应用
    3. 1.3描述
    4. 1.4功能方框图
    5. 1.5系统器件图
  2. 2修订历史记录
  3. 3Device Comparison
  4. 4Terminal Configuration and Functions
    1. 4.1Pin Diagrams
    2. 4.2Signal Descriptions
  5. 5Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings for TMS320F2806xU
    3. 5.3 ESD Ratings for TMS320F2806x, TMS320F2806xM, and TMS320F2806xF
    4. 5.4 Recommended Operating Conditions
    5. 5.5 Electrical Characteristics
    6. 5.6 Power Consumption Summary
      1. 5.6.1Reducing Current Consumption
      2. 5.6.2Current Consumption Graphs (VREG Enabled)
    7. 5.7 Thermal Resistance Characteristics
      1. 5.7.1PFP PowerPAD Package
      2. 5.7.2PZP PowerPAD Package
      3. 5.7.3PN Package
      4. 5.7.4PZ Package
    8. 5.8 Thermal Design Considerations
    9. 5.9 Emulator Connection Without Signal Buffering for the MCU
    10. 5.10Parameter Information
      1. 5.10.1Timing Parameter Symbology
      2. 5.10.2General Notes on Timing Parameters
    11. 5.11Test Load Circuit
    12. 5.12Power Sequencing
    13. 5.13Clock Specifications
      1. 5.13.1Device Clock Table
      2. 5.13.2Clock Requirements and Characteristics
    14. 5.14Flash Timing
  6. 6Detailed Description
    1. 6.1Overview
      1. 6.1.1  CPU
      2. 6.1.2  Control Law Accelerator (CLA)
      3. 6.1.3 Viterbi, Complex Math, CRC Unit (VCU)
      4. 6.1.4 Memory Bus (Harvard Bus Architecture)
      5. 6.1.5 Peripheral Bus
      6. 6.1.6 Real-Time JTAG and Analysis
      7. 6.1.7 Flash
      8. 6.1.8 M0, M1 SARAMs
      9. 6.1.9 L4 SARAM, and L0, L1, L2, L3, L5, L6, L7, and L8 DPSARAMs
      10. 6.1.10Boot ROM
        1. 6.1.10.1Emulation Boot
        2. 6.1.10.2GetMode
        3. 6.1.10.3Peripheral Pins Used by the Bootloader
      11. 6.1.11Security
      12. 6.1.12Peripheral Interrupt Expansion (PIE) Block
      13. 6.1.13External Interrupts (XINT1-XINT3)
      14. 6.1.14Internal Zero Pin Oscillators, Oscillator, and PLL
      15. 6.1.15Watchdog
      16. 6.1.16Peripheral Clocking
      17. 6.1.17Low-power Modes
      18. 6.1.18Peripheral Frames 0, 1, 2, 3 (PFn)
      19. 6.1.19General-Purpose Input/Output (GPIO) Multiplexer
      20. 6.1.2032-Bit CPU-Timers (0, 1, 2)
      21. 6.1.21Control Peripherals
      22. 6.1.22Serial Port Peripherals
    2. 6.2Memory Maps
    3. 6.3Register Maps
    4. 6.4Device Emulation Registers
    5. 6.5VREG, BOR, POR
      1. 6.5.1On-chip VREG
        1. 6.5.1.1Using the On-chip VREG
        2. 6.5.1.2Disabling the On-chip VREG
      2. 6.5.2On-chip Power-On Reset (POR) and Brown-Out Reset (BOR) Circuit
    6. 6.6System Control
      1. 6.6.1Internal Zero Pin Oscillators
      2. 6.6.2Crystal Oscillator Option
      3. 6.6.3PLL-Based Clock Module
      4. 6.6.4USB and HRCAP PLL Module (PLL2)
      5. 6.6.5Loss of Input Clock (NMI Watchdog Function)
      6. 6.6.6CPU-Watchdog Module
    7. 6.7Low-power Modes Block
    8. 6.8Interrupts
      1. 6.8.1External Interrupts
        1. 6.8.1.1External Interrupt Electrical Data/Timing
    9. 6.9Peripherals
      1. 6.9.1 Control Law Accelerator (CLA) Overview
      2. 6.9.2 Analog Block
        1. 6.9.2.1Analog-to-Digital Converter (ADC)
          1. 6.9.2.1.1Features
          2. 6.9.2.1.2ADC Start-of-Conversion Electrical Data/Timing
          3. 6.9.2.1.3On-Chip Analog-to-Digital Converter (ADC) Electrical Data/Timing
            1. 6.9.2.1.3.1Internal Temperature Sensor
            2. 6.9.2.1.3.2ADC Power-Up Control Bit Timing
            3. 6.9.2.1.3.3ADC Sequential and Simultaneous Timings
        2. 6.9.2.2ADC MUX
        3. 6.9.2.3Comparator Block
          1. 6.9.2.3.1On-Chip Comparator/DAC Electrical Data/Timing
      3. 6.9.3 Detailed Descriptions
      4. 6.9.4 Serial Peripheral Interface (SPI) Module
        1. 6.9.4.1SPI Master Mode Electrical Data/Timing
        2. 6.9.4.2SPI Slave Mode Electrical Data/Timing
      5. 6.9.5 Serial Communications Interface (SCI) Module
      6. 6.9.6 Multichannel Buffered Serial Port (McBSP) Module
        1. 6.9.6.1McBSP Electrical Data/Timing
          1. 6.9.6.1.1McBSP Transmit and Receive Timing
          2. 6.9.6.1.2McBSP as SPI Master or Slave Timing
      7. 6.9.7 Enhanced Controller Area Network (eCAN) Module
      8. 6.9.8 Inter-Integrated Circuit (I2C)
        1. 6.9.8.1I2C Electrical Data/Timing
      9. 6.9.9 Enhanced Pulse Width Modulator (ePWM) Modules (ePWM1-ePWM8)
        1. 6.9.9.1ePWM Electrical Data/Timing
        2. 6.9.9.2Trip-Zone Input Timing
      10. 6.9.10High-Resolution PWM (HRPWM)
        1. 6.9.10.1 HRPWM Electrical Data/Timing
      11. 6.9.11Enhanced Capture Module (eCAP1)
        1. 6.9.11.1eCAP Electrical Data/Timing
      12. 6.9.12High-Resolution Capture Modules (HRCAP1-HRCAP4)
        1. 6.9.12.1HRCAP Electrical Data/Timing
      13. 6.9.13Enhanced Quadrature Encoder Modules (eQEP1, eQEP2)
        1. 6.9.13.1 eQEP Electrical Data/Timing
      14. 6.9.14JTAG Port
      15. 6.9.15General-Purpose Input/Output (GPIO) MUX
        1. 6.9.15.1GPIO Electrical Data/Timing
          1. 6.9.15.1.1GPIO Output Timing
          2. 6.9.15.1.2GPIO Input Timing
          3. 6.9.15.1.3Sampling Window Width for Input Signals
          4. 6.9.15.1.4Low-Power Mode Wakeup Timing
      16. 6.9.16Universal Serial Bus (USB)
        1. 6.9.16.1USB Electrical Data/Timing
  7. 7Applications, Implementation, and Layout
    1. 7.1TI Design or Reference Design
      1. 7.1.1Digitally Controlled Non-Isolated DC/DC Buck Converter Reference Design
      2. 7.1.2672W Highly Integrated Reference Design for Automotive Bidirectional 48V-12V Converter
      3. 7.1.3System-on-Module for Power Line Communication Reference Design
      4. 7.1.4G3 Power Line Communications Data Concentrator on BeagleBone Black Platform
      5. 7.1.5Texas Instruments' Power Line Communication Developer's Kit - V3
      6. 7.1.6DC Power Line Communication (PLC) Reference Design
    2. 7.2Development Tools
      1. 7.2.1F28069 Piccolo controlCARD
      2. 7.2.2F28069 Piccolo controlSTICK
      3. 7.2.3F28069 Piccolo Experimenter Kit
    3. 7.3Software Tools
      1. 7.3.1controlSUITE Software Suite
      2. 7.3.2Code Composer Studio (CCS) Integrated Development Environment (IDE)
      3. 7.3.3Pin Mux Tool
    4. 7.4Training
      1. 7.4.1InstaSPIN-FOC LaunchPad and BoosterPack
      2. 7.4.2C2000 Architecture and Peripherals
      3. 7.4.3Piccolo Control Law Accelerator (CLA) Technical Overview
  8. 8器件和文档支持
    1. 8.1器件支持
      1. 8.1.1开发支持
        1. 8.1.1.1使用入门
      2. 8.1.2器件和开发支持工具命名规则
    2. 8.2文档支持
      1. 8.2.1接收文档更新通知
    3. 8.3相关链接
    4. 8.4社区资源
    5. 8.5商标
    6. 8.6静电放电警告
    7. 8.7Glossary
  9. 9机械、封装和可订购信息
    1. 9.1封装信息

1 器件概述

1.1 特性

  • 高效 32 位 CPU (TMS320C28x)
    • 90Mhz(周期时间为 11.11ns)
    • 16 × 16 和 32 × 32 乘法和累加 (MAC) 运算
    • 16 × 16 双 MAC
    • 哈佛 (Harvard) 总线架构
    • 连动运算
    • 快速中断响应和处理
    • 统一存储器编程模型
    • 高效代码(使用 C/C++ 和汇编语言)
  • 浮点单元 (FPU)
    • 本地单精度浮点运算
  • 可编程平行加速器 (CLA)
    • 32 位浮点算术加速器
    • 独立于主 CPU 之外的代码执行
  • Viterbi、复杂算术、循环冗余校验 (CRC) 单元 (VCU)
    • 扩展了 C28x 指令集以支持复杂的乘法、Viterbi 运算和循环冗余校验 (CRC)
  • 嵌入式存储器
    • 高达 256KB 的闪存
    • 高达 100KB 的随机存取存储器 (RAM)
    • 2KB 一次性可编程 (OTP) ROM
  • 6 通道直接存储器访问(DMA)
  • 低器件和系统成本
    • 3.3 V 单电源
    • 无需电源排序
    • 集成型加电复位和欠压复位
    • 低功耗操作模式
    • 无模拟支持引脚
  • 尾数法:小尾数法
  • 支持 JTAG 边界扫描
    • IEEE 标准 1149.1-1990 标准测试访问端口和边界扫面架构
  • 计时
    • 两个内部零引脚振荡器
    • 片载晶体振荡器/外部时钟输入
    • 看门狗装置定时器模块
    • 丢失时钟检测电路
  • 可支持所有外设中断的外设中断扩展 (PIE) 模块
  • 三个 32 位 CPU 定时器
  • 高级控制外设
  • 多达 8 个增强型脉宽调制器 (ePWM) 模块
    • 总共 16 个 PWM 通道(可支持 8 个 HRPWM)
    • 每个 模块中的独立 16 位定时器
  • 3 个输入增强型捕捉 (eCAP) 模块
  • 多达 4 个高分辨率捕捉 (HRCAP) 模块
  • 多达 2 个增强型正交编码器脉冲 (eQEP) 模块
  • 12 位模数转换器 (ADC),具有双路采样与保持 (S/H) 功能
    • 高达 3.46每秒一百万次采样
    • 高达 16 通道
  • 片上温度传感器
  • 128 位安全密钥和锁
    • 保护安全内存块
    • 防止固件逆向工程
  • 串行端口外设
    • 两个串行通信接口 (SCI) [UART] 模块
    • 两个串行外设接口 (SPI) 模块
    • 一条内部集成电路 (I2C) 总线
    • 一个多通道缓冲串行端口 (McBSP) 总线
    • 一个增强型控制器局域网络 (eCAN)
    • 通用串行总线 (USB) 2.0
      (关于可用性,请参见“器件比较表”)
      • 全速器件模式
      • 全速或低速主机模式
  • 多达 54 个支持输入滤波的独立可编程、复用通用输入/输出 (GPIO) 引脚
  • 高级仿真 特性
    • 分析和断点功能
    • 通过硬件进行实时调试
  • 2806x 封装
    • 80 引脚 PFP 和 100 引脚 PZP PowerPAD ™散热增强薄型四方扁平封装 (HTQFP)
    • 80 引脚 PN 和 100 引脚 PZ 薄型四方扁平封装 (LQFP)

1.2 应用

  • 开关模式电源 (SMPS)
  • 太阳能微型逆变器和转换器
  • 功率因数校正 (PFC)
  • 智能电网和电力线通信
  • AC/DC 逆变器

1.3 描述

F2806x Piccolo™系列微控制器 (MCU) 为 C28x 内核以及与引脚较少的器件中的高度集成控制外设耦合的 CLA 供电。该系列器件的代码与基于 C28x 的旧版代码兼容,同时具有较高的模拟集成度。

一个内部稳压器实现了单电源轨运行。高分辨率脉宽调制器 (HRPWM) 模块已得到增强,现已实现双边沿控制(频率调制)。器件内还新增了采用 10 位内部基准的模拟比较器,可通过与其直接相连来控制 ePWM 输出。ADC 可在 0V 至 3.3V 的固定满量程范围内实施转换,支持 VREFHI/VREFLO 基准的比例运算。ADC 接口已针对低开销和延迟进行了优化。

器件信息(1)

产品型号封装封装尺寸
TMS320F28069PZPHTQFP (100)14.0mm x 14.0mm
TMS320F28069PFPHTQFP (80)12.0mm x 12.0mm
TMS320F28069PZLQFP (100)14.0mm x 14.0mm
TMS320F28069PNLQFP (80)12.0mm x 12.0mm
(1) 有关这些器件的更多信息,请参见Section 9,机械封装和可订购信息。

1.4 功能方框图

Figure 1-1 显示器件的功能方框图。

TMS320F28069 TMS320F28068 TMS320F28067 TMS320F28066 TMS320F28065 TMS320F28064 TMS320F28063 TMS320F28062 fbd_prs698.gif
A. 由于引脚复用,所有外设引脚不能同时使用。
Figure 1-1 功能方框图

1.5 系统器件图

TMS320F28069 TMS320F28068 TMS320F28067 TMS320F28066 TMS320F28065 TMS320F28064 TMS320F28063 TMS320F28062 peripherals_prs698.gif Figure 1-2 外设块