产品详情

Technology family HCT Number of channels 2 Operating temperature range (°C) -40 to 85 Rating Catalog Supply current (max) (µA) 80
Technology family HCT Number of channels 2 Operating temperature range (°C) -40 to 85 Rating Catalog Supply current (max) (µA) 80
PDIP (N) 16 181.42 mm² 19.3 x 9.4 SOIC (D) 16 59.4 mm² 9.9 x 6 SSOP (DB) 16 48.36 mm² 6.2 x 7.8 TSSOP (PW) 16 32 mm² 5 x 6.4
  • 4.5V 至 5.5V 的工作电压范围
  • 输出可驱动多达 10 个 LSTTL 负载
  • 低功耗,ICC 最大值为 80µA
  • tpd典型值 = 10ns
  • ±4mA 输出驱动(在 5V 时)
  • 低输入电流,最大值 1µA
  • 输入兼容 TTL 电压
  • 专门为高速存储器解码器和数据传输系统设计
  • 包含两个使能输入以简化级联和/或数据接收
  • 4.5V 至 5.5V 的工作电压范围
  • 输出可驱动多达 10 个 LSTTL 负载
  • 低功耗,ICC 最大值为 80µA
  • tpd典型值 = 10ns
  • ±4mA 输出驱动(在 5V 时)
  • 低输入电流,最大值 1µA
  • 输入兼容 TTL 电压
  • 专门为高速存储器解码器和数据传输系统设计
  • 包含两个使能输入以简化级联和/或数据接收

HCT139 器件在单个封装中包含两个独立的 2 线至 4 线解码器。低电平有效使能 (G) 输入可在多路信号分离应用中用作数据线路。这些解码器/多路信号分离器具有全缓冲输入,每个输入只代表其驱动电路的一个标准化负载。

HCT139 器件在单个封装中包含两个独立的 2 线至 4 线解码器。低电平有效使能 (G) 输入可在多路信号分离应用中用作数据线路。这些解码器/多路信号分离器具有全缓冲输入,每个输入只代表其驱动电路的一个标准化负载。

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同且具有相同引脚
CD74HCT139 正在供货 高速 CMOS 逻辑双通道 2 线至 4 线解码器/多路信号分离器 Voltage range (4.5V to 5.5V), average drive strength (4mA), average propagation delay (22ns)

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 13
类型 标题 下载最新的英语版本 日期
* 数据表 双路 2 线路至 4 线路解码器/多路信号分离器 数据表 (Rev. E) PDF | HTML 英语版 (Rev.E) PDF | HTML 2022年 8月 12日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 使用逻辑器件进行设计 (Rev. C) 1997年 6月 1日
应用手册 SN54/74HCT CMOS Logic Family Applications and Restrictions 1996年 5月 1日
应用手册 Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块

14-24-LOGIC-EVM 评估模块 (EVM) 旨在支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
英语版 (Rev.B): PDF | HTML
TI.com 上无现货
封装 引脚 下载
PDIP (N) 16 查看选项
SOIC (D) 16 查看选项
SSOP (DB) 16 查看选项
TSSOP (PW) 16 查看选项

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频