SN74ALS137A
- Combines Decoder and 3-Bit Address Latch
- Incorporates Two Output Enables to Simplify Cascading
- Package Options Include Plastic Small- Outline (D) Packages, Ceramic Chip Carriers (FK), and Standard Plastic (N) and Ceramic (J) 300-mil DIPs
The SN54ALS137A, SN74ALS137A, and SN74AS137 are 3-line to 8-line
decoders/demultiplexers with latches on the three address inputs.
When the latch-enable (
)
input is low, the devices act as decoders/demultiplexers. When goes from low to high, the address
present at the select (A, B, and C) inputs is stored in the latches.
Further address changes are ignored as long as remains high. The output-enable
controls (G1 and G2\) control the outputs independently of the select
or latch-enable inputs. All of the outputs are forced high if G1 is
low or G2\ is high. These devices are ideally suited for implementing
glitch-free decoders in strobed (stored-address) applications in
bus-oriented systems.
The SN54ALS137A is characterized for operation over the full military temperature range of -55°C to 125°C. The SN74ALS137A and SN74AS137 are characterized for operation from 0°C to 70°C.
您可能感兴趣的相似产品
功能与比较器件相同且具有相同引脚
技术文档
| 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 数据表 | 3-Line To 8-Line Decoders/Demultiplexers With Address Latches 数据表 (Rev. C) | 1995年 1月 1日 | |||
| 选择指南 | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
| 应用手册 | Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) | 2015年 12月 2日 | ||||
| 选择指南 | 逻辑器件指南 2014 (Rev. AA) | 最新英语版本 (Rev.AB) | 2014年 11月 17日 | |||
| 用户指南 | LOGIC Pocket Data Book (Rev. B) | 2007年 1月 16日 | ||||
| 应用手册 | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 | ||||
| 应用手册 | TI IBIS File Creation, Validation, and Distribution Processes | 2002年 8月 29日 | ||||
| 应用手册 | Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) | 1997年 8月 1日 | ||||
| 应用手册 | 使用逻辑器件进行设计 (Rev. C) | 1997年 6月 1日 | ||||
| 应用手册 | Input and Output Characteristics of Digital Integrated Circuits | 1996年 10月 1日 | ||||
| 应用手册 | Live Insertion | 1996年 10月 1日 | ||||
| 应用手册 | Advanced Schottky (ALS and AS) Logic Families | 1995年 8月 1日 |
设计和开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块
14-24-LOGIC-EVM 评估模块 (EVM) 旨在支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。
| 封装 | 引脚 | 下载 |
|---|---|---|
| PDIP (N) | 16 | 查看选项 |
订购和质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
- 制造厂地点
- 封装厂地点