主页 接口 LVDS、M-LVDS 和 PECL IC
主页
接口
LVDS、M-LVDS 和 PECL IC

SN65LVEP11

正在供货

PECL/ECL 1:2 扇出缓冲器

立即订购
数据表

SN65LVEP11

正在供货
数据表 立即订购

产品详情

Function Translator Protocols ECL, PECL Number of transmitters 2 Number of receivers 1 Supply voltage (V) 2.5, 3.3, 3.8 Signaling rate (MBits) 6000 Input signal ECL, PECL Output signal ECL, PECL Rating Catalog Operating temperature range (°C) -40 to 85
Function Translator Protocols ECL, PECL Number of transmitters 2 Number of receivers 1 Supply voltage (V) 2.5, 3.3, 3.8 Signaling rate (MBits) 6000 Input signal ECL, PECL Output signal ECL, PECL Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (D) 8 29.4 mm² 4.9 x 6 VSSOP (DGK) 8 14.7 mm² 3 x 4.9
  • 1:2 PECL/ECL Fanout Buffer
  • Operating Range
    • PECL: VCC = 2.375 V to 3.8V With VEE = 0 V
    • NECL: VCC = 0 V With VEE = -2.375V to
      -3.8 V
  • Open Input Default State
  • Support for Clock Frequencies > 3.0 GHz
  • 240 ps Typical Propagation Delay
  • Deterministic Output Value for Open Input Conditions
  • Q Output Will Default Low When Input Open or at VEE
  • Built-in Temperature Compensation
  • Drop in Compatible to MC10LVEP11, MC100LVEP11
  • LVDS Input Compatible
  • 1:2 PECL/ECL Fanout Buffer
  • Operating Range
    • PECL: VCC = 2.375 V to 3.8V With VEE = 0 V
    • NECL: VCC = 0 V With VEE = -2.375V to
      -3.8 V
  • Open Input Default State
  • Support for Clock Frequencies > 3.0 GHz
  • 240 ps Typical Propagation Delay
  • Deterministic Output Value for Open Input Conditions
  • Q Output Will Default Low When Input Open or at VEE
  • Built-in Temperature Compensation
  • Drop in Compatible to MC10LVEP11, MC100LVEP11
  • LVDS Input Compatible

The SN65LVEP11 is a differential 1:2 PECL/ECL fanout buffer. The device includes circuitry to maintain known logic levels when the inputs are in an open condition. Single-ended clock input operation is limited to VCC ≥ 3 V in PECL mode, or VEE ≤ 3 V in NECL mode. The device is housed in an industry-standard SOIC-8 package and is also available in TSSOP-8 package option.

The SN65LVEP11 is a differential 1:2 PECL/ECL fanout buffer. The device includes circuitry to maintain known logic levels when the inputs are in an open condition. Single-ended clock input operation is limited to VCC ≥ 3 V in PECL mode, or VEE ≤ 3 V in NECL mode. The device is housed in an industry-standard SOIC-8 package and is also available in TSSOP-8 package option.
open-in-new 查找其他 LVDS、M-LVDS 和 PECL IC
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 1
类型 标题 下载最新的英语版本 日期
* 数据表 2.5V/3.3V PECL/ECL 1:2 Fanout Buffer 数据表 (Rev. A) 2008年 12月 8日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

仿真模型

SN65LVEP11 IBIS Model Version 1.3 (Rev. A)

SLLM046A.ZIP (32 KB) - IBIS Model
下载
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
模拟工具

TINA-TI — 基于 SPICE 的模拟仿真程序

TINA-TI 提供了 SPICE 所有的传统直流、瞬态和频域分析以及更多。TINA 具有广泛的后处理功能，允许您按照希望的方式设置结果的格式。虚拟仪器允许您选择输入波形、探针电路节点电压和波形。TINA 的原理图捕获非常直观 - 真正的“快速入门”。

TINA-TI 安装需要大约 500MB。直接安装，如果想卸载也很容易。我们相信您肯定会爱不释手。

TINA 是德州仪器 (TI) 专有的 DesignSoft 产品。该免费版本具有完整的功能，但不支持完整版 TINA 所提供的某些其他功能。

如需获取可用 TINA-TI 模型的完整列表，请参阅：SpiceRack - 完整列表 

需要 HSpice (...)

用户指南: PDF
英语版 (Rev.A): PDF
查看选项
封装 引脚 下载
SOIC (D) 8 查看选项
VSSOP (DGK) 8 查看选项
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频