ZHCSGO9 June 2017 MSP430FR6047

ADVANCE INFORMATION for pre-production products; subject to change without notice. 

  1. 1器件概述
    1. 1.1特性
    2. 1.2应用
    3. 1.3说明
    4. 1.4功能方框图
  2. 2修订历史记录
  3. 3Device Comparison
  4. 4Terminal Configuration and Functions
    1. 4.1Pin Diagram
    2. 4.2Pin Attributes
    3. 4.3Signal Descriptions
    4. 4.4Pin Multiplexing
    5. 4.5Buffer Type
    6. 4.6Connection of Unused Pins
  5. 5Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Active Mode Supply Current Into VCC Excluding External Current
    5. 5.5 Typical Characteristics, Active Mode Supply Currents
    6. 5.6 Low-Power Mode (LPM0, LPM1) Supply Currents Into VCC Excluding External Current
    7. 5.7 Low-Power Mode (LPM2, LPM3, LPM4) Supply Currents (Into VCC) Excluding External Current
    8. 5.8 Low-Power Mode With LCD Supply Currents (Into VCC) Excluding External Current
    9. 5.9 Low-Power Mode (LPMx.5) Supply Currents (Into VCC) Excluding External Current
    10. 5.10Typical Characteristics, Low-Power Mode Supply Currents
    11. 5.11Typical Characteristics, Current Consumption per Module
    12. 5.12Thermal Resistance Characteristics, LQFP-100 (PZ)
    13. 5.13Timing and Switching Characteristics
      1. 5.13.1 Power Supply Sequencing
      2. 5.13.2 Reset Timing
      3. 5.13.3 Clock Specifications
      4. 5.13.4 Wake-up Characteristics
        1. 5.13.4.1Typical Characteristics, Average LPM Currents vs Wake-up Frequency
      5. 5.13.5 Digital I/Os
        1. 5.13.5.1Typical Characteristics, Digital Outputs
        2. 5.13.5.2Typical Characteristics, Pin-Oscillator Frequency
      6. 5.13.6 LEA
      7. 5.13.7 Timer_A and Timer_B
      8. 5.13.8 eUSCI
      9. 5.13.9 Segment LCD Controller
      10. 5.13.10ADC12_B
      11. 5.13.11Reference
      12. 5.13.12Comparator
      13. 5.13.13FRAM
      14. 5.13.14USS
      15. 5.13.15Emulation and Debug
  6. 6Detailed Description
    1. 6.1 Overview
    2. 6.2 CPU
    3. 6.3 Ultrasonic Sensing Solution (USS) Module
    4. 6.4 Low-Energy Accelerator (LEA) for Signal Processing
    5. 6.5 Operating Modes
      1. 6.5.1Peripherals in Low-Power Modes
      2. 6.5.2Idle Currents of Peripherals in LPM3 and LPM4
    6. 6.6 Interrupt Vector Table and Signatures
    7. 6.7 Bootloader (BSL)
    8. 6.8 JTAG Operation
      1. 6.8.1JTAG Standard Interface
      2. 6.8.2Spy-Bi-Wire Interface
    9. 6.9 FRAM Controller A (FRCTL_A)
    10. 6.10RAM
    11. 6.11Tiny RAM
    12. 6.12Memory Protection Unit (MPU) Including IP Encapsulation
    13. 6.13Peripherals
      1. 6.13.1 Digital I/O
      2. 6.13.2 Oscillator and Clock System (CS)
      3. 6.13.3 Power-Management Module (PMM)
      4. 6.13.4 Hardware Multiplier (MPY)
      5. 6.13.5 Real-Time Clock (RTC_C)
      6. 6.13.6 Measurement Test Interface (MTIF)
      7. 6.13.7 Watchdog Timer (WDT_A)
      8. 6.13.8 System Module (SYS)
      9. 6.13.9 DMA Controller
      10. 6.13.10Enhanced Universal Serial Communication Interface (eUSCI)
      11. 6.13.11TA0, TA1, and TA4
      12. 6.13.12TA2 and TA3
      13. 6.13.13TB0
      14. 6.13.14ADC12_B
      15. 6.13.15USS
      16. 6.13.16Comparator_E
      17. 6.13.17CRC16
      18. 6.13.18CRC32
      19. 6.13.19AES256 Accelerator
      20. 6.13.20True Random Seed
      21. 6.13.21Shared Reference (REF)
      22. 6.13.22LCD_C
      23. 6.13.23Embedded Emulation
        1. 6.13.23.1Embedded Emulation Module (EEM) (S Version)
        2. 6.13.23.2EnergyTrace++ Technology
    14. 6.14Input/Output Diagrams
      1. 6.14.1 Capacitive Touch Functionality on Ports P1, P2, P3, P4, P5, P6, P7, P8, P9 and PJ
      2. 6.14.2 Port Function Select Registers (PySEL1 , PySEL0)
      3. 6.14.3 Port P1 (P1.0 and P1.1) Input/Output With Schmitt Trigger
      4. 6.14.4 Port P1 (P1.2 to P1.7) Input/Output With Schmitt Trigger
      5. 6.14.5 Port P2 (P2.0 to P2.3) Input/Output With Schmitt Trigger
      6. 6.14.6 Port P2 (P2.4 to P2.7) Input/Output With Schmitt Trigger
      7. 6.14.7 Port P3 (P3.0 to P3.7) Input/Output With Schmitt Trigger
      8. 6.14.8 Port P4 (P4.0 to P4.7) Input/Output With Schmitt Trigger
      9. 6.14.9 Port P5 (P5.0 to P5.7) Input/Output With Schmitt Trigger
      10. 6.14.10Port P6 (P6.0) Input/Output With Schmitt Trigger
      11. 6.14.11Port P6 (P6.1 to P6.5) Input/Output With Schmitt Trigger
      12. 6.14.12Port P6 (P6.6 and P6.7) Input/Output With Schmitt Trigger
      13. 6.14.13Port P7 (P7.0 to P7.3) Input/Output With Schmitt Trigger
      14. 6.14.14Port P7 (P7.4) Input/Output With Schmitt Trigger
      15. 6.14.15Port P7 (P7.5) Input/Output With Schmitt Trigger
      16. 6.14.16Port P7 (P7.6 and P7.7) Input/Output With Schmitt Trigger
      17. 6.14.17Port P8 (P8.0 to P8.3) Input/Output With Schmitt Trigger
      18. 6.14.18Port P8 (P8.4 to P8.7) Input/Output With Schmitt Trigger
      19. 6.14.19Port P9 (P9.0 to P9.3) Input/Output With Schmitt Trigger
      20. 6.14.20Port PJ (PJ.0 to PJ.3) JTAG Pins TDO, TMS, TCK, TDI/TCLK, Input/Output With Schmitt Trigger
      21. 6.14.21Port PJ (PJ.4 and PJ.5) Input/Output With Schmitt Trigger
      22. 6.14.22Port PJ (PJ.6 and PJ.7) Input/Output With Schmitt Trigger
    15. 6.15Device Descriptors (TLV)
    16. 6.16Memory Map
      1. 6.16.1Peripheral File Map
    17. 6.17Identification
      1. 6.17.1Revision Identification
      2. 6.17.2Device Identification
      3. 6.17.3JTAG Identification
  7. 7Applications, Implementation, and Layout
    1. 7.1Device Connection and Layout Fundamentals
      1. 7.1.1 Power Supply Decoupling and Bulk Capacitors
      2. 7.1.2 External Oscillator (HFXT and LFXT)
      3. 7.1.3 USS Oscillator (USSXT)
      4. 7.1.4 Transducer Connection to the USS Module
      5. 7.1.5 Charge Pump Control of Input Multiplexer
      6. 7.1.6 JTAG
      7. 7.1.7 Reset
      8. 7.1.8 Unused Pins
      9. 7.1.9 General Layout Recommendations
      10. 7.1.10Do's and Don'ts
    2. 7.2Peripheral- and Interface-Specific Design Information
      1. 7.2.1ADC12_B Peripheral
        1. 7.2.1.1Partial Schematic
        2. 7.2.1.2Design Requirements
        3. 7.2.1.3Detailed Design Procedure
        4. 7.2.1.4Layout Guidelines
      2. 7.2.2LCD_C Peripheral
        1. 7.2.2.1Partial Schematic
        2. 7.2.2.2Design Requirements
        3. 7.2.2.3Detailed Design Procedure
        4. 7.2.2.4Layout Guidelines
  8. 8器件和文档支持
    1. 8.1入门和下一步
    2. 8.2器件和开发工具命名规则
    3. 8.3工具和软件
    4. 8.4文档支持
    5. 8.5商标
    6. 8.6静电放电警告
    7. 8.7出口管制提示
    8. 8.8Glossary
  9. 9机械、封装和可订购信息

器件概述

特性

  • 具有超低功耗的一流超声波水流测量
    • 差分飞行时间 (dTOF) 精度小于 25ps
    • 高精度时间测量分辨率小于 5ps
    • 能够检测低流速(<1 升/小时)
    • 在每秒测量一次的频率下总体电流消耗大约为 3µA
  • 符合并超出 ISO4064、OIML R49 和 EN 1434 精度标准
  • 能够直接与标准超声波传感器(高达 2MHz)连接
  • 集成模拟前端 – 超声波感应解决方案 (USS),包括
    • 可在不同频率下生成脉冲的可编程脉冲生成 (PPG)
    • 用于控制输入和输出通道且具有低阻抗输出驱动器 (4Ω) 的集成 PHY
    • 具有高达 8MSPS 输出数据速率的高性能高速 12 位 Σ-Δ 模数转换器 (ADC) (SDHS)
    • 具有 –6.5dB 至 30.8dB 的可编程增益放大器 (PGA)
    • 输出范围为 68MHz 至 80MHz 的高性能 PLL
  • 计量测试接口 (MTIF)
    • 脉冲发生器 + 脉冲计数器
    • 高达 1016 次脉冲/秒 (p/s) 的脉冲率
    • 计数容量高达 65525(16 位)
    • 在 LPM3.5 下以 200nA(典型值)运行
  • 低能耗加速器 (LEA)
    • 独立于 CPU 运行
    • 与 CPU 共享 4KB RAM
    • 256 点高效复变 FFT:
      比 ARM® Cortex®-M0+ 内核快多达 40 倍
  • 嵌入式微控制器
    • 时钟频率高达 16MHz 的 16 位精简指令集计算机 (RISC) 架构
    • 宽电源电压范围:
      1.8V 至 3.6V (1)
  • 优化的超低功率模式
    • 工作模式:大约 120µA/MHz
    • 待机模式下的实时时钟 (RTC) (LPM3.5):450nA (2)
    • 关断电流 (LPM4.5):30nA
  • 铁电随机存取存储器 (FRAM)
    • 高达 256KB 的非易失性存储器
    • 超低功耗写入
    • 125ns 每个字的快速写入(4ms 内写入 64KB)
    • 统一标准存储器 = 单个空间内的程序 + 数据 + 存储
    • 1015 写入周期持久性
    • 抗辐射和非磁性
  • 智能数字外设
    • 32 位硬件乘法器 (MPY)
    • 6 通道内部直接存储器访问 (DMA)
    • 具备日历和报警功能的 RTC
    • 六个 16 位定时器,每个定时器具有多达七个捕捉/比较寄存器
    • 32 位和 16 位循环冗余校验 (CRC)
  • 高性能模拟
    • 16 通道模拟比较器
    • 12 位 SAR ADC,具有窗口比较器、内部基准和采样保持功能以及多达 20 条外部输入通道
    • 具有高达 264 段对比度控制的集成 LCD 驱动器
  • 多功能输入/输出端口
    • 所有引脚支持电容触控功能,无需使用外部组件
    • 可每位、每字节和每字访问(成对访问)
    • 所有端口上,从 LPM 中的边沿可选唤醒
    • 所有端口上可编程上拉和下拉
  • 代码安全性和加密
    • 128 位或 256 位高级加密标准 (AES) 安全加密和解密协处理器
    • 针对随机数生成算法的随机数种子
    • IP 封装防止对存储器进行外部访问
    • FRAM 可提供固有安全性优势
  • 增强型串行通信
    • 多达四个 eUSCI_A 串行通信端口
      • 支持自动波特率侦测的通用异步收发器 (UART)
      • IrDA 编码和解码
    • 多达两个 eUSCI_B 串行通信端口
      • 支持多从设备寻址的 I2C
    • 硬件通用异步收发器 (UART) 或 I2C 自举程序 (BSL)
  • 灵活时钟系统
    • 具有 10 个可选厂家调整频率的定频数控振荡器 (DCO)
    • 低功率低频内部时钟源 (VLO)
    • 32kHz 晶振 (LFXT)
    • 高频晶振 (HFXT)
  • 开发工具和软件(另请参阅工具和软件
  • 器件比较 汇总了可用的器件型号和封装选项
  • 要获得完整的模块说明,请参见《MSP430FR58xx,MSP430FR59xx,MSP430FR68xx 和 MSP430FR69xx 系列用户指南》
最小电源电压受 SVS 电平限制。RTC 由 3.7pF 晶振生成。
RTC 由 3.7pF 晶振生成。
最小电源电压受 SVS 电平限制。

应用

  • 超声波智能水表
  • 超声波智能热量计
  • 液位感应
  • 漏水检测

说明

德州仪器 (TI) MSP430FR6047 系列超声波感应和测量 SoC 是针对水表和热量计进行了优化的强大且高度集成的微控制器 (MCU)。这些 MCU 提供集成的超声波感应解决方案 (USS) 模块,该模块可针对多种流速提供高精度。由于最大程度地实现了要求极少外部组件的集成,超声波感应模块有助于实现超低功耗计量以及较低的系统成本。MSP430FR6047 MCU 可实现基于高速 ADC 的信号采集以及使用集成低能耗加速器 (LEA) 的后续优化数字信号处理,以提供最适合电池供电的计量应用且具有低功耗的高精度计量 解决方案。

超声波感应模块包括可编程脉冲发生器 (PPG) 和具有低阻抗输出驱动器的物理接口 (PHY),以实现最佳传感器激励和准确的阻抗匹配,从而针对零流量漂移 (ZFD) 提供最佳结果。该模块还包含可编程增益放大器 (PGA) 和高速 12 位 8MSPS Σ-Δ ADC (SDHS),以通过行业标准超声波传感器实现精确的信号采集。

此外,MSP430FR6047 MCU 还集成了其他外设,以针对计量提高系统集成度。这些器件还具有计量测试接口 (MTIF) 模块,以实现脉冲生成,从而指示仪表测量的流量。MSP430FR6047 MCU 还具有片上 8 多路复用器 LCD 驱动器、RTC、12 位 SAR ADC、模拟比较器、高级加密 (AES256) 和循环冗余校验 (CRC) 模块。

MSP430FR6047 MCU 由一款广泛的硬件和软件生态系统进行支持,提供参考设计和代码示例,协助用户快速开展设计。MSP430FR6047 开发套件包括 MSP-TS430PZ100E 100 引脚目标开发板EVM430-FR6047 超声波水流量计 EVM。TI 还提供免费软件,包括超声波感应设计中心、超声波感应软件库和 MSP430Ware 软件

TI 的 MSP430 超低功耗 (ULP) FRAM 微控制器平台将独特的嵌入式 FRAM 和全面的超低功耗系统架构相结合,从而使系统设计人员能够在降低能耗的同时提升性能。FRAM 技术将 RAM 的低能耗快速写入、灵活性和耐用性与闪存的非易失性相结合。

器件信息(1)(2)

器件型号封装封装尺寸(3)
MSP430FR6047IPZLQFP (100)14mm x 14mm
要获得所有可用器件的最新部件、封装和订购信息,请参见封装选项附录Section 9)或浏览 TI 网站 www.ti.com.cn
有关提供的所有器件变型的对比,请参见Section 3
这里显示的尺寸为近似值。要获得包含误差值的封装尺寸,请参见机械数据Section 9)。

功能方框图

Figure 1-1 显示了器件的功能方框图。

MSP430FR6047 bd_BansheeB1.gif
该器件具备 8KB RAM,其中 4KB RAM 与 LEA 子系统共享。
Figure 1-1 功能方框图