ZHCSEK3E December 2015  – July 2017 LMX2592

PRODUCTION DATA. 

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. Pin Configuration and Functions
  6. Specifications
    1. 6.1Absolute Maximum Ratings
    2. 6.2ESD Ratings
    3. 6.3Recommended Operating Conditions
    4. 6.4Thermal Information
    5. 6.5Electrical Characteristics
    6. 6.6Timing Requirements
    7. 6.7Typical Characteristics
  7. Detailed Description
    1. 7.1Overview
    2. 7.2Functional Block Diagram
    3. 7.3Functional Description
      1. 7.3.1 Input Signal
      2. 7.3.2 Input Signal Path
      3. 7.3.3 PLL Phase Detector and Charge Pump
      4. 7.3.4 N Divider and Fractional Circuitry
      5. 7.3.5 Voltage Controlled Oscillator
      6. 7.3.6 VCO Calibration
      7. 7.3.7 VCO Doubler
      8. 7.3.8 Channel Divider
      9. 7.3.9 Output Distribution
      10. 7.3.10Output Buffer
      11. 7.3.11Phase Adjust
    4. 7.4Device Functional Modes
      1. 7.4.1Power Down
      2. 7.4.2Lock Detect
      3. 7.4.3Register Readback
    5. 7.5Programming
      1. 7.5.1Recommended Initial Power on Programming Sequence
      2. 7.5.2Recommended Sequence for Changing Frequencies
    6. 7.6Register Maps
      1. 7.6.1LMX2592 Register Map - Default Values
        1. 7.6.1.1Register Descriptions
  8. Application and Implementation
    1. 8.1Application Information
      1. 8.1.1Optimization of Spurs
        1. 8.1.1.1Understanding Spurs by Offsets
        2. 8.1.1.2Spur Mitigation Techniques
      2. 8.1.2Configuring the Input Signal Path
        1. 8.1.2.1Input Signal Noise Scaling
      3. 8.1.3Input Pin Configuration
      4. 8.1.4Using the OSCin Doubler
      5. 8.1.5Using the Input Signal Path Components
        1. 8.1.5.1Moving Phase Detector Frequency
        2. 8.1.5.2Multiplying and Dividing by the Same Value
      6. 8.1.6Designing for Output Power
      7. 8.1.7Current Consumption Management
      8. 8.1.8Decreasing Lock Time
      9. 8.1.9Modeling and Understanding PLL FOM and Flicker Noise
    2. 8.2Typical Application
      1. 8.2.1Design for Low Jitter
        1. 8.2.1.1Design Requirements
        2. 8.2.1.2Detailed Design Procedure
        3. 8.2.1.3Application Curve
  9. Power Supply Recommendations
  10. 10Layout
    1. 10.1Layout Guidelines
    2. 10.2Layout Example
  11. 11器件和文档支持
    1. 11.1器件支持
      1. 11.1.1开发支持
    2. 11.2文档支持
      1. 11.2.1相关文档
    3. 11.3接收文档更新通知
    4. 11.4社区资源
    5. 11.5商标
    6. 11.6静电放电警告
    7. 11.7Glossary
  12. 12机械、封装和可订购信息

特性

  • 输出频率范围为 20-9800MHz
  • 相位噪声性能行业领先
    • VCO 相位噪声:在 1MHz 偏移时为 –134.5 dBc/Hz(对于 6GHz 输出)
    • 标准化锁相环 (PLL) 噪底:–231dBc/Hz
    • 标准化 PLL 闪烁噪声:-126dBc/Hz
    • 49fs RMS 抖动(12kHz 至 20MHz)(对于 6GHz 输出)
  • 输入时钟频率高达 1400MHz
  • 相位检测器频率高达 200MHz,
    且在整数 N 模式中高达 400MHz
  • 支持分数 N 和整数 N 模式
  • 双差分输出
  • 减少毛刺的创新型解决方案
  • 可编程相位调整
  • 可编程电荷泵电流
  • 可编程输出功率水平
  • 串行外设接口 (SPI) 或 uWire(4 线制串行接口)
  • 单电源供电:3.3V

应用

  • 测试和测量设备
  • 国防和雷达
  • 微波回程
  • 高速数据转换器的高性能时钟源
  • 卫星通信

说明

LMX2592 是一款集成了 VCO 的低噪声宽带射频 PLL,支持的频率范围为 20MHz 至 9.8GHz。该器件支持分数 N 和整数 N 模式,具有一个 32 位分数分频器,支持选择合适的频率。其积分噪声为 49fs(对于 6GHz 输出),是理想的低噪声源。该器件融入了一流的 PLL 和 VCO 积分噪声与集成的低压线性稳压器 (LDO),从而无需高性能系统中的多个分立器件。

该器件可接受高达 1.4GHz 的输入频率,与分频器及可编程低噪声乘法器相结合,可灵活设置频率。附加的可编程低噪声乘法器可帮助用户减轻整数边界杂散的影响。在分数 N 模式下,该器件可将输出相位调整 32 位分辨率。对于 需要 快速频率变化的应用,该器件支持耗时小于 25µs 的快速校准选项。

使用一个 3.3V 电源即可能实现此性能。该器件支持 2 个差分输出,这两个输出也可灵活配置为单端输出。用户可选择将其中一个编程为从 VCO (或倍压器)输出,另一个从通道分配器输出。若不想使用,可分别禁用每个输出。

器件信息 (1)

器件型号说明封装尺寸(标称值)
LMX2592RHAT
LMX2592RHAR
WQFN (40)6.00mm × 6.00mm
  1. 如需了解所有可用封装,请参阅数据表末尾的可订购产品附录。
  2. T = 带;R = 卷

简化电路原理图

LMX2592 LMX2592_block_diagram_snas680.gif