产品详情

Number of channels 2 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 36 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 7 Rail-to-rail No GBW (typ) (MHz) 4 Slew rate (typ) (V/µs) 15 Vos (offset voltage at 25°C) (max) (mV) 3 Iq per channel (typ) (mA) 1.8 Vn at 1 kHz (typ) (nV√Hz) 25 Rating Military Operating temperature range (°C) -55 to 125 Offset drift (typ) (µV/°C) 7 CMRR (typ) (dB) 100 Iout (typ) (A) 0.025 Architecture FET Input common mode headroom (to negative supply) (typ) (V) 4 Input common mode headroom (to positive supply) (typ) (V) -4 Output swing headroom (to negative supply) (typ) (V) 3 Output swing headroom (to positive supply) (typ) (V) -3
Number of channels 2 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 36 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 7 Rail-to-rail No GBW (typ) (MHz) 4 Slew rate (typ) (V/µs) 15 Vos (offset voltage at 25°C) (max) (mV) 3 Iq per channel (typ) (mA) 1.8 Vn at 1 kHz (typ) (nV√Hz) 25 Rating Military Operating temperature range (°C) -55 to 125 Offset drift (typ) (µV/°C) 7 CMRR (typ) (dB) 100 Iout (typ) (A) 0.025 Architecture FET Input common mode headroom (to negative supply) (typ) (V) 4 Input common mode headroom (to positive supply) (typ) (V) -4 Output swing headroom (to negative supply) (typ) (V) 3 Output swing headroom (to positive supply) (typ) (V) -3
CDIP (NAB) 8 79.9592 mm² 10.16 x 7.87 DIESALE (Y) See data sheet TO-CAN (LMC) 8 80.2816 mm² 8.96 x 8.96
  • Input Offset Voltage Drift: 20 μV/°C (Max)
  • Low Input Bias Current: 50 pA (Typ)
  • Low Input Noise Current: 0.01 pA/√Hz (Typ)
  • Wide Gain Bandwidth: 2.7 MHz (Min)
  • High Slew Rate: 8V/μs (Min)
  • High Input Impedance: 1012Ω
  • Low Total Harmonic Distortion <0.02%
  • Low 1/f Noise Corner: 50 Hz
  • Fast Settling Time to 0.01%: 2 μs

All trademarks are the property of their respective owners.

  • Input Offset Voltage Drift: 20 μV/°C (Max)
  • Low Input Bias Current: 50 pA (Typ)
  • Low Input Noise Current: 0.01 pA/√Hz (Typ)
  • Wide Gain Bandwidth: 2.7 MHz (Min)
  • High Slew Rate: 8V/μs (Min)
  • High Input Impedance: 1012Ω
  • Low Total Harmonic Distortion <0.02%
  • Low 1/f Noise Corner: 50 Hz
  • Fast Settling Time to 0.01%: 2 μs

All trademarks are the property of their respective owners.

This device is a low cost, high speed, JFET input operational amplifier with very low input offset voltage and ensured input offset voltage drift. It requires low supply current yet maintains a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF412 dual is pin compatible with the LM1558, allowing designers to immediately upgrade the overall performance of existing designs.

This amplifier may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage and drift, low input bias current, high input impedance, high slew rate and wide bandwidth.

This device is a low cost, high speed, JFET input operational amplifier with very low input offset voltage and ensured input offset voltage drift. It requires low supply current yet maintains a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF412 dual is pin compatible with the LM1558, allowing designers to immediately upgrade the overall performance of existing designs.

This amplifier may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage and drift, low input bias current, high input impedance, high slew rate and wide bandwidth.

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 3
类型 标题 下载最新的英语版本 日期
* 数据表 LF412QML Low Offset, Low Drift Dual JFET Input Operational Amplifier 数据表 (Rev. A) 2013年 3月 26日
更多文献资料 Die D/S LF412 MDC MWC Low Offset, Low Drift Dual JFET Input Op Amp 2012年 10月 30日
更多文献资料 Die D/S LF412 MD8 Low Offset, Low Drift Dual Jfet Input Op Amp 2012年 9月 7日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

计算工具

ANALOG-ENGINEER-CALC — 模拟工程师计算器

模拟工程师计算器旨在加快模拟电路设计工程师经常使用的许多重复性计算。该基于 PC 的工具提供图形界面,其中显示各种常见计算的列表(从使用反馈电阻器设置运算放大器增益到为稳定模数转换器 (ADC) 驱动器缓冲器电路选择合适的电路设计元件)。除了可用作单独的工具之外,该计算器还能够很好地与模拟工程师口袋参考书中所述的概念配合使用。
设计工具

CIRCUIT060013 — 采用 T 网络反馈电路的反相放大器

该设计将输入信号 VIN 反相并应用 1000V/V 或 60dB 的信号增益。具有 T 反馈网络的反相放大器可用于获得高增益,而无需 R4 具有很小的值或反馈电阻器具有很大的值。
设计工具

CIRCUIT060015 — 可调节基准电压电路

该电路结合了一个反相和同相放大器,可使基准电压在正负输入电压范围内进行调节。可通过增加增益来提高最大负基准电压电平。
设计工具

CIRCUIT060074 — 采用比较器的高侧电流检测电路

该高侧电流检测解决方案使用一个具有轨到轨输入共模范围的比较器,如果负载电流上升至超过 1A,则在比较器输出端 (COMP OUT) 产生过流警报 (OC-Alert) 信号。该实现中的 OC-Alert 信号低电平有效。因此,当超过 1A 阈值后,比较器输出变为低电平。实现了迟滞,使得当负载电流减小至 0.5 A(减少 50%)时,OC-Alert 将返回到逻辑高电平状态。该电路使用漏极开路输出比较器,从而对输出高逻辑电平进行电平转换,以控制数字逻辑输入引脚。对于需要驱动 MOSFET 开关栅极的应用,最好使用具有推挽输出的比较器。
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
模拟工具

TINA-TI — 基于 SPICE 的模拟仿真程序

TINA-TI 提供了 SPICE 所有的传统直流、瞬态和频域分析以及更多。TINA 具有广泛的后处理功能,允许您按照希望的方式设置结果的格式。虚拟仪器允许您选择输入波形、探针电路节点电压和波形。TINA 的原理图捕获非常直观 - 真正的“快速入门”。

TINA-TI 安装需要大约 500MB。直接安装,如果想卸载也很容易。我们相信您肯定会爱不释手。

TINA 是德州仪器 (TI) 专有的 DesignSoft 产品。该免费版本具有完整的功能,但不支持完整版 TINA 所提供的某些其他功能。

如需获取可用 TINA-TI 模型的完整列表,请参阅:SpiceRack - 完整列表 

需要 HSpice (...)

用户指南: PDF
英语版 (Rev.A): PDF
封装 引脚 下载
CDIP (NAB) 8 查看选项
DIESALE (Y)
TO-CAN (LMC) 8 查看选项

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频