ZHCS757A February   2012  – April 2016 CDCM9102

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用范围
  3. 3 说明
  4. 4 修订历史记录
  5. 5 Device Comparison Table
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Timing Requirements
    7. 7.7 Typical Characteristics
  8. 8 Parameter Measurement Information
    1. 8.1 Test Configurations
  9. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagrams
    3. 9.3 Feature Description
    4. 9.4 Device Functional Modes
      1. 9.4.1 Crystal Input (XIN) Interface
      2. 9.4.2 Interfacing between LVPECL and HCSL (PCI Express)
    5. 9.5 Programming
      1. 9.5.1 Device Configuration
  10. 10Application and Implementation
    1. 10.1 Application Information
      1. 10.1.1 Start-Up Time Estimation
      2. 10.1.2 Output Termination
      3. 10.1.3 LVPECL Termination
      4. 10.1.4 LVDS Termination
      5. 10.1.5 LVCMOS Termination
      6. 10.1.6 PCI Express Applications
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
        1. 10.2.2.1 Device Selection
          1. 10.2.2.1.1 Calculation Using LCM
        2. 10.2.2.2 Device Configuration
      3. 10.2.3 Application Curve
  11. 11Power Supply Recommendations
    1. 11.1 Thermal Management
    2. 11.2 Power Supply Filtering
  12. 12Layout
    1. 12.1 Layout Guidelines
    2. 12.2 Layout Example
  13. 13器件和文档支持
    1. 13.1 社区资源
    2. 13.2 商标
    3. 13.3 静电放电警告
    4. 13.4 Glossary
  14. 14机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 包括锁相环路 (PLL)、压控振荡器 (VCO)、和回路过滤器的集成型低噪声时钟生成器
  • 2 个低噪声 100MHz 时钟（低电压正射极耦合逻辑 (LVPECL)，低压差分信号 (LVDS)，或者低压 CMOS (LVCOMS) 对）
    • 支持高速电流控制逻辑 (HCSL) 信号传输电平
      （交流耦合）
    • 典型周期抖动：峰值到峰值 (pk-pk) 21ps
    • 典型随机抖动：510ps RMS
    • 由引脚设定的输出类型
  • 附加单端 25MHz 输出
  • 集成晶振输入接受
    25MHz 晶振
  • 输出使能引脚，可关断器件和输出
  • 32 引脚 5mm × 5mm 超薄型四方扁平无引线 (VQFN) 封装
  • 静电放电 (ESD) 保护超过 2000V 人体模型 (HBM) 和 500V 带电器件模型 (CDM)
  • 工业温度范围（-40°C 至 85°C）
  • 3.3V 电源

2 应用范围

  • PCI Express
    1 代、2 代和 3 代的基准时钟生成
  • 通用计时

3 说明

CDCM9102 是一款为诸如 PCI Express™的通信标准提供基准时钟而设计的低抖动时钟生成器. 该器件最高支持 PCIE 3 代，易于配置和使用。CDCM9102 提供 2 个 100MHz 差分时钟端口。这些端口支持的输出类型包括 LVPECL，LVDS，或者一对 LVCMOS 缓冲器。HCSL 信号传输由交流耦合网络提供支持。用户配置捆绑器件引脚所需的输出缓冲器类型。此外，提供一个单端 25 MHz 时钟输出端口。这一端口的使用包括通用计时、计时以太网物理层 (PHY)、或者为附加的时钟生成器提供一个基准时钟。所有生成的时钟来自一个单一外部 25MHz 晶体。

器件信息(1)

器件型号 封装 封装尺寸（标称值）
CDCM9102 VQFN (32) 5.00mm x 5.00mm
  1. 要了解所有可用封装，请见数据表末尾的可订购产品附录。

简化电路原理图

CDCM9102 CDCUN1208LP_CDCM9102_SCAS928.gif