ADC12DJ3200 (正在供货)

ADC12DJxx00

ADC12DJxx00 - ADC12DJ3200
 

模型 (2)

标题 种类 类型 大小 (KB) 日期 查看次数
ADC12DJ3200 IBIS-AMI Model IBIS-AMI Model ZIP 5569 KB 2017年 6月 28日 125 次点击
ADC12DJ3200 IBIS Model IBIS Model ZIP 36 KB 2017年 5月 26日 101 次点击

设计套件与评估板 (1)

培训内容 型号 类型
ADC12DJ3200 12 位双通道 3.2GSPS 或单通道 6.4GSPS 射频采样 ADC 评估模块 ADC12DJ3200EVM 评估模块和开发板

参考设计

TI Designs 参考设计库是一个强大的参考设计库,内容覆盖模拟、嵌入式处理器和连接。由 TI 专家创建的 TI Designs 能够帮助您快速开始系统设计,所有 TI Designs 均包含原理图或方框图,物料清单和设计文件,以加快您的产品上市时间。通过 ti.com/tidesigns 搜索并下载设计。

TI Designs

适用于雷达和 5G 无线测试仪的高通道数 JESD204B 时钟生成参考设计

高速多通道应用需要低噪声、可扩展且可进行精确通道间偏差调节的时钟解决方案,以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计使用一个主时钟器件和多个从时钟器件,支持高通道数 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL,能够实现低于 10ps 的时钟间偏差。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测,具有改善的 SNR 性能,通道间偏差低于 50ps。本文对所有重要设计理论都进行了阐释说明,可指导用户完成器件选择流程和设计优化。最后,此设计还包含原理图、板布局、硬件测试和测试结果。

查看 TI 设计重要通告,包括使用授权,知识产权事宜及免责声明。

软件 (3)

ADC12DJxx00 GUI  (ZIP 177821 KB )    2018年 1月 16日    (英文內容)
ADC12DJ3200 JMODE0/JMODE2 Example Design  (ZIP 67948 KB )    2017年 8月 30日    (英文內容)
Arria 10 Firmware Reference Design for ADC12DJ3200  (ZIP 9527 KB )    2017年 5月 25日    (英文內容)

开发工具 (1)

培训内容 型号 类型
射频采样频率规划器、模拟滤波器和 DDC Excel™ 计算器 FREQ-DDC-FILTER-CALC 计算工具