


### 3 ディケードの負荷電流センシング回路

#### 設計目標

入力		出力		電源		
$I_{iMin}$	$I_{iMax}$	$V_{oMin}$	$V_{oMax}$	$V_{cc}$	$V_{ee}$	$V_{ref}$
10 $\mu$ A	10mA	100mV	4.9V	5.0V	0V	0V

#### 設計の説明

この単一電源、ローサイドの電流センシング・ソリューションは、10 $\mu$ A～10mAの範囲の負荷電流を正確に検出します。独自の単純なゲイン切り替え回路が実装され、3ディケードの負荷電流範囲を正確に測定できます。



#### デザイン・ノート

1. 最小負荷電流において相対誤差を最小化するため、最大のシャント抵抗を使用します。
2. 約0.1%のFSRゲイン誤差を実現するため、 $R_1$ 、 $R_2$ 、 $R_3$ 、 $R_4$ には公差0.1%の抵抗を選択してください。
3. 帰還抵抗との相互作用を最小化し、ゲインの精度を維持するため、オン抵抗( $R_{on}$ )の低いスイッチを使用します。
4. INA326のゲイン設定ピンの容量を最小化します。
5. リニア出力スイングは、ゲイン誤差仕様に基づいてスケールリングします。

## 設計手順

1. フルスケールのシャント抵抗を定義します。

$$R_1 = \frac{V_{iMax}}{I_{iMax}} = \frac{250mV}{10mA} = 25\Omega$$

2. 出力範囲を設定するゲイン抵抗を選択します。

$$G_{iiMax} = \frac{V_{oMax}}{V_{iMax}} = \frac{V_{oMax}}{R_1 \times I_{iMax}} = \frac{4.9V}{25\Omega \times 10mA} = 19.6 \frac{V}{V}$$

$$G_{iiMin} = \frac{V_{oMin}}{V_{iMin}} = \frac{V_{oMin}}{R_1 \times I_{iMin}} = \frac{100mV}{25\Omega \times 10\mu A} = 400 \frac{V}{V}$$

$$R_2 = \frac{R_4 \times G_{iiMin}}{2} = \frac{50k\Omega \times 400 \frac{V}{V}}{2} = 10M\Omega$$

$$R_2 \parallel R_3 = \frac{R_4 \times G_{iiMax}}{2} = \frac{50k\Omega \times 19.6 \frac{V}{V}}{2} = 490k\Omega$$

$$R_3 = \frac{490k\Omega \times R_2}{R_2 - 490k\Omega} = 515.25k\Omega \approx 511k\Omega \text{ (Standard Value)}$$

3. 出力フィルタのコンデンサを選択します。

$$f_p = \frac{1}{2 \times \pi \times R_5 \times C_4} = \frac{1}{2 \times \pi \times 100\Omega \times 1 \mu F} = 1.59kHz$$

4. ゲインおよびフィルタリング回路のコンデンサを選択します。


$$C_2 = \frac{1}{2 \times \pi \times R_2 \times f_p} = \frac{1}{2 \times \pi \times 10M\Omega \times 1.59kHz} = 10pF$$

$$C_3 = \frac{1}{2 \times \pi \times (R_2 \parallel R_3) \times f_p} - C_2 = \frac{1}{2 \times \pi \times (10M\Omega \parallel 511k\Omega) \times 1.59kHz} - 10pF$$


$$C_3 = 196pF \approx 194pF \text{ (Standard Value)}$$

設計シミュレーション

DCシミュレーション結果



ACシミュレーション結果



## 設計の参照資料

TIの総合的な回路ライブラリについては、「[アナログ・エンジニア向け回路クックブック](#)」を参照してください。

回路 SPICE シミュレーション・ファイル [SBOC498](#) を参照してください。

TIPD104 ([www.tij.co.jp/tool/jp/tipd104](http://www.tij.co.jp/tool/jp/tipd104))を参照してください。

## 設計に使用されるオペアンプ

INA326	
$V_{ss}$	1.8V~5.5V
$V_{inCM}$	レール・ツー・レール
$V_{out}$	レール・ツー・レール
$V_{os}$	0.1mV
$I_q$	3.4mA
$I_b$	2nA
UGBW	1kHz
SR	フィルタに依存
チャンネル数	1
<a href="http://www.ti.com/product/ina326">www.ti.com/product/ina326</a>	

## 改訂履歴

改訂内容	日付	変更
A	2019年1月	タイトルのサイズを小さくし、タイトルのロールを「アンプ」に変更。 回路クックブックのランディング・ページへのリンクを追加。

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあらゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、TI の販売約款 (<https://www.tij.co.jp/ja-jp/legal/terms-of-sale.html>)、または [ti.com](https://www.ti.com) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

日本語版 日本テキサス・インスツルメンツ合同会社  
Copyright © 2021, Texas Instruments Incorporated