ZHCSLB7B
April 2020 – July 2022
IWR6843AOP
PRODUCTION DATA
1
特性
2
应用
3
说明
4
功能方框图
5
Revision History
6
Device Comparison
6.1
Related Products
7
Terminal Configuration and Functions
7.1
Pin Diagram
7.2
Signal Descriptions
7.2.1
Pin Functions - Digital and Analog [ALP Package]
7.3
Pin Attributes
8
Specifications
8.1
Absolute Maximum Ratings
8.2
ESD Ratings
8.3
Power-On Hours (POH)
8.4
Recommended Operating Conditions
8.5
Power Supply Specifications
8.6
Power Consumption Summary
8.7
RF Specification
8.8
CPU Specifications
8.9
Thermal Resistance Characteristics for FCBGA Package [ALP0180A]
8.10
Timing and Switching Characteristics
8.10.1
Antenna Radiation Patterns
8.10.1.1
Antenna Radiation Patterns for Receiver
8.10.1.2
Antenna Radiation Patterns for Transmitter
8.10.2
Antenna Positions
8.10.3
Power Supply Sequencing and Reset Timing
8.10.4
Input Clocks and Oscillators
8.10.4.1
Clock Specifications
8.10.5
Multibuffered / Standard Serial Peripheral Interface (MibSPI)
8.10.5.1
Peripheral Description
8.10.5.2
MibSPI Transmit and Receive RAM Organization
8.10.5.2.1
SPI Timing Conditions
8.10.5.2.2
SPI Controller Mode Switching Parameters (CLOCK PHASE = 0, SPICLK = output, SPISIMO = output, and SPISOMI = input) (1) (1) (1)
8.10.5.2.3
SPI Controller Mode Switching Parameters (CLOCK PHASE = 1, SPICLK = output, SPISIMO = output, and SPISOMI = input) (1) (1) (1)
8.10.5.3
SPI Peripheral Mode I/O Timings
8.10.5.3.1
SPI Peripheral Mode Switching Parameters (SPICLK = input, SPISIMO = input, and SPISOMI = output) (1) (1) (1)
8.10.5.4
Typical Interface Protocol Diagram (Peripheral Mode)
8.10.6
LVDS Interface Configuration
8.10.6.1
LVDS Interface Timings
8.10.7
General-Purpose Input/Output
8.10.7.1
Switching Characteristics for Output Timing versus Load Capacitance (CL)
8.10.8
Controller Area Network - Flexible Data-rate (CAN-FD)
8.10.8.1
Dynamic Characteristics for the CANx TX and RX Pins
8.10.9
Serial Communication Interface (SCI)
8.10.9.1
SCI Timing Requirements
8.10.10
Inter-Integrated Circuit Interface (I2C)
8.10.10.1
I2C Timing Requirements (1)
8.10.11
Quad Serial Peripheral Interface (QSPI)
8.10.11.1
QSPI Timing Conditions
8.10.11.2
Timing Requirements for QSPI Input (Read) Timings (1) (1)
8.10.11.3
QSPI Switching Characteristics
8.10.12
ETM Trace Interface
8.10.12.1
ETMTRACE Timing Conditions
8.10.12.2
ETM TRACE Switching Characteristics
8.10.13
Data Modification Module (DMM)
8.10.13.1
DMM Timing Requirements
8.10.14
JTAG Interface
8.10.14.1
JTAG Timing Conditions
8.10.14.2
Timing Requirements for IEEE 1149.1 JTAG
8.10.14.3
Switching Characteristics Over Recommended Operating Conditions for IEEE 1149.1 JTAG
9
Detailed Description
9.1
Overview
9.2
Functional Block Diagram
9.3
Subsystems
9.3.1
RF and Analog Subsystem
9.3.1.1
Clock Subsystem
9.3.1.2
Transmit Subsystem
9.3.1.3
Receive Subsystem
9.3.2
Processor Subsystem
9.3.3
Host Interface
9.3.4
Main Subsystem Cortex-R4F
9.3.5
DSP Subsystem
9.3.6
Hardware Accelerator
9.4
Other Subsystems
9.4.1
ADC Channels (Service) for User Application
9.4.1.1
GP-ADC Parameter
10
Monitoring and Diagnostics
10.1
Monitoring and Diagnostic Mechanisms
10.1.1
Error Signaling Module
11
Applications, Implementation, and Layout
11.1
Application Information
11.2
Reference Schematic
12
Device and Documentation Support
12.1
Device Nomenclature
12.2
Tools and Software
12.3
Documentation Support
12.4
支持资源
12.5
Trademarks
12.6
Electrostatic Discharge Caution
12.7
术语表
13
Mechanical, Packaging, and Orderable Information
13.1
Packaging Information
1
特性
FMCW 收发器
集成 4 个接收器和 3 个发送器的封装天线 (AOP)
集成 PLL、发送器、接收器、基带和 ADC
60GHz 至 64GHz 的覆盖范围,具有 4GHz 的连续带宽
支持 6 位移相器,可实现 TX 波束形成
基于分数 N PLL 的超精确线性调频脉冲引擎
内置校准和自检
®
基于
Arm®
Cortex®
-R4F 的无线电控制系统
内置固件 (ROM)
针对工艺和温度进行自校准的系统
在符合功能安全标准的器件上提供嵌入式自监控,无需主机处理器参与
用于高级信号处理的 C674x DSP
存储器压缩
用于 FFT、滤波和 CFAR 处理的硬件加速器
用于物体检测和接口控制的 ARM-R4F 微控制器
支持自主模式(从 QSPI 闪存加载用户应用)
具有 ECC 的内部存储器
1.75MB,分为 MSS 程序 RAM (512KB)、MSS 数据 RAM (192KB)、DSP L1 RAM (64KB) 和 L2 RAM (256KB) 以及 L3 雷达数据立方体 RAM (768KB)
技术参考手册包括允许的大小修改
器件安全(
在部分器件型号上
)
支持经过身份验证和加密的安全引导
具有密钥撤销功能的客户可编程根密钥、对称密钥(256 位)、非对称密钥(最高 RSA-2K)
加密软件加速器 – PKA、AES(最高 256 位)、SHA(最高 256 位)、TRNG/DRGB
为用户应用提供的其他接口
多达 6 个 ADC 通道(低采样率监控)
多达 2 个 SPI 端口
多达 2 个 UART
1 个 CAN-FD 接口
I2C
GPIO
用于原始 ADC 数据和调试仪表的双通道 LVDS 接口
符合功能安全标准
专为功能安全应用开发
文档有助于使 IEC 61508 功能安全系统设计符合 SIL-3 级标准
硬件完整性高达 SIL-2 级
安全相关认证
经 TUV SUD 进行 IEC 61508 认证达到 SIL 2 级
电源管理
内置 LDO 网络,可增强 PSRR
I/O 支持双电压 3.3V/1.8V
时钟源
具有内部振荡器的 40.0MHz 晶体
支持频率为 40MHz 的外部振荡器
支持外部驱动、频率为 40MHz 的时钟(方波/正弦波)
轻松的硬件设计
0.8mm 间距、180 引脚 15mm × 15mm FCBGA 封装 (ALP),可实现轻松组装和低成本 PCB 设计
小尺寸解决方案
运行条件
结温范围:–40°C 至 105°C