ZHCSDW7A May   2013  – June 2015 DS110DF111

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Device Data Path Operation
        1. 7.3.1.1 Input Channel Equalization
        2. 7.3.1.2 Clock And Data Recovery
        3. 7.3.1.3 PRBS Pattern Generator
        4. 7.3.1.4 Datapath Multiplexer and Output Driver
        5. 7.3.1.5 Reference Clock
        6. 7.3.1.6 Control Pins
          1. 7.3.1.6.1 Pin Mode Limitation
        7. 7.3.1.7 Eye Opening Monitor
    4. 7.4 Device Functional Modes
      1. 7.4.1 Control Pin Mode
      2. 7.4.2 SMBus Master Mode and SMBus Slave Mode
    5. 7.5 Programming
      1. 7.5.1 SMBus Interface
        1. 7.5.1.1  Address Lines
        2. 7.5.1.2  Device Configuration in SMBus Slave Mode
        3. 7.5.1.3  Bit Fields in the Register Set
        4. 7.5.1.4  Writing to and Reading From the Control/Shared Registers
        5. 7.5.1.5  SMBus Strap Observation
        6. 7.5.1.6  Interrupt Channel Flag Bits
        7. 7.5.1.7  Control/Shared Register Reset
        8. 7.5.1.8  Device Revision and Device ID
        9. 7.5.1.9  Channel Select Register
        10. 7.5.1.10 Resetting Individual Channels of the Retimer
        11. 7.5.1.11 Rate and Subrate Setting
        12. 7.5.1.12 Overriding the CTLE Boost Setting
        13. 7.5.1.13 Overriding the Output Multiplexer
        14. 7.5.1.14 Overriding the VCO Divider Selection
        15. 7.5.1.15 Using the Internal Eye Opening Monitor
        16. 7.5.1.16 Overriding the DFE Tap Weights and Polarities
        17. 7.5.1.17 Enabling Slow Rise/Fall Time on the Output Driver
        18. 7.5.1.18 Using the PRBS Generator
        19. 7.5.1.19 Inverting the Output Polarity
        20. 7.5.1.20 Overriding the Figure of Merit Adaption
        21. 7.5.1.21 Setting the Rate and Subrate for Lock Acquisition
        22. 7.5.1.22 Setting the Adaption/Lock Mode
        23. 7.5.1.23 Initiating Adaption
        24. 7.5.1.24 Overriding the CTLE Settings used for CTLE Adaption
        25. 7.5.1.25 Setting the Output Differential Voltage
        26. 7.5.1.26 Setting the Output De-Emphasis Setting
        27. 7.5.1.27 CTLE Setting for Divide by 4 and Divide by 8 VCO Ranges
    6. 7.6 Register Maps
      1. 7.6.1 Reading to and Writing From the Channel Registers
  8. 8 Applications and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
      3. 8.2.3 Application Curves
        1. 8.2.3.1 SFF-8431 Testing
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 社区资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 Glossary
  12. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 引脚兼容的重定时器系列
    • 带有判决反馈均衡器 (DFE) 的 DS110DF111：8.5Gbps 至 11.3Gbps
    • 带有 DFE 的 DS125DF111：9.8Gbps 至 12.5Gbps
  • 具有自适应连续时间线性均衡器 (CTLE)，可在 5.65GHz 频率下提供最高 34dB 的升压
  • 自调试 5 抽头 DFE
  • 原始均衡和重定时数据环回
  • 可调节的发送 VOD：600 至 1300mVp-p
  • 可设置的接收去加重驱动器：–12dB 至 0
  • 低功耗：200mW/通道
  • 锁定在传统支持的二分频、四分频和八分频数据速率
  • 片上眼图监视器 (EOM)，伪随机二进制序列 (PRBS) 发生器
  • 输入信号检测，时钟和数据恢复 (CDR) 锁定检测/指示
  • 3.3V/2.5V±5% 单电源
  • SMBus、EEPROM 或基于引脚的配置
  • 4.0mm × 4.0mm、24 引脚四方扁平无引线 (QFN) 封装
  • 工作温度范围：–40°C 至 85°C

2 应用

  • 前端口光学互连
  • SFF-8431
  • 10G/1G 以太网
  • CPRI

3 说明

DS110DF111 是一款具有集成信号调节功能的双通道（双向单信道）重定时器。 DS110DF111 的每条通道包括一个输入连续时间线性均衡器 (CTLE)、时钟和数据恢复 (CDR) 功能以及发送驱动器。

DS110DF111 具有片上判决反馈均衡器 (DFE)，可延长在有损且存在串扰的高速串行链路中的发送距离并提高稳定性，从而实现比特误差率 (BER) < 1x10-15。 对于要求较低的应用和互连，关闭 DFE 也能够获得相同的 BER 性能。 DS125DF111 和 DS110DF111 器件引脚兼容。

DS110DF111 每条通道的串行数据速率均可独立锁定在 8.5Gbps 到 11.3Gbps 范围内或者任何支持的子速率上。 这简化了系统设计并降低了总成本。

可编程发送去加重驱动器提供精确设置，从而符合 SFF-8431 输出眼图模板。 利用完全自适应接收均衡（CTLE 和 DFE），可以延长在因使用多个连接器而受损的铜缆和背板上的发送距离。 CDR 功能可消除抖动并恢复重定时高速串行数据，是前端口并行光学模块应用的理想选择。

器件信息(1)

器件型号 封装 封装尺寸（标称值）
DS110DF111 WQFN (24) 4.0mm x 4.0mm
  1. 如需了解所有可用封装，请见数据表末尾的可订购产品附录。

简化电路原理图

DS110DF111 SimplifiedSchematic_110_r1.gif