ZHCSJR0A October   2018  – MAY 2019 DRV8876

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
    1.     Device Images
      1.      简化原理图
  4. 4 修订历史记录
  5. 5 引脚配置和功能
    1.     引脚功能
  6. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 额定值 - 通信
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 典型特性
  7. 7 详细 说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 功能 说明
      1. 7.3.1 外部元件
      2. 7.3.2 控制模式
        1. 7.3.2.1 PH/EN 控制模式（PMODE = 逻辑低电平）
        2. 7.3.2.2 PWM 控制模式（PMODE = 逻辑高电平）
        3. 7.3.2.3 独立半桥控制模式（PMODE = 高阻抗）
      3. 7.3.3 电流检测和调节
        1. 7.3.3.1 电流检测
        2. 7.3.3.2 电流调节
          1. 7.3.3.2.1 固定关断时间电流斩波
          2. 7.3.3.2.2 逐周期电流斩波
      4. 7.3.4 保护电路
        1. 7.3.4.1 VM 电源欠压锁定 (UVLO)
        2. 7.3.4.2 VCP 电荷泵欠压锁定 (CPUV)
        3. 7.3.4.3 OUT 过流保护 (OCP)
        4. 7.3.4.4 热关断 (TSD)
        5. 7.3.4.5 故障条件汇总
      5. 7.3.5 引脚图
        1. 7.3.5.1 逻辑电平输入
        2. 7.3.5.2 三电平输入
        3. 7.3.5.3 四电平输入
    4. 7.4 器件功能模式
      1. 7.4.1 活动模式
      2. 7.4.2 低功耗睡眠模式
      3. 7.4.3 故障模式
  8. 8 应用和实现
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 主要应用
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计流程
          1. 8.2.1.2.1 电流检测和调节
          2. 8.2.1.2.2 功率耗散和输出电流能力
          3. 8.2.1.2.3 热性能
            1. 8.2.1.2.3.1 稳态热性能
            2. 8.2.1.2.3.2 瞬态热性能
        3. 8.2.1.3 应用曲线
      2. 8.2.2 备选应用
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计流程
          1. 8.2.2.2.1 电流检测和调节
        3. 8.2.2.3 应用曲线
  9. 9 电源建议
    1. 9.1 大容量电容
  10. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
      1. 10.2.1 HTSSOP 布局示例
      2. 10.2.2 VQFN 布局示例
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 社区资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 Glossary
  12. 12机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • RGT|16
  • PWP|16
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.2 控制模式

DRV887x 系列器件提供了三种模式，支持对 EN/IN1 和 PH/IN2 引脚采用不同的控制方案。通过 PMODE 引脚选择控制模式：逻辑低电平、逻辑高电平或者设置引脚高阻抗，如Table 2 中所示。通过 nSLEEP 引脚启用器件之后，PMODE 引脚状态会锁存。通过设置 nSLEEP 引脚逻辑低电平、等待 tSLEEP 时间、更改 PMODE 引脚输入，然后将 nSLEEP 引脚恢复为逻辑高电平以启用器件，可以更改 PMODE 的状态。

Table 2. PMODE 功能

PMODE 状态 控制模式
PMODE = 逻辑低电平 PH/EN
PMODE = 逻辑高电平 PWM
PMODE = 高阻抗 独立半桥
DRV8876 bridge_control_slvsds7.gifFigure 10. H 桥状态

对于 100% 或 PWM 驱动模式，输入可接受静态或脉宽调制 (PWM) 电压信号。在应用 VM 之前，可以为器件输入引脚供电而不会出现任何问题。默认情况下，EN/IN1 和 PH/IN2 引脚具有一个内部下拉电阻器，可确保在不存在任何输入时提供高阻抗输出。

下面几节提供了每种控制模式的真值表。请注意，这些表并未考虑内部电流调节功能。此外，当在半桥的高侧和低侧 MOSFET 之间切换时，DRV887x 系列器件会自动生成死区时间。

Figure 10 介绍了各种 H 桥状态的命名和配置。