TPS3842 具有可编程延迟和抗尖峰脉冲的 42V 小尺寸、850nA 欠压监控器

1 特性

- 宽电源电压范围：1.9V 至 42V
- VDD、SENSE 和 $\overline{\text{RESET}}$ 的额定电压为 42V
- 低静态电流：850nA（典型值）
- 高阈值精度：0.5%（典型值）
- 固定内部阈值电压：2.7V 至 9.5V
- 可调电压型号：0.7V
- 通过 CTR 引脚实现电容器可编程可调节延时时间
- 通过 CTS 引脚实现电容器可编程抗尖峰脉冲延时时间
- 开漏低电平有效输出
- 温度范围：-40°C 至 125°C
- 小尺寸：SOT563 (DRL)

2 应用

- 工厂自动化
- 电机驱动器
- 电力输送
- 企业系统
- 电网基础设施



典型应用电路

3 说明

TPS3842 是一款 42V 输入电压检测器，I_{DD} 为 850nA，精度为 0.5%，检测时间短。该器件可直接连接到 12V/24V 电压轨，从而持续监控欠压 (UV) 状况。TPS3842 采用小型 DRL 封装，适用于尺寸受限的应用。SENSE 引脚上的内置迟滞特性有助于在监测电源电压轨时防止出现错误的复位信号。该器件提供了 1%、5% 和 10% 迟滞电压选项，从而使设计能够灵活地支持电压瞬变。

SENSE 已从 VDD 去耦，可以监控高于和低于 VDD 的电压。固定阈值型号可提供精确的低 IQ 电压监控。可调阈值型号可通过外部电阻器提供灵活的欠压阈值设置。TPS3842 可通过 CTS 引脚在 SENSE 上提供电容器可编程抗尖峰脉冲，并可通过 CTR 引脚提供电容器可编程复位延时时序。

器件信息

器件型号	封装(1)	本体尺寸（标称值）(2)
TPS3842	SOT563 (6)	1.20mm × 1.60mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。



电源电压与电源电流间的关系

ADVANCE INFORMATION

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

ADVANCE INFORMATION

内容

1 特性.....1
2 应用.....1
3 说明.....1
4 器件比较.....3
5 引脚配置和功能.....4
6 规格.....5
6.1 绝对最大额定值.....5
6.2 ESD 等级.....5
6.3 建议运行条件.....5
6.4 热性能信息.....6
6.5 电气特性.....7
6.6 时序要求.....8
6.7 开关特性.....8
6.8 时序图.....8
7 典型特性.....9
8 详细说明.....10
8.1 概述.....10
8.2 功能方框图.....10
8.3 特性说明.....11
8.4 器件功能模式.....15
9 应用和实施.....16
9.1 应用信息.....16
9.2 典型应用.....16
10 器件和文档支持.....19
10.1 接收文档更新通知.....19
10.2 商标.....19
10.3 静电放电警告.....19
10.4 支持资源.....19
10.5 术语表.....19
11 修订历史记录.....19
12 机械、封装和可订购信息.....19

Copyright © 2024 Texas Instruments Incorporated

4 器件比较

下表显示了要监控的标称轨和器件的相应阈值电压。

TPS3842 X XX X XXX X

Output Topology
A: OD, Active-low

Threshold Voltage*

01: 700mV	48: 4.8V
27: 2.7V	49: 4.9V
28: 2.8V	50: 5.0V
29: 2.9V	51: 5.3V
30: 3.0V	52: 5.5V
31: 3.1V	53: 5.8V
32: 3.2V	60: 6.0V
33: 3.3V	63: 6.3V
34: 3.4V	65: 6.5V
35: 3.5V	68: 6.8V
36: 3.6V	70: 7.0V
37: 3.7V	73: 7.3V
38: 3.8V	75: 7.5V
39: 3.9V	78: 7.8V
40: 4.0V	80: 8.0V
41: 4.1V	83: 8.3V
42: 4.2V	85: 8.5V
43: 4.3V	88: 8.8V
44: 4.4V	90: 9.0V
45: 4.5V	95: 9.5V
46: 4.6V	
47: 4.7V	

Hysteresis*
A: 1%
5: 5%
0: 10%

Package
DRL: SOT563

Tape/Reel
R: Reel

OD – Open Drain output

* Refer 'Mechanical, Packaging and Orderable Information' section for list of released orderable. For any other orderable, contact local TI support.

1. V_{ITN} 为 700mV 的后缀 01 与可调型号相对应，没有内部分压器

ADVANCE INFORMATION

5 引脚配置和功能



图 5-1. DRL 封装
6 引脚 SOT563
顶视图

表 5-1. 引脚功能

引脚		I/O	说明
名称	SOT563		
V_{DD}	1	I	电源电压引脚。
SENSE	2	I	SENSE 输入。基于内部电压阈值监控输入电压。有关更多详细信息，请参阅节 8.3.1。
$\overline{\text{RESET}}$	3	O	输出复位信号。使用上拉电阻将 $\overline{\text{RESET}}$ 连接至上拉电压。有关更多详细信息，请参阅节 8.3.4。
CTS	4	I	检测延时时间：电容器可编程感应延迟 CTS 引脚在置位复位条件时提供用户可调节感应延时时间。有关更多详细信息，请参阅节 8.3.2。
GND	5	—	接地引脚。
CTR	6	I	复位输出：$\overline{\text{RESET}}$ 引脚的用户可编程复位延时时间。连接一个外部电容器以实现可调节延时时间或使引脚悬空以实现最短延时。有关更多详细信息，请参阅节 8.3.3。

ADVANCE INFORMATION

Copyright © 2024 Texas Instruments Incorporated

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）[(1)]

		最小值	最大值	单位
电压	V_{DD}	-0.3	50	V
电压	V_{SENSE}	-0.3	50	V
电压	$V_{\overline{RESET}}$	-0.3	50	V
电压	V_{CTR}	-0.3	5.5	V
电压	V_{CTS}	-0.3	5.5	V
电流	$I_{\overline{RESET}}$		±40	mA
温度[(2)]	工作结温，T_J	-55	150	°C
	自然通风工作温度范围，T_A	-55	150	°C
	贮存温度，T_{stg}	-65	150	°C

(1) 超出“绝对最大额定值”下所列值的压力可能会对器件造成损坏。这些列出的值仅仅是应力等级，这并不表示器件在这些条件下以及在“建议运行条件”以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
(2) 由于该器件的耗散功率较低，因此假设工作温度 $T_J = T_A$。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准[(1)]	±2000	V
		充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101[(2)]	±750	

(1) JEDEC 文档 JEP155 规定：500V HBM 可实现在标准 ESD 控制流程下安全生产
(2) JEDEC 文档 JEP157 规定：250V CDM 可实现在标准 ESD 控制流程下安全生产

6.3 建议运行条件

		最小值	标称值	最大值	单位
V_{DD}	电源引脚电压	1.9		42	V
V_{SENSE}	检测引脚电压	0		42	V
V_{CTR}	CTR 引脚电压			5	V
V_{CTS}	CTS 引脚电压			5	V
$V_{\overline{RESET}}$	输出引脚电压	0		42	V
$I_{\overline{RESET}}$	输出引脚电流	0		10	mA
T_J	结温（自然通风温度）	-40		125	℃

ADVANCE INFORMATION

6.4 热性能信息

热性能指标[1]		TPS3842 DRL 6 引脚	单位
$R_{\theta JA}$	结至环境热阻	153.4	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	86.3	°C/W
$R_{\theta JB}$	结至电路板热阻	42.8	°C/W
Ψ_{JT}	结至顶部特征参数	2.9	°C/W
Ψ_{JB}	结至电路板特征参数	41.2	°C/W

(1) 有关新旧热指标的更多信息，请参阅半导体和 IC 封装热指标应用报告。

ADVANCE INFORMATION

Copyright © 2024 Texas Instruments Incorporated

6.5 电气特性

1.9V ≤ V_{DD} ≤ 42V，CTS = CTR = 开路，$\overline{RESET}$ 电压 ($V_{\overline{RESET}}$) = 100kΩ 至 V_{DD}，$\overline{RESET}$ 负载 = 50pF，并且在自然通风条件下的工作温度范围（–40°C 至 125°C）内，除非另有说明。T_A = 25°C 时的典型值。

参数		测试条件	最小值	典型值	最大值	单位
V_{DD}	电源电压		1.9		42	V
V_{POR}	上电复位电压(2)	V_{OL}(max) = 0.25V，I_{OUT} = 15μA			1.4	V
V_{ITN}	负向阈值精度	固定内部阈值，V_{ITN} = 2.7V 至 9.5V	-1.5	±0.5	1.5	%
V_{ITN}	负向阈值精度	可调内部阈值，V_{ITN} = 700mV	-1.5	±0.5	1.5	%
V_{HYS}	迟滞电压(1)	1% 型号	0.5	1	1.5	%
V_{HYS}	迟滞电压(1)	5% 型号	4.5	5	5.5	%
V_{HYS}	迟滞电压(1)	10% 型号	9.5	10	10.5	%
I_{DD}	电源电流	VDD = 12V，$\overline{RESET}$ = 无效		0.85	2.1	μA
I_{SENSE}	输入电流，SENSE 引脚	V_{SENSE} = V_{ITN}，可调节版本	-25		25	nA
I_{SENSE}	输入电流，SENSE 引脚	V_{SENSE} = 12V，固定版本		1.35	2.5	μA
V_{OL}	低电平输出电压	1.9V ≤ V_{DD} < 42V，I_{OUT} = 0.5mA			400	mV
I_{LKG}	开漏输出漏电流	V_{DD} = $V_{\overline{RESET}}$ = 12V			300	nA

(1) 迟滞与跳闸点 V_{ITN} 相关。
(2) V_{POR} 是受控输出状态下的最小 V_{DD} 电压电平。

ADVANCE INFORMATION

ADVANCE INFORMATION

6.6 时序要求

1.9V ≤ V_{DD} ≤ 42V，CTS = CTR = 开路，$\overline{RESET}$ 电压 ($V_{\overline{RESET}}$) = 100kΩ 至 V_{DD}，$\overline{RESET}$ 负载 = 50pF，并且在自然通风条件下的工作温度范围（–40°C 至 125°C）内，除非另有说明。T_A = 25°C 时的典型值。

			最小值	标称值	最大值	单位
t_{PD}	传播检测延迟(1) (2)	CTS = 开路，ADJ V_{ITN}		10	20	µs
t_{PD}	传播检测延迟(1) (2)	CTS = 开路，固定 V_{ITN}		10	20	µs
t_{CTS}	检测延时时间	CTR = 0.1uF		300		ms
$t_{GI\ (VITN)}$	毛刺抑制欠压，$V_{IT-(UV)}$，20% 过驱(1)	CTS = 开路		5		µs

(1) 高于阈值 20% 的过驱。过驱 % = [V_{SENSE} - V_{ITN}] / V_{ITN}
(2) 从阈值跳闸点 (V_{ITN}) 到 $\overline{RESET}$ V_{OL} 电压之间的 t_{PD}

6.7 开关特性

1.9V ≤ V_{DD} ≤ 42V，CTS = CTR = 开路，$\overline{RESET}$ 电压 ($V_{\overline{RESET}}$) = 100kΩ 至 V_{DD}，$\overline{RESET}$ 负载 = 50pF，并且在自然通风条件下的工作温度范围（–40°C 至 125°C）内，除非另有说明。T_A = 25°C 时的典型值。

			最小值	标称值	最大值	单位
t_D	复位延时时间	CTR = 开路		250		µs
t_{CTR}	复位延时时间	CTR = 0.1uF		300		ms
t_{CTR}	复位延时时间	CTR = 3.52uF		10		s
t_{SD}	启动延迟(1)			300		µs

(1) 在上电序列期间，在输出处于正确状态之前，V_{DD} 必须达到或高于 $V_{DD\ (MIN)}$ 并至少维持 t_{SD} + t_D + t_{CTR} 的时间。

6.8 时序图



图 6-1. 时序图

Copyright © 2024 Texas Instruments Incorporated

7 典型特性

T_J = 25°C，V_{DD} = 3.3V，R_{LRESET} = 100kΩ，C_{LRESET} = 50pF，除非另有说明。



图 7-1. 电源电流与电源电压间的关系



图 7-2. V_{SENSE} 与 I_{SENSE} 间的关系 (V_{ITN} = 700mV)



图 7-3. RESET 电流与 V_{OL} 间的关系 (V_{DD} = 3.3V)



图 7-4. RESET 电流与 V_{OL} 间的关系 (V_{DD} = 12V)

ADVANCE INFORMATION

ADVANCE INFORMATION

8 详细说明

8.1 概述

TPS3842 高电压监控器产品系列旨在当 SENSE 引脚电压在用户可调时间后降至 V_{ITN} 以下时，将 $\overline{RESET}$ 信号置为有效。当 $\overline{RESET}$ 电压返回到相应阈值和迟滞以上时，RESET 输出保持有效状态的时间可由用户调节。

VDD、SENSE 和 $\overline{RESET}$ 引脚可支持 42V 连续运行。VDD、SENSE 和 $\overline{RESET}$ 电压电平可相互独立。TPS3842-Q1 具有电容器可编程感应延时时间 (CTS)，可设置在 $\overline{RESET}$ 置为有效之前欠压事件的最短持续时间。CTS 特性也可用作可编程去毛刺脉冲以避免错误复位。TPS3842-Q1 还具有电容器可编程复位延时时间 (CTR)，可设置欠压事件后 $\overline{RESET}$ 生效的最短持续时间。

8.2 功能方框图



图 8-1. 可调电压版本



图 8-2. 固定电压版本

Copyright © 2024 Texas Instruments Incorporated

8.3 特性说明

TPS3842 器件具有各种电压阈值和迟滞选项，因此可用于各种应用。复位阈值电压可以在出厂时设置为 0.7V 至 9.5V 可调电压或 2.7V 固定电压。可通过使用外部电阻分压器将可调型号设置为任何高于 0.7V 的电压。通过在 C_{TR} 和 GND 之间连接一个电容器，设计人员可选择高达 10s 的任意复位延时时间。通过在 CTS 和 GND 之间连接一个电容器，设计人员可选择高达 10s 的任意检测延时时间。

8.3.1 SENSE 输入

SENSE 输入提供了一个可以监控任何系统电压的引脚。如果该引脚上的电压低于 V_{ITN} 的时间达到 T_{PD}+T_{CTS} 时间间隔，则 $\overline{RESET}$ 置为有效。比较器具有内置迟滞，用于抑制意外 $\overline{RESET}$ 置位和取消置位。对于噪声环境，良好的模拟设计实践是在 SENSE 输入端放置一个 1nF 旁路电容器，以降低对瞬态和布局寄生效应的敏感度，或者利用 CTS 特性设置在 $\overline{RESET}$ 置为有效前的最短故障时间间隔。

图 8-3 展示了一个有关如何使用外部电阻分压器调节电压阈值的示例。可以根据所需的电压阈值和器件型号来计算电阻值。TI 建议在使用外部电阻分压器时使用 700mV 阈值选项。该型号在使用外部电阻器时绕过内部电阻梯，以实现更高的精度。

例如，考虑使用 TPS3842A011DRLR 型号监控 12V 电压轨 V_{MON} 的欠压(UV)，如图 8-3 所示。受监控的 UV 阈值（表示为 V_{MON-}）是器件执行复位所需的电压。对于此示例，V_{MON-} = 5.8V。要使欠压复位被置为有效，SENSE 引脚的电压 V_{SENSE} 需要等于输入负向阈值 V_{ITN}。对于此示例型号，V_{SENSE} = V_{ITN} = 0.7V。使用 R_1 和 R_2，可以在方程式 1 中看到 V_{MON-} 和 V_{SENSE} 之间的相关性。假设 R_2 = 100kΩ，可计算出 R_1 = 16kΩ。

$$V_{SENSE} = V_{MON-} \times (R_2 \div (R_1 + R_2)) \quad (1)$$

TPS3842 的迟滞取决于所选的配置。要使复位信号被置为无效，V_{MON} 必须高于 V_{ITN} + V_{HYS}。在此示例变体中，选择了 1% 电压阈值迟滞。因此，当复位信号置为无效时，V_{MON} 等于 5.858V。如果改为使用 10% 迟滞选项，则当复位信号置为无效时，V_{MON} 等于 6.38V。

在调节电压阈值时必须考虑到一些误差。除了电阻分压器的容差外，SENSE 引脚还有一个内部电阻，该电阻可能会影响电阻分压器的精度。尽管预计阻抗非常高，但建议用户计算设计规格的值。内部 SENSE 电阻 R_{SENSE} 可以通过将 SENSE 电压 (V_{SENSE}) 除以 SENSE 电流 (I_{SENSE}) 来计算得出，如方程式 3 所示。V_{SENSE} 可以使用方程式 1 来计算，具体取决于电阻分压器和受监控的电压。I_{SENSE} 可以使用方程式 2 来计算。

$$I_{SENSE} = [(V_{MON} - V_{SENSE}) \div R_1] - (V_{SENSE} \div R_2) \quad (2)$$

$$R_{SENSE} = V_{SENSE} \div I_{SENSE} \quad (3)$$



图 8-3. 使用 TPS3842A011DRLR 监控用户定义的阈值电压

8.3.1.1 SENSE 迟滞

TPS3842 器件在 UV 阈值附近提供内置迟滞，以避免错误的 $\overline{RESET}$ 失效。迟滞 (V_{HYS}) 与欠压选项的阈值电压相反，迟滞被添加到负阈值 (V_{ITN})。

ADVANCE INFORMATION



图 8-4. 迟滞（欠压低电平有效）

表 8-1. 常见的可调节迟滞查询表

器件型号	器件迟滞选项
TPS3842Axx**1**DRLR	1%
TPS3842Axx**5**DRLR	5%
TPS3842Axx**0**DRLR	10%

已知迟滞电压的大小，欠压 (UV) 通道的释放电压为 (V_{ITN} + V_{HYS})。迟滞取决于器件 V_{ITN}，包括 V_{ITN} 精度和偏差。

欠压 (UV)

V_{ITN} = 700mV

电压迟滞 (V_{HYS}) = 1% = V_{ITN} x 1% = 7mV

迟滞精度 = +0.5% 至 +1.5% = 6.65mV 至 7.105mV

释放电压 = V_{ITN} + V_{HYS} = 706.65mV 至 707.105mV

ADVANCE INFORMATION

Copyright © 2024 Texas Instruments Incorporated

8.3.2 选择 SENSE 延迟时间

TPS3842 具有可通过外部电容器调节的检测延时时间。

- CTS 上的电容器对 SENSE 上的偏移检测进行编程。
- 此引脚上没有电容器可提供由节 6.6 中的 t_{PD} 指示的最快检测延时时间。
- CTS 引脚上的寄生电容作为 CTS 电容计算并增加 T_{CTS}。

可以通过在 CTS 引脚和地之间连接一个电容器对延时时间 (t_{CTS}) 进行编程。

方程式 4 中给出了外部电容 $C_{CTS_EXT\ (typ)}$ 与延时时间 $t_{CTS\ (typ)}$ 间的关系。

$$t_{CTS\ (typ)} = 2.858 \times C_{CTS_EXT\ (typ)} \quad (4)$$

$C_{CTS_EXT\ (typ)}$ = 以微法拉 (μ F) 为单位

检测延迟随外部电容 (C_{CTS_EXT}) 的不同而变化。方程式 5 和方程式 6 展示了因该常数而产生的最小和最大变化值：

$$t_{CTS\ (max)} = 3.715 \times C_{CTS_EXT\ (max)} \quad (5)$$

$$t_{CTS\ (min)} = 2 \times C_{CTS_EXT\ (min)} \quad (6)$$

CTS 引脚上对电容器没有限制。确保在发生电压故障时有足够的时间让电容器完全放电，以防止 CTS 电容器在下一次故障之前充电。此外，电容值过大会导致充电非常慢（上升时间），并且系统噪声会导致内部电路在阈值附近提前或延迟跳闸。

*电容器上的泄漏会影响检测延时时间的准确性。

ADVANCE INFORMATION

ADVANCE INFORMATION

8.3.3 选择 RESET 延时时间

TPS3842 具有可通过外部电容器调节的复位释放延时时间。

- CTR 上的电容器对输出的复位延时时间进行编程。
- 此引脚上没有电容器可提供由节 6.7 中的 t_D 指示的最快复位延迟时间。
- CTR 引脚上的寄生电容作为 CTR 电容计算并增加 t_{CTR}。

可以通过在 CTR 引脚和地之间连接一个电容器对延时时间 (t_{CTR}) 进行编程。

外部电容 $C_{CTR_EXT\ (typ)}$ 与延时时间 $t_{CTR\ (typ)}$ 之间的关系由方程式 7 给出。

$$t_{CTR\ (typ)} = 2.858 \times C_{CTR_EXT\ (typ)} \tag{7}$$

$C_{CTR_EXT\ (typ)}$ = 以微法拉 (μ F) 为单位

复位延迟随外部电容 (C_{CTR_EXT}) 的不同而变化。方程式 8 和方程式 9 展示了因该常数而产生的最小和最大变化值：

$$t_{CTR\ (max)} = 3.715 \times C_{CTR_EXT\ (max)} \tag{8}$$

$$t_{CTR\ (min)} = 2 \times C_{CTR_EXT\ (min)} \tag{9}$$

CTR 引脚上对电容器没有限制。如果电容值过大，可能会因电容泄漏和系统噪声而导致非常慢的充电速度 (上升时间) ，从而使内部电路保持 $\overline{RESET}$ 处于有效状态。

*电容器上的泄漏会影响检测延时时间的准确性。

8.3.4 RESET 输出

$\overline{RESET}$ (低电平有效) 用引脚标签上方的一条竖线表示。只要检测电压处于高于阈值边界的正常运行状态并且 VDD 电压高于 VDD(min)，$\overline{RESET}$ 就保持高电压 (V_{OH}，无效) (开漏型号 V_{OH} 根据上拉电压进行测量) 。如果 SENSE 降至低于 V_{ITN} 的时间长于 t_{PD}+t_{CTS}，则 $\overline{RESET}$ 被置位，并将 $\overline{RESET}$ 引脚驱动至低阻抗。

一旦 SENSE 高于 V_{ITN} + V_{HYS}，即会启用延时电路 (CTR)，它会在指定的复位延迟时间段内将 $\overline{RESET}$ 保持为低电平。一旦复位延迟结束，$\overline{RESET}$ 引脚就会进入高阻抗状态。

开漏输出需要一个外部上拉电阻器来将电压保持为高电平，以实现所需的电压逻辑。将上拉电阻器连接到适当的电压轨，使输出端能够以正确的接口电压电平连接到其他器件。$\overline{RESET}$ 支持高达 42V 的上拉电压，与 VDD 和 SENSE 电压无关。

要选择合适的上拉电阻，请考虑电气特性中提供的系统 V_{OH} 和开漏漏电流 (I_{LKG}) 来设置最大上拉电阻值。低上拉电阻值会增加流经内部开漏输出的电流量。流经开漏输出的电流必须低于器件的 I_{RESET}。

Copyright © 2024 Texas Instruments Incorporated

8.4 器件功能模式

表 8-2. 真值表

SENSE > V_{ITN}	$\overline{RESET}$	VDD
0	L	VDD > VDD(min)
1	H	VDD > VDD(min)
0	L	VDD(min) > VDD > V_{POR}
1	L	VDD(min) > VDD > V_{POR}

8.4.1 正常运行 (V_{DD} > $V_{DD(min)}$)

当 V_{DD} 大于 $V_{DD(min)}$ 时，$\overline{RESET}$ 信号由 SENSE 引脚上的电压决定。

- $\overline{RESET}$ 信号对应于 SENSE 上相对于 V_{ITN} 的电压。

8.4.2 高于上电复位但低于 $V_{DD(min)}$ (V_{POR} < V_{DD} < $V_{DD(min)}$)

当 V_{DD} 电压小于器件 $V_{DD(min)}$ 电压，且大于上电复位电压 (V_{POR}) 时，$\overline{RESET}$ 信号将被置位并处于低阻抗状态，无论 SENSE 引脚上的电压是多少。

8.4.3 低于上电复位 (V_{DD} < V_{POR})

当 V_{DD} 上的电压低于将有效输出内部下拉至 GND 所需的电压 (V_{POR}) 时，$\overline{RESET}$ 未定义。

ADVANCE INFORMATION

9 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

9.1 应用信息

以下各节根据最终应用要求详细介绍了相应的器件实施方式。

9.2 典型应用

图 9-1 展示了使用 TPS3842 监控 12V 电源轨的典型应用。开漏 $\overline{\text{RESET}}$ 输出通常连接到微处理器的 $\overline{\text{RESET}}$ 输入。当 $\overline{\text{RESET}}$ 取消置位时，必须使用上拉电阻将此线保持为高电平。电压低于 V_{POR} 时，$\overline{\text{RESET}}$ 输出未定义，但此特性通常不是问题，因为大多数微处理器在低于此电压时不会运行。



图 9-1. 使用 TPS3842 监控 12V 电源的典型应用

9.2.1 设计要求

表 9-1. 设计参数

参数	设计要求
电压阈值	典型 UV 电压阈值 9.5V
输出逻辑	开漏
SENSE 延迟	< 0.2ms
$\overline{\text{RESET}}$ 延迟	300ms

9.2.2 详细设计过程

TPS3842 利用高电压 SENSE 和 V_{DD} 输入来监控 12V 电源是否发生欠压。本设计使用了 TPS3842A011DRLR 示例。

负向阈值电压 V_{ITN} 取决于器件型号。在此示例中，电源的标称电源电压为 12V。将欠压阈值设置为 9.5V（在 12V 下约为 20%），可确保器件在电源电压超出允许的边界之前复位。选择可调电压型号并调整 R_1 和 R_2 以满足阈值。假设 R_2 等于 10kΩ，且 R_1 计算结果为 125kΩ。有关选择电阻器值的更多信息，请参阅节 8.3.1。TPS3842 还支持固定电压阈值型号。阈值电压解码可在器件解码器中找到。

ADVANCE INFORMATION

Copyright © 2024 Texas Instruments Incorporated

9.2.2.1 满足检测和复位延迟要求

TPS3842 兼具复位置位（检测）延迟 t_{CTS} 和复位取消置位（复位）延迟 t_{CTR}。节 8.3.2 和节 8.3.3 展示了如何设置电容器可编程延迟的时序。此应用所需的检测延迟小于 0.2ms，因此不使用电容器，CT 处于开路状态。此应用需要大于 300ms 的复位延迟，因此使用了 0.1μF 电容器。

9.2.3 应用曲线



图 9-2. TPS3842 检测欠压故障和 $\overline{\text{RESET}}$ 恢复

9.2.4 电源相关建议

TPS3842 设计为由 V_{DD} 电压介于 1.9V（最低工作电压）至 42V（最高工作电压）之间的输入电源供电。按照较好的模拟设计做法，可将一个最小值为 0.1 μ F 的陶瓷电容器尽可能靠近 V_{DD} 引脚放置。

9.2.5 布局

9.2.5.1 布局指南

- 确保与 VDD 引脚的连接具有低阻抗。良好的模拟设计做法是将一个 0.1 μ F 的陶瓷电容器尽可能靠近 VDD 引脚放置。
- 对于噪声环境，为了提高 SENSE 引脚上的抗噪性能，SENSE 引脚和 GND 之间可选的 1nF 电容器可以降低对受监测信号上瞬态电压的灵敏度。改善抗噪性能的另一种方法是使用 CTS 特性。
- 如果在 CTS 或 CTR 上使用电容器，请将这些元件尽可能靠近各自的引脚放置。如果电容器可调节引脚保持未连接状态，请确保尽量减小寄生电容值，以免影响 T_{PD} 或 t_{CTR}。
- 将 $\overline{\text{RESET}}$ 上的上拉电阻器尽可能靠近该引脚放置。
- 布置金属布线时，应尽量将高压布线与低压布线分开。
- 不要将高压金属焊盘或布线放置在距离低压金属焊盘或布线小于 20mil (0.5mm) 的位置。

ADVANCE INFORMATION

9.2.5.2 布局示例



图 9-3. TPS3842 建议布局

ADVANCE INFORMATION

Copyright © 2024 Texas Instruments Incorporated

10 器件和文档支持

10.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击*通知* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

10.2 商标

TI E2E™ is a trademark of Texas Instruments.
所有商标均为其各自所有者的财产。

10.3 静电放电警告

静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

10.4 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的使用条款。

10.5 术语表

TI 术语表　　本术语表列出并解释了术语、首字母缩略词和定义。

11 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	说明
April 2024	*	初始发行版

12 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查看左侧的导航面板。

ADVANCE INFORMATION

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
PTPS3842A011DRLR	ACTIVE	SOT-5X3	DRL	6	4000	TBD	Call TI	Call TI	-40 to 125		Samples

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TPS3842 :

- Automotive : TPS3842-Q1

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-293 Variation UAAD



LAND PATTERN EXAMPLE
SCALE:30X



SOLDERMASK DETAILS

4223266/C 12/2021

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:30X

4223266/C 12/2021

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司