


# THS4541 负轨输入、轨到轨输出、850MHz 全差分精密放大器

## 1 特性

- 全差分放大器 (FDA) 架构
- 带宽：500MHz ( $G = 2V/V$ )
- 增益带宽积：850MHz
- 压摆率：1500V/ $\mu$ s
- $HD_2$ ：10MHz 时为  $-95\text{dBc}$  ( $2V_{PP}$ ,  $R_L = 500\Omega$ )
- $HD_3$ ：10MHz 时为  $-90\text{dBc}$  ( $2V_{PP}$ ,  $R_L = 500\Omega$ )
- 输入电压噪声： $2.2\text{nV}/\sqrt{\text{Hz}}$  ( $f > 100\text{kHz}$ )
- 低温漂： $\pm 0.5\mu\text{V}/^\circ\text{C}$  (典型值)
- 负电源轨输入 (NRI)
- 轨到轨输出 (RRO)
- $R_{load} \geq 50\Omega$  时仍可稳定运行
- 输出共模控制
- 电源：
  - 单电源电压范围：2.7V 至 5.4V
  - 双电源电压范围： $\pm 1.35\text{V}$  至  $\pm 2.7\text{V}$
  - 静态电流：10.1mA (5V 电源)
- 断电能力： $2\mu\text{A}$  (典型值)

## 2 应用

- 低功耗高性能 ADC 驱动器：
  - SAR、 $\Delta$ - $\Sigma$  和流水线
- 低功耗、高性能 (直流或交流耦合)：
  - 单端转差分放大器
  - 差分转差分放大器
- 差分有源滤波器
- 实现 DAC 输出的差分跨阻
- **ADC3xxx** 系列低功耗、高性能 ADC 的直流耦合或交流耦合接口
- 与 ADA4932-1 (VQFN-16) 引脚兼容



简化原理图

## 3 说明

THS4541 是一款低功耗、电压反馈、全差分放大器 (FDA)，输入共模范围低于负轨和轨到轨输出。THS4541 专为低功耗数据采集系统而设计，其中高密度对于高性能模数转换器 (ADC) 或数模转换器 (DAC) 接口设计至关重要。


THS4541 具有所需的负电源轨输入，可用于连接直流耦合、以接地为中心的源信号。此负电源轨输入搭配轨到轨输出，只需使用一个 2.7V 至 5.4V 的电源，即可轻松将单端接地基准双极信号源与各种逐次逼近寄存器 (SAR)、 $\Delta$ - $\Sigma$  或流水线 ADC 相连接。

THS4541 在  $-40^\circ\text{C}$  至  $+125^\circ\text{C}$  的额定宽温度范围内运行，并且采用 16 引脚 VQFN 封装和 10 引脚 WQFN 封装。

### 封装信息

器件型号 <sup>(1)</sup>	封装 <sup>(2)</sup>	封装尺寸 <sup>(3)</sup>
THS4541	RGT (VQFN, 16)	3mm × 3mm
	RUN (WQFN, 10)	2mm × 2mm

- (1) 请参阅 [节 4](#)
- (2) 如需更多信息，请参阅 [节 12](#)。
- (3) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



单端到差分增益为 2,  $2V_{PP}$  输出



## 内容

<b>1 特性</b> .....	1	7.7 驱动电容性负载.....	32
<b>2 应用</b> .....	1	7.8 热分析.....	32
<b>3 说明</b> .....	1	<b>8 详细说明</b> .....	34
<b>4 器件比较表</b> .....	2	8.1 概述.....	34
<b>5 引脚配置和功能</b> .....	3	8.2 功能方框图.....	36
<b>6 规格</b> .....	4	8.3 特性说明.....	36
6.1 绝对最大额定值.....	4	8.4 器件功能模式.....	37
6.2 ESD 等级.....	4	<b>9 应用和实施</b> .....	46
6.3 建议的操作条件.....	4	9.1 应用信息.....	46
6.4 热性能信息.....	4	9.2 典型应用.....	46
6.5 电气特性：(Vs+) - Vs- = 5V.....	5	9.3 电源相关建议.....	51
6.6 电气特性：(Vs+) - Vs- = 3V.....	8	9.4 布局.....	51
6.7 典型特性：5V 单电源.....	11	<b>10 器件和文档支持</b> .....	53
6.8 典型特性：3V 单电源.....	14	10.1 器件支持.....	53
6.9 典型特性：3V 至 5V 电源电压范围.....	18	10.2 文档支持.....	53
<b>7 参数测量信息</b> .....	22	10.3 接收文档更新通知.....	53
7.1 示例特性表征电路.....	22	10.4 支持资源.....	53
7.2 频率响应波形因素.....	24	10.5 商标.....	53
7.3 I/O 余量注意事项.....	27	10.6 静电放电警告.....	54
7.4 输出直流误差和漂移计算以及电阻器不平衡的影响...28		10.7 术语表.....	54
7.5 噪声分析.....	31	<b>11 修订历史记录</b> .....	54
7.6 影响谐波失真的因素.....	32	<b>12 机械、封装和可订购信息</b> .....	54

## 4 器件比较表

器件	BW (MHz)	I <sub>Q</sub> (mA)	THD (dBc) ( 2V <sub>PP</sub> , 100kHz )	输入噪声 (nV/√Hz)	轨到轨
<a href="#">THS4531A</a>	36	0.25	-104	10	输出
<a href="#">THS4521</a>	145	0.95	-102	4.6	输出
<a href="#">THS4520</a>	620	14.2	-107	2	输出

## 5 引脚配置和功能




图 5-1. RGT 封装

16 引脚 VQFN (带有外露散热焊盘)  
(顶视图)




图 5-2. RUN 封装  
10 引脚 WQFN  
(顶视图)

表 5-1. 引脚功能

引脚		类型	说明
名称	编号 <sup>(1)</sup>		
FB+	4	输出	同相 (正) 输出反馈
FB-	1	输出	反相 (负) 输出反馈
IN+	2	输入	同相 (正) 放大器输入
IN-	3	输入	反相 (负) 放大器输入
NC	—	—	无内部连接
OUT+	10	输出	同相 (正) 放大器输出
OUT-	11	输出	反相 (负) 放大器输出
PD	12	输入	断电。PD = 逻辑低电平 = 断电模式；PD = 逻辑高电平 = 正常运行。
Vocm	9	输入	共模电压输入
Vs+	5、6、7、8	输入	正电源输入
Vs-	13、14、15、16	输入	负电源输入

(1) 将外露散热焊盘焊接到散热电源或接地平面。该焊盘与裸片进行电气隔离，但必须连接到电源或接地平面，不能悬空。

## 6 规格

### 6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）<sup>(1)</sup>

		最小值	最大值	单位
电压	电源电压, (Vs+) - Vs -		5.5	V
	输入/输出电压范围	(Vs -) - 0.5	(Vs+) + 0.5	
	差分输入电压		±1	
电流	连续输入电流		±20	mA
	持续输出电流		±80	
	连续功耗	请参阅节 6.4 和 节 7.8		
结温			150	°C
自然通风工作温度	-40		125	
T <sub>stg</sub>	存储	-65		

(1) 应力超出绝对最大额定值下列出的值可能会对器件造成永久损坏。这些列出的值仅仅是应力等级，并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

### 6.2 ESD 等级

			值	单位
V <sub>(ESD)</sub>	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001, 所有引脚 <sup>(1)</sup>	±2000	V
		充电器件模式 (CDM), 符合 JEDEC 规范 JESD22-C101, 所有引脚 <sup>(2)</sup>	±500	
		机器放电模型 <sup>(2)</sup>	±150	

(1) JEDEC 文档 JEP155 指出：500V HBM 能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

### 6.3 建议的操作条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V <sub>s+</sub>	单电源电压	2.7	5	5.4	V
T <sub>J</sub>	结温	-40	25	125	°C

### 6.4 热性能信息

热指标 <sup>(1)</sup>		THS4541		单位
		RGT (VQFN)	RUN (WQFN)	
		16 引脚	10 引脚	
R <sub>θJA</sub>	结至环境热阻	52	146	°C/W
R <sub>θJC(top)</sub>	结至外壳 (顶部) 热阻	69	75	°C/W
R <sub>θJB</sub>	结至电路板热阻	25	39	°C/W
ψ <sub>JT</sub>	结至顶部特征参数	2.7	14	°C/W
ψ <sub>JB</sub>	结至电路板特征参数	25	105	°C/W
R <sub>θJC(bot)</sub>	结至外壳 (底部) 热阻	9.3	47	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标应用报告](#)。

## 6.5 电气特性 : (Vs+) - Vs - = 5V

在  $T_A \approx 25^\circ\text{C}$ 、 $V_{ocm} = \text{开路}$  (默认为  $1/2 V_s$ )、 $V_{OUT} = 2V_{PP}$ 、 $R_f = 402\ \Omega$ 、 $R_{load} = 499\ \Omega$ 、 $50\ \Omega$  输入匹配阻抗、 $G = 2V/V$ 、单端输入、差分输出和  $\overline{PD} = +V_s$  的情况下测得 (除非另有说明)；对于增益为  $2V/V$  的交流耦合测试电路，请参阅图 7-1，对于增益为  $2V/V$  的直流耦合测试电路，请参阅图 7-3

参数	测试条件	最小值	典型值	最大值	单位	测试等级 <sup>(1)</sup>
<b>交流性能</b>						
小信号带宽	$V_{out} = 100\text{mV}_{PP}$ , $G = 1$		620		MHz	C
	$V_{out} = 100\text{mV}_{PP}$ , $G = 2$ (请参阅图 7-1)		500			C
	$V_{out} = 100\text{mV}_{PP}$ , $G = 5$		210			C
	$V_{out} = 100\text{mV}_{PP}$ , $G = 10$		125			C
增益带宽积	$V_{out} = 100\text{mV}_{PP}$ , $G = 20$		850		MHz	C
大信号带宽	$V_{out} = 2 V_{PP}$ , $G = 2$ (请参阅图 7-1)		340		MHz	C
0.1dB 平坦度带宽	$V_{out} = 2 V_{PP}$ , $G = 2$ (请参阅图 7-1)		100		MHz	C
压摆率 <sup>(2)</sup>	$V_{out} = 2V_{PP}$ , FPBW (请参阅图 7-1)		1500		V/ $\mu\text{s}$	C
上升/下降时间	$V_{out} = 2V$ 阶跃, $G = 2$ , 输入 $\leq 0.3\text{ns } t_r$ (请参阅图 7-3)		1.4		ns	C
稳定时间	达到 1%, $V_{out} = 2V$ 阶跃, $t_r = 2\text{ns}$ , $G = 2$ (请参阅图 7-3)		4		ns	C
	达到 0.1%, $V_{out} = 2V$ 阶跃, $t_r = 2\text{ns}$ , $G = 2$ (请参阅图 7-3)		8			C
过冲和下冲	$V_{out} = 2V$ 阶跃, $G = 2$ , 输入 $\leq 0.3\text{ns } t_r$ (请参阅图 7-3)		10%			C
100kHz 谐波失真	$V_{out} = 2V_{PP}$ , $G = 2$ , HD2 (请参阅图 7-1)		-140		dBc	C
	$V_{out} = 2V_{PP}$ , $G = 2$ , HD3 (请参阅图 7-1)		-140			C
10MHz 谐波失真	$V_{out} = 2V_{PP}$ , $G = 2$ , HD2 (请参阅图 7-1)		-95		dBc	C
	$V_{out} = 2V_{PP}$ , $G = 2$ , HD3 (请参阅图 7-1)		-90			C
二阶互调失真	$f = 10\text{MHz}$ , $100\text{kHz}$ 频率间隔, $V_{out}$ 包络 = $2V_{PP}$ ( $1V_{PP}$ /单音) (请参阅图 7-1)		-90		dBc	C
三阶互调失真	$f = 10\text{MHz}$ , $100\text{kHz}$ 频率间隔, $V_{out}$ 包络 = $2V_{PP}$ ( $1V_{PP}$ /单音) (请参阅图 7-1)		-85		dBc	C
输入电压噪声	$f > 100\text{kHz}$		2.2		nV/ $\sqrt{\text{Hz}}$	C
输入电流噪声	$f > 1\text{MHz}$		1.9		pA/ $\sqrt{\text{Hz}}$	C
过驱动恢复时间	2 倍输出过驱, 任一极性		20		ns	C
闭环输出阻抗	$f = 10\text{MHz}$ (差分)		0.1		$\Omega$	C

## 6.5 电气特性：(Vs+) - Vs - = 5V (续)

在  $T_A \approx 25^\circ\text{C}$ 、 $V_{ocm} = \text{开路}$  (默认为  $1/2 V_s$ )、 $V_{OUT} = 2V_{PP}$ 、 $R_f = 402\ \Omega$ 、 $R_{load} = 499\ \Omega$ 、 $50\ \Omega$  输入匹配阻抗、 $G = 2V/V$ 、单端输入、差分输出和  $\overline{PD} = +V_s$  的情况下测得 (除非另有说明)；对于增益为  $2V/V$  的交流耦合测试电路，请参阅图 7-1，对于增益为  $2V/V$  的直流耦合测试电路，请参阅图 7-3

参数	测试条件	最小值	典型值	最大值	单位	测试等级 <sup>(1)</sup>	
<b>直流性能</b>							
$A_{OL}$	开环电压增益	100	119		dB	A	
	以输入为基准的失调电压	$T_A = 25^\circ\text{C}$	-450	$\pm 100$	450	$\mu\text{V}$	A
		$T_A = 0^\circ\text{C}$ 至 $70^\circ\text{C}$	-600	$\pm 100$	600		B
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	-700	$\pm 100$	700		B
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-850	$\pm 100$	850		B
	输入失调电压漂移 <sup>(3)</sup>	$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-2.4	$\pm 0.5$	2.4	$\mu\text{V}/^\circ\text{C}$	B
	输入偏置电流 (流出节点的电流为正电流)	$T_A = 25^\circ\text{C}$		10	13	$\mu\text{A}$	A
		$T_A = 0^\circ\text{C}$ 至 $70^\circ\text{C}$		11	13.5		B
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		12	14		B
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		12	14.5		B
	输入偏置电流漂移 <sup>(3)</sup>	$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		6	15	$\text{nA}/^\circ\text{C}$	B
	输入失调电流	$T_A = 25^\circ\text{C}$	-500	$\pm 150$	500	nA	A
		$T_A = 0^\circ\text{C}$ 至 $70^\circ\text{C}$	-550	$\pm 150$	550		B
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	-580	$\pm 150$	580		B
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-620	$\pm 150$	620		B
	输入失调电流漂移 <sup>(3)</sup>	$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-1.3	$\pm 0.3$	1.3	$\text{nA}/^\circ\text{C}$	B
<b>输入</b>							
	共模输入低电平	$1/2 V_s$ 的 CMRR 降幅 < 3dB	$T_A = 25^\circ\text{C}$	$(V_{s-}) - 0.2$	$(V_{s-}) - 0.1$	V	A
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$(V_{s-}) - 0.1$	$V_{s-}$		B
	共模输入高电平	$1/2 V_s$ 的 CMRR 降幅 < 3dB	$T_A = 25^\circ\text{C}$	$(V_{s+}) - 1.3$	$(V_{s+}) - 1.2$	V	A
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$(V_{s+}) - 1.3$			B
	共模抑制比	输入引脚电压为 $(V_{s+} - V_{s-})/2$	85	100		dB	A
	输入阻抗差模	输入引脚电压为 $(V_{s+} - V_{s-})/2$	110    0.85			$\text{k}\Omega$    $\text{pF}$	C
<b>输出</b>							
	输出电压低电平	$T_A = 25^\circ\text{C}$	$(V_{s-}) + 0.2$	$(V_{s-}) + 0.25$	V	A	
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$(V_{s-}) + 0.2$	$(V_{s-}) + 0.25$		B	
	输出电压高电平	$T_A = 25^\circ\text{C}$	$(V_{s+}) - 0.25$	$(V_{s+}) - 0.2$	V	A	
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$(V_{s+}) - 0.25$	$(V_{s+}) - 0.2$		B	
	输出电流驱动	$T_A = 25^\circ\text{C}$	$\pm 75$	$\pm 100$	mA	A	
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$\pm 75$			B	

## 6.5 电气特性 : (Vs+) - Vs - = 5V (续)

在  $T_A \approx 25^\circ\text{C}$ 、 $V_{ocm} = \text{开路}$  (默认为  $1/2 V_s$ )、 $V_{OUT} = 2V_{PP}$ 、 $R_f = 402\ \Omega$ 、 $R_{load} = 499\ \Omega$ 、 $50\ \Omega$  输入匹配阻抗、 $G = 2V/V$ 、单端输入、差分输出和  $\overline{PD} = +V_s$  的情况下测得 (除非另有说明)；对于增益为  $2V/V$  的交流耦合测试电路，请参阅图 7-1，对于增益为  $2V/V$  的直流耦合测试电路，请参阅图 7-3

参数		测试条件	最小值	典型值	最大值	单位	测试等级 <sup>(1)</sup>	
<b>电源</b>								
	额定工作电压		2.7	5	5.4	V	B	
	静态工作电流	$T_A = 25^\circ\text{C}$ , $V_{s+} = 5V$	9.7	10.1	10.5	mA	A	
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	9.4	10.1	11		B	
$\pm$ PSRR	电源抑制比	任一电源引脚至差分 $V_{out}$	85	100		dB	A	
<b>断电</b>								
	启用电压阈值		$(V_{s-}) + 1.7$			V	A	
	禁用电压阈值		$(V_{s-}) + 0.7$			V	A	
	禁用引脚偏置电流	$\overline{PD} = V_{s-} \rightarrow V_{s+}$		20	50	nA	B	
	关断静态电流	$\overline{PD} = (V_{s-}) + 0.7V$		6	30	$\mu\text{A}$	A	
		$\overline{PD} = V_{s-}$		2	8		A	
	开通延时时间	$\overline{PD} = \text{低电平至 } V_{out} = \text{最终值的 } 90\%$ 的时间		100		ns	C	
	关断延时时间	$\overline{PD} = \text{低电平至 } V_{out} = \text{最终值的 } 10\%$ 的时间		60		ns	C	
<b>输出共模电压控制<sup>(4)</sup></b>								
	小信号带宽	$V_{ocm} = 100\text{mV}_{PP}$		150		MHz	C	
	压摆率 <sup>(2)</sup>	$V_{ocm} = 2V$ 阶跃		400		V/ $\mu\text{s}$	C	
	增益		0.975	0.982	0.995	V/V	A	
	输入偏置电流	流出节点的电流被视为正电流	-0.7	0.1	0.7	$\mu\text{A}$	A	
	输入阻抗	$V_{ocm}$ 输入被驱动至 $(V_{s+}) - V_{s-} / 2$		$47\ \Omega \parallel 1.2$		$k\ \Omega \parallel \text{pF}$	C	
	相对于 $(V_{s+}) - V_{s-} / 2$ 的默认电压偏置	$V_{ocm}$ 引脚开路	-40	$\pm 8$	40	mV	A	
CM Vos	共模失调电压	$V_{ocm}$ 输入被驱动至 $(V_{s+}) - V_{s-} / 2$	$T_A = 25^\circ\text{C}$	-5	$\pm 2$	5	mV	A
			$T_A = 0^\circ\text{C}$ 至 $70^\circ\text{C}$	-6	$\pm 2$	5.8		B
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	-6.2	$\pm 2$	6.2		B
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-7	$\pm 2$	7.08		B
	共模失调电压温漂 <sup>(3)</sup>	$V_{ocm}$ 输入被驱动至 $(V_{s+}) - V_{s-} / 2$	-20	$\pm 4$	+20	$\mu\text{V}/^\circ\text{C}$	B	
	负电源的共模环路电源余量	相对于 $1/2 V_s$ CM Vos 的变化 $< \pm 12\text{mV}$	$T_A = 25^\circ\text{C}$	0.88			V	A
			$T_A = 0^\circ\text{C}$ 至 $70^\circ\text{C}$	0.91				B
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	0.94				B
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	0.94				B
	正电源的共模环路电源余量	相对于 $1/2 V_s$ CM Vos 的变化 $< \pm 12\text{mV}$	$T_A = 25^\circ\text{C}$	1.1			V	A
			$T_A = 0^\circ\text{C}$ 至 $70^\circ\text{C}$	1.15				B
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	1.2				B
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	1.2				B

- 测试等级 (所有值均通过表征和仿真进行设置) : (A) 在  $T_A \approx 25^\circ\text{C}$  条件下经过全面测试; 通过表征和仿真设置过热限制。(B) 未经过生产环境测试; 通过表征和仿真设置限制。(C) 典型值仅供参考。
- 该压摆率是通过大信号带宽估算的上升和下降时间的平均值, 如下所示:  $(V_p / \sqrt{2}) \cdot 2\pi \cdot f_{-3dB}$
- 输入失调电压漂移、输入偏置电流漂移、输入失调电流漂移和  $V_{ocm}$  漂移均为平均值, 计算它们的方法是采用最大范围环境温度端点处的数据, 计算差值, 然后除以温度范围。通过分配大量器件采样来设置最大漂移。测试或 QA 抽样测试未指定漂移。
- 规格为输入  $V_{ocm}$  引脚至差分输出平均电压。

## 6.6 电气特性 : $(V_{s+}) - V_{s-} = 3V$

在  $T_A \approx 25^\circ\text{C}$ 、 $V_{ocm} = \text{开路}$  (默认为  $1/2 V_s$ )、 $V_{OUT} = 2V_{PP}$ 、 $R_f = 402\ \Omega$ 、 $R_{load} = 499\ \Omega$ 、 $50\ \Omega$  输入匹配阻抗、 $G = 2V/V$ 、单端输入、差分输出和  $\overline{PD} = +V_s$  的情况下测得 (除非另有说明)；对于增益为  $2V/V$  的交流耦合测试电路，请参阅图 7-1，对于增益为  $2V/V$  的直流耦合测试电路，请参阅图 7-3

参数	测试条件	最小值	典型值	最大值	单位	测试等级 <sup>(1)</sup>
<b>交流性能</b>						
小信号带宽	$V_{out} = 100mV_{PP}$ , $G = 1$		600		MHz	C
	$V_{out} = 100mV_{PP}$ , $G = 2$ (请参阅图 7-1)		500			C
	$V_{out} = 100mV_{PP}$ , $G = 5$		200			C
	$V_{out} = 100mV_{PP}$ , $G = 10$		120			C
增益带宽积	$V_{out} = 100mV_{PP}$ , $G = 20$		850		MHz	C
大信号带宽	$V_{out} = 2V_{PP}$ , $G = 2$ (请参阅图 7-1)		300		MHz	C
0.1dB 平坦度带宽	$V_{out} = 2V_{PP}$ , $G = 2$ (请参阅图 7-1)		90		MHz	C
压摆率 <sup>(2)</sup>	$V_{out} = 2V$ 阶跃, FFPBW (请参阅图 7-1)		1300		V/ $\mu\text{s}$	C
上升/下降时间	$V_{out} = 2V$ 阶跃, $G = 2$ , 输入 $\leq 0.3ns$ $t_r$ (请参阅图 7-3)		1.8		ns	C
稳定时间	达到 1%, $V_{out} = 2V$ 阶跃, $t_r = 2ns$ , $G = 2$ (请参阅图 7-3)		5		ns	C
	达到 0.1%, $V_{out} = 2V$ 阶跃, $t_r = 2ns$ , $G = 2$ (请参阅图 7-3)		8			C
过冲和下冲	$V_{out} = 2V$ 阶跃, $G = 2$ , 输入 $\leq 0.3ns$ $t_r$ (请参阅图 7-3)		10%			C
100kHz 谐波失真	$V_{out} = 2V_{PP}$ , $G = 2$ , HD2 (请参阅图 7-1)		-140		dBc	C
	$V_{out} = 2V_{PP}$ , $G = 2$ , HD3 (请参阅图 7-1)		-140			C
10MHz 谐波失真	$V_{out} = 2V_{PP}$ , $G = 2$ , HD2 (请参阅图 7-1)		-92		dBc	C
	$V_{out} = 2V_{PP}$ , $G = 2$ , HD3 (请参阅图 7-1)		-89			C
二阶互调失真	$f = 10\text{MHz}$ , $100\text{kHz}$ 频率间隔, $V_{out}$ 包络 = $2V_{PP}$ ( $1V_{PP}$ /单音) (请参阅图 7-1)		-89		dBc	C
三阶互调失真	$f = 10\text{MHz}$ , $100\text{kHz}$ 频率间隔, $V_{out}$ 包络 = $2V_{PP}$ ( $1V_{PP}$ /单音) (请参阅图 7-1)		-87		dBc	C
输入电压噪声	$f > 100\text{kHz}$		2.2		nV/ $\sqrt{\text{Hz}}$	C
输入电流噪声	$f > 1\text{MHz}$		1.9		pA/ $\sqrt{\text{Hz}}$	C
过驱动恢复时间	2 倍输出过驱, 任一极性		20		ns	C
闭环输出阻抗	$f = 10\text{MHz}$ (差分)		0.1		$\Omega$	C



## 6.6 电气特性 : (Vs+) - Vs - = 3V (续)

在  $T_A \approx 25^\circ\text{C}$ 、 $V_{ocm} = \text{开路}$  (默认为  $1/2 V_s$ )、 $V_{OUT} = 2V_{PP}$ 、 $R_f = 402\ \Omega$ 、 $R_{load} = 499\ \Omega$ 、 $50\ \Omega$  输入匹配阻抗、 $G = 2V/V$ 、单端输入、差分输出和  $\overline{PD} = +V_s$  的情况下测得 (除非另有说明)；对于增益为  $2V/V$  的交流耦合测试电路，请参阅图 7-1，对于增益为  $2V/V$  的直流耦合测试电路，请参阅图 7-3

参数		测试条件	最小值	典型值	最大值	单位	测试等级 <sup>(1)</sup>
<b>直流性能</b>							
$A_{OL}$	开环电压增益		100	119		dB	A
	以输入为基准的失调电压	$T_A = 25^\circ\text{C}$	-450	$\pm 100$	400	$\mu\text{V}$	A
		$T_A = 0^\circ\text{C}$ 至 $70^\circ\text{C}$	-600	$\pm 100$	600		B
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	-700	$\pm 100$	700		B
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-850	$\pm 100$	850		B
	输入失调电压漂移 <sup>(3)</sup>	$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-2.4	$\pm 0.5$	2.4	$\mu\text{V}/^\circ\text{C}$	B
	输入偏置电流 (流出节点的电流为正电流)	$T_A = 25^\circ\text{C}$		9	12	$\mu\text{A}$	A
		$T_A = 0^\circ\text{C}$ 至 $70^\circ\text{C}$		9	12.5		B
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		9	13		B
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		9	13.5		B
	输入偏置电流漂移 <sup>(3)</sup>	$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		-5	15	$\text{nA}/^\circ\text{C}$	B
	输入失调电流	$T_A = 25^\circ\text{C}$	-500	$\pm 150$	500	nA	A
		$T_A = 0^\circ\text{C}$ 至 $70^\circ\text{C}$	-550	$\pm 150$	550		B
		$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	-580	$\pm 150$	580		B
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-620	$\pm 150$	620		B
	输入失调电流漂移 <sup>(3)</sup>	$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-1.3	$\pm 0.3$	1.3	$\text{nA}/^\circ\text{C}$	B
<b>输入</b>							
	共模输入低电平	1/2 $V_s$ 的 CMRR 降幅 < 3dB	$T_A = 25^\circ\text{C}$	$(V_s^-) - 0.2$	$(V_s^-) - 0.1$	V	A
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$(V_s^-) - 0.1$	$V_s^-$		B
	共模输入高电平	1/2 $V_s$ 的 CMRR 降幅 < 3dB	$T_A = 25^\circ\text{C}$	$(V_s^+) - 1.3$	$(V_s^+) - 1.2$	V	A
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$(V_s^+) - 1.3$			B
	共模抑制比	输入引脚电压为 $((V_s^+) - V_s^-)/2$	85	100		dB	A
	输入阻抗差模	输入引脚电压为 $((V_s^+) - V_s^-)/2$		$110 \parallel 0.85$		$\text{k}\Omega \parallel \text{pF}$	C
<b>输出</b>							
	输出电压低电平	$T_A = 25^\circ\text{C}$	$(V_s^-) + 0.2$	$(V_s^-) + 0.25$	V		A
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$(V_s^-) + 0.2$	$(V_s^-) + 0.25$			B
	输出电压高电平	$T_A = 25^\circ\text{C}$	$(V_s^+) - 0.25$	$(V_s^+) - 0.2$	V		A
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$(V_s^+) - 0.25$	$(V_s^+) - 0.2$			B
	输出电流驱动	$T_A = 25^\circ\text{C}$	$\pm 55$	$\pm 60$	mA		A
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$\pm 55$				B

## 6.6 电气特性 : (Vs+) - Vs - = 3V (续)


在  $T_A \approx 25^\circ\text{C}$ 、 $V_{ocm} = \text{开路}$  (默认为  $1/2 V_s$ )、 $V_{OUT} = 2V_{PP}$ 、 $R_f = 402\ \Omega$ 、 $R_{load} = 499\ \Omega$ 、 $50\ \Omega$  输入匹配阻抗、 $G = 2V/V$ 、单端输入、差分输出和  $\overline{PD} = +Vs$  的情况下测得 (除非另有说明)；对于增益为  $2V/V$  的交流耦合测试电路，请参阅图 7-1，对于增益为  $2V/V$  的直流耦合测试电路，请参阅图 7-3

参数		测试条件	最小值	典型值	最大值	单位	测试等级 <sup>(1)</sup>	
<b>电源</b>								
	额定工作电压		2.7	3	5.4	V	B	
	静态工作电流	$T_A = 25^\circ\text{C}$ , $V_{s+} = 3V$	9.3	9.7	10.1	mA	A	
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	9	9.7	10.6		B	
$\pm PSRR$	电源抑制比	任一电源引脚至差分 $V_{out}$	85	100		dB	A	
<b>断电</b>								
	启用电压阈值		$(V_{s-}) + 1.7$			V	A	
	禁用电压阈值				$(V_{s-}) + 0.7$	V	A	
	禁用引脚偏置电流	$\overline{PD} = V_{s-} \rightarrow V_{s+}$		20	50	nA	B	
	关断静态电流	$\overline{PD} = (V_{s-}) + 0.7V$		2	30	$\mu\text{A}$	A	
		$\overline{PD} = V_{s-}$		1.0	8.0		A	
	开通延时时间	$\overline{PD} = \text{低电平至 } V_{out} = \text{最终值的 } 90\% \text{ 的时间}$		100		ns	C	
	关断延时时间	$\overline{PD} = \text{低电平至 } V_{out} = \text{最终值的 } 10\% \text{ 的时间}$		60		ns	C	
<b>输出共模电压控制<sup>(4)</sup></b>								
	小信号带宽	$V_{ocm} = 100mV_{PP}$		140		MHz	C	
	压摆率 <sup>(2)</sup>	$V_{ocm} = 1V$ 阶跃		350		V/ $\mu\text{s}$	C	
	增益		0.975	0.987	0.990	V/V	A	
	输入偏置电流	流出节点的电流被视为正电流	-0.7	0.1	0.7	$\mu\text{A}$	A	
	输入阻抗	$V_{ocm}$ 输入被驱动至 $(V_{s+}) - V_{s-} / 2$		$47 \parallel 1.2$		$k\ \Omega \parallel pF$	C	
	相对于 $(V_{s+}) - V_{s-} / 2$ 的默认电压偏置	$V_{ocm}$ 引脚开路	-40	$\pm 10$	40	mV	A	
CM Vos	共模失调电压	$V_{ocm}$ 输入被驱动至 $(V_{s+}) - V_{s-} / 2$	$T_A = 25^\circ\text{C}$	-5	$\pm 2$	5	mV	A
			$T_A = 0^\circ\text{C}$ 至 $70^\circ\text{C}$	-5.8	$\pm 2$	5.8		B
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	-6.2	$\pm 2$	6.2		B
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	-7	$\pm 2$	7		B
	共模失调电压温漂 <sup>(3)</sup>	$V_{ocm}$ 输入被驱动至 $(V_{s+}) - V_{s-} / 2$	-20	$\pm 4$	20	$\mu\text{V}/^\circ\text{C}$	B	
	负电源的共模环路电源余量	相对于 $1/2 V_s$ CM Vos 的变化 $< \pm 12mV$	$T_A = 25^\circ\text{C}$	0.88			V	A
			$T_A = 0^\circ\text{C}$ 至 $70^\circ\text{C}$	0.91				B
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	0.94				B
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	0.94				B
	正电源的共模环路电源余量	相对于 $1/2 V_s$ CM Vos 的变化 $< \pm 12mV$	$T_A = 25^\circ\text{C}$	1.1			V	A
			$T_A = 0^\circ\text{C}$ 至 $70^\circ\text{C}$	1.15				B
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	1.2				B
			$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	1.2				B

- (1) 测试等级 (所有值均通过表征和仿真进行设置) : (A) 在  $T_A \approx 25^\circ\text{C}$  条件下经过全面测试; 通过表征和仿真设置过热限制。(B) 未经过生产环境测试; 通过表征和仿真设置限制。(C) 典型值仅供参考。
- (2) 该压摆率是通过大信号带宽估算的上升和下降时间的平均值, 如下所示:  $(V_p / \sqrt{2}) \cdot 2\pi \cdot f_{-3dB}$
- (3) 输入失调电压漂移、输入偏置电流漂移、输入失调电流漂移和  $V_{ocm}$  漂移均为平均值, 计算它们的方法是采用最大范围环境温度端点处的数据, 计算差值, 然后除以温度范围。通过分配大量器件采样来设置最大漂移。测试或 QA 抽样测试未指定漂移。
- (4) 规格为输入  $V_{ocm}$  引脚至差分输出平均电压。


### 6.7 典型特性：5V 单电源

在  $V_{S+} = 5V$ 、 $V_{S-} = GND$ 、 $V_{ocm}$  开路、 $50\Omega$  单端输入至差分输出、增益 =  $2V/V$ 、 $R_{load} = 500\Omega$  和  $T_A \approx 25^\circ C$  的情况下测得 (除非另有说明)




$R_f = 402\Omega$ ，有关电阻器值，请参阅图 7-1 和表 8-1

图 6-1. 小信号频率响应与增益间的关系




请参阅图 7-1

图 6-2. 频率响应与  $V_{opp}$  之间的关系




$V_{out} = 100mV_{pp}$ ，请参阅图 7-1 ( $V_{ocm}$  经过调节)

图 6-3. 小信号频率响应与  $V_{ocm}$  之间的关系




$V_{out} = 100mV_{pp}$ ，请参阅图 7-1 ( $R_L$  经过调节)

图 6-4. 小信号频率响应与  $R_{load}$  ( $R_L$ ) 之间的关系



负载上  $100mV_{pp}$ ， $A_v = 2$  (请参阅图 7-11)，在  $C_{load}$  之前的输出端添加两个串联  $R_o$

图 6-5. 小信号频率响应与  $C_{load}$  之间的关系




$R_o$  是连接到差分  $C_{load}$  的两个串联输出电阻器 (与  $500\Omega$  电阻并联)，请参阅图 7-11 和表 8-1

图 6-6. 建议的  $R_o$  与  $C_{load}$  之间的关系


### 6.7 典型特性：5V 单电源（续）

在  $V_{s+} = 5V$ 、 $V_{s-} = GND$ 、 $V_{ocm}$  开路、 $50\Omega$  单端输入至差分输出、增益 =  $2V/V$ 、 $R_{load} = 500\Omega$  和  $T_A \approx 25^\circ C$  的情况下测得（除非另有说明）




50MHz 输入，0.3ns 输入边沿速率，单端转差分输出，直流耦合，请参阅图 7-3

图 6-7. 小信号和大信号阶跃响应




$A_v = 2$ ，500mV<sub>PP</sub> 输出连接到 22pF Load，请参阅图 7-11

图 6-8. 容性负载的阶跃响应



$G = 5V/V$ ，50MHz 输入，0.3ns 输入边沿速率，单端输入至差分输出，请参阅图 7-3

图 6-9. 小信号和大信号阶跃响应




$G = 5V/V$ ，500mV<sub>PP</sub> 输出连接到 22pF Load，请参阅图 7-11 和表 8-1

图 6-10. 容性负载的阶跃响应


### 6.7 典型特性：5V 单电源（续）

在  $V_{s+} = 5V$ 、 $V_{s-} = GND$ 、 $V_{ocm}$  开路、 $50\ \Omega$  单端输入至差分输出、增益 =  $2V/V$ 、 $R_{load} = 500\ \Omega$  和  $T_A \approx 25^\circ C$  的情况下测得（除非另有说明）




以 2ns 输入转换时间进行仿真（请参阅图 7-3）

图 6-11. 小信号和大信号阶跃稳定时间




单端到差分增益为 2（请参阅图 7-3），  
2 倍输入过驱

图 6-12. 过驱恢复性能




$V_o = 2V_{pp}$ ，请参阅图 7-1

图 6-13. 谐波失真随频率变化的情况




$f = 10MHz$ ，请参阅图 7-1

图 6-14. 谐波失真与输出摆幅之间的关系



单音  $1V_{pp}$ ，请参阅图 7-1

图 6-15. IMD2 和 IM3 随频率变化的情况





$f = 10MHz$ ，请参阅图 7-1（ $R_{load}$  经过调节）

图 6-16. 谐波失真与  $R_{load}$  之间的关系



### 6.7 典型特性：5V 单电源（续）

在  $V_{s+} = 5V$ 、 $V_{s-} = GND$ 、 $V_{ocm}$  开路、 $50\Omega$  单端输入至差分输出、增益 =  $2V/V$ 、 $R_{load} = 500\Omega$  和  $T_A \approx 25^\circ C$  的情况下测得（除非另有说明）




### 6.8 典型特性：3V 单电源

在  $V_{s+} = 3V$ 、 $V_{s-} = GND$ 、 $V_{ocm}$  开路、 $50\Omega$  单端输入至差分输出、增益 =  $2V/V$ 、 $R_{load} = 500\Omega$  和  $T_A \approx 25^\circ C$  的情况下测得（除非另有说明）




### 6.8 典型特性：3V 单电源（续）

在  $V_{s+} = 3V$ 、 $V_{s-} = GND$ 、 $V_{ocm}$  开路、 $50\ \Omega$  单端输入至差分输出、增益 =  $2V/V$ 、 $R_{load} = 500\ \Omega$  和  $T_A \approx 25^\circ C$  的情况下测得（除非另有说明）




$V_{out} = 100mV_{pp}$ ，请参阅图 7-1（ $V_{ocm}$  经过调节）

图 6-21. 小信号频率响应与  $V_{ocm}$  之间的关系




$V_{out} = 100mV_{pp}$ ，请参阅图 7-1（ $R_{load}$  经过调节）

图 6-22. 小信号频率响应与  $R_{load}$  之间的关系




负载上  $100mV_{pp}$ ， $A_v = 2$ （请参阅图 7-11），在  $Cloud$  之前的输出端添加两个串联  $R_o$

图 6-23. 小信号频率响应与  $Cloud$  之间的关系




输出端的两个  $R_o$  连接到差分  $Cloud$ （与  $500\ \Omega$  电阻并联），请参阅图 7-11 和表 8-1

图 6-24. 建议的  $R_o$  与  $Cloud$  之间的关系



$50MHz$  输入， $0.3ns$  输入边沿速率，单端输入至差分输出，直流耦合，请参阅图 7-3

图 6-25. 小信号和大信号阶跃响应




$500mV_{pp}$  输出连接到  $22pF$   $Cloud$ ，请参阅图 7-11（ $V_{s+} = 3V$ ， $V_{ocm} = 1.5V$ ）

图 6-26. 容性负载的阶跃响应


### 6.8 典型特性：3V 单电源（续）

在  $V_{s+} = 3V$ 、 $V_{s-} = GND$ 、 $V_{ocm}$  开路、 $50\Omega$  单端输入至差分输出、增益 =  $2V/V$ 、 $R_{load} = 500\Omega$  和  $T_A \approx 25^\circ C$  的情况下测得（除非另有说明）




$G = 5V/V$ ,  $50MHz$  输入,  $0.3ns$  输入边沿速率, 单端输入至差分输出, 请参阅图 7-1

图 6-27. 小信号和大信号阶跃响应




$G = 5V/V$ ,  $500mVpp$  输出连接到  $22pF$  Load, 请参阅图 7-11 和表 8-1

图 6-28. 容性负载的阶跃响应




以  $2ns$  输入转换时间进行仿真, (请参阅图 7-3)

图 6-29. 小信号和大信号阶跃稳定时间




单端到差分增益为 2 (请参阅图 7-3),  $> 2$  倍的输入过驱

图 6-30. 过驱恢复性能



$2V_{PP}$  输出, 请参阅图 7-1 ( $V_{s+} = 3V$ ,  $V_{ocm} = 1.5V$ )

图 6-31. 谐波失真随频率变化的情况




$f = 10MHz$ , 请参阅图 7-1 ( $V_{s+} = 3V$ ,  $V_{ocm} = 1.5V$ )

图 6-32. 谐波失真与输出摆幅之间的关系




### 6.8 典型特性：3V 单电源（续）

在  $V_{s+} = 3V$ 、 $V_{s-} = GND$ 、 $V_{ocm}$  开路、 $50\ \Omega$  单端输入至差分输出、增益 =  $2V/V$ 、 $R_{load} = 500\ \Omega$  和  $T_A \approx 25^\circ C$  的情况下测得（除非另有说明）




单音  $1V_{PP}$ ，请参阅图 7-1 ( $V_{s+} = 3V$ ， $V_{ocm} = 1.5V$ )

图 6-33. IMD2 和 IM3 随频率变化的情况




$f = 10MHz$ ，请参阅图 7-1 ( $V_{s+} = 3V$ ， $V_{ocm} = 1.5V$ )

图 6-34. 谐波失真与  $R_{load}$  之间的关系



$f = 10MHz$ ， $2V_{PP}$  输出，  
请参阅图 7-3 ( $V_{ocm}$  经过调节)

图 6-35. 谐波失真与  $V_{ocm}$  之间的关系



$f = 10MHz$ ， $2V_{PP}$  输出，  
有关增益设置，请参阅图 7-1 和表 8-1

图 6-36. 谐波失真与增益间的关系

### 6.9 典型特性：3V 至 5V 电源电压范围

在  $V_{S+} = 3V$  和  $5V$ 、 $V_{S-} = GND$ 、 $V_{ocm}$  开路、 $50\Omega$  单端输入至差分输出、增益 =  $2V/V$ 、 $R_{load} = 500\Omega$  和  $T_A \approx 25^\circ C$  的情况下测得 (除非另有说明)





图 6-37. 主放大器差分开环增益和相位与频率之间的关系



单端输入至差分输出，仿真差分输出阻抗，(闭环)增益为 2 和 5，请参阅图 7-1

图 6-38. 闭环输出阻抗






图 6-39. 输入点噪声随频率变化的情况




单端输入至差分输出，增益为 2 (请参阅图 7-1)，使用 1% 电阻器进行仿真，最坏情况失配

图 6-40. 输出平衡误差随频率变化的情况



共模输入至差分输出，增益为 2 的仿真

图 6-41. CMRR 随频率变化的情况



单端转差分，增益为 2 (请参阅图 7-1)

PSRR 仿真至差分输出

图 6-42. PSRR 随频率变化的情况

### 6.9 典型特性：3V 至 5V 电源电压范围（续）

在  $V_{S+} = 3V$  和  $5V$ 、 $V_{S-} = GND$ 、 $V_{ocm}$  开路、 $50\ \Omega$  单端输入至差分输出、增益 =  $2V/V$ 、 $R_{load} = 500\ \Omega$  和  $T_A \approx 25^\circ C$  的情况下测得（除非另有说明）




图 6-43. 共模，小信号和大信号响应 ( $V_{ocm}$  引脚驱动)






图 6-44. 共模，小阶跃和大阶跃响应 ( $V_{ocm}$  引脚驱动)




$V_{ocm}$  输入由低阻抗源驱动至  $1/2 V_S$ ，或允许悬空并默认为  $1/2 V_S$

图 6-45. 输出共模噪声




37 个器件的平均  $V_{ocm}$  输出偏移，标准偏差  $< 2.5mV$ ，请参阅图 7-3

图 6-46.  $V_{ocm}$  偏移与  $V_{ocm}$  设置之间的关系



单端到差分增益为 2（请参阅图 7-1），PSRR 用于差分输出的负电源（1kHz 仿真）

图 6-47. -PSRR 与  $V_{ocm}$  接近  $V_{S-}$  之间的关系









单端到差分增益为 2（请参阅图 7-1），PSRR 用于差分输出的正电源（1kHz 仿真）

图 6-48. +PSRR 与  $V_{ocm}$  接近  $V_{S+}$  之间的关系


### 6.9 典型特性：3V 至 5V 电源电压范围（续）

在  $V_{S+} = 3V$  和  $5V$ 、 $V_{S-} = GND$ 、 $V_{ocm}$  开路、 $50\ \Omega$  单端输入至差分输出、增益 =  $2V/V$ 、 $R_{load} = 500\ \Omega$  和  $T_A \approx 25^\circ C$  的情况下测得（除非另有说明）



### 6.9 典型特性：3V 至 5V 电源电压范围（续）

在  $V_{S+} = 3V$  和  $5V$ 、 $V_{S-} = GND$ 、 $V_{ocm}$  开路、 $50\ \Omega$  单端输入至差分输出、增益 =  $2V/V$ 、 $R_{load} = 500\ \Omega$  和  $T_A \approx 25^\circ C$  的情况下测得（除非另有说明）



最大差分输出摆幅，1/2  $V_{S+}$  时的  $V_{ocm}$

图 6-55. 最大  $V_{opp}$  与  $R_{load}$  之间的关系






图 6-56. 电源电流与  $\overline{PD}$  电压之间的关系




$V_{ocm}$  输入悬空，3 个批次，总共 2962 个器件

图 6-57. 相对于  $V_{S+}/2$  默认值的共模输出偏移




输入驱动  $1/2 V_{S+}$ ，3 个批次，总共 2962 个器件

图 6-58. 相对于驱动  $V_{ocm}$  的共模输出偏移



10MHz，1V<sub>pp</sub> 输入单端转差分，增益为 2，  
请参阅图 7-3

图 6-59.  $\overline{PD}$  开启波形



10MHz，1V<sub>pp</sub> 输入单端转差分，增益为 2，  
请参阅图 7-3

图 6-60.  $\overline{PD}$  关闭波形

## 7 参数测量信息

### 7.1 示例特性表征电路

THS4541 具有精密运算放大器的经调整输入失调电压，可提供全差分放大器 (FDA) 设计的优势。FDA 是一种极其灵活的器件，可提供以可设置输出共模电平为中心的纯差分输出信号。主要选项包括单端或差分输入、交流耦合或直流耦合信号路径、增益目标和电阻值的选择。图 6-1 至图 6-36 展示了单端转差分设计在更具挑战性的应用要求下的特性表征。差分源当然会受到支持，并且通常更易于实现和分析。

由于大多数实验室设备都是单端设备，因此表征电路通常使用单端、匹配的  $50\ \Omega$  输入端接至 FDA 输出引脚上的差分输出。然后根据测试和频率范围，通过各种平衡-非平衡变压器 (或变压器) 将该输出转换回单端输出。直流耦合、阶跃响应测试使用两个具有迹线数学运算功能的  $50\ \Omega$  示波器输入。图 7-1 展示了任何单端转差分、交流耦合表征曲线的起始电路。




图 7-1. 交流耦合、单端源转差分、增益为 2V/V 的测试电路

图 7-1 显示了大多数表征图如何将  $R_f$  ( $R_{f1} = R_{f2}$ ) 值固定在  $402\ \Omega$ 。该元件值在应用中十分灵活，但  $402\ \Omega$  为与该值相关的寄生问题提供了一个很好的折衷方案，特别是：

- 更大输出负载。FDA 看起来像一个反相运算放大器设计，其中两个反馈电阻器成为输出端的附加负载。图 7-1 显示了近似的总差分负载为  $500\ \Omega \parallel 804\ \Omega = 308\ \Omega$ 。
- 电阻器值导致的噪声贡献。电阻器会贡献  $4kTR$  项并为输入电流噪声提供增益 (请参阅节 7.5)。
- 输入求和节点处的寄生反馈极点。由反馈  $R$  值和  $0.85\text{pF}$  差分输入电容 (以及任何电路板布局布线寄生电容) 创建的该极点会在噪声增益中引入零点，从而在大多数情况下降低相位裕度。必须管理此效应以实现出色的频率响应平坦度或阶跃响应过冲。与较低的值相比，所选的  $402\ \Omega$  值确实会稍微降低相位裕度，但与标称值  $500\ \Omega$  相比，不会显著降低输出引脚上的负载。

图 7-1 展示了频域表征曲线的起始选项。然后，修改各种元件以显示其对一系列设计目标的影响，特别是：

- 通过调整  $R_t$  和 2 个  $R_g$  元件（保持  $50\ \Omega$  输入匹配阻抗）来更改增益设置。
- 输出负载，包括阻性和容性负载测试。
- 电源设置。大多数情况下，单个  $+5V$  测试使用  $\pm 2.5V$  电源， $+3V$  测试使用  $\pm 1.5V$  电源。
- 禁用控制引脚连接到  $V_{s+}$ ，用于任何活动通道测试。

由于大多数网络和频谱分析仪都是单端输入，因此 THS4541 表征测试中的输出网络通常显示通过平衡-非平衡变压器连接到单端  $50\ \Omega$  负载的所需负载，同时显示从平衡-非平衡变压器输出返回到平衡-非平衡变压器的  $50\ \Omega$  源。例如，图 7-2 展示了一个用于图 7-1 的宽带 MA/Com 平衡-非平衡变压器。该网络展示了 THS4541 的  $500\ \Omega$  差分负载，但连接到网络分析仪的是一个交流耦合  $50\ \Omega$  源。失真测试通常使用频率较低的直流隔离平衡-非平衡变压器（例如 TT1-6T），该变压器从图 7-2 的宽带接口旋转  $90^\circ$ 。




图 7-2. 单端、双端接、交流耦合、 $50\ \Omega$  接口的示例  $500\ \Omega$  负载

该方法允许使用更高的差分负载，但宽带  $50\ \Omega$  输出匹配以相当大的信号路径插入损耗为代价。该损耗对于表征而言是可以接受的，并且被归一化以显示表征曲线。

图 7-3 展示了用作时域或直流耦合测试的起始电路，其中说明了图 6-25 和图 6-27 中使用的  $5V/V$  增益设置。




图 7-3. 针对  $5V/V$  增益设置的直流耦合、单端转差分、基本测试电路

在本例中，输入是直流耦合输入，具有  $50\ \Omega$  输入源阻抗匹配，相对于差分输出具有  $5V/V$  的增益，并且同样驱动标称  $500\ \Omega$  的负载。在使用单电源的情况下， $V_{ocm}$  控制输入可以悬空（默认为  $1/2 V_s$ ）或在  $V_{ocm}$  环路允许的范围内驱动（请参阅 [电气特性](#) 表中  $V_{ocm}$  的余量限制）。要使用该电路进行阶跃响应测量，请使用  $250\ \Omega$  网络加载两个输出中的每一个，转换为  $50\ \Omega$  源阻抗驱动到两个  $50\ \Omega$  示波器输入。然后，区分示波器输入以生成 [图 6-9](#) 和 [图 6-27](#) 的阶跃响应。[图 7-4](#) 展示了输出接口电路。该接地接口从输出  $V_{ocm}$  电压中拉取直流负载电流，以实现单电源运行。使用平衡双极电源运行该测试可消除此直流负载电流并提供类似的波形结果。




图 7-4. 差分、双端接、直流耦合、 $50\ \Omega$  示波器接口的示例  $500\ \Omega$  负载

## 7.2 频率响应波形因素

[图 6-1](#) 说明了使用 [图 7-1](#) 的电路中  $402\ \Omega$  固定反馈电阻器时小信号响应波形与增益之间的关系。THS4541 是基于电压反馈的 FDA，显示出随增益设置而变化的响应波形，这在很大程度上取决于环路增益交叉频率和交叉点处的相位裕度。该环路增益交叉频率是开环响应和噪声增益相交的位置（在此处环路增益下降为 1）。噪声增益是从输出返回到差分输入的分压器的倒数；在每个反馈路径上使用平衡分压器分压比。通常，噪声增益 (NG) 不等于提供来自源阻抗的输入匹配的设计的信号增益。NG 由  $1 + R_f / (反相求和点至地的总阻抗)$  给出。通过使用在 [表 8-1](#) 的增益扫描中计算的电阻器值，并重复该显示 NG 的扫描，可得到 [表 7-1](#)，其中仅显示确切的 R 求解值。

表 7-1.  $R_f = 402\ \Omega$  时扫描增益的电阻值和噪声增益<sup>(1)</sup>

信号增益	$R_t$ , 确切值 ( $\Omega$ )	$R_{g1}$ , 确切值 ( $\Omega$ )	$R_{g2}$ , 确切值 ( $\Omega$ )	噪声增益
1	55.2	399	425	1.94
2	60.1	191	218	2.85
3	65.6	124	153	3.63
4	72	89.7	119	4.37
5	79.7	67.8	98.3	5.09
6	89.1	54.2	86.5	5.65
7	101	43.2	76.6	6.25
8	117	35.2	70.1	6.74
9	138	29	65.8	7.11
10	170	23.6	62.5	7.44
11	220	18.7	59.3	7.78
12	313	14.6	57.7	7.97
13	545	10.8	56.6	8.11
14	2209	7.26	56.1	8.16



NG 对于带宽和所有输出误差项 (如直流失调电压和噪声) 而言至关重要。对于低速器件, 通常只考虑直流噪声增益。不过, 对于环路增益交叉频率大于 300MHz 的 THS4541, 反馈网络会为差分求和点产生一个寄生极点, 从而导致噪声增益随频率增加。该极点导致的交叉频率低于在环路周围增加相移时的预期交叉频率。考虑图 7-5 中的反馈网络 (单端), 其中显示了 402 Ω 反馈电阻器上的寄生 0.2pF 电容。THS4541 的 0.85pF 差分输入电容被转换为单端作为该单侧分析电路的 1.7pF 寄生电容 (显示的 Rg 在图 7-1 为 Rg2)。




图 7-5. 使用 402 Ω 并匹配到 50 Ω 源、增益为 2 的配置的反馈网络

图 7-5 中从 Vout 到 Vin 的响应波形有一个极点, 然后出现一个零点。为了描述 NG, 将图 7-5 中的 Vin 和 Vout 的拉普拉斯变换反转以提供方程式 1 的频率相关 NG 响应, 其中首先出现一个零点, 然后出现一个极点。

$$NG = \left(1 + \frac{C_{in}}{C_f}\right) \frac{s + \frac{R_f}{R_g}}{s + \frac{1}{R_f \cdot C_f}} \quad (1)$$

零点位置是关键。使用图 7-5 中增益为 2 的值, 估计 NG 中的零点为 588MHz。在电路板布局布线中, 将差分或单端求和点的寄生电容限制在接地平面或电源平面上是至关重要的。

使用该反馈模型以及 THS4541 的开环增益和相位数据, 可以绘制 Aol 和 NG 随频率变化的曲线, 如图 7-6 所示, 其中噪声增益的峰值将交点拉回到频率中。




图 7-6. 图 7-1 中较低增益的 Aol 和噪声增益图

为了评估闭环带宽和峰值，必须从 THS4541 Aol 相位中减去噪声增益相位，以获得环路周围的总相位，如图 7-7 所示。




图 7-7. 图 6-1 中三个较低增益的环路增益相位

通过图 7-6 和图 7-7，使用表 7-2，将这些交叉处的环路增益交叉频率和相位裕度制成表格，以说明图 6-1 的响应波形。

表 7-2. 图 6-1 中增益 0.1、1 和 2 的估计交叉频率和相位裕度

增益	直流 NG (V/V)	0dB LG (MHz)	相位裕度 (°)
0.1	1.1	457	18
1	1.94	380	41
2	2.85	302	59

根据这些交叉 (或 0dB 环路增益) 频率，当相位裕度小于  $65^\circ$  时，得到的  $f_{-3dB}$  的一个很好的近似值是将交叉频率乘以 1.6。理想情况下，环路增益交叉点处的  $65^\circ$  相位裕度可提供平坦的巴特沃斯闭环响应。增益为 2 的设置 的  $59^\circ$  相位裕度说明了在  $1.6 \times 302\text{MHz} = 483\text{MHz}$  条件下几乎平坦的响应，这是使用与测量的 500MHz SSBW 非常匹配的  $f_{-3dB}$  估算出的。

0.1V/V 衰减器设置中非常低的相位裕度说明了图 6-1 中的高峰值响应。如节 9.2.1 所示，可以使用反馈电容器和输入端的差分电容器轻松补偿该峰值。

通过在环路增益分析中考虑噪声增益零点，可知使用相对较低的反馈电阻器值和尽可能减小 THS4541 输入引脚上的布局寄生电容以降低该反馈极点的影响的重要性。TINA 模型很好地预测了这些问题 (该模型包括 0.85pF 差分内部电容)；在仿真中的求和点上添加任何估算的外部寄生电容，以更准确地预测响应波形。

### 7.3 I/O 余量注意事项

大多数设计的起点通常是分配一个输出共模电压。对于交流耦合信号路径，该电压通常是默认的  $1/2 V_s$  电压，以保持围绕中心  $V_{ocm}$  的足够大的输出摆幅。对于直流耦合设计，设置该电压时要考虑到  $V_{ocm}$  控制规格中所示的电源所需的最小余量。根据目标输出  $V_{ocm}$ ，下一步是验证所需的输出差分  $V_{pp}$  是否保持在电源电压范围内。对于任何所需的差分  $V_{opp}$ ，检查绝对最大输出引脚摆幅是否符合 [方程式 2](#) 和 [方程式 3](#)，并确认它们是否处于该轨到轨 (RR) 输出器件的电源轨范围内。

$$V_{o_{min}} = V_{ocm} - \frac{V_{opp}}{4} \quad (2)$$

$$V_{o_{max}} = V_{ocm} + \frac{V_{opp}}{4} \quad (3)$$

例如，在使用单个 3.3V 电源驱动具有 0.95V<sub>cm</sub> 控制的 ADC3223 时，最大输出摆幅由 0.95V<sub>cm</sub> 至接地电平以上 +0.2V 的负向信号设置。该 0.75V 单侧摆幅变成以标称 0.95V<sub>cm</sub> 输出共模为中心的可用  $4 \times 0.75V = 3V_{pp}$  差分。在高侧，最大输出为  $0.95 + 0.75 = 1.7V$ 。该结果完全处于允许的最大值  $3.3V - 0.2V = 3.1V$  之内。该  $3V_{pp}$  也远远超过此 ADC 所需的最大  $2V_{pp}$  满量程差分输入。不过，如果 ADC 的级间滤波器增加了插入损耗，则具有该额外摆幅范围很有用。

确认输出余量后，输入结也必须保持在其工作范围内。输入范围扩展到负电源电压（在整个温度范围内）；因此，输入范围限制通常只出现在正电源附近，在整个温度范围内需要最大 1.3V 的余量。

输入引脚在由外部电路设计、所需输出  $V_{ocm}$  和输入信号特性设定的电压下工作。对于输入  $V_{icm}$  电压不随输入信号移动的差分至差分设计，需要考虑两种配置：

- 交流耦合、差分输入设计的  $V_{icm}$  等于输出  $V_{ocm}$ 。输入  $V_{icm}$  需要大约 1.3V 的正电源余量；因此，该值的最大  $V_{ocm}$  从 1.2V 的  $V_{ocm}$  正余量要求降低到输入引脚所需的 1.3V。在整个温度范围内，输出  $V_{ocm}$  的下限约为 0.95V 至负电源电压，完全处于输入  $V_{icm}$  的 0V 最小余量范围内。
- 对于直流耦合、差分输入设计，检查从源  $V_{cm}$  到 THS4541  $V_{ocm}$  设置的分压器，以确认产生的分压器所求解的输入  $V_{icm}$  处于允许的范围内。如果源  $V_{cm}$  可以在某个电压范围内变化，则必须在该范围内验证此结果。

对于单端输入至差分输出设计，有一个由外部配置设置的直流  $V_{icm}$  电压，以其为中心有一个与小信号相关的摆幅。需要考虑的两种情况是：

- 交流耦合、单端输入转差分设计的平均输入  $V_{icm}$  等于输出  $V_{ocm}$  电压，具有以该  $V_{ocm}$  为中心、等于输入电压的交流耦合摆幅。
- 直流耦合、单端输入转差分设计的标称输入  $V_{icm}$  由源信号共模和输出  $V_{ocm}$  设置进行设置，具有以直流  $V_{icm}$  电平为中心的信号相关小摆幅，该摆幅由分压器设置。

为任何单端输入转差分输出设计推导  $V_{icm}$  电压范围的一种方法是：确定 FDA 输出的非信号输入侧的电压摆幅，然后简单地将其分压器返回到接地的输入引脚或在该侧使用的直流基准。[图 7-8](#) 显示了一个示例分析，其中 [图 7-1](#) 中的电路被简化为仅显示戴维南等效源阻抗。




图 7-8. 图 7-1 中的输入摆幅分析电路 (采用戴维南等效源)

对于该交流耦合输入分析, 标称直流输入  $V_{icm}$  就是输出  $V_{ocm}$  (在本示例设计中为  $2.5V$ )。然后, 考虑反馈网络的下侧, 任何所需的最大输出差分  $V_{PP}$  在  $R_{g2}$  和  $R_{f2}$  的连接处生成已知的交流  $V_{PP}$ 。例如, 如果设计需要最大  $4V_{PP}$  差分输出, 则每个 FDA 输出引脚的电平为  $V_{ocm} (= 2.5V) \pm 1V$ , 然后返回到  $V_{icm}$ , 从而产生以  $V_{ocm}$  的直流设置为中心的  $\pm 1V \times 221/(221 + 402) = \pm 0.355V$ 。该评估单端转差分设计的输入  $V_{icm}$  范围的简单方法可以应用于使用 FDA 的任何设计, 方法是分压器的输入侧电路缩减至信号源和地或电压基准 (在非信号输入侧)。

#### 7.4 输出直流误差和漂移计算以及电阻器不平衡的影响

THS4541 在整个  $-40^{\circ}C$  至  $+125^{\circ}C$  工作范围内提供经调整的输入失调电压和极低的温漂。该失调电压与其他几个误差贡献项相结合, 产生一个初始的  $25^{\circ}C$  差分失调误差范围, 然后是温度漂移。对于每个误差项, 必须为该项分配一个增益。对于该分析, 仅考虑直流耦合信号路径。一个新的输出误差来源 (相对于典型的运算放大器分析) 来自于不匹配的电阻器值和比率可能对 FDA 两侧产生的影响。任何共模电压或漂移都会通过外部反馈和增益设置电阻器容差以及标准值的近似值引起的轻微失配而产生差分输出误差。

误差项 ( $25^{\circ}C$  和漂移) 以及输出差分电压的增益包括:

- 输入失调电压 - 该电压的增益等于噪声增益或  $1 + R_f/R_g$ , 其中  $R_g$  是从输入引脚返回源或直流基准 (通常为接地) 的总直流阻抗。
- 输入失调电流 - 该电流通过平均反馈电阻器值对差分输出有增益。

其余项来自绝对反馈电阻器失配和 FDA 每一侧分压比失配的假设范围。这些电阻器失配项中的第一项是由于  $R_f$  失配而产生差分输出偏移的输入偏置电流。为简单起见,  $R_f$  和  $R_g$  的上限值称为  $R_{f1}$  和  $R_{g1}$ , 其比率为  $R_{f1}/R_{g1} \equiv G_1$ 。较低的元件定义为  $R_{f2}$  和  $R_{g2}$ , 其比率为  $R_{f2}/R_{g2} \equiv G_2$ 。为了计算最坏情况的贡献, 设计电阻器容差的最大变化用于绝对和比率失配。例如, 采用容差为  $\pm 1\%$  的电阻器, 最坏情况下的  $G_1$  比标称值高  $2\%$ ,  $G_2$  比标称值低  $2\%$ , 最坏情况下的  $R_f$  值失配也为  $2\%$ 。对于在单端至差分级上具有  $R_t$  和  $R_{g1}$  的匹配阻抗设计, 标准值近似会在初始反馈比率中施加一个固定的失配, 而电阻器容差会在该初始比率失配上增加一个失配。将选定的外部电阻器容差定义为  $\pm T$  (因此对于容差为  $1\%$  的电阻器,  $T = 0.01$ )。

- 偏置电流误差的总增益为  $\pm 2 \times T \times R_{fnom}$

如果两个反馈比  $G1$  和  $G2$  不相等，任何产生输出共模电平或温度偏移的因素也会产生输出差分误差项。试图在输出共模中产生偏移的错误会被共模控制环路覆盖，其中任何反馈比不匹配都会在  $V_{ocm}$  输出周围产生平衡的差分误差。

从共模项和反馈比失配中产生差分误差的项包括所需的  $V_{ocm}$  电压、任何源共模电压、基准偏置到  $V_{ocm}$  控制引脚的任何漂移，以及任何内部偏移和漂移  $V_{ocm}$  控制路径。

仅考虑输出共模控制和源共模电压 ( $V_{icm}$ )，使用 [方程式 4](#) 完成到输出差分偏移的转换：

$$V_{od} = \frac{V_{ocm}(G1 - G2) - V_{icm}(G1 - G2)}{1 + \frac{G1 + G2}{2}} \quad (4)$$

在忽略由于标准值近似而导致的任何  $G1$  和  $G2$  不匹配的情况下，可以根据标称  $R_f/R_g \equiv G$  和容差  $T$  来修改这两项的转换增益，如 [方程式 5](#) 所示。随着  $G$  增加，该转换增益接近  $4T$ ，这是这些项输出差分偏移的最坏情况增益。

$$\frac{V_{od}}{V_{ocm}} = \frac{G}{(1 + G)} \cdot \frac{4T}{(1 - T^2)} \quad (5)$$

差分输出误差的转换增益适用于两个误差项： $V_{ocm}$ （假设输入控制引脚被驱动且不悬空）和源  $V_{icm}$  电压。在本例中，假设源共模电压为  $0V$ 。如果不是该值，则将此增益应用于预期应用中的源共模值或范围。

作为使用这些项来估计最坏情况输出  $25^\circ C$  误差带和最坏情况漂移（通过将所有误差项独立相加）的完整示例，使用 [图 7-3](#) 的  $2V/V$  增益配置， $R_f = 402 \Omega$ ，并假设电阻器容差为  $\pm 1\%$ ，采用 [图 7-9](#) 中使用的标准值。




图 7-9. 直流耦合增益为 2， $R_f = 402 \Omega$ ，单端至差分匹配输入  $50 \Omega$  阻抗

信号输入侧的标准值近似实际上会产生额外的  $G$  失配以及电阻器容差。对于 [图 7-9](#)， $G2 = 402/221 = 1.819$ ；并且  $G1 = 402/218.3 = 1.837$  标称值，如果使用  $1\%$  的电阻器，则  $G2$  和  $G1$  的该初始失配容差为  $\pm 2\%$ 。

使用最大  $25^\circ C$  误差项和  $V_{ocm}$  控制引脚的标称  $2.5V$  输入，可以得到 [表 7-3](#)，其中包含误差项、输出差分误差 ( $V_{od}$ ) 的增益以及  $25^\circ C$  下的总输出误差范围。

表 7-3. 最坏情况下的输出  $V_{od}$  误差范围

误差项	$25^\circ C$ 最大值	$V_{od}$ 增益	输出误差
输入 $V_{io}$	$\pm 0.45 \text{ mV}$	$2.85 \text{ V/V}$	$\pm 1.2825 \text{ mV}$
输入 $I_{os}$	$\pm 0.5 \mu A$	$402 \Omega$	$\pm 0.201 \text{ mV}$
输入 $I_{bcm}$ , $R_f$ 失配	$13 \mu A$	$\pm 8.04 \Omega$	$\pm 0.105 \text{ mV}$
$V_{ocm}$ 输入, $G$ 失配	$2.5V$	$\pm 0.0322$	$\pm 80.5 \text{ mV}$
总计			$\pm 82.09 \text{ mV}$

G 比率不匹配的 0.0322 转换增益是最坏的情况，从最初较高的 G1 值开始，因为标准值近似，并且对该比率的 Rf 和 Rg 元素使用  $\pm 1\%$  的容差。实际的 Vocm 转换增益范围不是对称的，但在此处以该方式显示。最初的 25°C 最坏情况误差范围主要由通过反馈电阻比失配将 Vocm 转换为 Vod 决定。改进该 G 匹配和容差以减小此项。

通常，输出 Vod 中的预期漂移比初始误差范围更令人感兴趣。表 7-4 显示了这些项和总和结果，独立添加所有项以获得最坏情况漂移。

**表 7-4. 最坏情况下的输出 Vod 漂移范围**

误差项	漂移最大值	Vod 增益	输出误差
输入 Vio	$\pm 2.4\mu\text{V}/^\circ\text{C}$	2.85 V/V	$\pm 6.84\mu\text{V}/^\circ\text{C}$
输入 Ios	$\pm 1.3\text{nA}/^\circ\text{C}$	402 $\Omega$	$\pm 0.522\mu\text{V}/^\circ\text{C}$
输入 Ibcm, Rf 失配	15nA/°C	$\pm 8.04 \Omega$	$\pm 0.121\mu\text{V}/^\circ\text{C}$
Vocm 输入, G 失配	$\pm 12\mu\text{V}/^\circ\text{C}$	$\pm 0.0322$	$\pm 0.386\mu\text{V}/^\circ\text{C}$
		总计	$\pm 7.86\mu\text{V}/^\circ\text{C}$

在该计算中，输出差分失调漂移主要取决于输入失调电压漂移。对于最后一项，Vocm 路径的漂移仅针对共模路径的内部偏移漂移。确保还考虑 Vocm 输入源上增加的外部漂移。

THS4541 的绝对精度和漂移非常好。不匹配的电阻器反馈比与 Vocm 控制输入中的高漂移相结合，实际上可以主导输出 Vod 漂移。在输出差分精度比输入匹配精度更重要的情况下，考虑匹配两个输入侧的网络以实现改进的标称 G1 到 G2 匹配。在该使用 402  $\Omega$  反馈值的示例设计中，输入偏置电流误差项的增益相对较低。较高的 Rf 值可使这些项获得更大的增益。表 7-4 显示了一个不太保守的输出漂移估计，该估计认为这些项不相关，为每个项最坏情况范围的一半 (RMS)。通过对本示例执行该计算，可以估计不太保守的输出失调漂移为  $\pm 3.42\mu\text{V}/^\circ\text{C}$ ；本质上，是输入失调漂移项最坏情况范围的一半。按照以下步骤估算任何外部配置的输出差分偏移和漂移。

## 7.5 噪声分析

图 7-10 展示了输出噪声分析的第一步将应用电路简化为最简单的形式，其中具有等效的反馈和增益设置接地元件，同时要考虑 FDA 和电阻器噪声项。




图 7-10. FDA 噪声分析电路

针对每项显示了噪声功率。当  $R_f$  和  $R_g$  项在每一侧匹配时，总差分输出噪声是这些单独项的 RSS。方程式 6 显示了使用  $NG \equiv 1 + R_f/R_g$  时的总输出噪声。每个电阻器噪声项均为  $4kTR$  功率。

$$e_{no} = \sqrt{(e_{ni}NG)^2 + 2(i_nR_f)^2 + 2(4kTRfNG)} \quad (6)$$

第一项只是差分输入点噪声乘以噪声增益。第二项是输入电流噪声项乘以反馈电阻器（因为有两项，所以功率是其中一项的两倍）。最后一项是由  $R_f$  和  $R_g$  电阻器产生的输出噪声，再次乘以二，将每侧的输出噪声功率加在一起。使用  $50\ \Omega$ 、匹配、单端到差分增益的确切值，以  $402\ \Omega$  的固定  $R_f$  进行扫描（请参阅表 8-1），利用 THS4541 的固有噪声  $e_{ni} = 2.2\text{nV}$  以及  $I_n = 1.9\text{pA}$ ，通过方程式 6 给出输出点噪声。然后，除以信号增益 ( $Av$ ) 可得出以输入为基准的点噪声电压 ( $e_i$ )，如表 7-5 所示。

表 7-5. 扫描增益输出和以输入为基准的点噪声计算<sup>(1)</sup>

Av	Rt, 确切值 ( $\Omega$ )	Rg1, 确切值 ( $\Omega$ )	Rg2, 确切值 ( $\Omega$ )	噪声增益	$e_{no}$ (nV/√Hz)	$e_i$ (nV/√Hz)
1	55.2	399	425	1.94	6.64	6.64
2	60.1	191	218	2.85	8.71	4.36
3	65.6	124	153	3.63	10.7	3.56
4	72	89.7	119	4.37	12.1	3.03
5	79.7	67.8	98.3	5.09	13.7	2.74
6	89.1	54.2	86.5	5.65	15.4	2.56
7	101	43.2	76.6	6.25	16.7	2.39
8	117	35.2	70.1	6.74	17.3	2.16
9	138	29.0	65.8	7.11	18.6	2.06
10	170	23.6	62.5	7.44	18.9	1.89
11	220	18.7	59.3	7.78	19.6	1.78
12	313	14.6	57.7	7.97	20.0	1.66
13	545	10.8	56.6	8.11	20.3	1.56
14	2209	7.26	56.1	8.16	21.1	1.50

(1)  $R_f = 402\ \Omega$ 。

请注意，仅针对增益高于  $7\text{V/V}$  的 THS4541，以输入为基准的  $e_i$  小于  $2.2\text{nV}/\sqrt{\text{Hz}}$ 。该结果是因为当源阻抗包含在  $NG$  计算中时  $NG$  小于  $Av$ 。

## 7.6 影响谐波失真的因素

如扫频谐波失真图所示，THS4541 在较低频率下提供极低的失真。通常，FDA 输出谐波失真主要与输出级中的开环线性度有关，该开环线性度由基频处的环路增益进行校正。图 6-16 和图 6-34 显示，随着总负载阻抗的降低（包括用于负载的并联反馈电阻元件的影响），输出级的开环线性度会降低，从而增加谐波失真。图 6-14 和图 6-32 显示，随着输出电压摆幅的增加，会产生非常精细的开环输出级非线性增加，同时也降低了谐波失真。相反，减小目标输出电压摆幅会迅速降低失真项。对于谐波失真测试， $2V_{pp}$  用作标称摆幅，因为该值代表典型的 ADC 满量程差分输入范围。

图 6-18 和图 6-36 显示了增加增益如何使环路增益减小，从而导致谐波失真项增加。衰减器设计的电容补偿（第 9.2.1 节的典型应用示例中对此进行了说明）的一个优点是噪声增益随频率形成，从而在较高频率下以可接受的相位裕度实现交叉。该补偿在低于噪声增益零点的频率下可实现较高的环路增益，从而改善这些较低频带中的失真。

任何使输出引脚电压摆幅接近削波至电源电压的因素都会迅速降低谐波失真。输出削波可能来自绝对差分摆幅，也可以通过共模控制使摆幅更接近电源电压。图 6-17 和图 6-35 显示了该效果。

THS4541 能够很好地将单端输入转换为具有极低谐波失真的差分输出。具有 1% 容差的外部电阻器用于表征，结果良好。使反馈分压器分压比不平衡不会直接降低失真。不平衡反馈比会将共模输入转换为输出端的差模，增益如节 7.4 所示。

## 7.7 驱动电容性负载

图 6-8 和图 6-26 显示了一个很常见的要求，即驱动 ADC 或其他一些下一级器件的容性负载。使用闭环放大器（如 THS4541）直接驱动容性负载可能会导致响应不稳定，如容性负载的阶跃响应图所示。图 7-11 显示解决这种不稳定性的一种典型方法是在 THS4541 的输出端添加两个小型串联电阻器 ( $R_o$ )。图 6-6 和图 6-24 提供了建议的  $R_o$  值与差分容性负载值和增益的参数图。




图 7-11. 在驱动容性负载时包含  $R_o$

如果在较高增益下运行，则需要较低的  $R_o$  值才能在相同的容性负载下实现  $\pm 0.5\text{dB}$  的平坦响应。图 6-6 和图 6-24（其中  $R_o$  值为  $0\ \Omega$ ）显示了一些直接寄生负载如何在没有随增益设置增加的串联  $R_o$  的情况下是可以接受的。即使这些图表明不需要串联  $R_o$ ，也应在电路板布局布线中包含一个放置  $R_o$  元件的位置（最初为  $0\ \Omega$  负载）以供以后调整，以防响应出现不可接受的情况。TINA 仿真模型可以很好地预测这种影响，并显示选择的不同容性负载隔离电阻器 ( $R_o$ ) 的影响。

## 7.8 热分析

THS4541 相对较低的内部静态功耗，再加上 16 引脚 VQFN (RGT) 封装的出色热阻抗，限制了内部结温过高的可能性。由于 10 引脚 WQFN (RUN) 封装具有更高的结至环境热阻抗 ( $\theta_{JA} = 146^\circ\text{C/W}$ )，因此可能需要进行更详细的分析。



要估计内部结温 ( $T_J$ )，首先需要估计最大内部功率耗散 ( $P_D$ )。内部功率耗散有两部分：静态电流功率和输出级用于传递负载电流的功率。为了简化后者，最坏情况下的输出级功率是使用总电源电压的一半驱动负载两端的直流差分电压。例如：

1. 采用最坏情况的 5% 5V 高电源。该具有 11mA 的最大  $I_{CC}$  的 5.25V 电源可提供的静态功率项为 58mW。
2. 采用一个 100  $\Omega$  差分负载，其两端建立了静态 2.5V 差分电压。该 25mA 直流负载电流产生的最大输出级功率为  $(5.25V - 2.5V) \times 25mA = 69mW$ 。
3. 对于非常小的 10 引脚 WQFN 封装，从该 127mW 的最坏情况总内部  $P_D$ ，乘以 146°C/W 的热阻，可得到相对于环境的 19°C 温升。

即使在这种极端条件和 125°C 的最大额定环境温度下，结温最高也为 144°C ( 低于 150°C 的额定绝对最大值 )。针对选择的确切应用和封装执行相同的计算序列，以预测最大  $T_J$ 。

## 8 详细说明

### 8.1 概述

THS4541 是一款基于电压反馈 (VFA) 的全差分放大器 (FDA)，提供大于 500MHz 的小信号带宽，增益为 2V/V，电源电流和输入失调电压经过调整。核心差分放大器稍微采用了非完全补偿电压反馈的设计，具有高压摆率、精密输入级。该设计提供 500MHz 2V/V 增益小信号带宽，如表征曲线所示，其中压摆率为 1500V/ $\mu$ s，在相同电路配置下可产生大约 340MHz、2V<sub>pp</sub> 的大信号带宽。

输出提供接近轨到轨输出摆幅（任一电源的余量为 0.2V），而器件输入为负轨输入，正电源需要大约 1.2V 的余量。该负轨输入在直流耦合单电源设计中直接支持接地的双极输入（如图 7-3 所示）。与所有 FDA 器件类似，输出平均电压（共模）由单独的共模环路控制。该输出平均值的目標由 Vocm 输入引脚设置，该引脚可以浮动到接近 1/2 Vs 的默认值，也可以驱动到所需的输出共模电压。Vocm 范围从高于负电源的极低 0.91V 扩展到低于正电源的 1.1V，使用 THS4541 的 2.7V 至 5.4V 单电源电压范围满足各种现代模数转换器 (ADC) 输入共模要求。

包含一个断电引脚 ( $\overline{\text{PD}}$ )。将  $\overline{\text{PD}}$  引脚电压拉至负电源以关闭器件，使 THS4541 进入极低的静态电流状态。为了正常运行，必须将  $\overline{\text{PD}}$  引脚设置为高电平。禁用器件时，请记住信号路径仍然通过无源外部电阻器存在。应用到禁用 THS4541 的输入信号仍会通过该无源电阻路径以某种程度出现在输出端，与任何禁用的 FDA 器件情况一样。

#### 8.1.1 术语和应用假设

与所有广泛使用的器件一样，已形成许多此类器件特有的常用术语。这些术语包括：


- 全差分放大器 (FDA) - 在本文档中，该术语仅限于提供类似于差分反相运算放大器设计元件的器件，该设计元件需要输入电阻器（非高阻抗输入）并包括第二个内部控制回路以设置输出平均电压 (Vocm) 到默认值或设定点。在某些配置中，第二个回路与差分回路相互作用。
- 两个输出引脚上所需的输出信号是差分信号，该信号围绕共模电压对称摆动，其中这是两个输出的平均电压。
- 单端转差分 - 始终在 FDA 中使用差分输出；然而，源信号可以是单端源或差分源，两者都有多种实现细节。当 FDA 运行是单端转差分时，两个输入电阻器中只有一个接收源信号，另一个输入电阻器连接到直流基准（通常为地）或通过电容器接地。

为简单起见，THS4541 应用中的几项功能没有明确说明，但对于正确操作是必需的。这些要求包括：

- 必须要有良好的电源去耦。尽可能减小电源引脚到高频 0.1  $\mu$ F 去耦电容器的距离 (< 0.1")。通常在器件电源引脚处使用一个较大的电容器（典型值为 2.2 $\mu$ F）和一个高频 0.1 $\mu$ F 电源去耦电容器（共享该电容器用于 RGT 封装中的四个电源引脚）。对于单电源供电，只有正电源具有这些电容器。使用双电源时，请将这些电容器用于每个电源以便接地。如有必要，将容值较大的电容器放置在离器件稍远的地方，并在印刷电路板 (PCB) 同一区域的多个器件之间共享这些电容器。对于每个 THS4541，将一个单独的 0.1 $\mu$ F 电容器连接到附近的接地平面。对于级联或多个并联通路，包括来自较大电容器的铁氧体磁珠通常对局部高频去耦电容器有用。

- 尽可能减小电源引脚到高频  $0.1 \mu\text{F}$  去耦电容器的距离 ( $< 0.1"$ )。在器件引脚上，接地平面和电源平面布局不得靠近信号 I/O 引脚。避免电源走线和接地走线过于狭窄，以便最大限度减小引脚和去耦电容器之间的电感。电源连接（在引脚 4 和 7 上）应始终与这些电容器解耦。两个电源（适用于双极性工作模式）之间的可选电源解耦电容器可改善二次谐波失真性能。在主电源引脚上使用较大的（ $2.2 \mu\text{F}$  至  $6.8 \mu\text{F}$ ）解耦电容器（在较低频率下有效）。可将这些电容器远离器件放置，并可在 PCB 同一区域内的多个器件之间共享这些电容器。
- 尽管并非总是如此，但当只需要启用通道时，请确保将电源禁用引脚连接到正电源。
- 几乎所有交流表征设备都需要与  $50 \Omega$  源进行  $50 \Omega$  端接，以及从器件输出到  $50 \Omega$  感应端接的  $50 \Omega$  单端源阻抗。这种端接在所有特性中都可以实现（通常带有一些插入损耗），但对于大多数应用来说并不是必需的。在长距离传输时，通常需要匹配阻抗。从源到 THS4541 到 ADC 输入的紧密布局不需要双端接线路或滤波器设计；例外情况是源需要定义的端接阻抗才能正确运行（例如，SAW 滤波器源）。
- 放大器信号路径可灵活用于单电源或双电源操作。大多数应用旨在采用单电源，但可以使用任何分离电源设计，只要 TH4541 的总电源电压低于  $5.5\text{V}$ ，并且观察到每个电源所需的输入、输出和共模引脚余量。对于使用的任何分离或单电源组合， $V_{ocm}$  引脚保持打开状态，默认接近  $1/2 V_s$ 。禁用引脚以负电源轨为基准。使用负电源需要将禁用引脚下拉至负电源的  $0.7\text{V}$  以内，以禁用放大器。
- 外部元件值通常被假定为准确且匹配。在 FDA 中，匹配反馈电阻器值，同时匹配从求和点到一侧源和另一侧基准或地的（直流和交流）阻抗。使这些值不平衡会在信号路径中引入非理想性。对于信号路径，两侧的不平衡电阻比会产生共模到差分转换。此外，不匹配的  $R_f$  值和反馈比会从任何共模直流、交流信号或噪声项中产生一些附加的差分输出误差项。接近标准的 1% 电阻器值是一种典型方法，通常会导致一些标称反馈比失配。不匹配的电阻器或比率本身不会降低谐波失真。如果出现有意义的 CM 噪声或失真，这些误差会通过元件或比率不匹配转换为差分误差。

## 8.2 功能方框图



## 8.3 特性说明

### 8.3.1 差分 I/O

THS4541 将内核差分 I/O、高增益模块与输出共模检测相结合，该检测与基准电压进行比较，然后反馈到主放大器模块以控制该基准的平均输出。差分 I/O 模块是典型的高开环增益级，主极点约为 900Hz。该电压反馈结构在 850MHz (增益带宽积) 处投射一个单极点、单位增益 Aol。高速差分输出包括一个内部平均电阻器网络，用于检测输出共模电压。该电压由一个单独的 Vcm 误差放大器与 Vocm 引脚上的电压进行比较。如果悬空，则该基准电压为使用两个 100kΩ 电阻器的器件总电源电压的一半。该 Vcm 误差放大器将校正信号传输到主放大器，以强制输出平均电压符合 Vocm 引脚上的目标电压。该误差放大器的带宽与主差分 I/O 放大器的带宽大致相同。

差分输出是集电极输出，用于获取轨至轨输出摆幅。这些输出是阻抗相对较高的开环源；不过，通过使环路闭合，可以为负载驱动提供非常低的输出阻抗。该低功耗器件不提供输出电流限制或热关断功能。差分输入是 PNP 输入，用于提供负电源轨输入范围。

要运行采用 RGT 封装的 THS4541，请在 FB- 引脚和 IN+ 引脚之间连接一个外部电阻器，并将 FB+ 引脚连接到 IN- 引脚。对于 RUN 封装，通过一个 Rf 将 OUT- 引脚连接到 IN+ 引脚，并通过一个具有相同值的 Rf 将 OUT+ 引脚连接到 IN- 引脚。通过附加电阻器将输入引入到 IN+ 和 IN- 引脚。差分 I/O 运算放大器的工作原理类似于反相运算放大器结构，其中源必须驱动输入电阻器，增益是反馈与输入电阻器之比。

### 8.3.2 断电控制引脚 ( $\overline{\text{PD}}$ )

THS4541 包含一个断电控制引脚  $\overline{\text{PD}}$ 。将此引脚置为高电平有效可使放大器正常运行。请勿将  $\overline{\text{PD}}$  引脚悬空，因为该引脚上没有内部上拉或下拉电阻器来降低禁用功耗。将该引脚置为低电平有效（在负电源的 0.7V 范围内）会使 THS4541 进入非常低的静态（大约 2 $\mu\text{A}$ ）。默认  $\text{Vocm}$  电阻器串中的开关打开，用于消除该 200k $\Omega$  分压器电源到 1/2  $V_s$  的固定偏置电流 (25 $\mu\text{A}$ )。

#### 8.3.2.1 运行电源关断功能

将该 CMOS 输入引脚设置为运行所需的电压。对于要求仅在电源时才通电的应用，请将  $\overline{\text{PD}}$  引脚连接到正电源电压。

当  $\overline{\text{PD}}$  引脚稍微低于正电源引脚时，会消耗稍多的静态电流；请参阅图 6-56。为了实现很小的导通功耗，请将该引脚设置为正电源电压。

禁用操作以负电源为基准；通常接地。对于双电源供电，在负电源低于接地的情况下，当负电源电压超过 -0.7V 时，需要一个低于接地的禁用控制电压来关闭 THS4541。

对于单电源供电，需要至少比负电源（在这种情况下为地）高 1.7V 的电压以确保正常工作。该极小的逻辑高电平允许直接通过 1.8V 电源逻辑运行。

### 8.3.3 输入过驱运行

THS4541 输入级架构本质上是稳健的，可通过所有应用所需的串联输入电阻器来承受输入过驱。高输入过驱导致输出限制在最大摆幅内，而通过  $R_g$  电阻器的剩余输入电流被两个输入上的内部背靠背保护二极管吸收。这些二极管在应用中通常处于关闭状态，仅在吸收大输入过驱通过源阻抗和/或所有设计所需的串联  $R_g$  元件产生的电流时导通。图 6-12 和图 6-30 说明了输入过驱的异常输出限制和短恢复时间，该输入过驱试图将输出驱动到可用摆幅的两倍。

在过驱情况下，内部输入二极管可以安全地吸收高达  $\pm 15\text{mA}$  的电流。对于需要吸收更多电流的设计，请考虑添加一个外部保护二极管，例如图 9-4 的示例 ADC 接口设计中使用的 BAV99 器件。

## 8.4 器件功能模式

该宽带 FDA 需要使用外部电阻器才能正确运行信号路径。当使用这些外部电阻器配置所需的输入阻抗和增益设置时，可以通过将  $\overline{\text{PD}}$  引脚设置为高于  $(V_s -) + 1.7\text{V}$  的电压时开启放大器，或者通过将  $\overline{\text{PD}}$  设置为低电平来关闭放大器。如果禁用放大器，则会关闭静态电流并停止正确的放大器运行。源信号的信号路径仍然通过外部电阻器存在。

$\text{Vocm}$  控制引脚设置输出平均电压。如果处于开路， $\text{Vocm}$  默认为内部 1/2  $V_s$ 。通过使用有效范围内的电压基准驱动该高阻抗输入，可以为内部  $\text{Vcm}$  误差放大器设定一个目标。

### 8.4.1 从单端电源至差分输出的运行

FDA 器件支持的最有用的功能之一是从单端输入轻松转换为以用户控制的共模电平为中心的差分输出。虽然输出侧相对简单，但器件输入引脚随输入信号以共模方式移动。输入引脚上的共模电压随输入信号移动，可将视在输入阻抗增加至大于  $R_g$  值。这种输入有源阻抗问题适用于交流和直流耦合设计，需要使用更复杂的电阻器解决方案来解决该有源阻抗，如以下各子部分所示。

#### 8.4.1.1 单端输入至差分输出转换的交流耦合信号路径注意事项

当可以对信号路径进行交流耦合时，THS4541 的直流偏置就成为一项相对简单的任务。在所有设计中，首先要定义输出共模电压。对于 FDA 设计的输入侧和输出侧，可以分开考虑交流耦合问题。可以对输入进行交流耦合并对输出进行直流耦合，或者对输出进行交流耦合并对输入进行直流耦合，也可以对输入和输出都进行交流耦合。可以对输出进行直流耦合（输入进行交流耦合）的一种情况是直接驱动到 ADC，其中  $\text{Vocm}$  控制电压使用 ADC 共模基准将 FDA 输出共模直接偏置到所需的 ADC 输入共模。在任何情况下，都是从设置所需的  $\text{Vocm}$  开始设计。当交流耦合路径与输出引脚保持一致时，可通过使  $\text{Vocm}$  等于 1/2  $V_s$  来实现出色的线性度。 $\text{Vocm}$  电压必须处于共模环路的线性范围内，如余量规格中规定的那样（大约比负电源电压大 0.91V，比正电源电压小 1.1V）。如果

输出路径也是交流耦合的，通常情况下，最好仅使  $V_{ocm}$  控制引脚悬空，以便以超少的元件实现  $1/2 V_s$  默认  $V_{ocm}$  偏置。要限制噪声，需在  $V_{ocm}$  引脚上放置一个  $0.1\mu F$  的去耦电容器并将其接地。

定义  $V_{ocm}$  后，检查目标输出电压摆幅，以确保  $V_{ocm}$  加上每侧的正输出摆幅或负输出摆幅所得的值不会削波至电源电压。如果所需的输出差分摆幅定义为  $V_{opp}$ ，则除以 4 可获得两个输出引脚中每个引脚上以  $V_{ocm}$  为中心的  $\pm V_p$  摆幅（两个引脚相互之间具有  $180^\circ$  的相位差）。检查  $V_{ocm} \pm V_p$  是否不超过该轨到轨输出 (RRO) 器件的绝对电源轨。

转到器件输入引脚侧，因为非信号输入侧的源和平衡电阻器都进行了隔直（请参阅图 7-1），没有共模电流从输出共模电压流出，因此将输入共模电压设置为等于输出共模电压。

此输入余量还为更高的  $V_{ocm}$  电压设置了限值。由于输入  $V_{icm}$  是交流耦合源的输出  $V_{ocm}$ ，因此正电源输入引脚的  $1.2V$  最小余量会覆盖输出  $V_{ocm}$  的  $1.1V$  余量限值。此外，输入信号将该输入  $V_{icm}$  移动到直流偏置点附近，如节 8.4.1.3 部分中所述。

#### 8.4.1.2 单端至差分转换的直流耦合输入信号路径注意事项

输出注意事项与交流耦合设计相同。同样，可以对输入进行直流耦合，对输出进行交流耦合。如果源以地为基准，则具有交流耦合输出的直流耦合输入在降低输入  $V_{icm}$  方面可能具有一些优势。当源直流耦合到 THS4541（请参阅图 7-3）时，则必须对输入电路的两侧进行直流耦合，以保持差分平衡。通常，非信号输入侧有一个  $R_g$  元件偏置到任何预期的源中间值。提供该中标度基准可在输出端实现以  $V_{ocm}$  为中心的平衡差分摆幅。通常， $R_{g2}$  仅针对直流耦合双极输入应用保持接地。如果源以接地为中心摆动，那么该配置可提供平衡的差分输出。如果源从接地摆动到某个正电压，则使  $R_{g2}$  接地会在  $V_{ocm}$  的两个输出（当输入接地时）向摆幅的一个极性提供单极输出差分摆幅。将  $R_{g2}$  偏置到输入信号的预期中点会产生以  $V_{ocm}$  为中心的差分输出摆幅。

直流耦合输入的一个重要考虑因素是  $V_{ocm}$  设置了共模偏置电流，该电流从输出端通过  $R_f$  和  $R_g$  返回到反馈两侧的源。如果没有输入平衡网络，则源必须灌入或拉取该直流电流。设置另一个  $R_g$  元件上的输入信号范围和偏置后，检查从  $V_{ocm}$  通过  $R_f$  和  $R_g$ （可能还有  $R_s$ ）到  $V_{in}$  的分压器是否在器件输入引脚上建立了处于范围内的输入  $V_{icm}$ 。如果平均源接地，则对于使用一个正电源和一个正输出  $V_{ocm}$  设置的应用，THS4541 的负轨输入级处于范围内，因为该直流电流将平均 FDA 输入求和点从地向上提升，使其达到正电压（FDA 上  $V_+$  和  $V_-$  输入引脚电压的平均值）。

### 8.4.1.3 FDA 单端转差分配电阻器设计公式

可以从多个角度处理用于设置 FDA 周围的电阻器以将单端输入信号转换为差分输出的设计公式。为了简化结果，此处进行了几个关键假设：

- 首先选择反馈电阻器，并在两侧将其设置为相等的值。
- 从求和点返回到信号源和地（或非信号输入侧的偏置电压）的直流和交流阻抗设置为相等，以保持 FDA 每一侧的反馈分压器平衡

这两个假设都是典型的，旨在通过 FDA 信号路径提供出色的动态范围。

选择反馈电阻器值后，目标是求解  $R_t$ （信号输入侧接地端接电阻器）、 $R_{g1}$ （信号路径的输入增益电阻器）和  $R_{g2}$ （非信号输入侧的匹配增益电阻器）；请参阅图 7-1 和图 7-3。相同的电阻器解决方案可应用于交流或直流耦合路径。在输入信号链中添加隔直电容器是一个简单的选择。在  $R_t$  元件之后添加这些隔直电容器（如图 7-1 所示）具有消除反馈路径（从输出  $V_{ocm}$  到地）中任何直流电流的优点。

解决  $R_t$  和  $R_{g1}$  的早期方法（当输入必须与源阻抗  $R_s$  匹配时）遵循迭代方法。这种复杂性源于  $R_{g1}$  输入的有源输入阻抗。当 FDA 用于将单端信号转换为差分信号时，FDA 输入端的共模输入电压必须随输入信号移动，以在  $R_{g2}$  元件中生成反向输出信号作为电流。更新的解决方案如方程式 7 所示，其中  $R_t$  的二次项可以求解出确切的所需值。该二次项来自匹配输入阻抗和目标增益的联立解。唯一需要的输入是：

1. 所选的  $R_f$  值。
2. 从  $R_t$  输入到差分输出电压的目标电压增益 ( $A_v$ )。
3.  $R_t$  和  $R_{g1}$  连接处的所需输入阻抗以匹配  $R_s$ 。

以下公式求解时，先求解  $R_t$  的二次项：

$$R_t^2 - R_t \frac{2R_s \left( 2R_f + \frac{R_s}{2} A_v^2 \right)}{2R_f(2 + A_v) - R_s A_v(4 + A_v)} - \frac{2R_f R_s^2 A_v}{2R_f(2 + A_v) - R_s A_v(4 + A_v)} = 0 \quad (7)$$

作为二次项，解的范围是有限的。具体而言，在选择  $R_f$  和  $R_s$  之后，物理上有一个最大增益，超过该增益，方程式 7 开始求解负  $R_t$  值（如果需要输入匹配）。选择  $R_f$  后，使用方程式 8 验证最大增益是否大于所需增益。

$$A_{v_{\max}} = \left( \frac{R_f}{R_s} - 2 \right) \cdot \left[ 1 + \sqrt{1 + \frac{4 \frac{R_f}{R_s}}{\left( \frac{R_f}{R_s} - 2 \right)^2}} \right] \quad (8)$$

如果可实现的  $A_{v_{\max}}$  低于预期值，则增加  $R_f$  值。从方程式 7 推导出  $R_t$  后， $R_{g1}$  元素由方程式 9 给出：

$$R_{g1} = \frac{2 \frac{R_f}{A_v} - R_s}{1 + \frac{R_s}{R_t}} \quad (9)$$

然后，最简单的方法是使用单个  $R_{g2} = R_t \parallel$  非信号输入侧的  $R_s + R_{g1}$ 。通常，这种方法显示为单独的  $R_{g1}$  和  $R_s$  元素。使用这些单独的元件可以在两个反馈路径上提供更好的分压器匹配，但通常可以接受单个  $R_{g2}$ 。 $R_{g2}$  的直接解由方程式 10 给出：

$$R_{g2} = \frac{2 \frac{R_f}{A_v}}{1 + \frac{R_s}{R_t}} \quad (10)$$

该设计从与  $R_s$  匹配的目标输入阻抗、从匹配输入到差分输出电压的信号增益  $A_v$  以及选定的  $R_f$  值着手。为 THS4541 表征选择的标称  $R_f$  值为  $402\ \Omega$ 。如前所述，减小该值可提高噪声和相位裕度，但会降低总输出负载阻抗，可能会降低谐波失真。增大该值会增加输出噪声，并可能由于输入电容的反馈极点而降低环路相位裕度，但会降低输出的总负载。使用 [方程式 8](#) 至 [方程式 10](#) 将目标增益从 1 遍历到  $A_{v_{max}} < 14.3V/V$  得到 [表 8-1](#)，它显示了  $R_t$ 、 $R_{g1}$  和  $R_{g2}$  的确切值，其中  $50\ \Omega$  源必须匹配，同时将两个反馈电阻设置为  $402\ \Omega$ 。[表 8-1](#) 显示了 1% 标准值的一种可能的解决方案，并且还显示得到的实际输入阻抗和增益与目标的误差百分比。

**表 8-1. 单端转差分 FDA 设计增益从 1V/V 升至 14V/V 所需的电阻 (1)**

$A_v$	$R_t$ , 确切值 ( $\Omega$ )	$R_t$ 1%	$R_{g1}$ , 确切值 ( $\Omega$ )	$R_{g1}$ 1%	$R_{g2}$ , 确切值 ( $\Omega$ )	$R_{g2}$ 1%	实际 $Z_{IN}$	%ERR 至 $R_s$	实际增益	%ERR 至 $A_v$
1	55.2	54.9	395	392	421	422	49.731	-0.54%	1.006	0.62%
2	60.1	60.4	193	191	220	221	50.171	0.34%	2.014	0.72%
3	65.6	64.9	123	124	151	150	49.572	-0.86%	2.983	-0.57%
4	72.0	71.5	88.9	88.7	118	118	49.704	-0.59%	4.005	0.14%
5	79.7	80.6	68.4	68.1	99.2	100	50.451	0.90%	5.014	0.28%
6	89.1	88.7	53.7	53.6	85.7	86.6	49.909	-0.18%	6.008	0.14%
7	101	102	43.5	43.2	77.1	76.8	50.179	0.36%	7.029	0.42%
8	117	118	35.5	35.7	70.6	69.8	50.246	0.49%	7.974	-0.32%
9	138	137	28.8	28.7	65.4	64.9	49.605	-0.79%	9.016	0.18%
10	170	169	23.5	23.7	62.0	61.9	50.009	0.02%	9.961	-0.39%
11	220	221	18.8	18.7	59.6	59.0	49.815	-0.37%	11.024	0.22%
12	313	316	14.7	14.7	57.9	57.6	50.051	0.10%	11.995	-0.04%
13	545	549	10.9	11.0	56.7	56.2	49.926	-0.15%	12.967	-0.25%
14	2209	2210	7.26	7.32	56.2	56.2	50.079	0.16%	13.986	-0.10%

(1)  $R_f = 402\ \Omega$ ,  $R_s = 50\ \Omega$ ,  $A_{V_{MAX}} = 14.32V/V$ 。

这些方程式和设计流程适用于任何 FDA。使用反馈电阻值作为起点对于基于电流反馈的 FDA (例如 [LMH6554](#)) 特别有用，其中这些反馈电阻的值决定了频率响应平坦度。可以使用此处为其他源阻抗、 $R_f$  值和增益范围提供的等式构建类似的表格。

请注意，在较高增益下， $R_{g1}$  阻值非常低。例如，在  $14V/V$  的增益下， $7.32\ \Omega$  标准值通过共模环路的作用进行转换，使输入共模电压看起来像  $50\ \Omega$  输入匹配阻抗。这种有源输入阻抗在更高增益下提供了改进的以输入为基准的噪声；请参阅 [节 7.5](#) 部分。TINA 模型在单端到差分配置中正确显示了这种主动设置的输入阻抗，并且是验证增益、输入阻抗、响应形状和噪声问题的好工具。

#### 8.4.1.4 单端转差分 FDA 配置的输入阻抗

迄今为止的设计包含源阻抗  $R_s$ ，必须通过  $R_t$  和  $R_{g1}$  来匹配该源阻抗。对于 [图 7-3](#) 中的电路， $R_t$  和  $R_{g1}$  连接处的总阻抗是接地的  $R_t$  和  $R_{g1}$  表示的  $Z_A$  (有源阻抗) 的并联组合。假设  $R_{g2}$  经过相应的设置，可实现差分分压器平衡，则 [方程式 11](#) 给出了  $Z_A$  的表达式：

$$Z_A = R_{g1} \frac{\left(1 + \frac{R_{g1}}{R_{g2}}\right) \left(1 + \frac{R_f}{R_{g1}}\right)}{2 + \frac{R_f}{R_{g2}}} \quad (11)$$

对于不需要阻抗匹配 (例如来自另一个放大器的低阻抗输出) 的设计， $R_{g1} = R_{g2}$  是在无接地的  $R_t$  的情况下使用的单端转差分设计。如果在 [方程式 11](#) 中设置  $R_{g1} = R_{g2} = R_g$ ，则提供了从低阻抗单端源驱动到差分输出的简单输入 FDA 的输入阻抗，如 [方程式 12](#) 所示：



$$Z_A = 2R_g \frac{1 + \frac{R_f}{R_g}}{2 + \frac{R_f}{R_g}} \quad (12)$$

在这种情况下，如果将目标增益设置为  $R_f/R_g \equiv \alpha$ ，然后设置所需的输入阻抗，则可以首先求解  $R_g$  元件，然后再求解所需的  $R_f$  以获得增益。例如，在以  $200\ \Omega$  的输入阻抗和  $4V/V$  的增益为目标的情况下，方程式 13 给出了物理  $R_g$  元件。将该所需的  $R_g$  值乘以增益 4 可得到  $R_f$  值和图 8-1 的设计。

$$R_g = Z_A \frac{2 + \alpha}{2(1 + \alpha)} \quad (13)$$




图 8-1. 增益为  $4V/V$  的  $200\ \Omega$  输入阻抗、单端至差分直流耦合设计

完成设计后，该电路还可以通过添加与两个  $120\ \Omega$   $R_g$  电阻器串联的隔直电容器对该电路进行交流耦合。这种有源输入阻抗的优点是使用较低的电阻值增加前级的视在负载，从而在给定的增益目标下降低输出噪声。

## 8.4.2 差分输入至差分输出运行

在许多方面，从设计公式的角度而言，该方法是运行 FDA 的一种更简单的方法。同样，假设电路的两侧用相等的  $R_f$  和  $R_g$  元件平衡，差分输入阻抗现在只是两个  $R_g$  元件到差分反相求和点的总和。在这些设计中，求和点的输入共模电压不随信号移动，但必须考虑到每个电源所需的电压余量，在输入引脚的允许范围内进行直流偏置。交流或直流耦合、差分输入转差分输出设计需要考虑的因素稍有不同，如下各部分所述。

### 8.4.2.1 交流耦合、差分输入至差分输出设计问题

通常有两种方法可以将 THS4541 与交流耦合差分源一起使用。在第一种方法中，源是差分源，可以通过两个隔直电容器进行耦合。第二种方法使用单端或差分源，通过变压器（或平衡-非平衡变压器）进行耦合。图 8-2 显示了差分输入的常见隔直电容器方法。该设计包含一个可选的输入差分端接电阻器 ( $R_m$ )。利用该  $R_m$  元件，可以扩展输入  $R_g$  电阻器，同时仍向源提供较低的差分输入阻抗。在该示例中， $R_g$  元件总共有  $200\ \Omega$  的差分阻抗，而  $R_m$  元件以并联方式组合，向源提供  $100\ \Omega$  的净交流耦合差分阻抗。同样，理想的设计是通过选择  $R_f$  元件值，然后选择  $R_g$  来设置差分增益，再选择  $R_m$  元件（如果需要）来实现目标输入阻抗。或者，可以不采用  $R_m$  元件，将  $R_g$  元件设置为所需的输入阻抗，并对  $R_f$  进行相应的设置以获得差分增益 ( $= R_f/R_g$ )。




图 8-2. 示例下变频混频器将交流耦合差分信号传输至 THS4541

此处的直流偏置非常简单。输出  $V_{ocm}$  由输入控制电压设置，由于输出共模电压没有直流电流路径，因此该直流偏置也设置输入引脚共模工作点。

利用变压器输入耦合，可以将单端或差分源耦合到 THS4541；也可能改善以输入为基准的噪声系数。这些设计假定必须在平衡-非平衡变压器接口中匹配源阻抗。图 8-3 显示了一种非常简单的方法，其中针对  $50\ \Omega$  源使用具有 1:2 匝数比的示例升压变压器。




图 8-3. 输入平衡-非平衡变压器接口将差分输入传输至 THS4541

在本例中，如果次级端接  $200\ \Omega$ ，则该具有 1:2 匝数比的升压变压器针对  $50\ \Omega$  源提供源和负载匹配（匝数比的平方是平衡-非平衡变压器上的阻抗比）。两个  $R_g$  元件在 FDA 求和点求和形成差分虚拟地，从而提供端接。输入隔直电容器 (C1) 是可选的，仅用于消除电源中的直接地短路。通过使用该无源（零功率耗散）输入平衡-非平衡变压器，此解决方案通常比 FDA 更能改善以输入为基准的噪声系数。通过定义几个比率，可以使用方程式 14 来表示噪声系数：

$$NF = 10 \cdot \text{Log} \left( 1 + \frac{(1 + \beta^2)}{\beta^2} + \frac{8}{\alpha\beta^2} + \frac{4}{(\alpha\beta)^2} + \frac{\left( \frac{e_{ni}}{\beta n} \cdot \left( \frac{1}{2} + \frac{1}{\alpha} \right) \right)^2 + \frac{1}{2} \frac{(n \cdot i_n \cdot R_s)^2}{\beta^2}}{kTRs} \right) \quad (14)$$

其中

- $n \equiv$  匝数比 ( 欧姆数比为  $n^2$  )
- $\alpha \equiv$  FDA 中的微分增益 =  $R_f/R_g$
- $\beta \equiv$  以 V/V 为单位的变压器插入损耗 ( 从 dB 插入损耗转换为线性衰减 =  $\beta$  )
- $kT = 4e-21\text{J}$  ( 温度为 290K (17°C) 时 )

使用方程式 14 的一种方法是固定输入平衡-非平衡变压器选择，然后通过提高  $R_f$  值来扫描 FDA 增益。噪声较低的方法仅使用两个  $R_g$  元件进行端接匹配（无  $R_m$  元件，如图 8-3 所示）并向上扫描  $R_f$  值以评估生成的以输入为基准的噪声系数。虽然该方法可用于所有 FDA 和各种输入平衡-非平衡变压器，但在此处，频率相对较低的输入平衡-非平衡变压器是合适的选择，因为 THS4541 在低于 40MHz 的应用中可提供出色的 SFDR。表 8-2 展示了两个具有代表性的选择及其典型测量范围和生成的模型元件。对于这两个选择，噪声系数的关键输入是匝数比和插入损耗（CX2014LNL 的 0.2dB 在 NF 表达式中变为  $\beta = 0.977$ ）。

表 8-2. 示例输入升压平衡-非平衡变压器和相关参数

器件型号	$R_s$ ( $\Omega$ )	-1dB 频率 (MHz)		插入损耗 (dB)	制造商	十倍频程数		-3dB 频率 (MHz)		匝数比	模型元件			
		最小值	最大值			-1dB 点	-3dB 点	最小值	最大值		L1 ( $\mu\text{H}$ )	L2 ( $\mu\text{H}$ )	k	M ( $\mu\text{H}$ )
ADT2-1T	50	0.1	463	0.3	MiniCircuits	3.67	4.22	0.05	825	1.41	79.57747	158.50797	0.99988	112.19064
CX2047LNL	50	0.083	270	0.2	Pulse Eng	3.51	3.93	0.044	372	2	90.42894	361.71578	0.99976	180.81512

通过使用 THS4541 典型的以输入为基准的噪声项 ( $e_{ni} = 2.2\text{nV}$ ,  $i_n = 1.9\text{pA}$ ) 并在 10dB 至 24dB 范围内扫描从平衡-非平衡变压器输入到差分输出的总增益，可以得到如图 8-4 所示的输入噪声系数。




图 8-4. 采用表 8-2 中的两个输入平衡-非平衡变压器时的噪声系数与总增益

以  $50\ \Omega$  为基准的噪声系数估算显示，随着增益增加至 24dB，任一平衡-非平衡变压器的以输入为基准的噪声都会降低。为了在输入平衡-非平衡变压器升压后实现总目标增益，在上述扫描中唯一改变的元素是反馈电阻器阻值。

图 8-3 的示例是 7.86V/V 的增益或

17.9dB 的增益，其中通过图 8-4 预测的输入噪声系数为 9.0dB。该方法的另一个优点是有效噪声增益 (NG) 会因设计中作为总  $R_g$  元件的一部分出现的源阻抗而降低。图 8-3 的示例在  $NG = 1 + 402 / (100 + 100) = 3\ V/V$  的条件下运行，在设计 THS4541 部分中提供大于 300MHz 的 SSBW。通过将其与平衡-非平衡变压器本身的 372MHz 相结合，可以在该 18dB 增益级中提供大于 200MHz 的频率；或在低功耗、高动态范围接口中提供大于 1.6GHz 的等效增益带宽积。

图 8-3 中的平衡-非平衡变压器输入的新增功能和注意事项包括：

- 其中许多平衡-非平衡变压器都提供次级中心抽头。使中心抽头保持不连接状态可实现出色的 HD2 抑制和直流偏置（不包括该中心抽头和接地端之间连接的电容器）。
- 在使用悬空次级中心抽头的情况下，输入引脚共模电压仍然等于输出  $V_{ocm}$  设置，因为输出共模电压没有直流路径来产生共模电流 ( $I_{CM}$ )。

### 8.4.2.2 直流耦合、差分输入至差分输出设计问题

使用直流耦合差分输入源运行 THS4541 非常简单，只需输入引脚保持在直流共模工作电压范围内即可。一个示例是直流至 50MHz 正交下变频器输出。这些输出通常为直流电平，并具有针对外部负载的一定内部源阻抗。图 8-5 的示例显示了一个使用 THS4541 的设计，其中在输入端使用了一个简单的无源 RLC 滤波器 (Rg 元件用作滤波器设计的差分端接)。从内部 250 Ω 输出后面的原始源到 THS4541 输出引脚，该电路实现了值为 1 的增益。直流共模工作电压电平通过混频器，从内部 1.2V 电平转换到 0.95V 的 ADC Vcm 电压输出。在这种情况下，通过简单地对增益为 1 的级中两个直流电压取平均值，可得到 1.08V 的输入引脚共模电压，该值处于要求的范围之内。




图 8-5. 正交混频器至 ADC 的直流耦合差分 I/O 示例设计

## 9 应用和实施

### 备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

### 9.1 应用信息

THS4541 适用于各种应用。此处列出了两个示例。首先，显示了一个衰减器级，该衰减器级直接接收较高的输入信号电压并将其转换为固定共模电压上的较低差分摆幅。对于该设计，需要注意频率响应平坦度问题，此处展示了一种管理这些问题的方法。第二个示例增益为  $2V/V$ ，设置为  $0.95V$  共模的输出的匹配输入为  $50\Omega$ ，后跟一个带宽约为  $20MHz$  的三阶贝塞尔滤波器，其信号馈入 [ADC34J22](#)，这是一个低功耗、12 位、四通道  $50MSPS$  JESD 204B ADC。

### 9.2 典型应用

#### 9.2.1 设计衰减器




图 9-1. 10 分频衰减器应用，面向 THS4541

#### 9.2.1.1 设计要求

该设计的目标是：

1. 为  $\pm 40V$  输入信号提供  $4k\Omega$  输入阻抗（前级提供最大  $\pm 10mA$  的电流）。
2. 以  $1/10$  ( $-20dB$ ) 的系数将该摆幅衰减为差分输出摆幅。
3. 将该摆幅置于 THS4541 输出端的  $2.5V$  共模电压上。
4. 通过单个  $+5V$  电源和接地端供电。
5. 使用外部电容器将频率响应调整至平稳的巴特沃斯响应。

### 9.2.1.2 详细设计过程

如果以低直流噪声增益或使用更高的反馈电阻器运行 THS4541，则可能会导致存在较低的相位裕度，从而针对 0.1 (1/10 衰减器) 增益条件提供图 6-1 所示的响应峰值。尽管将 THS4541 用作衰减器通常很有用 (将大输入范围转换为以受控输出、共模电压为中心的纯差分信号)，但图 6-1 中所示的响应峰值通常是不可取的。有几种方法可以用来减小或消除该峰值；通常会以更高的输出噪声为代价。使用直流技术总是会增加输出噪声的宽带，而使用交流噪声增益整形技术会使噪声达到峰值，但这仅在较高的频率下发生，然后通过通常在的阶段之后使用的典型无源滤波器将其滤除。图 9-1 显示了图 7-1 中 0.1V/V 增益测试的简化示意图。

该配置显示了标称 18° 相位裕度 (来自表 7-2)；因此，图 6-1 显示了一个峰值非常高的响应。可以通过在 Rf 元件上放置两个反馈电容器和一个差分输入电容器来消除该峰值。通过添加这些电容器，可以提供从电阻设置的噪声增益 (此处为 NG1；表 7-2 中为 1.1) 到高频平坦化到更高噪声增益 (此处为 NG2) 的电容分压器的转换。该方法的关键是以 Zo 为目标，此时噪声增益开始达到峰值。仅使用以下各项并以闭环平坦 (巴特沃斯) 响应为目标，给出 Zo 的该解序列，然后给出电容器值。

1. 以 Hz 为单位的增益带宽积 (THS4541 为 850MHz)
2. 低频噪声增益 NG1 (在衰减器增益为 0.1V/V 的设计中为 1.1)
3. 选择高于 NG1 的目标高频噪声增益 (为该设计选择了 NG2 = 3.1V/V)
4. 反馈电阻器值 Rf (对于该设计示例，假设针对此差分设计的平衡值为 402 Ω)

通过这些元件，对于任何解补偿电压反馈运算放大器或 FDA，使用方程式 15 求解 Zo (以 Hz 为单位)：

$$Z_o = \frac{GBP}{NG1^2} \left( 1 - \frac{NG1}{NG2} - \sqrt{1 - 2 \frac{NG1}{NG2}} \right) \quad (15)$$

根据噪声增益中的该目标零频率，使用方程式 16 求解反馈电容器：

$$C_f = \frac{1}{2\pi \cdot R_f \cdot Z_o \cdot NG2} \quad (16)$$

下一步是求解求和点上的输入电容。方程式 17 用于单端运算放大器 (例如 OPA847)，其中该电容器接地。要将方程式 17 用于电压反馈 FDA，请将目标值减半，并将结果放在两个输入端 (通过指定的内部差分电容减小外部值)。

$$C_s = (NG2 - 1) C_f \quad (17)$$

通过使用方程式 15 至方程式 17 设置外部补偿元件，可以估算得到的平坦带宽 f<sub>-3dB</sub> 频率，如方程式 18 所示：

$$f_{-3dB} \approx \sqrt{GBP \cdot Z_o} \quad (18)$$

通过对图 9-1 的衰减器电路中的 THS4541 执行这些步骤，可以得出图 9-2 的建议补偿，其中方程式 18 估算的带宽为 252MHz (Zo 目标为 74.7MHz)。




图 9-2. 使用 THS4541 的补偿衰减器电路

通过方程式 17 可以看出，对于单端设计，输入端的 1pF 实际上总共为 1.85pF，其中包括内部差分电容和  $C_s = 3.7pF$ 。

这两个设计（使用和不使用电容器）均使用 THS4541 TINA 模型进行了基准测试和仿真，结果如图 9-3 所示。

该方法可以很好地平缓最初作为低相位裕度衰减器应用的响应。仿真模型可以很好地预测峰值以及显示出与外部电容器效果相同的改进；对于该 0.1V/V 增益设计，两者都提供了大约 250MHz 的平坦闭环带宽。在本例中，输出噪声在 70MHz 以上开始达到峰值（由于电容器的噪声增益整形）。使用后置滤波可以更大程度地减小使用此技术时的集成噪声增加。通过使用该解决方案向逐次逼近寄存器 (SAR) ADC 提供 8V<sub>PP</sub> 差分输出（使用所示的 2.5V V<sub>ocm</sub>），该电路可接受高达 ±40V 的输入，其中 4kΩ 输入 R<sub>g1</sub> 从源汲取 ±10mA 的电流。

### 9.2.1.3 应用曲线




图 9-3. 具有和不具有外部补偿的衰减器响应波形



## 9.2.2 连接到高性能 ADC




图 9-4. 用于连接 ADC 的直流耦合、双极输入、2V/V 增益单端至差分接口

### 9.2.2.1 设计要求

在该示例设计中，采用 50  $\Omega$  源的阻抗匹配输入是通过 2V/V 的直流耦合增益实施到 ADC 中的。对于 2V<sub>PP</sub> 满量程输入 ADC，该配置可以有效地将所需的满量程输入降低到  $\pm 0.5V$ 。为 ADC 添加一个低插入损耗级间滤波器以控制宽带噪声，目标是在 FFT 中显示小范围的 SNR 降低以及 SFDR 性能下降。

### 9.2.2.2 详细设计过程

THS4541 提供了一个非常灵活的元件，用于将各种源连接到各种 ADC。由于所有精密和高速 ADC 都需要在共模电压上提供差分输入，因此该设计是 THS4541 的主要应用。

THS4541 提供了一个简单的接口来连接到各种精密 SAR、 $\Delta\Sigma$  或更高速流水线 ADC。为了在输出引脚上提供异常失真，THS4541 提供的带宽比 ADC 输入信号路径中通常所需的带宽要宽得多。例如，增益为 2 的单端至差分设计示例可提供大约 500MHz 的小信号带宽。即使源信号受到奈奎斯特带宽的限制，如果宽带噪声在放大器和 ADC 之间没有带宽限制，那么这个宽带宽也可能集成足够大的 THS4541 噪声来降低通过 ADC 的 SNR。

图 9-4 显示了一个示例直流耦合、增益为 2 的接口，它在 JESD 数字输出接口 ADC34J22 (一个 50MSPS、四通道、12 位 ADC) 的演示板上实现了一个受控的级间带宽滤波器。该电路板使用称为 DEV-ADC34J22 ADC HSMC 模块，[dallaslogic.com](http://dallaslogic.com) 中提供完整的相关文档。

该设计专用于直流耦合  $50\Omega$  输入匹配，从  $499\Omega$  反馈电阻器开始，为 THS4541 输出引脚提供 2.35V/V 的增益。三阶级间低通滤波器为 ADC 提供具有 0.85V/V 插入损耗的 20MHz 贝塞尔响应，从板边缘到 ADC 输入端提供 2V/V 的净增益。尽管 THS4541 可以吸收过驱，但还是使用 BAV99 低电容器件添加了一个外部保护元件，如图 9-4 所示。对于直流耦合测试，引脚 1 和 2 被跨接在一起。当源是交流耦合的  $50\Omega$  源时，引脚 2 和 3 通过跨接保持差分平衡。FFT 测试通常在电路板中使用带通滤波器并使用交流耦合源。图 9-5 显示了一个典型的 5MHz、满量程、单频 FFT，其中在引脚 2 和 3 之间连接了跳线。所报告 70.09dBFS 的 SNR 只比所测试 70.42dBFS 的仅 ADC 性能略有降低，显示了级间噪声带宽限制滤波器的值。THS4541 较低的谐波失真也反映在非常低的 SFDR 和 THD 中，如图 9-5 所示。该 96dB SFDR 和 92.83dB THD 与仅 ADC 测试结果相当。

### 9.2.2.3 应用曲线




图 9-5. 图 9-4 中增益为 2 的接口的 5MHz FFT、50MSPS 测试

## 9.3 电源相关建议

THS4541 主要由 +3V 至 +5V 的标称单电源电压供电。在 2.7V (在 3V 标称电源上低 10%) 和 5.4V (在 5V 标称电源上高 8%) 的指定工作电压范围内可支持电源电压容差。需要电源去耦, 如节 8.1.1 所述。只要器件的总电压保持在 5.5V 以下 (绝对最大值), THS4541 就可以使用双 (或双极) 电源。RGT 封装上的散热焊盘是电气隔离的; 将散热焊盘连接到任何电源或接地平面以进行散热。

在驱动 SAR ADC 时, 有时需要使用负电源来真正实现输出摆动至地。虽然 THS4541 引用了轨到轨输出, 但线性操作需要大约 200mV 的电源轨余量。将线性输出摆幅扩展到接地的一种简单选择是使用 LM7705 固定 -230mV 负电源发生器提供所需的小负电源电压。该低成本、固定负电源发生器接受 THS4541 使用的 3V 至 5V 正电源输入, 可以为负电源轨提供 -230mV 电源。使用 LM7705 可提供有效的解决方案, 如 [扩展全差分放大器的轨到轨输出范围, 从而包括真正零电压](#) 所述。

## 9.4 布局

### 9.4.1 布局指南

与所有高速器件类似, 可以通过精心设计电路板布局布线来实现出色的系统性能。THS4541 评估模块 (EVM) 提供了一个很好的高频布局技术示例作为参考。该 EVM 包含许多用于表征用途的额外元件和功能。一般高速信号路径布局建议包括:

- 连续接地平面更适合用于具有匹配阻抗引线的信号路由, 以实现更长的运行时间; 不过, 应在电容敏感输入和输出器件引脚周围打开接地平面和电源平面。将信号发送到电阻器后, 寄生电容会更多地导致带宽限制问题, 而不是稳定性问题。
- 在器件电源引脚的接地平面上使用完好的高频去耦电容器 (0.1 $\mu$ F)。需要容值更大的电容 (2.2 $\mu$ F), 但可以将其放置在离器件电源引脚更远的位置并在器件之间共享。为获得良好的高频去耦效果, 请考虑使用 X2Y 电源去耦电容器, 以提供比标准电容器高得多的自谐振频率。
- 在任何可感知距离上使用差分信号路由时, 请使用具有匹配阻抗引线的微带布局技术。
- 速度更高的 FDA (例如 THS4541) 在较大的 16 引脚 VQFN (RGT) 封装的输入反馈侧包含一个输出引脚副本。该副本旨在允许在封装输入侧几乎没有布线长度的情况下连接外部反馈电阻器。在该关键反馈路径上使用此布局方法, 无需额外的布线长度。较小的 10 引脚 WQFN (RUN) 封装将输出和所需输入排列在封装的同一侧, 其中反馈 (Rf) 电阻器紧邻封装放置, 具有超小的布线长度。
- 输入求和点对寄生电容非常敏感。以极小的到电阻器器件引脚侧的布线长度将任何 Rg 元件连接到求和点。如果需要连接到源或接地端, 则 Rg 元件的另一侧可能具有更大的布线长度。

### 9.4.2 布局示例




图 9-6. 布局示例

## 10 器件和文档支持

### 10.1 器件支持

#### 10.1.1 开发支持

##### 10.1.1.1 TINA 仿真模型特性

器件模型作为 TINA 模型库的一部分提供。此模型包含多种功能，旨在帮助设计人员加快设计过程，从而满足各类应用需求。下面列出了模型中所包含的性能参数：

- 采用任意外部电路时的小信号响应波形：
  - 差分开环增益和相位
  - 寄生输入电容
  - 开环差分输出阻抗
- 对于噪声仿真：
  - 输入差分点电压噪声和 100kHz 1/f 转角频率
  - 每个输入上的输入电流噪声与 1MHz 1/f 转角频率
- 对于时域阶跃响应仿真：
  - 差分转换率
  - 用于预测削波的 I/O 余量模型
  - 精密的直流精度术语：
    - PSRR
    - 共模抑制比 (CMRR)

典型特性曲线所呈现的信息比宏观模型提供的更为详细；其中一些非模型化的特性包括：

- 谐波失真
- 直流误差方面的温度漂移 ( $V_{IO}$  和  $I_{OS}$ )

### 10.2 文档支持

#### 10.2.1 相关文档

请参阅如下相关文档：

- 德州仪器 (TI), [ADC34J2x 四通道、12 位、50MSPS 至 160MSPS、具有 JESD204B 接口的模数转换器 数据表](#)
- 德州仪器 (TI), [宽带差分跨阻 DAC 输出设计 应用报告](#)
- 德州仪器 (TI), [扩展全差分放大器的轨至轨输出范围, 从而包括真正零电压 参考指南](#)
- 德州仪器 (TI), [LM7705 低噪声负偏置发生器 数据表](#)
- 德州仪器 (TI), [LMH6554 2.8GHz 超线性全差分放大器 数据表](#)
- 德州仪器 (TI), [THS451RGT EVM 用户指南](#)
- 德州仪器 (TI), [更大限度扩展具有跨阻放大器的模拟前端的动态范围 技术简介](#)

### 10.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](http://ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 10.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

### 10.5 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

## 10.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

## 10.7 术语表

**TI 术语表**      本术语表列出并解释了术语、首字母缩略词和定义。

## 11 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (September 2014) to Revision B (February 2024)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 将 <i>处理额定值</i> 表更改为 <i>ESD 等级</i> 并将贮存温度移至 <i>绝对最大额定值</i> 表.....	4
• 删除了输入偏置电流最小值，位于 <i>电气特性：(Vs+) - Vs - = 5V</i> .....	5
• 删除了输入偏置电流最小值，位于： <i>电气特性：(Vs+) - Vs - = 3V</i> .....	8

Changes from Revision * (August 2014) to Revision A (September 2014)	Page
• 向 <i>引脚功能</i> 表中的注释 1 添加了阐述文本.....	3
• 将第一段中的“Vcm”更改为“Vicm” .....	28
• 将 <a href="#">节 8.1</a> 部分第二段中的“0.9V”更改为“0.91V” .....	34
• 将 <a href="#">节 8.4.1.1</a> 部分第一段中的“0.9V”更改为“0.91V” .....	37
• 将 <a href="#">节 9.1</a> 部分第一段中的“单个”更改为“信号” .....	46
• 将 <a href="#">节 9.2.1.2</a> 部分第四句中的“通常”更改为“始终” .....	47
• 在本页的第二段中添加了“(以 Hz 为单位)” .....	47
• 在 <a href="#">节 9.2.2.2</a> 部分第二段中添加了“ $\Delta \Sigma$ ” .....	50

## 12 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
THS4541IRGTR	ACTIVE	VQFN	RGT	16	3000	RoHS & Green	Call TI   NIPDAU	Level-2-260C-1 YEAR	-40 to 125	HS4541	<a href="#">Samples</a>
THS4541IRGTT	ACTIVE	VQFN	RGT	16	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	HS4541	<a href="#">Samples</a>
THS4541IRUNR	ACTIVE	QFN	RUN	10	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	4541	<a href="#">Samples</a>
THS4541IRUNT	ACTIVE	QFN	RUN	10	250	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	4541	<a href="#">Samples</a>

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSELETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and

continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF THS4541 :**

- Automotive : [THS4541-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects



**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
THS4541IRGTR	VQFN	RGT	16	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
THS4541IRGTT	VQFN	RGT	16	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
THS4541IRUNR	QFN	RUN	10	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
THS4541IRUNT	QFN	RUN	10	250	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
THS4541IRGTR	VQFN	RGT	16	3000	346.0	346.0	33.0
THS4541IRGTT	VQFN	RGT	16	250	210.0	185.0	35.0
THS4541IRUNR	QFN	RUN	10	3000	210.0	185.0	35.0
THS4541IRUNT	QFN	RUN	10	250	210.0	185.0	35.0

## GENERIC PACKAGE VIEW


**RUN 10**

**WQFN - 0.8 mm max height**





2 X 2, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4228249/A



4220470/A 05/2020

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

# EXAMPLE BOARD LAYOUT


RUN0010A

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 20X



SOLDER MASK DETAILS

4220470/A 05/2020

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).

# EXAMPLE STENCIL DESIGN

RUN0010A

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE  
BASED ON 0.125 MM THICK STENCIL  
SCALE: 20X

4220470/A 05/2020

NOTES: (continued)


4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

**RGT 16**

**GENERIC PACKAGE VIEW**



**VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4203495/1



4219032/A 02/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
4. Reference JEDEC registration MO-220




# EXAMPLE BOARD LAYOUT


RGT0016A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:20X



SOLDER MASK DETAILS

4219032/A 02/2017

NOTES: (continued)


5. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/sluea271](http://www.ti.com/lit/sluea271)).
6. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

RGT0016A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



**SOLDER PASTE EXAMPLE**  
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 17:  
86% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE  
SCALE:25X

4219032/A 02/2017

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

## 重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司