产品详情

Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 8 IOL (max) (mA) 16 IOH (max) (mA) -16 Supply current (max) (µA) 20 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 8 IOL (max) (mA) 16 IOH (max) (mA) -16 Supply current (max) (µA) 20 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
SOIC (DW) 20 131.84 mm² 12.8 x 10.3 SOP (NS) 20 98.28 mm² 12.6 x 7.8 SSOP (DB) 20 56.16 mm² 7.2 x 7.8 TSSOP (PW) 20 41.6 mm² 6.5 x 6.4 TVSOP (DGV) 20 32 mm² 5 x 6.4
  • VCC 工作范围为 2V 至 5.5V
  • 5V 时,tpd 最大值为 6.5ns
  • VOLP(输出接地反弹)典型值小于 0.8V(VCC = 3.3V、TA = 25°C 时)
  • VOHV(输出 VOH 下冲)典型值大于 2.3V(VCC = 3.3V、TA = 25°C 时)
  • 所有端口上均支持混合模式电压运行
  • 闩锁性能超过 250mA,符合 JESD 17 规范
  • Ioff 支持带电插入、局部关断模式和后驱动保护
  • VCC 工作范围为 2V 至 5.5V
  • 5V 时,tpd 最大值为 6.5ns
  • VOLP(输出接地反弹)典型值小于 0.8V(VCC = 3.3V、TA = 25°C 时)
  • VOHV(输出 VOH 下冲)典型值大于 2.3V(VCC = 3.3V、TA = 25°C 时)
  • 所有端口上均支持混合模式电压运行
  • 闩锁性能超过 250mA,符合 JESD 17 规范
  • Ioff 支持带电插入、局部关断模式和后驱动保护

这些具有反相输出的八路缓冲器/驱动器专为 2V 至 5.5V VCC 工作电压而设计。

LV240A 器件专门设计用于提高三态存储器地址驱动器、时钟驱动器以及总线导向接收器和发射器的性能和密度。

这些器件配置为两个具有独立输出使能 (OE) 输入的 4 位缓冲器/线路驱动器。当 OE 为低电平时,该器件将来自 A 输入的反相数据传递到 Y 输出。当 OE 为高电平时,输出处于高阻态。

这些具有反相输出的八路缓冲器/驱动器专为 2V 至 5.5V VCC 工作电压而设计。

LV240A 器件专门设计用于提高三态存储器地址驱动器、时钟驱动器以及总线导向接收器和发射器的性能和密度。

这些器件配置为两个具有独立输出使能 (OE) 输入的 4 位缓冲器/线路驱动器。当 OE 为低电平时,该器件将来自 A 输入的反相数据传递到 Y 输出。当 OE 为高电平时,输出处于高阻态。

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 1
类型 标题 下载最新的英语版本 日期
* 数据表 具有三态输出的 SN74LV240A 八路缓冲器/驱动器 数据表 (Rev. K) PDF | HTML 英语版 (Rev.K) PDF | HTML 2024年 5月 13日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块

14-24-LOGIC-EVM 评估模块 (EVM) 旨在支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
英语版 (Rev.B): PDF | HTML
TI.com 上无现货
仿真模型

SN74LV240A Behavioral SPICE Model

SCLM179.ZIP (7 KB) - PSpice Model
仿真模型

SN74LV240A IBIS Model (Rev. A)

SCEM136A.ZIP (24 KB) - IBIS Model
封装 引脚 CAD 符号、封装和 3D 模型
SOIC (DW) 20 Ultra Librarian
SOP (NS) 20 Ultra Librarian
SSOP (DB) 20 Ultra Librarian
TSSOP (PW) 20 Ultra Librarian
TVSOP (DGV) 20 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频